به نام خدا

طراحی سیستم های دیجیتال ۱

فصل چهارم مدارهای منطقی ترکیبی


Combinational Logic Circuits


💠 مدارهای منطقی:

- ✓ ترکیبی: خروجی در هر لحظه به ورودی در همان لحظه وابسته است.
- ✓ **ترتیبی:** خروجی در هر لحظه به ورودی در همان لحظه و به مقادیر قبلی خروجی وابسته است.
 - مهمترین مدارهای منطقی ترکیبی:
 - Adders ✓
 - Subtractors ✓
 - Decoders ✓
 - Encoder ✓
 - Multiplexer ✓

اليز (Analysis Procedure): النيز

 \checkmark در آنالیز مدار ترکیبی پیاده سازی شده را داریم و باید از روی آن ضابطه تابع، جدول صحت و تابع ساده شده را بدست بیاوریم.





	A	В	C	F ₂	F ' ₂	<i>T</i> ₁	T ₂	T ₃	<i>F</i> ₁	
	0	0	0	0	1	0	0	0	0	
	0	0	1	0	1	1	0	1	1	
!	0	1	0	0	1	1	0	1	1	ABC
	0	1	1	1	0	1	0	0	0	
	1	0	0	0	1	1	0	1	1	
	1	0	1	1	0	1	0	0	0	
	1	1	0	1	0	1	0	0	0	
	1	1	1	1	0	1	1	0	1	

❖مثال:


❖ روند طراحی (Design Procedure):

✔ در طراحی صورت مسئله را داریم و باید از روی آن باید ضابطه تابع و درنهایت پیاده سازی را انجام داد.

 \checkmark صورت مسئله \rightarrow جدول صحت \rightarrow استخراج تابع از روی جدول صحت \rightarrow ساده سازی تابع \rightarrow پیاده سازی

	Inpu	t BCD		Outp	out Ex	cess-	3 Code
A	В	C	D	w	x	y	z
0	0	0	0	0	0	1	1
0	0	0	1	0	1	0	0
0	0	1	0	0	1	0	1
0	0	1	1	0	1	1	0
0	1	0	0	0	1	1	1
0	1	0	1	1	0	0	0
0	1	1	0	1	0	0	1
0	1	1	1	1	0	1	0
1	0	0	0	1	0	1	1
1	0	0	1	1	1	0	0


♣مثالی از کد گردانی (Code Conversion): _
 طراحی یک مدار برای تبدیل کد BCD به
 Excess-3



Code Conversion): مثالی از کد گردانی (Code Conversion): طراحی یک مدار برای تبدیل کد BCD به Excess-3


 $\cdot B$

B





❖ مثالی از کد گردانی: طراحی یک مدار برای تبدیل کد BCD به Excess-3

منتقل C=0 منتقل مداری طراحی کنید که اگر در آن C=0 شد، چهار ورودی C=0 نظیر به چهار خروجی C=0 منتقل منتقل




سود. در غیراینصورت چهار ورودی B به چهار خروجی منتقل شود.








- \clubsuit An n-to- 2^n decoder is a multiple-output combinational logic with n input and 2^n output
- ❖ For each possible input condition, one and only one output will be at logic 1



- ➤ 2-to-4 decoder
- * We can consider the n-to- 2^n decoder as simply a <u>minterm generator</u>
- ❖ An input combination of BA=00 selects the m0 output line, BA=01 selects the m1 and so on.








Using only NAND gates with no inverters


- Using only NAND gates
- ❖ An output of 0 indicates the presence of the corresponding minterms
- ❖ In this case, the outputs are said to be "active low"


✓ <u>Decoders</u>

3-to-8 Decoder (parallel-type)



- There is only a single level of logic
- One n input AND gate is required for each of the 2^n output lines
- ❖ A problem is occurred as n becomes large because of limitation of the fan-in
- So, <u>tree decoder</u> has been proposed







❖ Tree Decoder: employs multilevel logic with only two-input AND gates, independent of the number of input lines

Dual Tree Decoder:

- ✓ n input are divided into j and k groups
- ✓ Two smaller decoders j-to- 2^{j} and k-to- 2^{k} are used



LSB



✓ Two-input AND gates are used to combine these signals to form the 2^n output lines

❖ Implementing logic function

✓ Decoders output signals in complement form are suitable for further processing using NAND logic

$$f(A, B, \dots, Z) = m_i + m_j + \dots + m_k$$

$$f(A, B, \dots, Z) = \overline{m_i \cdot \overline{m_j} \cdot \dots \cdot \overline{m_k}}$$

- ✓ This function can be implemented using a single k-input NAND gate and a decoder with active-low outputs
- \checkmark This is equal to implement a function with its maxterm $M_i = \bar{m}_i$

$$f(A, B, ..., Z) = M_i \cdot M_j \cdot ... M_k$$
 Using a decoder with active low outputs and an AND gate


✓ <u>Decoders</u>

Example: Implement the following function

$$f(Q,X,P) = \sum_{m \in \{0,1,4,6,7\}} m(0,1,4,6,7)$$
$$= \prod_{m \in \{0,1,4,6\}} M(2,3,5)$$


❖ Use a decoder (with active high outputs) with an OR gate

$$f(Q, X, P) = m_0 + m_1 + m_4 + m_6 + m_7$$



❖ Use a decoder (with active low outputs) with an NAND gate

$$f(Q, X, P) = \overline{\bar{m}_0 \cdot \bar{m}_1 \cdot \bar{m}_4 \cdot \bar{m}_6 \cdot \bar{m}_7}$$



Example:


$$f(Q,X,P) = \sum_{m \in \mathbb{Z}} m(0,1,4,6,7)$$
$$= \prod_{m \in \mathbb{Z}} M(2,3,5)$$


❖ Use a decoder (with active high outputs) with an NOR gate

$$f(Q, X, P) = \overline{m_2 + m_3 + m_5}$$

❖ Use a decoder (with active low outputs) with an AND gate


$$f(Q,X,P) = \bar{m}_2 \cdot \bar{m}_3 \cdot \bar{m}_5$$





Enable Control Input


- ❖Enable Inputs can be used to either enable or disable the designated functions to be performed
- The decoding function of a decoder is disabled by forcing all its outputs to the inactive state



- ❖In general, we have $y_k = m_k E$ When E=0, all outputs are forced to 0, whereas for E=1, y_k is equal to m_k
- A common use of the enable function of a decoder is to extend the decoding capability to implement larger decoder by cascading smaller decoders


> Use of 2-to-4 decoder to realize 3-to-8 decoder

- AllInput $I_2 = 0$ enables the top decoder
- *Thus, generates input codes $I_2I_1I_0$ equal to 000, 001, 010, 011 (codes 0 through 3)
- ArrInput $I_2 = 1$ enables the bottom decoder
- *Thus, generates input codes $I_2I_1I_0$ equal to 100, 101, 110, 111 (codes 4 through 7)



Decoders

> Use of 2-to-4 and 1-to-2 decoder to realize 3-to-8 decoder




Use of 2-to-4 decoder to realize 4-to-16 decoder

❖ Two common standard MSI decoders are 74138 (3-to-8 decoder) and 74154 (4-to-16 decoder)

***** Decoder Applications:


- ✓ Address Decoding (Computer Memories)
- ✓ Minterm Generation
- ✓ Code Converter (BCD to Decimal, ...)
- ✓ Display Decoders (7-Segment)




 \clubsuit An Encoder is the opposite of a decoder which has 2^n input lines and n output lines

Encoder Circuit Structure

- Encoders with Mutually Exclusive Inputs
 - ✓ One and only one of the input lines is active
 - ✓ Two or more input lines are never simultaneously active
 - ✓ The input combinations that never occur may be used as don't-care
 - ✓ The output functions yield the binary value of the input variable's subscript





X_3	X_2	X_1	X_0	A_1	A_0
0	0	0	0	d	d
0	0	0	1	0	0
0	0	1	0	0	1
0	0	1	1	d	d
0	1	0	0	1	0
0	1	0	1	d	d
0	1	1	0	d	d
0	1	1	1	d	d
1	0	0	0	1	1
1	0	0	1	d	d
1	0	1	0	d	d
1	0	1	1	d	d
1	1	0	0	d	d
1	1	0	1	d	d
1	1	1	0	d	d
1	1	1	1	d	d

$$A_1 = X_3 + X_2$$

 $A_0 = X_3 + X_1$


Encoder Circuit Structure

- Priority Encoders
 - ✓ Multiple input lines can be active
 - ✓ Sends out the binary value of the subscript of the input line with highest priority
 - ✓ The highest priority is assigned to the highest subscript
 - ✓ If no input line is active, the priority encoder sends out (00)
 - ✓ If a single line is active, the encoder sends out the binary value of the subscript of the active line
 - ✓ If more than one input is active, the encoder sends out the binary value of the largest subscript of the active lines

	A_1	A_0
$X_0 \rightarrow$	0	0
$X_1 \rightarrow$	0	1
$X_2 \rightarrow$	1	0
$X_3 \rightarrow$	1	1


Encoder Circuit Structure


Priority Encoders




✓ Two additional output lines indicates that no input line is active (EO=1)


and one or more inputs are active (GS=1)






> Standard MSI Encoders






74148

- * Multiplexers (Data Selectors) is a modular device that selects one of many input lines to appear on a single output line
- ❖ A *demultiplexer* performs the inverse operation which takes a single input line and routes it to one of several output lines




➤ Multiplexer Circuit Structure


- ✓ The selection of a particular input line is controlled by a set of selection lines
- ✓ There are 2^n input lines and n selection lines
- ✓ A 2-to-1 multiplexer has two data input lines, one output line and one selection line



➤ Multiplexer Circuit Structure

✓ A 4-to-1 multiplexer






- ✓ mi are the minterms of the selection code
- ✓ The delay of the all 2^n -to-1 multiplexers is 2, because of their SOP forms


> Multiplexer Circuit Structure


✓ In general, a 2^n -to-1 line multiplexer is constructed from an n-to- 2^n decoder by adding 2^n input lines to it, one to each AND gate



➤ Multiplexer Circuit Structure

- ✓ 16-to-1 multiplexer using 4-to-1 multiplexers
- ✓ 4-to-1 multiplexer using 2-to-1 multiplexers






> Implementing logic functions

✓ Ex. Implement the function using 74151A (8×1 MUX)

$$f(x_1, x_2, x_3) = \sum m(0, 2, 3, 5)$$

				-
x_1	x_2	x_3	f	
0	0	0	1	$D_0 = 1$
0	0	1	0	$D_1 = 0$
0	1	0	1	$D_2 = 1$
0	1	1	1	$D_3 = 1$
1	0	0	0	$D_4 = 0$
1	0	1	1	$D_5 = 1$
1	1	0	0	$D_6 = 0$
1	1	1	0	$D_7 = 0$



> Implementing logic functions

 \checkmark Ex. Implement the function using a 4×1 MUX

$$f(a,b,c) = ab + \bar{b}c$$

$$a \quad b \quad c \quad | f$$

$$f = abc + ab\bar{c} + a\bar{b}c + \bar{a}bc + \bar{a}bc \quad o \quad o \quad | f = c \quad D_0$$

$$= \bar{C} m(1, \bar{b}, 6, \bar{7})$$

$$0 \quad | f = c \quad D_1$$


$$0 \quad | f = c \quad D_2$$


$$1 \quad | f = c \quad D_2$$

$$1 \quad | f = c \quad D_3$$

Ex. Implement the function using a 8×1 MUX


$$f(X_1, X_2, X_3, X_4) = \sum m(0, 1, 2, 3, 4, 9, 13, 14, 15)$$





- * Demultiplexer (Data Distributor) connects a single input line to one of n output lines
- * The selection code is used to generate a minterm of s variables
- * That minterm gates the input data to the proper output terminal
- ❖ The enable signal (E) controls the operation of the circuit

$$Y_i = (m_i D)E$$




Input

✓ Magnitude Comparator

- ❖ Perform a magnitude comparison of two binary numbers A and B
- ❖ The outcome of a comparison is specified by three binary variables that indicate whether A>B, A<B or A=B</p>
- ❖ So, the comparator will generate three output signal

as: $f_1 = 1$, if A < B $f_2 = 1$, if A = B $f_3 = 1$, if A > B



✓ Magnitude Comparator

❖ <u>Design:</u>

$$A = A_3 A_2 A_1 A_0$$

$$\succ f_{A=B}$$
:

$$B = B_3 B_2 B_1 B_0$$

$$x_i = A_i \odot B_i = A_i B_i + \overline{A_i} \overline{B_i}$$
, $i = 0,1,2,3,...$

$$f_{A=B} = x_0.x_1.x_2.x_3$$

$\triangleright f_{A>B}$:

$$A_3 > B_3$$
 or

$$A_3 = B_3$$
 and $A_2 > B_2$ or

$$A_3 = B_3$$
 and $A_2 = B_2$ and $A_1 > B_1$ or

$$A_3 = B_3$$
 and $A_2 = B_2$ and $A_1 = B_1$ and $A_0 > B_0$

$$f_{A>B} = A_3\overline{B_3} + x_3A_2\overline{B_2} + x_3x_2A_1\overline{B_1} + x_3x_2x_1A_0\overline{B_0}$$
3-level

$$\succ f_{A < B}$$
:

$$f_{A < B} = \overline{A_3}B_3 + x_3\overline{A_2}B_2 + x_3x_2\overline{A_1}B_1 + x_3x_2x_1\overline{A_0}B_0$$


3-level

$$f_{A < B} = f_{A > B} \odot f_{A = B}$$

$$\underline{\text{4-level}}$$

√ مثال

❖ مداری طراحی کنید که دارای دو ورودی BCD بوده و عدد بزرگتر را در خروجی نشان دهد.



❖ ۳ مرحله تاخیر برای مقایسه کننده و ۲ مرحله تاخیر برای مالتی پلکسر داریم که در مجموع ۵ مرحله تاخیر خواهیم داشت.

√ جمع کننده (Adder)

💠 نيم جمع كننده (Half Adder):

تنها دو بیت را باهم جمع می کند.

s_{i}	=	x_i	\oplus	y_i
0	_	Y	v	




х	y	С	S
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0


S: Sum-bit

C: Carry-bit

HA




❖ تاخیر این بلوک را یک مرحله درنظر می گیریم.




مى تواند سه بيت را باهم جمع مى كند.

است. carry مرحله قبل است. carry




$$s_i = x_i \oplus y_i \oplus c_{i-1}$$


$$c_i = x_i y_i + x_i c_{i-1} + y_i c_{i-1}$$



❖ تاخیر این بلوک را **دو مرحله** درنظر مي گيريم.

❖ ساخت FA با استفاده از HA:





- 🕏 تاخیر این نوع پیاده سازی ۳ مرحله است. 🗾
- ❖ در این درس فرض می کنیم که تمام FA ها از این طریق پیاده سازی شده اند.

Input carry	0	1	1	0	C_i
Augend	1	0	1	1	A_i
Addend	0	0	1	1	B_i
Sum	1	1	1	0	S_i
Output carry	0	0	1	1	C_{i+1}




FA



نیاز به 1 عدد HA و n-1 عدد FA داریم.

Pseudoparallel Adder به این نوع جمع کننده، گويند.

از آنجا که رقم نقلی در طول جمع کننده انتشار می یابد، به آن (Carry Propagation Adder (CPA نیز گویند.




ننده های Pseudoparallel: 🛠 مشکل جمع کننده


نمی توان دو یا چندتا از آن ها را کنار هم گذاشت.


HA بجای اینکه از CPA بجای اینکه از \clubsuit برای رفع این مشکل، در ابتدای FA استفاده شود، از FA استفاده می شود با یک carry ورودی. \Box (Fully Parallel Adder)

❖ جمع کننده ۴ بیتی که بدین صورت پیاده سازی شود،
 یک component استاندارد است که زیاد از آن
 استفاده می شود.

❖ به عنوان نمونه برای جمع دو عدد ۱۲ بیتی، می توان٣ جمع کننده ۴بیتی را کنار هم گذاشت.









❖ تاخير جمع كننده CPA:

✓ در این نوع جمع کننده بیت carry در طول جمع کننده انتشار می یابد.



- √ تاخیر یک جمع کننده ۴ بیتی چقدر است؟
- تاخیر بیت carry، ۹ مرحله است. <u>(1+2n)</u>
 - تاخیر Sها، ۸ مرحله است.
- در کل این جمع کننده، ۹ مرحله تاخیر دارد.

✔ نقطه ضعف این نوع جمع کننده این است که تاخیر به تعداد بیت ورودی وابسته است.



(High-Speed Adders) جمع كننده با سرعت بالا

Carry Look-ahead Adders (CLA) ✓

$$P_i = A_i \oplus B_i$$
 $S_i = P_i \oplus C_i$
 $G_i = A_i B_i$ $C_{i+1} = G_i + P_i C_i$


$$C_0 = \text{input carry}$$

و
$$G_i$$
 بطور موازی برای همه بیت ها با **یک سطح تاخیر** ایجاد می شود.

$$C_1 = G_0 + P_0 C_0$$

$$C_1 = G_0 + P_0 C_0$$
 ها بطور موازی با $C_2 = G_1 + P_1 C_1 = G_1 + P_1 (G_0 + P_0 C_0) = G_1 + P_1 G_0 + P_1 P_0 C_0$ ها بطور موازی با $C_3 = G_2 + P_2 C_2 = G_2 + P_2 G_1 + P_2 P_1 G_0 = P_2 P_1 P_0 C_0$ (SOP) ها بطور موازی با $C_3 = G_2 + P_2 C_2 = G_2 + P_2 G_1 + P_2 P_1 G_0 = P_2 P_1 P_0 C_0$

√ کل تاخیر این نوع جمع کننده (CLA) برای تولید Carry ها، ۳ مرحله است. (مستقل از تعداد بیت ورودی)



Carry Look-ahead Adders (CLA) �


Carry Look-ahead Adders (CLA) �

$$S_i = P_i \oplus C_i$$


یک مرحله تاخیر دیگر نیز برای تولید S_i ها خواهیم داشت.

 \checkmark کل تاخیر این نوع جمع کننده (CLA) برای تولید S ها، Υ مرحله است. (مستقل از تعداد بیت ورودی)


$$t_{\rm cla} = 4t_{\rm gate}$$



Carry Look-ahead Adders (CLA) �




❖ مثال: در شکل زیر تاخیر تولید بیت carry را برای حالت های مختلف جمع کننده بیابید.



- ✓ ترکیب CPA، CPA: ۵۱ مرحله تاخیر
 - ✓ تركيب CPA؛ ۹ مرحله تاخير
- ✓ تركيب CPA ،CLA: ۱۱ مرحله تاخير
- ✓ ترکیب CLA، CLA: ۵ مرحله تاخیر


✓ تفریق کننده (Subtractor)



$$if M = 0 \Rightarrow A + B + 0 = A + B \text{ (Adder)}$$
$$if M = 1 \Rightarrow A + \overline{B} + 1 = A + C_2(B) = A - B \text{ (Subtractor)}$$

❖ دو جعبه K بیتی از این ها را نمی توان کنار هم گذاشت.

√ تفریق کننده (Subtractor)



$$if S = 0 \Rightarrow A + B \ (Adder)$$

 $if S = 1 \Rightarrow A - B \ (Subtractor)$

(Overflow Detection) تشخیص سرریز

❖ سرریز در دو حالت رخ می دهد:

ایتی، یک عدد n+1 بیتی شود. n+1 در اعداد بی علامت: زمانی که جمع دو عدد n بیتی شود.

✔ در اعداد علامت دار: زمانی که جمع دو عدد مثبت، منفی شود یا جمع دو عدد منفی، مثبت شود.

√ پس در اعداد علامت دار با استفاده از بیت های آخر که علامت عدد را نشان می دهند، می توان سرریز را تشخیص داد.

carries:	0 1	carries:	1	0
+70	0 1000110	- 70		1 0111010
+80	0 1010000	-80		1 0110000
+150	1 0010110	-150		0 1101010

(Overflow Detection) تشخیص سرریز ✓


Α	_ Adder Inputs			Outputs	Overflow	
a_{n-1}	b	c_{n-2}	c_{n-1}	s_{n-1}	V	
0	0	0	0	0	0	
0	0	1	0	1	1	
0	1	0	0	1	0	
0	1	1	1	0	0	
1	0	0	0	1	0	
1	0	1	1	0	0	
1	1	0	1	0	1	
1	1	1	1	1	0	

$$V = \bar{a}_{n-1}\bar{b}_{n-1}s_{n-1} + a_{n-1}b_{n-1}\bar{s}_{n-1}$$


ن سرریز زمانی رخ می دهد که:

$$S_{n-1}=1$$
 جمع دو عدد مثبت، نتیجه اش

$$S_{n-1}=0$$
 جمع دو عدد منفی، نتیجه اش



A	dder Inpu	uts	Adder	Adder Outputs		
a_{n-1}	b_{n-1}	c_{n-2}	c_{n-1}	s_{n-1}	v	
0	0	0	0	0	0	
0	0	1	0	1	1	
0	1	0	0	1	0	
0	1	1	1	0	0	
1	0	0	0	1	0	
1	0	1	1	0	0	
1	1	0	1	0	1	
1	1	1	1	1	0	



(Overflow Detection) تشخیص سرریز

❖ روش دیگر استفاده از بیت carry دو مرحله آخر است.

✓ اگر بیت carry ورودی و خروجی، معادل باشند، سرریز نداریم و درغیر اینصورت داریم.

$$V = c_{n-2} \oplus c_{n-1}$$

را عداد بی علامت، با استفاده از بیت c_{n-1} می توان سرریز را تشخیص داد.

را عداد علامت دار، با استفاده از بیت \mathbf{V} می توان سرریز را تشخیص داد.

(Decimal Adder) جمع کننده دهدهی

- ❖ ماشین حساب ها و کامپیوترها برای جمع دوعدد دهدهی، معمولاً از کد BCD استفاده می کنند.
 - ❖ پس می بایست ورودی و خروجی بصورت BCD باشند.
 - ❖ مدار مورد نظر ۹ ورودی و ۵ خروجی خواهد داشت.

❖ جمع كننده BCD (BCD Adder):

✓ جمع دو رقم دهدهی، در بازه 0 تا 19 خواهد بود.

\checkmark روند طراحی جمع کننده BCD:

- دو کد BCD را بصورت باینری با هم جمع می کنیم.
- اگر حاصل کوچکتر یا مساوی ۹ بود، معادل BCD نیز همان می شود.
- اگر حاصل بزرگتر از ۹ بود، عدد بدست آمده را با 0110 (6) جمع می کنیم که ۴ بیت حاصل معادل BCD بوده و بیت سمت چپ، به عنوان carry درنظر گرفته می شود.

(Decimal Adder) جمع کننده دهدهی

✔ در نهایت تمامی قوانین را بصورت جدول نوشته و پیاده سازی می کنیم.



(BCD Adder) <

	Bin	ary S	um			В	CD Su	m		Decimal
= K	Z ₈	Z_4	Z ₂	<i>Z</i> ₁	<u></u> C	S ₈	S ₄	S2	S ₁	
0	0	0	0	0	0	0	0	0	0	0
0	0	0	0	1	0	0	0	0	1	1
0	0	0	1	0	0	0	0	1	0	2
0	0	0	1	1	0	0	0	1	1	3
0	0	1	0	0	0	0	1	0	0	4
0	0	1	0	1	0	0	1	0	1	5
0	0	1	1	0	0	0	1	1	0	6
0	0	1	1	1	0	0	1	1	1	7
0	1	0	0	0	0	1	0	0	0	8
0	1	0	0	1	0	1	0	0	1	9
0	1	0	1	0	1	0	0	0	0	10
0	1	0	1	1	1	0	0	0	1	11
0	1	1	0	0	1	0	0	1	0	12
0	1	1	0	1	1	0	0	1	1	13
0	1	1	1	0	1	0	1	0	0	14
0	1	1	1	1	1	0	1	0	1	15
1	0	0	0	0	1	0	1	1	0	16
1	0	0	0	1	1	0	1	1	1	17
1	0	0	1	0	1	1	0	0	0	18
1	0	0	1	1	1	1	0	0	1	19

$$C = K + Z_8 Z_4 + Z_8 Z_2$$

Addend Augend Carry K 4-bit binary adder out Z_8 Z_4 Z_2 Z_1 Output carry 0 4-bit binary adder

 S_2

(BCD Adder) <

به برای جمع کردن n رقم دهدهی، به n طبقه از این نوع جمع کننده نیاز داریم.

Carry

❖ بیت carry خروجی هرطبقه باید
 به carry ورودی مرحله بعدی متصل
 شود.


💸 تمرین: تاخیر کل را بیابید.

(Binary Multiplier) ضرب کننده باینری

💠 ضرب باینری دقیقاً مثل ضرب دو عدد دهدهی محاسبه می شود.


B_1	B_0
A_1	A_0
A_0B_1	A_0B_0

	A_1B_1	A_1B_0	
C_3	C_2	C_1	C_0




√ ضرب کننده باینری

نعداد بیت های بیشتر باید از FA استفاده کرد. 🛠




M>Nبیتی در M بیتی (M>N)، نیاز به $M\times N$ تا گیت M و M تا جمع کننده $M\times N$ بیتی داریم.


❖ تمرین: تاخیر را برای حالت های مختلف جمع کننده ها محاسبه کنید.




(Three-State Buffers) بافرهای سه حالته

الله حالت می باشند و برای ساخت مالتی پلکسر استفاده می شوند.







√ خلاصه

component های معرفی شده در این فصل:

- ✓ Decoder
- ✓ Encoder
- ✓ MUX / DeMUX
- ✓ Adder / Subtractor
- ✓ Comparator
- ✓ BCD-to-7Segment
- ✓ Bin-to-BCD
- ✓ Multiplier