به نام خدا


طراحی سیستم های دیجیتال ۱

فصل پنجم مدارهای منطقی ترتیبی

Sequential Logic Circuits

√ مدارهای منطقی ترتیبی

💠 خروجی در هر لحظه به ورودی در همان لحظه و به مقادیر قبلی خروجی وابسته است.




- از یک مدار ترکیبی و المان های حافظه تشکیل شده است.
- المان های حافظه قابلیت ذخیره سازی اطلاعات باینری را دارند.

الله عدد تعریف مهم:

- ✓ حالت (State
- √حالت فعلى (Present State)
- ✓ حالت بعدي (Next State)
- 💠 مثال هایی از مدارهای منطقی ترتیبی: آسانسور، کنترل تلویزیون و ...


√ مدارهای منطقی ترتیبی

❖ یکی از اجزای مدارهای ترتیبی، حافظه ها (Memory) هستند.




- ❖ توسط سیگنالی به نام کلاک (Clock-clk) کنترل می شوند. □
- ❖ قبل از زدن کلاک، مدار ترکیبی حالت بعدی مموری را آماده می کند.
 - ❖ با زدن کلاک، اطلاعات در مموری ذخیره می شود.
 - ❖ سرعت مدار ترکیبی خیلی مهم است.
 - 💠 دو نوع حافظه داریم:
- ✓ Latch: حساس به سطح بوده و به محض تغییر ورودی، خروجی تغییر می کند.
- ✓ Flip-Flop: حساس به لبه بوده و تا آمدن کلاک بعدی، خروجی تغییر نمی کند.






🕻 خروجی Q در لاجیک "1"، set می شود.

❖ به آن <u>set latch</u> گویند.







R = 1 Q Q


خروجی همواره صفر می ماند.

❖ به آن <u>reset latch</u> گویند.







خ ترکیب دو حالت را <u>set-reset latch</u> گویند. (SR Latch)



Cross-Coupled Form



SR Latch




بی معنی است. مدار یا set است یا reset دو ورودی "1" بی معنی است. مدار یا

	ation uts	Present state	Next state	P
S	R	Q	Q^*	厚
0	0	0	0	No change
0	0	1	1	
0	1	0	0	Reset
0	1	1	0	
1	0	0	1	Set
1	0	1	1	
1	1	0	×	Not allowed
1	1	1	×	

الادریک (Excitation Table): حدول تحریک


💠 معادله مشخصه (Characteristic Equation):




SR Latch v

دیاگرام زمانی (Timing Diagram):


√ حالت ایده آل:







✓ حالت غيرايده آل (همراه با تاخير):

- در حالت set زودتر از \overline{Q} نغییر می کند. lacktriangle
- از $ar{Q}$ دارای یک مرحله تاخیر است. t_{pHL}
 - از Q به Q دارای دو مرحله تاخیر است. t_{pLH}





SR Latch



* ساختار NAND Structure) اساختار (NAND Structure) *

Gate
$$N1$$
 $(S = 0)$: $\overline{\bar{S} \cdot \bar{Q}} = \overline{1 \cdot \bar{Q}} = \overline{\bar{Q}} = Q$


Gate
$$N2 (R = 0)$$
: $\overline{R} \cdot Q = \overline{1 \cdot Q} = \overline{Q}$


Gate
$$N2 (R = 1)$$
: $\overline{R} \cdot Q = \overline{0} \cdot \overline{Q} = \overline{0} = 1$

Gate
$$N1$$
 ($S=0, R=1$): $Q=\overline{\bar{S}\cdot\bar{Q}}=\overline{\bar{0}\cdot 1}=\overline{1\cdot 1}=\bar{1}=0$

Gate
$$N1$$
 $(S=1)$: $\overline{S} \cdot \overline{Q} = \overline{0} \cdot \overline{Q} = \overline{0} = 1$

Gate
$$N2$$
 ($S = 1$, $R = 0$): $\bar{Q} = \overline{\bar{R} \cdot Q} = \overline{\bar{0} \cdot 1} = \overline{1 \cdot 1} = \bar{1} = 0$






SR Latch ✓

:Gated SR Latch �

√ می خواهیم روی مدار SR Latch کنترل داشته باشیم تا با یک خط فرمان، به ورودی ها پاسخ دهد.



Enable inputs		ation outs	Present state	Next state	
C	S	R	Q	Q^*	
0	×	×	0	0	Hold
0	×	×	_ 1	_1_	7
1	0	0	0	0	No change
1	0	_0_	1	_1	
1	0	1	0	0	Reset
11	0	_1_	1	0	
1	1	0	0	1	Set
1	1	0	1	1	
1	1	1	0	×	Not allowed
1	1	1	1	×	

✓ جدول تحریک (Excitation Table)؛

✓ معادله مشخصه (.Characteristic Eq.)؛

$$Q^* = SC + \bar{R}Q + \bar{C}Q$$

if
$$C = 0 \rightarrow Q^* = Q$$
 (Hold)


if
$$C = 1 \rightarrow Q^* = S + \overline{R}Q$$
 (simple SR Latch)


SR Latch

:Gated SR Latch �


✓ دیاگرام زمانی:









Delay Latch (D-Latch) <



داد. S=R=1 رخ نخواهد داد. S=R=1

$$S = D \; ; \; R = \overline{D}$$





 $Q^* = DC + \bar{C}Q$

Enable input	Excitation input D	Present state	Next state Q*	
0	×	0	0	Hold
1	0	0	0	Store 0
1	1	0	1	Store 1

$$if C = 0 \rightarrow Q^* = Q \quad (Hold)$$


if
$$C = 1 \rightarrow Q^* = D$$
 (Gated or Enabled Mode)

در این مدار زمانی که C=1 است، اطلاعات روی D عیناً به خروجی منتقل می شود. انگار مسیری از ورودی به خروجی داریم.

Delay Latch (D-Latch)


🌣 دیاگرام زمانی:





Delay Latch (D-Latch)

- تغییر کند. C نباید در زمان های خیلی نزدیک به تغییرات C نباید در زمان
- نباید تغییر کند. $\mathbb C$ نباید تغییر کند. Setup time (t_{su}) خه در این زمان، $\mathbb C$
 - یاید تغییر کند. D که در این زمان، D نباید تغییر کند. Hold time (t_h)




✓ فلیپ –فلاپ (Flip-Flop)

- ❖ در latch ها تا زمانی که سیگنال کنترلی فعال است، مدار به تغییر ورودی ها پاسخ می دهد (حساس به سطح است).
 - ❖ اگر چندین latch به یکدیگر متصل باشند، خروجی همه آن ها مدام در حال تغییر است.
 - خروجی نهایی مدار غیرقابل پیش بینی و ممکن است نوسانی یا ناپایدار شود.
- ❖ برای کنترل بیشتر روی latch ها، مدار را به گونه ای طراحی می کنند که خروجی فقط در لبه های (لبه بالارونده یا پایین رونده) سیگنال کنترلی (کلاک) به تغییرات ورودی پاسخ دهد.
 - ❖ به اینگونه مدارها که حساس به لبه کلاک هستند، فلیپ فلاپ گویند.



Master-Slave SR Flip-Flop




از دو latch بصورت Master و Slave ساخته می شود.

$$C = 0 \Rightarrow \begin{cases} Master: Gated \\ Slave: Hold \end{cases}$$

$$C = 1 \Rightarrow \begin{cases} Master: Hold \\ Slave: Gated \end{cases}$$

❖ به این مدارها Edge-triggered نیز گویند. چون به لبه کلاک حساس هستند.




Master gated hold gated hold gated hold gated hold Slave hold hold gated hold gated hold gated gated Flip-flop output can change

رفتار آن شبیه یک latch بوده با این تفاوت که خروجی تنها در لبه های کلاک تغییر می کند.

Master-Slave SR Flip-Flop


🌣 دیاگرام زمانی:



S	R	Q	C	Q*
0	0	0	Л	0 No change
0	0	1	Л	1
0	1	0	7	0 Reset
0	1	1	Л	0
1	0	0	7	1 Set
1	0	1	Л	1
1	1	0	Л	× Not allowed
1	1	1	л	×

$$Q^* = S + \bar{R}Q$$

Master-Slave D Flip-Flop




💠 مقداری که در خروجی فلیپ فلاپ تولید می شود، همان مقداریست که تا قبل از کلاک، در طبقه Master تولید شده است.

Master-Slave D Flip-Flop


D Q C	Q^*	
0 0 1	0 Store 0	
1 0 \\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\	1 Store 1	$Q^* = D$


در لبه های کلاک، مقدار خروجی همان مقدار \mathbf{D} خواهد بود.



Master-Slave D Flip-Flop

.reset ها حالت latch نداریم. مدار یا در حالت set ها حالت العاد Φ








$$C = 0 \Rightarrow latch\ Mode$$


 $C = 1 \Rightarrow D - FF$.

JK Flip-Flop ✓











$$Q^* = \bar{K}Q + J\bar{Q}$$




■T Flip-Flop ✓

. یک JK است که پایه های J و K آن بهم وصل شده باشند $\red{4}$




la و Toggle خواهد بود.	= فقط دارای حالت tch	• این فلیپ فلاپ	*
------------------------	-------------------------	-----------------	----------



$$Q^* = J\bar{Q} + \bar{K}Q$$


= $T\bar{Q} + \bar{T}Q$ $Q^* = T \oplus Q$



F.F	latch	set	Reset		Q_{t+1}	بين شرا
R.S	J	S	✓	×	Strat	R5 = 0
D	X	\checkmark	, √	X	D	
JK	1	J	√	✓	JQ'+K'Q	_
T	1	X	X	\checkmark	TOQ	

Direct Inputs ✓

- 💠 روی همه فلیپ فلاپ ها دو پایه دیگر برای دادن حالت اولیه وجود دارد.
- 💠 این ورودی ها بصورت Active Low بوده و بصورت غیرهمزمان با کلاک کار می کنتیا (Asynchronous Inputs)





- 🏕 اگر پایه CLR صفر باشد، خروجی فلیپ فلاپ صفر می شود
- ❖ اگر پایه PRE صفر باشد، خروجی فلیپ فلاپ یک می شود.



✓ چند مثال


خ خروجی مدارهای زیر را به ازای حالت اولیه صفر رسم کنید.





√ چند مثال

خروجی های مدار زیر را بعد از ۲ پالی ساعت بدست آورید. حالت اولیه همه فلیپ فلاپ ها صفر است.



- 💠 یک مدار ترتیبی داده شده را آنالیز کرده و رفتارش را تشخیص می دهیم.
- 💠 می خواهیم خروجی مدار را به ازای رشته ای از بیت های ورودی تشخیص دهیم.


* معادله حالت (State Equation):

- ✔ حالت بعدی را برحسب ورودی و حالت فعلی بیان می کند.
- در لحظه کلاک، ورودی D حالت فلیپ-فلاپ را تعیین می کند.

$$A(t+1) = A(t)x(t) + B(t)x(t)$$
معادلات حالت $B(t+1) = A'(t)x(t)$

$$y(t) = [A(t) + B(t)]x'(t)$$
 معادله خروجی برحسب ورودی و حالت t فعلی فلیپ-فلاپ ها در زمان t

$$y = (A + B)x'_{\square}$$



	sent ate	Input	Next Input State		- Output
<u></u> Α	B	X	Α	В	y
0	0	0	0	0	0
0	0	1	0	1	0
0	1	0	0	0	1
0	1	1	1	1	0
1	0	0	0	0	1
1	0	1	1	0	0
1	1	0	0	0	1
1	1	1	1	0	0

❖ جدول حالت (State Table):

- ✔ نشان دهنده رشته ای از ورودی ها، خروجی ها و حالات فلیپ-فلاپ ها است.
 - ✔ براساس معادلات حالت تكميل مي شود.
 - ✓ هر فلیپ-فلاپ دارای دو state است. پس در کل ۴ حالت داریم.
 - اگر مدار دارای m فلیپ-فلاپ و n ورودی باشد، 2^{m+n} ردیف داریم

Dro	sent	N	Next State			Out	put
	ate	x =	0	x :	= 1	x = 0	<i>x</i> = 1
Α	В	A	В	A	В	у	y
0	0	0	0	0	1	0	0
0	1	0	0	1	1	1	0
1	0	0	0	1	0	1	0
1	1	0	0	1	0	1	0

Present Trated	to		- 6	The The	t o	1
00	00/0	01/0	57	A	1/0	B/0
0 1	00/1	11/0	(4)	0	A/1	0/0
10	00/1	10/0	C	cl	A/1	0/0
1 1	00/1	10/0		D	A/1	C/0

دیاگرام حالت (State Diagram):

✔ اطلاعات جدول حالت را بصورت گرافیکی نشان می دهد.


✔ می توانیم رشته بیت خروجی را به ازای رشته بیت ورودی بیابیم.

✓ در این مدار تا زمانی که ورودی یک
 باشد، خروجی صفر است و به محض آمدن 1/0
 اولین صفر، خروجی یک شده و مدار به
 حالت اولیه برمی گردد.



Next stat	e
Present state y Input/output	


	Present State Input			ext ate	Output
A	В	x	Α	В	у
0	0	0	0	0	0
0	0	1	0	1	0
0	1	0	0	0	1
0	1	1	1	1	0
1	0	0	0	0	1
1	0	1	1	0	0
1	1	0	0	0	1
1	1	1	1	0	0



		Input x		
		0	1	
₽	\boldsymbol{A}	D/0	C/1	
Present	\boldsymbol{B}	B/1	A/0	
state	C	C/1	D/0	
	D	A/0	<i>B</i> /1	

مثال: یک مدار ترتیبی دارای جدول و دیاگرام حالت زیر است. رشته بیت خروجی را به ازای رشته بیت ورودی داده شده بیابید.

$$x = 0110101100$$



Time: Present state:											
Input:	0	1	1	0	1	0	1	1	0	0	C
Next state: Output:											

$$D_A = Ax + Bx$$

$$D_B = A'x$$


$$y = (A + B)x' \quad Q(t + 1) = D_O$$

❖ معادله ورودي فليپ-فلاپ ها (FF Input Equations):

✔ به معادلاتی که ورودی فلیپ-فلاپ ها را مشخص می کنند، گویند.

ناليز با D. Flip-Flop اناليز با

√ رسم دیاگرام حالت





$$D_A = A \oplus x \oplus y$$

- $D_A = A \oplus x \oplus y$ نوشتن معادله ورودی فلیپ-فلاپ ها و معادله خروجی \checkmark
- نوشتن معادلات حالت با استفاده از معادلات ورودی $A(t+1)=A\oplus x\oplus y$
 - ✓ تكميل جدول حالت با استفاده از معادلات حالت

lo	11
1	0
0	1

Present	Inp	uts	Nex state
A	х	у	A
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	0
1	1	1	1





ناليز با JK. Flip-Flop اناليز با

- ✔ نوشتن معادله ورودی فلیپ-فلاپ ها
- ✓ نوشتن مقادیر باینری هر معادله ورودی
- ✔ استفاده از جدول تحریک هر فلیپ-فلاپ برای تکمیل جدول حالت
 - √ رسم دیاگرام حالت

$$J_A = B$$
 $K_A = Bx'$
 $J_B = x'$ $K_B = A'x + Ax' = A \oplus x$

	sent ate	Input	Ne Sta	ext ate	Flip-Flop Inputs			
A	В	x	Α	В	JA	K _A	J _B	K _B
0	0	0	0	1	0	0	1	0
0	0	1	0	0	0	0	0	1
0	1	0	1	1	1	1	1	0
0	1	1	1	0	1	0	0	1
1	0	0	1	1	0	0	1	1
1	0	1	1	0	0	0	0	0
1	1	0	0	0	1	1	1	1
1	1	1	1	1	1	0	0	0

F



$$\begin{split} J_A &= B \quad K_A = Bx' \\ J_B &= x' \quad K_B = A'x + Ax' = A \oplus x \end{split}$$

:JK. Flip-Flop أناليز با


$$A(t+1) = JA' + K'A$$


$$B(t+1) = JB' + K'B$$

$$A(t+1) = BA' + (Bx')'A = A'B + AB' + Ax$$
 $B(t+1) = x'B' + (A \oplus x)'B = B'x' + ABx + A'Bx'$

Present State		Input	Ne Sta		
A	В	x	A	В	
0	0	0	0	1	
0	0	1	0	0	
0	1	0	1	1	
0	1	1	1	0	
1	0	0	1	1	
1	0	1	1	0	
1	1	0	0	0	
1	1	1	1	1	

نیست. \checkmark دیگر در جدول حالت نیازی به ستون FF. Input نیست.





$$T_A = Bx$$

$$T_B = x$$

$$y = AB$$


$$Q(t+1) = T \oplus Q = T'Q + TQ'$$


∴ T Flip-Flop أناليز با

$$A(t + 1) = (Bx)'A + (Bx)A' = AB' + Ax' + A'Bx$$

 $B(t + 1) = x \oplus B$

Present State				ext ate	Output
Α	В	X	A	В	у
0	0	0	0	0	0
0	0	1	0	1	0
0	1	0	0	1	0
0	1	1	1	0	0
1	0	0	1	0	0
1	0	1	1	1	0
1	1	0	1	1	1
1	1	1	0	0	1





Present Next State Input State Output В Α В X 0 0 0 0 0 0 0


0

00 00/0 01/0 01/0 01/0 10/0 11/0 11/1 00/1

0

0

√ آنالیز مدارهای ترتیبی



✓ خروجي فقط به Present State ها وابسته است.

(Mealy) و مور (**Mealy** ❖

$$y = (A + B)x'$$

✔ در مدل میلی، خروجی تابعی از ورودی و حالت فعلی فلیپ-فلاپ ها است.

y = AB


✔ در مدل مور، خروجی فقط تابعی از حالت فعلی فلیپ-فلاپ ها است.

✔ در مدل مور، تغییرات خروجی مدار ترتیبی با کلاک همزمان می شود.


√ در مدل میلی، اگر در طول سیکل کلاک (قبل از آمدن کلاک بعدی)، ورودی تغییر کند، خروجی هم تغییر می کند. صی کند.


✔ در مدل میلی، خروجی ها می توانند مقادیر نادرست لحظه ای داشته باشند.


♦ مدل میلی (Mealy) و مور (Moore















Input: 0 1 1 0 1 0 Output: 0 0 0 1 1 0

Clock

√ آنالیز مدارهای ترتیبی

شال: در مدار روبرو، رشته بیت خروجی را به ازای رشته بیت ورودی داده شده بیابید.

$$x = 0011110$$




$$\int_{A} = B x \quad ; \quad |x_{A} = x|$$

$$\int_{A} = B x \quad ; \quad |x_{A} = x|$$

$$\int_{A} = A x \quad ; \quad |x_{B} = x + A| \quad |x_{B} = x +$$

$$\int A(A+I) = J_A \overline{A} + \overline{K}_A A = B \times \overline{A} + \times A = x(A+\overline{A}B) = x(A+\overline{B})$$


$$B(A+I) = J_B \overline{B} + \overline{K}_B B = x \overline{B} + x A B = x(\overline{B}+BA) = x(A+\overline{B}) = x$$



💠 یک صورت مسئله داده می شود و باید براساس آن مدار ترتیبی مورد نظر را طراحی کنیم.

❖ كاهش حالت (State Reduction):

- می شود. (state) حالت m فلیپ- فلاپ باعث ایجاد m حالت m
- √با كاهش تعداد state ها در جدول حالت، تعداد فليپ فلاپ ها كاهش مي بايد.
- ✓ کاهش state ها باید بگونه ای باشد که به ازای ورودی یکسان، خروجی تغییر نکند.
 - ✓ در یک جدول حالت می توانیم از دو state معادل، یکی را حذف کنیم.
- √ دو state معادل هستند اگر به ازای ورودی مشابه، دقیقاً خروجی و next state یکسانی بدهند.



Present State

а

d

Next State

x = 1

x = 0

а

e

а


√ طراحی (سنتز) مدارهای ترتیبی

♦ کاهش حالت (State Reduction):

state	a	a	\boldsymbol{b}	c	d	e	f	f	\boldsymbol{g}	f	\boldsymbol{g}	а
input	0	1	0	1	0	1	1	0	1	0	0	
output	0	0	0	0	0	1	1	0	1	0	0	

	Next	State	Output			
Present State	x = 0	x = 1	x = 0	x = 1		
а	а	b	0	0		
b	c	d	0	0		
c	a	d	0	0		
d	e	f	0	1		
e	a	f	0	1		
f	e	f	0	1		

	Next	State	Output		
Present State	x = 0	x = 1	x = 0	x = 1	
а	а	b	0	0	
b	c	d	0	0	
C	a	d	0	0	
d	e	d	0	1	
e	a	d	0	1	



F	

Output

x = 1

0

x = 0

0

0


0

:State Assignment *

- √ به منظور طراحی، لازم است که به state ها یک کد باینری اختصاص دهیم.
- سرای یک مدار با m حالت، کد باینری باید n بیتی باشد بطوری که $m \geq 2^n$ باشد.
 - √ حالت های غیراستفاده را بصورت don't care درنظر می گیریم.
- ✔ ساده ترین روش برای اختصاص کد به حالت ها، استفاده از اعداد باینری به ترتیب از کوچک به بزرگ است.
 - √ به جدول حالتی که در آن کد باینری به state ها اختصاص داده شده باشد، Transition Table گویند.

ن روند طراحی (Design Procedure):

- √ رسم دیاگرام حالت از روی صورت مسئله و مشخصات خواسته شده
 - √ کاهش تعداد state ها (State Reduction) در صورت نیاز
 - ✓ اختصاص کد باینری به state ها (State Assignment)
 - ✔ بدست آوردن جدول حالت با استفاده از کدها اختصاص یافته
 - ✓ انتخاب نوع فلیپ فلاپ
- ✔ بدست آوردن معادلات ورودی فلیپ فلاپ ها و همچنین معادله خروجی (بصورت ساده شده)
 - √ رسم مدار منطقی



مثال: با استفاده از D-FF ها یک مدار طراحی کنید که الگوی T تا یک پشت سرهم یا بیشتر را در یک رشته بیت ورودی تشخیص دهد.

$$Q(t+1) = D_Q$$

$$A(t + 1) = D_A(A, B, x) = \Sigma(3, 5, 7)$$


$$B(t + 1) = D_B(A, B, x) = \Sigma(1, 5, 7)$$


$$y(A, B, x) = \Sigma(6, 7)$$

Present State		Input	Ne Sta	xt ate	Output	
Α	В	x	Α	В	у	
0	0	0	0	0	0	
0	0	1	0	1	0	
0	1	0	0	0	0	
0	1	1	1	0	0	
1	0	0	0	0	0	
1	0	1	1	1	0	
1	1	0	0	0	1	
1	1	1	1	1	1	

$\searrow Bx$			1	В				
A	00	01	11	10				
0	m_0	m_1	m ₃	m_2				
$A \begin{cases} 1 \end{cases}$	m_4	<i>m</i> ₅	m ₇	<i>m</i> ₆				
$D_A = Ax + Bx$								

$\setminus Bx$				3				
A	00	01	11	10				
0	m_0	1	m_3	m_2				
$A \begin{cases} 1 \end{cases}$	m_4	m ₅ 1	1	m_6				
$D_{R} = Ax + B'x$								





❖ جدول ورودی فلیپ-فلاپ (FF. Input Table):

معادله ورودی فلیپ-فلاپ ها بصورت مستقیم از روی جدول حالت بدست می آید. $m{
u}$

✔ برای انواع دیگر فلیپ-فلاپ ها باید رابطه ای بین حالت بعدی و معادلات ورودی بیابیم.

√ جدول ورودی فلیپ فلاپ ها جدولی است که ورودی های مورد نیاز را برای هرتغییر حالتی لیست می کند و از روی جدول تحریک بدست می آید.

Q(t) Q(t + 1) J K

0 0 0 X
0 1 1 X
1 0 X 1 1 X
1 1 X 0

Q(t)	Q(t+1)	T
0	0	0
0	1	1
1	0	1
1	1	0


✓ با استفاده از این جدول، معادله ورودی فلیپ-فلاپ ها را می یابیم.


Present Next Flip-Flop Inputs State Input State Α В J_B K_B В K_A X X 0 0 0 X 0 0 0 X 0 X 0 X X X 0


(JAKA) lold do (JBKB)

√ طراحی (سنتز) مدارهای ترتیبی

❖ مثال: جدول حالت روبرو را با JK FF. پیاده سازی کنید.








√ طراحی با JK FF می تواند نسبت به D-FF دارای مدار ترکیبی ساده تری باشد. چون شرایط don't care دارد.


❖ مثال: با استفاده از T FF یک شمارنده ۳ بیتی چرخشی طراحی کنید.

✓ ورودی و خروجی نداریم و با هر کلاک به state بعدی می رویم.




(011) (101)								A_2 00 01 11 10 a_0 a_1 a_2 a_3 a_4 a_5 a_4 a_5	$ \begin{array}{c ccccccccccccccccccccccccccccccccccc$	10	A_2 00 0 0 0 0	01 m ₁ 1	11 m ₃ 1	m_2 1	
Pres	ent S	tate	Ne	ext Sta	nte	Flip-	Flop II	nputs	$A_2 \left\{ 1 \left[\begin{array}{ccc} m_4 & \left[\begin{array}{ccc} m_5 & \left[\begin{array}{ccc} m_7 & \left[\begin{array}{ccc} m_6 \end{array} \right] \end{array} \right] \end{array} \right] \right.$	$ A_2 \left\{ 1 \begin{bmatrix} m_4 & m_5 & m_7 \\ 1 & 1 \end{bmatrix} \right. $	m ₆	$A_2 \left\{ 1 \begin{bmatrix} m_4 \\ 1 \end{bmatrix} \right\}$	m ₅ 1	$\frac{1}{x}$	$\frac{m_6}{1}$
A ₂	A ₁	A ₀	A ₂	A ₁	A ₀	T _{A2}	<i>T</i> _{A1}	T _{A0}	A_0 $T_{A2} = A_1 A_0$	A_0 $T_{A1} = A_0$			$T_{A0} =$		
0	0	0	0	0	1	0	0	1							
0	0	1	0	1	0	0	1	1	A_2	A	1		A_0		
0	1	0	0	1	1	0	0	1	اً				Ĭ		
0	4	4	4			4	4	4							

 X_1A_0



💠 مثال: با استفاده از JK FF مدارى طراحى كنيد كه الگوى 0010 را تشخيص دهد.

F



\	0	1			0	1
A	1B/0	A/0		00	01/0	00/0
B	40	A/0	S. A		10/0	00/0
	40	10/0		10	10/0	11/0
	3/1	A/o		11	01/1	00/0
	1011			AT TB		,

