گزارش فاز دوم پروژه معماری کامپیوتر - گروه Mascarpone محمدمهدی قیدی - ۹۸۱۰۵۹۷۶ حسین آقایی - ۹۸۱۰۵۶۱۹ میلاد سعادت - ۹۸۱۰۰۲۴۲ پرهام چاوشیان - ۹۸۱۰۰۱۱۸

در این فاز به اضافه کردن یک حافظه نهان از نوع direct mapped به mips\_core که در فاز پیش طراحی اش را کامل کرده بودیم یرداختیم. این ماژول با نام src به cache.sv اضافه شده است.

در این ماژول سیگنال هایی از جمله cache\_word\_in (برای ورودی گرفتن داده روی ماژول)، data\_addr (برای دسترسی به آدرسی از مموری که دیتای مورد نظر در آن جا نوشته شده)، cache\_we (برای write\_enable شدن و اینکه امکان نوشتن روی حافظه نهان به وجود بیاید)، wait\_signal (با توجه به اینکه خواندن و نوشتن روی مموری عملیاتی است که چند کلاک زمان میبرد مجبور شدیم این سیگنال را به حافظه نهان وصل کنیم تا در صورتی که این سیگنال روشن بود متوجه شویم که کش نباید کاری انجام دهد). همچنین همانطور که انتظار میرود سیگنال های clk و rst\_b هم به ورودی کش وصل می باشند.

همچنین در خروجی کش، دادهها را روی cache\_word\_out خروجی میدهیم. برای شرایط خاص، مثل حالتی که دو بلاک به یک بلاک کش map می شوند و باید قبل از بازنویسی روی آن بلاک، بلاک قبلی را در مموری بنویسیم، سیگنال های mem\_write و mem\_fetch و fetch\_mem\_addr را تعریف کرده ایم که در شرایط مختلف از آنها استفاده میکنیم. (بسته به valid بودن و مچ شدن یا نشدن tag بیتها استفاده میکنیم. این موارد در کد قابل مشاهده و درک هستند و سعی شده کد تا حد امکان قابل فهم زده شده باشد.)

برای مثال اگر valid بیت مربوط به یک بلاک صفر باشد در آن بدون مکث و پردازش بیشتر مینویسیم. اگر اینطور نباشد، اگر dirty بیت ۱ باشد بلاک فعلی داخل کش را در مموری مینویسیم و داده جدید را به کش میاوریم و در حالتی که dirty صفر باشد مستقیم مینویسیم.

همچنین با توجه به اینکه ماژول کش به cpu اضافه شده است و تاخیر خواندن/نوشتن از مموری هم در این فاز شبیه سازی شده است، مجبور شدیم تاخیر کلاک را با یک متغیر counter در منطق mips\_core شبیه سازی کنیم. روش کار هم بدین

صورت است که برای هرکدام از write و fetch به تنهایی ۶ کلاک و برای ترکیبشان با هم ۱۱ کلاک وقفه میاندازیم که این مورد را با استفاده از counter و مقدار دهی آن در زمانی که سیگنال های mem\_write و mem\_fetch فعال شده است انجام میدهیم و در هر کلاک یک واحد از آن کم میکنیم. سیگنال های ورودی حافظه نهان مانند cache\_we و cache\_we با استفاده از وضعیت state عوض می شوند و این state با توجه به همان و counter و mem\_write و mem\_write تعیین می شود تا همواره مقدار درستی را بدهند.