


طراحی سیستم های دیجیتال تمرین اول پاییز 1401 ددلاین: ۱۹ آذر


- 1. قطعه كدي به زبان Verilog براي شبيه سازي يك Latch-D و JK Flop-Flip با استفاده از گيت هاي منطقى بنويسيد.
 - 2. الف يك ما ول مبدل اعداد decimal بين 1 تا 99 به BCD بنويسيد.

ب - بهما ژول قبل یك decoder نمایش اعداد دو رقمي بر روي نمایشگر segment-7 را اضافه كنید.



3. با استفاده از یک مالتی پلکسر ۲ به ۱ گیت NAND را پیاده سازی کنید.

4. کد Verilog معادل مدار زیر را بنویسید.



Start Overflow: Output

0 0 : Cout

01:1

10:0

11:0

موفق باشيد