

دانشگاه صنعتی امیر کبیر (پلی تکنیک تهران)

گزارشکار آزمایشگاه معماری کامپیوتر - شماره ۵

عنوان آزمایش:بررس جمع کننده ها و مقایسه آنها


نام و نام خانوادگی گردآورندگان: حسنا اویارحسینی و پویا محمدی

استاد آزمایشگاه: جناب آقای عاروان

تاریخ آزمایش: ۱۴۰۰/۸/۱۳

آزمایش۱)

نام آزمایش: پیاده سازی و بررسی ripple carry adder



Full Adder

بررسی تاخیر : اگر تاخیر تمام گیت ها را برابر و مساوی d در نظر بگیریم تاخیر 4bit-RCA همان طور که در شکل ۱-۱ مشخص شده برابر با 8d خواهد بود و برای nbit-RCA تاخیر 2nd می باشد.

بررسی تعداد گیت: باتوجه به اینکه هر FA نیاز به ۵ گیت دارد و در RCA به ازای هر بیت یک FA داریم تعداد گیت ها در حالت کلی برابر با 5n خواهد بود که در مثال ما این مقدار برابر است با 5n گیت.


نتایج آزمایش:


ı								320.000 ns
Γ	Name	0 ns	50 ns	100 ns	150 ns	200 ns	250 ns	300 ns
ı	a[3:0]		0101		 	1100		
ı		(0000 X0001 X0010 X0011 X0100		V1010 V1011 V1100 V1101 V1110	X1111X0000X0001X0010X0011X		/1001V1010V1011V1100V1101	(1110)(1111)
ı	7.0	0000,0001,0010,0011,0100	0101,0110,0111,1000,1001	1010 X1011 X1100 X1101 X1110	1111,0000,0001,0010,0011	0100,0101,0110,0111,1000	1001/1010/1011/1100/1101	TIIO XIIII
ı	ll cin							
ı	s[3:0]	(0101)(0110)(0111)(1000)(1001	X1010X1011X1100X1101X1110	(1111)(0000)(0001)(0010)(0011	(0100)(1101)(1110)(1111)(0000)	(0001)(0010)(0011)(0100)(0101)	(0110X0111X1000X1001X1010	1011 X1100
ı	le cout							
ı								
							ļ—————————————————————————————————————	

	Timing Summary:					
(:	Speed Grade: -5					
سرع	Minimum period: No path found Minimum input arrival time before clock: No path found Maximum output required time after clock: No path found Maximum combinational path delay: 12.008ns					
	Device Utilization Summary (estimated values) [-]					
(:	Logic Utilization	Used	Available	Utilization		
<u> </u>	Number of Slices	4	3584	0%		
{	Number of 4 input LUTs	8	7168	0%		
	Number of bonded IOBs	14	141	9%		

آزمایش۲)

نام آزمایش: پیاده سازی و بررسی carry look ahead adder






در این نوع جمع کننده سعی میشود تا عامل تاخیری که در RCA وجود داشت از بین برده شود. در RCA عامل تاخیر صبر کردن هر FA برای carry های قبلی بود در نتیجه در CLA به کمک PFA مقدار carry مستقیما از روی Cin بدست میاد و همین موضوع باعث می شود تاخیر کمتری به نسبت RCA داشته باشیم. برای محاسبه Carry میتوان از روابط زیر استفاده کرد:

Ci = Gi + Gi - 1 Pi + G i - 2 Pi $Pi - 1 + \cdots + G0$ Pi Pi - 1 Pi - 2 ... P1 + Cin Pi Pi - 1 Pi - 2 ... P0 Gi = Ai Bi, Pi = Ai xor Bi

در نتیجه با توجه به این روابط Ci مستقیما از روی Cin و با تاخیر ۳ گیت بدست میاید. این نوع جمع کننده تاخیر کمتری به نسبت RCA دارد ولی به علت اینکه گیت های زیاد با ورودی های بالا نیاز دارد هزینه آن بیشتر از RCA می باشد.

بررسی تاخیر: اگر تاخیر تمام گیت ها را برابر و مساوی d در نظر بگیریم، به اندازه d تاخیر برای بدست آوردن هر رسی تاخیر: اگر تاخیر تمام گیت ها را برابر و مساوی d در نجام میشوند به اندازه d برای این مرحله تاخیر داریم سپس در مرحله d در مرحله d داریم به شکل d داریم به اندازه d داریم به اندازه d تاخیر مداری به شکل d داریم در نهایت برای یک d تاخیر برابر با d خواهد بود.

بررسی تعداد گیت: برای هر PFA به ۳ گیت نیاز داریم و برای محاسبه Ci ها نیز به ($^{\circ}$ PFA به PFA بررسی تعداد گیت: برای هر PFA به ۳ گیت نیاز داریم پس در نهایت $^{\circ}$ 4 = 26 گیت نیاز است و در حالت کلی $^{\circ}$ 8 گیت برای AI ها و $^{\circ}$ 8 شار داریم.




نتایج آزمایش:

▶ 🥌 a[3:0	0101	X		1100			
▶ 5 b[3:0	00\0001\0010\0011\0100\0101\0110\0111\0100\100	01\(\)1010\(\)1011\(\)1100\(\)1101\(\)1110\(\)	0\0001\0010\0011\0100\0110\	0111X1000X1001X1010X1011X1100X1101X1110X1			
	01\0110\0111\1000\1001\1010\1010\101	10\/1111\/0000\/0001\/0010\/0011\/0100\/	1_V1110V1111V0000V0001V0010V0011V	0100/0101/0110/0111/1000/1001/1010/1011/1			
16 cout			, , , , , , , , , , , , , , , , , , ,				
	Timing Summary:						
	Speed Grade: -5						
(:							
P	Minimum period: No path found						
£	Minimum input arrival time before clock: No path found						
	Maximum output required time after clock: No path found						
	Device Utilization Summary (estimated values) [-]						
r.	Logic Utilization	Used	Available	Utilization			
b .	Number of Slices	4	3584	0%			
£ .	Number of 4 input LUTs	8	7168	0%			
ь		14	141	9%			
	Number of bonded IOBs	14	171	970			

آزمایش۳)

نام آزمایش: پیاده سازی و بررسی carry select adder

ایده اصلی پشت جمع کننده انتخاب (Carry (CSLA) این است که برای جلو گیری از تاخیر ناشی از منتظر ماندن برای carry نتیجه جمع را با پیش بینی تمام مقادیر ممکن carry محاسبه کند، و سپس با توجه به ماندن برای کند کدام جواب قابل قبول است. از دو Multiplexer در هر طبقه برای انتخاب نتیجه واقعی استفاده می شود. برای مثال در 4-bit CSA حاصل جمع دو عدد به کمک ۲ RCA به ازای cin = 0, 1 محاسبه میشود و سپس muz و معتبر به کمک دو mux که خط سلکت آنها به Cin وصل شده است مشخص می شود.




در مقایسه با CSLA،RCA سرعت بالایی دارد و در مقایسه با CLA از پیچیدگی سخت افزاری کمتر برخوردار است.

نتایج آزمایش:

Name a[3:0] b[3:0] cin s[3:0] cout	0 ns 50 ns 0101 0101 0101 0101 0101 0101 0101 0110 0111 0100 0101 0110 0110 0110 0				
سرعت	Timing Summary:				
	Device Utilization Summary (estimated values) [-]				
(:	Logic Utilization Number of Slices	Used	Available	Utilization	
: ساح:	Number of Slices Number of 4 input LUTs	5	768 1536	0%	
ξ	Number of 4 input Lors Number of bonded IOBs	14	1336	11%	
	Tumber of border 1000	11	121	1170	

مقایسه نهایی)



CRA	CLA	CSA	
12.008 ns	11.897 ns	10.739ns	سرعت
8	8	9	مساحت
			(no. of 4 input LUTs)

از نتایج انجام آزمایشات یکسان بر روی هر ۳ جمع کننده خواهیم داشت: سرعت CSA بیشتر از CLA بیشتر از CRA می باشد ولی مساحت لازم برای پیاده سازی CSA از دو جمع کننده دیگر بیشتر است.