



PowerEn.ir



1	فصل ۱
١	اعداد مبنا در سیستمهای دیجیتال
١	هدف کلی
١	هدف ساختاری
۲	۱-۱ معماری سیستمهای کامپیوتری
٣	۲–۱ سیستمهای دیجیتال
٤	۱-۲-۱ عناصر گسسته در سیستمهای دیجیتال
٦	۱-۲-۲ زبان توصیف سختافزاری
٦	۱-۳ نمایش اطلاعات در کامپیوتر

Y	۱-۳-۱ اعداد دودویی
1.	۱-۳-۲ اعداد مبنای هشت و شانزده
11	۱-۳-۳ تبدیل مبنای اعداد
١٦	۱-٤ متمم اعداد
17	۱-۱ متمم مبنا
١٨	۱-۲-۲ متمم در مبنای کاهش یافته
19	۱-۶-۳ تفریق به کمک متممها
77	۱-۶-۶ اعداد دودویی علامتدار
70	١-٥ جمع حسابي
۲٧	۱-۱ تفریق حسابی
۲۸	۷-۷ کدهای دودویی
79	BCD よく 1-V-1
٣١	BCD جمع ۲-۷-۱
~ ~	۱-۷-۳ حساب دهدهی
٣٤	۱–۷–٤ دیگر کدهای دهدهی
٣٦	۱-۷-۵ کد کاراکتراسکی
٣٧	۱-۷-۱ کدهای کنترل کننده در ASCII
٣٨	۷-۷-۱ کد تشخیص خطا

٤٣	فصل دوم
٤٣	گیتهای منطقی، جبر بول و توابع بولی
٤٣	هدف کلی
٤٣	هدف ساختاری
٤٤	۱–۲ منطق دودویی
٤٤	۱–۱–۲ تعریف منطق دودویی
٤٦	۲–۱–۲ گیتهای منطقی
٤٩	۲-۲- جبر بول
٥٢	۲-۲-۱ تعریف اصول اساسی جبر بول
٦٥	۲-۲-۲ قضایای اصلی و خواص جبر بول
٥٨	۲-۲-۲ تقدم عملگرها
٥٩	۲–۳ توابع بول
٦١	۲–۳–۱ متمم یک تابع
٦٣	۲-۳-۲ سایر اعمال منطقی
٦٦	۲-۶ گیتهای منطقی دیجیتال
79	۲–۱–۲ گسترش ورودی گیتها
٧٢	۲-۱-۲ مدارهای مجتمع
٧٩	فصل ۳
٧٩	فرمهای متعارف و استاندارد در جبر بولی

V9	هدف کلی
V 9	هدف ساختاري
٨٠	۱-۳ فرمهای استاندارد
٨٠	٣-١-١ جمع حاصل ضربها
٨٢	٣-١-٢ ضرب حاصل جمعها
٨٤	۳-۱-۳ مفهوم فرمهای متعارف
٨٥	۳-۱-۶ حداقل سازی سطوح گیت
٨٦	۳–۱–٥ مجموع مينترمها
٨٨	۳-۱-۳ ضرب ماکسترمها
٨٩	۳-۲ تبدیل فرمهای متعارف به یکدیگر
97	فصل ٤
97	ساده كردن عبارات بولى پيچيده
94	هدف کلی
94	هدف ساختاري
٩٣	۱-٤ دستكاري جبري
97	۲-۲ سادهسازی با استفادهاز نقشه کارنو
٩٨	٤-٢-١ نقشه دو متغيره كارنو
99	٤-٢-٢ نقشه سه متغيره كارنو
1.0	٤-٢-٣ نقشه چهار متغيره



1 • 9	٤-٢-٤ نقشه پنج متغيره كارنو
117	٤-٢-٥ عناصر اصلي در جدول كارنو
112	٤-٣ سادهسازي با ضرب حاصل جمعها
114	٤-٤ حالات بي اهميت
175	فصل ٥
175	پیادهسازی مدارهای دیجیتال با گیتهایNAND و NOR
175	هدف کلی
175	هدف ساختاري
178	۱-۵ مدارهای NAND
170	۱-۱-۵ پیادهسازی دو سطحی گیت NAND
١٢٨	0-1-7 روال تهیه مدار NAND از تابع بول
١٢٨	0-۱-۵ مدارهای NAND چند سطحی
١٣١	۵-۲ مدارهای NOR و روش پیادهسازی آنها
١٣٤	۵–۳ منطق سیمی
١٣٦	۵-٤ فرمهای مفید گیتها
187	۵–۱–۶ پیادهسازی AND-OR-INVERT
١٣٨	۵–۶–۶ پیادهسازی OR–AND–INVERT
١٤٠	۵-۵ تابع OR انحصاری
128	٥-٥-١ تابع فرد

127	٥-٥-۲ توليد و چک توازن
1 £ 9	۵-۲ زبان توصیف سختافزاری (HDL)
101	٥-٦-١ نمايش مدول
104	۵-۲-۲ تاخیر در گیتها
107	٥-٦-٣ عبارت بولي
ודו	فصل ٦
ודו	مدارهای ترکیبی
ודו	هدف کلی
ודו	هدف ساختاري
ודו	۱-٦ مدارهای ترکیبی
١٦٤	۲-٦ روش تحليل
١٦٤	٦-٢-٦ تهيه توابع بول خروجي از يک مدار منطقي
177	۲-۲-٦ تهیه جدول درستی از نمودار منطقی
17/	۳-۳ روش طراحی
179	٦-٣-٦ مكانيزم هاى تبديل اعداد در مبناهاى متفاوت
177	2-3 جمع کنندهها و تفریق گرهای دودویی
١٧٣	٦-٤-٦ نيم جمع كننده
1 1 0	۲-۱-۲ جمع کننده کامل
\\\	۳-۱-۳ جمع کننده دودویی

1 / 9	٦–٤عـ انتشار رقم نقلی
110	٦–٤–٥ تفريق دودويي
IAV	٦-٤-٦ مفهوم سرريز
1/4	٦-٤-٧ جمع كننده دهدهي
1/4	۳-۶-۸ جمع کننده BCD
197	٦-٥ ضرب دودویی
192	٦-٦ مقایسه گر مقدار
190	٦-٦ مقایسه گر مقدار
199	فصل ۷
199	مدارهای رمزگذار و رمزگشا
199	هدف کلی
199	هدف ساختاری
· · ·	۷-۱ مدارات رمزگشا (دیکدر)
7.7	۱-۱-۷ پیادهسازی دیکدر با گیت NAND
۲٠٤	۷-۱-۷ پیادهسازی مدار منطقی ترکیبی با دیکدر
۲٠٦	۷-۲ مدارات رمز گذار (انکدر)
۲۰۸	۷-۲-۱ انکدر اولویت
71.	٧-٣ مولتي پلکسر
712	۷-۳-۷ پیادهسازی تابع بول

717	۷-۳-۷ گیتهای سه حالته
719	۷-۶ زبان HDL برای مدارهای ترکیبی
77.	۷-٤-۷ مدل سازی سطح گیت
777	۷-٤-۷ گیتهای سه حالته
377	۷-۶-۳ مدل سازی روند داده
777	۷-٤-۷ مدل سازی رفتاری
۲۳.	۷-٤-٥ نوشتن يک برنامه تست ساده
779	فصل ۸
779	مدارهای ترتیبی همزمان
7779	هدف کلی
7779	هدف ساختاري
7 2 •	۱-۸ مدارهای ترتیبی
7 £ 1	۱-۱-۸ انواع مدارهای ترتیبی
727	۸-۲ فلیپفلاپها و لچها
727	۸–۲–۱ لچها
7 £ 9	۸-۳ مكانيزم تغيير حالت لچها
701	۱–۳–۸ فلیپفلاپ D حساس به لبه
307	۸-۶ فلیپفلاپهای T و JK
700	۱–٤–۸ فليپفلاپ JK

707	۲–٤–۸ فليپفلاپ T
707	٨-٤-٣ جدول مشخصه فليپفلاپها
701	٨-٤-٤ معادلات مشخصه
Y 0 A	۸-۱-۵ ورودیهای سیستم
۲٦.	۸-۵ تحلیل مدارهای ترتیبی ساعت دار
771	Λ –۵–۱ معادلات حالت
777	۸-۵-۲ جدول حالت
777	۸–٦ تحلیل معادلات ورودی با فلیپفلاپ
77/	۸–۱-۱ تحلیل معادلات با کمک فلیپفلاپهای D
779	۸–۲-۲ تحلیل معادلات با کمک فلیپفلاپهای JK
777	۸–۲–۳ تحلیل معادلات با کمک فلیپفلاپهای T
YVV	فصل ۹
777	ثباتها و شمارندهها
7VV	هدف کلی
Y VV	هدف ساختاري
7VA	۹-۱ ذخیرهسازی دودویی و ثباتها
777	١-١-٩ ثباتها
۲ /9	۹–۱–۲ انتقال بین ثباتی
7.7.7	۹–۱–۳ شمارندهها

7.7.	۹-۲ کاربرد فلیپفلاپ در ثباتها
3.47	۹-۲-۹ ثبات با بارشدن موازی
۲۸۲	۹-۲-۲ شیفت رجیسترها
7.4.7	۹–۲–۳ انتقال سريال
79.	٩-٢-٤ جمع كننده سريال
798	۹-۲-۵ شیفت رجیستر
790	٩-٢-٦ انواع شيفت رجيسترها
797	۹-۳ شمارندههای موج گونه
791	۹-۳-۹ شمارنده موج گونه دودوی <i>ی</i>
٣٠٢	۹-۳-۹ شمارنده BCD موج گونه
٣٠٥	۹-٤ شمارندههای همزمان
٣٠٥	۹-۶-۱ شمارنده دودویی
** •V	۹-۶-۹ شمارنده BCD
٣٠٩	۹-۶-۳ بالا- پایین شمار دودویی
٣١١	۹-۶-۶ شمارنده دودویی با بار شدن موازی
٣١٥	۹-۵ انواع دیگر شمارندهها
٣١٥	۹-۵-۱ شمارنده حلقوی
T 1V	۹-۵-۲ شمارنده جانسون
٣19	۹-۵-۳ شمارنده با حالات بی استفاده

777	مجموعه سؤالات خودأزمايي
٣٤٢	پاسخ نامه
٣٤٣	سوالات تشريحي
٣٤٧	واژه نامه
٣٤٧	انگلیسی به فارسی
707	واژه نامه
707	فارسی به انگلیسی
709	ليست منابع و مراجع



پیشگفتار

این کتاب با توجه به سر فصل تعیین شده برای دانشجویان دانشگاه پیامنور در رشته کامپیوتر با گرایش نرمافزار تهیه و تنظیم شده است. در تهیه این کتاب سعی بر آن شده است تا مباحثی که برای تدریس درس سه واحدی مدار منطقی لازم به تدریس است، مطرح گردند. این کتاب مشتمل بر نه فصل می باشد.

در ابتدای کتاب لیست سر فصل مطالب قید شده است. در انتهای کتاب مجموعهای از سؤالات شامل ۹۰ سئوال تستی و ۲۳ سئوال تشریحی به همراه پاسخ نامه سؤالات تستی ارائه شده است.

نظر به لزوم جاگذاری معادل فارسی کلمات تخصصی برای راحتی فهم دانشجویان دو واژهنامه بهصورت انگلیسی به فارسی و فارسی به انگلیسی در انتهای کتاب آمده

است. در صفحه پایانی کتاب لیست منابع و ماخذ نیز برای آگاهی دانشجویان ارائه شده است.

این اثر با دقت نظر فراوان کارشناسان مدیریت تولید مواد و تجهیزات آموزشی مورد ارزیابی قرار گرفت که بدینوسیله از جناب آقای اکبری به نمایندگی از آن عزیزان قدردانی می نمایم.

کتاب حاضر بعنوان منبع درسی در دانشگاه پیام نور اعلام شده که بعلت کوتاه بودن زمان امکان رفع کلیه ایرادات تایپی و نگارشی میسر نشد. لذا با وجود سعی و دقت فراوان در پدید آوردن اثری خودخوان ضمن پذیرفتن ایرادات احتمالی، در نوبت اول تیراژ این اثر محدود خواهد بود تا در نیمسال آینده بعد از دریافت پیشنهادات اصلاحی صاحب نظران، اساتید و دانشجویان نسبت به چاپ در تیراژ بالاتر اقدام گردد.

در پایان از آقای مهندس کامیار آهنکوب که در تنظیم و تدوین کتاب همکاری شایانی داشته اند سپاسگزاری می کنم.

داود کریمزادگان مقدم تابستان ۱۳۸۵



فصل ١

اعداد مبنا در سیستمهای دیجیتال

هدف کلی

در این فصل مباحث کلی سیستمها و معماری مدارهای دیجیتال به صورت کلی مطرح شده و در ادامه مباحث مربوط به مبناهای اعداد و روشهای تبدیل اعداد مبنا شرح داده خواهند شد. همچنین متممهای اعداد نیز مورد بحث و بررسی قرار گرفته و انواع اعداد دودویی علامتدار توضیح داده خواهند شد. در ادامه انواع کدهای دودویی و دهدهی و ... نیز ارائه خواهند شد.


هدف ساختاري

در این فصل عناوین زیر مورد بحث و بررسی قرار می گیرند:

- سیستمهای دیجیتال
 - مبناهای اعداد
- روشهای تبدیل اعداد در مبناهای مختلف
 - متممهای اعداد
 - اعداد دودویی علامت دار
 - جمع و تفريق اعداد
 - انواع جداول و کدهای دودویی و ...

۱-۱ معماری سیستمهای کامپیوتری

سیستمهای کامپیوتری که شامل مجموعهای از دستورالعملها و سختافزارها میباشند، بر اساس ترکیبی از دو نوع معماری نرمافزاری و سختافزاری شکل میگیرند. معماری نرمافزار⁷ بهصورت کلی شامل مجموعهای از دستورات و فرمت استفاده از آنها میباشد. معماری سختافزار^۳ سیستم نیز شامل مولفههای سختافزاری به شرح ذیل میباشد:



شکل ۱-۱: شمای کلی از معماری سختافزاری سیستم کامپیوتری

- پردازنده که ابزاری است برای تفسیر و اجراء دستورالعملها
- حافظه ^۵ که ابزاری است برای ذخیرهسازی دادهها و برنامهها
- ابزار انتقال اطلاعات بین اجزاء داخلی کامپیوتر و یا مابین کامپیوتر و محیط بیرونی

² Software Architecture

¹ Architecture

³ Hardware Architecture

⁴ Processor

⁵ Memory

شکل ۱-۱ معماری یک سیستم کامپیوتری را بهصورت شماتیک و کلی نشان مى دهد كه در آن نحوه ارتباط بين عناصر نيز آمده است:

۱-۲ سیستمهای دیجیتال

امروزه سیستمهای الکترونیکی یا به بیانی دیگر سیستمهای دیجیتال که شامل مجموعهای از مدارات برقی و ... می باشند در تقریباً تمامی علوم مانند مخابرات، تجارت، محاسبات ریاضی و علمی، ناوبری هواپیماها و سفینه های فضایی، اعمال جراحی، اینترنت و بسیاری از دیگر زمینه های تجاری، صنعتی و علمی به کار می روند. بهترین مثال از یک سیستم دیجیتال، کامپیوتر دیجیتال همه منظوره است. مهمترین خاصیت یک کامپیوتر دیجیتال، همگانی بودن آن است. کامپیوتر می تواند رشتهای از دستورات به نام برنامه را که روی دادههای مفروض عمل می کنند، دنبال نماید. کاربر می تواند برنامه یا داده خود را طبق نیاز انتخاب و اجرا کند. به علت این انعطاف، کامپیوترهای همه منظوره دیجیتال می توانند عملیات پردازش اطلاعات را در محدوده وسیعی از كاربردها انجام دهند. بخشهاى اصلى يك كامييوتر عبارتند از واحد حافظه، واحد پردازش مرکزی و واحدهای ورودی-خروجی، واحد حافظه برنامهها و دادههای وارده، خارج شونده و میانی را ذخیره می کند. واحد پردازش مرکزی اعمال محاسباتی و دیگر عملیات روی داده ها را بر حسب آنچه در برنامه مشخص شده، انجام می دهد. داده ها و برنامههایی که به وسیله کاربر آماده شدهاند توسط وسایل ورودی مانند صفحه کلید به حافظه انتقال می یابند. یک وسیله خروجی مثل چاپگر نتایج حاصل از محاسبات را دریافت کرده و به کاربر ارائه می دهد. یک کامپیوتر دیجیتال می تواند به چندین وسیله ورودی-خروجی وصل شود. یکی از وسایل مفید واحد مخابره است که تبادل داده را از طریق اینترنت با دیگر کاربران برقرار میسازد. یک کامپیوتر دیجیتال دستگاهی توانمند است که نه تنها می تواند محاسبات ریاضی را انجام دهد، بلکه قادر است اعمال منطقی را هم اجرا نماید. به علاوه می تواند جهت تصمیم گیری بر اساس شرایط داخلی یا خارجی برنامه ریزی شود.

۱-۲-۱ عناصر گسسته در سیستمهای دیجیتال

یکی از ویژگیهای سیستم دیجیتال، توانمندی آنها در دستکاری عناصر گسسته اطلاعاتی است. هر مجموعهای که به تعداد متناهی از عناصر محدود باشد، اطلاعاتی گسسته را داراست. مثالهایی از عناصر گسسته عبارتند از ۱۰ رقم دهدهی، ۲۶ حرف الفباء، ٦٤ مربع بازی شطرنج. کامپیوترهای دیجیتال اولیه برای محاسبات عددی به کار مى رفتند. در اين حال، عناصر گسسته به كار رفته، ارقام بودند. نام ديجيتال يا رقمي از این مفهوم حاصل شده است. عناصر گسسته اطلاعاتی در یک سیستم دیجیتال با کمیتهای فیزیکی به نام سیگنال^۲ نشان داده می شوند. رایج ترین سیگنالهای الکتریکی عبارتند از ولتاژ و جریان. وسایل الکترونیکی به نام ترانزیستور در مداراتی که این سیگنالها را پیادهسازی میکنند به طور چشمگیری به کار میروند. سیگنالها در بسیاری از سیستمهای دیجیتال الکترونیک امروزی، تنها دو مقدار را دارا هستند و بنابراین آنها را دودویی مینامند. یک رقم دودویی که بیت خوانده میشود دو مقدار دارد: 0 و 1. عناصر گسسته اطلاعاتی با گروهی از بیتها به نام کدهای دودویی نمایش داده می شوند. مثلًا ارقام دهدهی 0 تا 9 در سیستم اعداد دیجیتال با کد چهار بیتی نشان داده می شوند. با به کارگیری تکنیک های مختلف، گروه هایی از بیت ها برای نمایش سمبلهای گسسته تعریف می شوند و سپس در توسعه یک سیستم در قالب دیجیتال مورد استفاده قرار می گیرد. در نتیجه، یک سیستم دیجیتال سیستمی است که با عناصر گسسته اطلاعاتی به شکل دودویی کار می کند.

² Signal



¹ Discrete Elements

كميتهاي اطلاعاتي يا ذاتاً گسستهاند و يا از نمونهبرداري فرآيندهاي ييوسته حاصل می شوند. به عنوان مثال یک لیست حقوق ذاتاً یک فرآیند یا رویداد گسسته بوده و حاوی: نام کارمند، شماره تامین اجتماعی، حقوق هفتگی، مالیات بر درآمد و غیره است. يرداختي به يک كارمند با استفاده از مقادير داده گسسته مانند حروف الفبايي (نامها)، ارقام (حقوق)، و نمادها یا سمبلهای خاص (مانند \$) پردازش میگردد. از طرف دیگر یک محقق ممکن است یک پدیده را به صورت پیوسته مشاهده کند، ولی فقط مقادیر خاصی را به صورت جدول ثبت نماید. بنابراین فرد محقق داده پیوسته را نمونهبرداری مینماید ولی هر کمیت در جدول را از عناصر گسسته میسازد. در بسیاری از حالات نمونهبرداری از یک فرآیند بهطور خودکار بهوسیله دستگاهی به نام مبدل آنالوگ به دیجیتال انجام می شود.

برای استفاده از مدارهای دیجیتال در تولیدات تجاری دلایل اساسی وجود دارد. همچون کامپیوترهای دیجیتال، دستگاههای دیجیتال نیز قابل برنامهریزی اند. با تعویض برنامه در یک وسیله برنامهپذیر، همان سختافزار یگانه، قابلیت استفاده در کاربردهای متفاوت را خواهدداشت. كاهش قيمت شديد در وسايل ديجيتال به دليل پيشرفت در تكنولوژی مدارهای مجتمع دیجیتال مرتباً روی میدهد. با افزایش تعداد ترانزیستورها در یک قطعه سیلیکان، توابع پیچیده تری پیاده سازی شده، قیمت هر واحد کاهش یافته و قیمت دستگاههای دیجیتال روز بروز کاهش می یابد. دستگاههای ساخته شده با مدارهای مجتمع می توانند با سرعتی تا صد میلیون عمل در ثانیه را انجام دهند. می توان با استفاده از کدهای اصلاح خطا عملکرد سیستمهای دیجیتال را به شدت اطمینان بخش نمود. مثالی از این نوع، دیسک چند کاره دیجیتال (DVD) است که در آن اطلاعات ویدیویی، صوتی و دیگر گونهها بدون از دست رفتن حتی یک قلم داده، ضبط می گردد.

۱-۲-۲ زبان توصیف سخت افزاری ^۱

یک سیستم دیجیتال از به هم پیوستن ماژولهای دیجیتال بهدست می آید. برای درک عمل هر ماژول، دانش و آگاهی مدارهای دیجیتال و عمل منطقی آنها لازم است.


یک گرایش مهم در طراحی دیجیتال، استفاده از زبان توصیف سختافزاری است. HDL نوعی زبان برنامهریزی است که برای توصیف مدارهای دیجیتال به صورت متن به کار میرود. این زبان برای شبیه سازی یک سیستم دیجیتال و اطمینان از صحت عمل آن قبل از ساخت مورد استفاده قرار می گیرد.

۱-۳ نمایش اطلاعات در کامییوتر

همانطور که قبلاً گفته شد سیستمهای دیجیتال کمیتهای گسسته اطلاعات، که به فرم دودویی نمایش داده شدهاند را دستکاری مینماید. عملوندهای به کار رفته در محاسبات را میتوان در سیستم دودویی بیان کرد. دیگر عناصر گسسته از جمله ارقام دهدهی به صورت کدهای دودویی نشان داده میشوند. پردازش داده به وسیله عناصر منطقی دودویی و با استفاده از سیگنالهای دودویی انجام میگیرد. کمیتها نیز در عناطر دودویی ذخیره میشوند. شکل ۱-۲ ساختار درختوارهای نمایش انواع اطلاعات را در یک سیستم کامپیوتری نشان میدهد .هدف این فصل معرفی مفاهیم دودویی متعدد به صورت یک مرجع برای مطالعات بعدی در فصلهای آینده است.

¹ Hardware Description Language (HDL)

² Digital Modules



۱-۳-۱ اعداد دودوی*ی*

به طور کلی یک عدد با نقطه اعشاری با یکسری ضرایب به صورت زیر نمایش داده مى شود:

$a_5 a_4 a_3 a_2 a_1 a_0 . a_{-1} a_{-2} a_{-3}$

که ضرایب a_x هر یک از ده رقم (0 و 1 و 2و... و (0) بوده و (0) مکان عدد را نشان می دهد، و از این رو توان 10 که ضریب در آن ضرب می گردد مشخص خواهد شد. این مطلب به صورت زیر بیان می شود:

$$10^5 a_5 + 10^4 a_4 + 10^3 a_3 + 10^2 a_2 + 10^1 a_1 + 10^0 a_0 + 10^{\text{-}1} a_{\text{-}1} + 10^{\text{-}2} a_{\text{-}2} + 10^{\text{-}3} a_{\text{-}3}$$

یک عدد دهدهی مانند 6548 کمیتی معادل با 6 هزارتایی، به علاوه 5 صدتایی، به علاوه 4 ده تایی به علاوه 8 واحد را نشان می دهد. هزارها، صدها و ... توانی از 10 هستند که با توجه به مکان ضرایب معین می گردند. به بیان دقیق تر، 6548 را می توان به صورت زیر نوشت: $6*10^{^3} + 5*10^{^2} + 4*10^{^1} + 8*10^{^0}$

با این وجود معمول این است که فقط ضرایب را بنویسیم و توانهای لازم 10 را از مکان آنها استنتاج کنیم.

سیستم اعداد دهدهی را در مبنای 10 گویند. زیرا از 10 رقم استفاده می کند و ضرایب در توانی از 10 ضرب می گردند. سیستم دودویی، یک سیستم اعداد متفاوت است. ضرایب سیستم اعداد دودویی فقط دو مقدار ممکن را دارند: 0 و 1 هر ضریب 2^{x} در 2^{x} ضرب می گردد. مثلاً معادل دهدهی عدد دودویی 11010.11 برابر 26.75 می باشد، که از ضرب ضرایب در توانهایی از 2 به دست می آید:

 $1*2^{^{^{4}}}+1*2^{^{^{3}}}+0*2^{^{^{2}}}+1*2^{^{^{1}}}+0*2^{^{^{0}}}+1*2^{^{^{-1}}}+1*2^{^{^{-2}}}=26.75$

به طور کلی، یک عدد در مبنای r به صورت حاصلضرب توانهای r در ضرایب مربوطهاش بیان می گردد:

 $a_n \cdot r_n + a_{n-1} \cdot r_{n-1} + \cdots + a_2 \cdot r_2 + a_1 \cdot r_1 + a_0 + a_{-1} \cdot r_{-1} + a_{-2} \cdot r_{-2} + \cdots + r_{-m} \ a_{-m}.$

که ضرایب a_x بین a_x تا a_x میباشند. برای تفکیک اعداد در مبناهای مختلف، ضرایب را در داخل پرانتزها نوشته و اندیس مبنا را در زیر آن میگذاریم (به جز در اعداد دهدهی که محتوا بیانگر دهدهی بودن است).

همانطور که قبلاً اشاره شد، ارقام در یک عدد دودویی بیت خوانده می شوند. وقتی که یک بیت برابر 0 است در عمل جمع تبدیل مبنا نقشی ندارد. بنابر این تبدیل دودویی به دهدهی با جمع توانهایی از 2 که ضرایب آن 1 است صورت می گیرد. مثلاً عدد زیر را در نظر بگیرید:

(101101) $2^{-32+8+4+1}=(45)$ 10

در عدد فوق چهار عدد 1 دیده می شود. دهدهی مربوطه جمع چهار توان از 2 می باشد. 24 اعداد اول (مجموعاً معادل π بایت) حاصل از 2 به توان n در جدول

اعداد مبنا در سیستمهای دیجیتال ۹

شکل ۱-۳ نشان داده شدهاند. ستونها یک در میان بیانگر یک بایت که معادل ۸ بیت میباشند در نظر گرفته شدهاند تا راحت تر بتوان نمایش دودویی را یاد گرفت.

n	2 ⁿ	n	2 ⁿ	n	2 ⁿ
0	1	8	256	16	65536
1	2	9	512	17	131072
2	4	10	1024	18	262144
3	8	11	2048	19	524288
4	16	12	4096	20	1048576
5	32	13	8192	21	2097152
6	64	14	16384	22	4194304
7	458	15	32768	23	8388608

شکل ۱-۳: توانهایی از ۲

اعمال حسابی با اعدادی در مبنای r از همان قواعد دهدهی استفاده می کنند. هنگامی که از مبنایی به جز 10 استفاده می شود باید دقت کرد که تنها r رقم مجاز به کار گرفته شود. جمع دو عدد دودویی مشابه قوانین دهدهی محاسبه می شود، به جز این که ارقام جمع در هر مکان با ارزش فقط می تواند 0 یا 1 باشد. هر رقم نقلی حاصل در یک مکان مفروض، به وسیله جفت رقم های مرتبه بالاتر (باارزش تر) مورد استفاده قرار می گیرد. به مثال زیر توجه نمایید:

101101 +100111 1010100 حاصل جمع:

تفریق کمی پیچیده تر است. قوانین باز هم همان قوانین دهدهی هستند، به جز این که قرض در یک مکان با ارزش، 2 را به رقم مفروق منه می افزاید. (قرض در سیستم دهدهی، 10 واحد به رقم مفروق منه اضافه می کند).

10110 -10011 000110

باقيمانده: 10

عمل ضرب خیلی ساده است. ارقام مضروب فیه همیشه 1 یا 0 هستند. بنابراین حاصلضربهای جزیی برابر با 0 یا برابر با مضروب می باشند.

1011 ×101 1011 0000 1011 10111 :بریان

۱-۳-۲ اعداد مبنای هشت و شانزده

تبدیل از مبنای دو به مبنای هشت و شانزده، و بالعکس نقش عمدهای در کامپیوترهای دیجیتال بازی می کند. چون $8=2^{2}$ و $61=4^{2}$ است، هر رقم در مبنای هشت متعلق به سه رقم دودویی و هر رقم در مبنای شانزده متعلق به چهار رقم دودویی است.

هنگامی که تعداد ارقام کمتر از 10 باشد مرسوم است که r رقم مورد نیاز برای ضرایب از سیستم دهدهی گرفته شود. هنگامی که مبنای عدد از 10 بزرگتر است از حروف الفبا برای تکمیل 10 رقم دهدهی استفاده می گردد.

در زیر جدولی از شانزده عدد اول در مبناهای دهدهی، دودویی، هشتتایی و شانزده تایی نشان داده شده است:

همانطور که در جدول شکل 1-3 مشاهده می کنید دو ستون سمت راست مربوط به مبناهای هشت و شانزده می باشند که در ادامه به شرح هر یک خواهیم پرداخت. سیستم اعداد هشت هشتی یک سیستم مبنای 8 با هشت رقم 0، 1، 2، 3، 4، 5، 5، 5، 5 می باشد. لازم به ذکر است که ارقام 8 و 9 نمی توانند در یک عدد هشت هشتی ظاهر شوند.

دهدهی	دو دو یی	هشتایی	شانز ده تا یی
دهدهی (مبنای 10)	دودویی (مبنای 2)	هشتای <i>ی</i> (مبنای 8)	شانز ده تایی (مبنای 16)
00	0000	00	0
10	0001	01	1
02	0010	02	2
03	0011	03	3
04	0100	04	4
05	0101	05	5
06	0110	06	6
07	0111	07	7
08	1000	10	8
09	1001	11	9
10	1010	12	A
11	1011	13	В
12	1100	14	С
13	1101	15	D
14	1110	16	Е
15	1111	17	F

شکل ۱-٤: اعداد با مبناهای متفاوت

مثالی از یک عدد مبنای هشت عدد 537.4 است. برای تعیین مقدار معادل دهدهی لازم است عدد را به صورت یک سری از توانها با مبنای 8 بسط دهیم.

$$(537.4)_{8} = 5*8^2 + 3*8^1 + 7*8^0 + 4*8^{-1} = (351.5)_{10}$$

در سیستم اعداد شانزده شانزدهی (مبنای 16)، ده رقم اول از سیستم دهدهی گرفته مى شوند. حروف A، B، A، E، D، C، B، A عو F به ترتيب به جاى ارقام 10، 11، 12، 13، 14 و 15 به کار می روند. مثالی از یک عدد در مبنای 16 به صورت زیر است.

$$(B65F)_{16} = 11 *16^{^3} + 6*16^{^2} + 5*16^{^1} + 15*16^{^0} = (46687)_{10}$$

۱-۳-۳ تبدیل مبنای اعداد

همانطور که قبلاً اشاره شد، تبدیل یک عدد در مبنای r به مبنای ده با بسط عدد به صورت یک سری از توانها و جمع همه جملات انجام می شود. اکنون برای تبدیل معکوس یک عدد دهدهی به یک عدد در مبنای r روالی کلی را ارائه میکنیم. اگر عدد حاوی نقطه ممیز باشد، لازم است تا عدد به دو بخش صحیح و کسری تفکیک گردد زیرا هر بخش باید به طور جداگانه تبدیل شود. تبدیل یک عدد صحیح دهدهی به یک عدد در مبنای r با تقسیم عدد و همه خارج قسمتهای متوالی بر r و جمعاًوری باقیمانده ها انجام می گردد.

دودویی به هشت هشتی به سادگی با تفکیک عدد دودویی به گروههای سه رقمی در دو طرف نقطه دودویی به دست می آید. سپس به هر گروه یک رقم مبنای هشت تعلق می گیرد. مثال زیر روال مربوطه را نشان می دهد:

(10 110 001 101 011. 111 1 0000 0110)₂=(26153.7406)₈ 2 6 1 5 3 7 4 0 6

تبدیل از مبنای دو به مبنای شانزده نیز مشابه با روند فوق است، با این تفاوت که عدد دودویی به گروههای چهار رقمی تفکیک می شوند:

 $(10\ 1101\ 0111\ 1010\ .\ 1111\ 0110)_2 = (2D7A.\ F6)_{16}$

2 D 7 A F 6

در ادامه مثالهای مختلفی ارائه شده است:

مثال ۱: عدد 41 را به دودویی تبدیل کنید.

ابتدا 41 را بر 2 تقسیم می کنیم تا خارج قسمت 20 و باقیمانده 1/2 بهدست آید خارج قسمت مجدداً به 2 تقسیم می گردد تا خارج قسمت و باقیمانده جدیدی بهدست آید. این روال تا رسیدن به خارج قسمت 0 ادامه می یابد. ضرایب عدد دودویی مورد نظر به طریق زیر از باقیمانده ها بهدست می آید:

		خارج قسمت صحيح		باقيمانده	ضریب عدد دودویی
41/2	=	20	+	1/2	a0=1
20/2	=	10	+	0	a1=0
10/2	=	5	+	0	a2=0
5/2	=	2	+	1/2	a3=1
2/2	=	1	+	0	a4=0
1/2	=	0	+	1/2	a5=1

 $(41)_{10}$ = $(a_5 a_4 a_3 a_2 a_1 a_0)_2$ = $(101001)_2$ جواب:

بنابراین، پاسخ $_{10} = (a_5 a_4 a_3 a_2 a_1 a_0)_{2} = (101001)_{10}$ می باشد.

روال فوق را می توان به طریق ساده تر زیر دستکاری کرد:

41	
خارج قسمت	باقيمانده
20	1
10	0
5	0
2	1
1	0
101001 = -	جواب

تبدیل اعداد صحیح دهدهی به هر سیستم مبنای r مشابه مثال فوق است به جزاین که تقسیم در عوض ۲ بر r انجام می گردد.

مثال ٢: عدد ₁₀ (0.6875) را به دودويي تبديل كنيد.

ابتدا 0.6875 در 2 ضرب می شود تا یک عدد صحیح و یک کسر حاصل گردد. کسر دوباره در 2 ضرب می شود تا یک عدد صحیح جدید و یک کسر جدید به دست آید. این فرآیند ادامه می یابد تا بخش کسری صفر گردد و یا تعداد ارقام دقت مناسبی را ارائه دهند. ضرایب عدد دودویی از اعداد صحیح به صورت زیر بهدست می آید.

صحيح		کسری	ضريب
0.6875 * 2=1	+	0.3750	a-1 = 1
0.3750 * 2 = 0	+	0.7500	a-2 = 0
0.7500 * 2 = 1	+	0.5000	a-3=1
0.5000 *2 = 1	+	0.0000	$\mathbf{a-4} = 1$

بنابراین پاسخ ₂ (0.1011) و (0. a₋₁a₋₂a₋₃a₋₄) و اهد بود.

برای تبدیل یک عدد کسری از مبنای 10 به یک عدد در مبنای r، روش مشابهی به کار می رود. با این تفاوت که به جای ضرب در 2، ضرب در r انجام می گردد و ضرایب به جای 0، 1، از محدوده 0 تا r-1 خواهد بود.



مثال ۳: عدد 153 را به مبنای هشت ببرید.

مبنای مورد نظر r برابر 8 است. ابتدا 153 بر 8 تقسیم می شود تا خارج قسمت 2 صحیح 19 و باقیمانده 1 حاصل گردد. سپس 19 بر 8 تقسیم می شود تا خارج قسمت 2 و باقیمانده 3 را به دست دهد. بالاخره 2 بر 8 تقسیم گردیده تا خارج قسمت 0 و باقیمانده 2 به دست آید. این روند به صورت مناسب زیر انجام می گردد:

	153
باقيمانده	خارج قسمت
1	19
3	2
جواب = 231	

در تبدیل قسمت کسری مبنای ده به دودویی از روش مشابه با بخش صحیح استفاده می شود. با این وجود به جای تقسیم از ضرب و به جای باقیمانده ها، بخشهای صحیح انتخاب می گردند. مجدداً بهتر است این روش با مثالی تشریح شود.

مثال۴: عدد ₁₀(0.513) را به مبنای هشت ببرید.

0.513 * 8 = 4.104

0.104 * 8 = 0.832

0.832 * 8 = 6.656

0.656 * 8 = 5.248

0.248 * 8 = 1.984

0.984 * 8 = 7.872

جواب تا هفت رقم با معنی که از بخش صحیح حاصلضربها بهدست می آید برابر است با

$$(0.513)_{10} = (0.406517...)_{8}$$

تبدیل اعداد دهدهی که دارای هر دو بخش صحیح و کسری هستند با تبدیل جداگانه دو بخش و ترکیب جوابها صورت می گیرد. با استفاده از مثالهای ۱ و ۲ داریم:

$$(41.6875)_{10}$$
 = $(101001.1011)_2$

با استفاده از مثالهای ۳ و ٤ داریم:

 $(153.513)_{10}$ = $(231.406517)_{8}$

تبدیل اعداد از مبنای هشت یا شانزده به مبنای دودویی با روشی عکس روش بالا انجام می گردد که این رو به شرح زیر می باشد:

هر رقم مبنای هشت با سه رقم مبنای دو معادل خود جایگزین می شود. به طور مشابه، هر رقم مبنای شانزده با چهار رقم دودویی معادلش جایگزین خواهد شد. این مطلب در مثالهای زیر تشریح شده است:

$$(673.124)_{8} = (110\ 111\ 011.\ 001\ 010\ 100)_{2}$$
 673124

و

(306.D)
$$_{16}$$
 = (0011 0000 0110. 1101) $_2$

306D

اساساً کار با اعداد دودویی، به دلیل اینکه تعداد ارقامشان سه یا چهار برابر معادل معادلشان در مبنای ده میباشد، مشکل است. مثلاً عدد دودویی 1111 1111 1111 معادل 4095 است. با این وجود کامپیوترهای دیجیتال اعداد دودویی را به کار میبرند و گاهی نیز لازم است تا کاربر مستقیماً به وسیله اعداد دودویی با ماشین ارتباط برقرار کند. یک راه برای حفظ سیستم دودویی در کامپیوتر، که در ضمن تعداد ارقام را برای انسان کاهش می دهد، استفاده از رابطه بین سیستم اعداد دودویی و هشت هشتی یا شانزده شانزدهیی است. با این روش، انسان بر حسب اعداد مبنای هشت یا شانزده فکر کرده و

در مواقعی که ارتباط مستقیم با ماشین لازم است، تبدیل لازمه را با بررسی این اعداد انجام خواهد داد. به این ترتیب عدد دودویی 1111 1111 که دارای 12 رقم است در مبنای هشت به صورت چهار رقم 7777 و یا در مبنای شانزده به شکل FFF در میآید. به هنگام تبادل اطلاعات با انسان، نمایش مبنای هشت یا شانزده اعداد دودویی مطلوب تر است زیرا که در این مبناها اعداد با 1/3 یا 1/4 تعداد ارقامشان در دودویی قابل نمایش اند. بنابراین اغلب کتابچههای راهنمای کامپیوتر از اعداد مبنای هشت یا شانزده برای نمایش کمیتهای دودویی استفاده می کنند. گرچه نمایش مبنای شانزده مناسب تر به نظر می رسد ولی انتخاب یکی از این دو کاملاً اختیاری است.

۱-٤ متمم اعداد

متممها در کامپیوترهای دیجیتال برای ساده کردن عمل تفریق و یا عملیات منطقی به کار می روند. در هر مبنایی چون ۲ دو نوع متمم وجود دارد:

متمم مبنا

متمم مبناى كاهش يافته

فرم اول به متمم r و دومی به متمم r-1 موسوم است. وقتی که مقدار مبنا یا پایه را جایگزین کنیم، برای اعداد دودویی، متمم های 2 و 1 و برای اعداد دهدهی، متمم های 9, 10

١-٤-١ متمم مبنا

متمم r یک عدد n رقمی مانند N در مبنای r به صورت r n به ازاء r و برابر با r یک عدد r رقمی مانند r در ازاء r r تعریف می شود. از مقایسه این متمم با متمم r از جمع r با متمم r حاصل می شود. زیرا

$$\hat{r} ^n - N = [(\hat{r} ^n - 1) - N] + 1$$

میباشد. به این ترتیب متمم ۱۰ یک عدد دهدهی مانند 2389 برابر است با 7610+1=7611 که از جمع 1 به مقدار متمم 9 حاصل می گردد. متمم 2 عدد دودویی 7610+1=7611 برابر است با 101000=1+10010 و از جمع 1 با مقدار متمم 1 بهدست 101100 برابر است که با یک 1 و 10^{n} عدد است که با یک 1 و 10^{n} عدد آن نمایش داده می شود، 10^{n} که متمم 10 عدد 10^{n} است نیز با تغییر ندادن 10^{n} کم ارزش تر و تفریق اولین رقم غیر صفر کم ارزش تر از 10 و تفریق همه رقمهای با ارزش تر از 9 حاصل می گردد. برای نمونه

متمم 10 عدد 012398 برابر 987602 مى باشد.

متمم 10 عدد 246700 برابر 753300 است.

متمم 10 اولین عدد با تفریق 8 از 10 در کمارزش ترین مکان و تفریق دیگر ارقام از 9 حاصل شده است.

متمم 10 دومین عدد بدین ترتیب حاصل گشته است که دو 0 کمارزش تر رها می شوند، 7 از 10 و دیگر ارقام از 9 تفریق می گردند.

به طور مشابه متمم عدد دو می تواند با رها کردن همه ۵های کم ارزش تر و نیز تغییر نکردن اولین 1 و جایگزینی همه ۵ها با ۱ها و ۱ها با ۵ها در دیگر ارقام با ارزش تر حاصل می شود. به طور نمونه

متمم 2 عدد 1101100 برابر 0010100 است

متمم 2 عدد 0110111 برابر 1001001 است

متمم 2 اولین عدد با رها کردن دو 0 کمارزش تر و اولین 1 و سپس جایگزینی همه 1 دومین 1 و 1 هما با 1 و 1 هما با 1 در چهار رقم با ارزش تر باقی مانده به دست می آید. متمم 1 دومین عدد با رها کردن اولین 1 و متمم کردن دیگر ارقام حاصل می گردد.

N در تعاریف قبلی، فرض شد که اعداد دارای نقطه ممیز نیستند. اگر عدد اولیه r حاوی ممیز باشد آن را موقتًا حذف نمود تا متمم r و r به دست آید. آنگاه آن را به مکان مربوطهاش باز می گردانیم.

۱-۲-۶ متمم در مبنای کاهش یافته

با فرض داشتن عددی n رقمی مانند N در مبنای r متمم (r-1) عدد به صورت r-1 است، و به این r^n-1 تعریف می شود. برای اعداد دهدهی، r-1 و r-1 است، و به این ترتیب متمم r-1 عدد r-1 برابر r-1 r-1 نمایشگر عددی است که متشکل از r-1 و به دنبال آن r-1 عدد r-1 می باشد.

 $10^{n}-1$ عددی است که با 1 عدد و نشان داده می شود.

مثلًا اگر n=4 باشد، داریم n=4 10000 و 9999 n=4 10 و 1000 مثلًا اگر n=4 به این ترتیب نتیجه می شود که متمم n=4 یک عدد دهدهی با تفریق هر رقم از n=4 حاصل خواهد شد. به چند مثال عددی زیر توجه کنید.

متمم 9 عدد 546700 برابر است با 453299 – 546700 – 999999

متمم 9 عدد 012398 برابر است با 987601 = 902398 – 999999

برای اعداد دودویی،r=1 و r=1 است، بدین ترتیب متمم 1 عدد r=1

 2^{n} برابر با یک عدد دودویی است که از یک 1، و مجددًا 2^{n} برابر با یک عدد دودویی است که از یک 1، و 2^{n} عدد 2^{n} باشد. و 2^{n} عدد 2^{n} باشد، است. 2^{n} باشد، داریم 2^{n} و 2^{n} و 2^{n} و 2^{n} . بنابراین متمم 1 یک عدد دودویی از تفریق هر رقم از 1 بهدست می آید. با این وجود، هنگام تفریق ارقام دودویی از عدد 1، یکی از دو حالت 2^{n} و یا 2^{n} را خواهیم داشت، که سبب



می شود هر بیت از 0 به 1 و از 1 به 0 تبدیل شود. بنابراین متمم یک عدد دودویی با تغییر 1 هابه 0 و 0ها به 1 حاصل می گردد. در زیر مثالهایی آورده شده است:

متمم 1 عدد 1011000 برابر است با 0100111

متمم 1 عدد 0101101 برابر است با 1010010

F متمم (r-1) اعداد مبنای هشت و شانزده به ترتیب از تفریق ارقام آنها از r یا r (r-1) دهدهی حاصل می شود.

توجه: توجه داشته باشید که متمم یک متمم، عدد را به حالت اولیهاش باز می گرداند. متمم r^n برابر r^n برابر r^n است. متمم یک متمم برابر است با

$$\hat{r} - (\hat{r} - N) = N$$

كه همان عدد اوليه است.

۱-٤-۳ تفريق به كمك متممها

روش مستقیم تفریق که در مدارس ابتدایی بیان شد از مفهوم قرض کردن استفاده می نماید. در این روش وقتی که یک رقم در مفروق منه کوچکتر از مفروق باشد یک 1 از رقم با ارزش تر قرض گرفته می شود. این روش هنگامی که تفریق با قلم و کاغذ انجام شود به خوبی کار می کند. با این وجود، هنگام پیاده سازی تفریق با سخت افزار دیجیتال، روش کمتر از روش های متمم کارایی دارد. تفریق دو عدد n رقمی بی علامت M-N در مبنای n به صورت زیر انجام می شود:

مفروق منه M را به متمم r مفروض N، اضافه کنید. یعنی

$$M + (\hat{r}^n - N) = M - N + \hat{r}^n$$

اگر $M \geq N$ باشد، عمل جمع یک رقم نقلی انتهایی تولید میکند که باید چشم پوشی شود ؛آنچه باقی می ماند نتیجه M = M است.

اگر M < N باشد، عمل جمع هیچگونه رقم نقلی انتهایی تولید نمی کند و جواب برابر با (M-N) – (M-N) است که همان متمم r^n – (M-N) می باشد. برای یافتن جواب معمول، متمم r حاصل جمع را به دست می آوریم و سپس یک علامت منفی در جلو آن می گذاریم.

مثالهای زیر روال را تشریح میکنند.

مثال۵: با استفاده از متمم 10 تفريق 3250 –72532 را انجام دهيد.

 M=
 72532

 N عدد 10
 +96750

 169383
 = حاصل جمع

 = = چشم پوشی از رقم نقلی انتهایی 5 10 69282

 = جواب

توجه کنید که M دارای 5 رقم ولی N فقط 4 رقمی است. چون هر دو عدد باید دارای تعداد ارقام برابری باشند، پس N به صورت 03250 نوشته می شود. متمم 10 این عدد N، یک 9 در با ارزش ترین مکان تولید می نماید. تولید رقم نقلی در با ارزش ترین مکان دلالت بر $M \geq M$ دارد و نتیجه نیز مثبت است.

مثال ع: با استفاده از متمم 10 تفريق 72532 –3250 را بهدست آوريد.

 M=
 03250

 N عدد 10
 + 27468

 عدد 20718
 = حاصل جمع

که رقم نقلی در آن وجود ندارد. بنابراین

-69282 = -(30718 عدد 10 متمم عدد

توجه کنید که چون 72532 > 3250 است نتیجه منفی است. نظر به این که ما با اعداد بی علامت سر و کار داریم، نمی توان برای این حالت نتیجه بدون علامتی به دست آورد. وقتی تفریق را با متممها انجام می دهیم، جواب منفی از نبود رقم نقلی انتهایی و نتیجه متمم تشخیص داده می شود. هنگام کار با کاغذ و قلم، می توانیم جواب را به یک

عدد منفی علامت دار تغییر دهیم تا به فرم معمول تر در آید. تفریق با متممها برای اعداد دودویی به روش مشابهی در مثالهای زیر آمده است.

مثال \mathbf{V} : با فرض دو عدد دودویی $\mathbf{X} = 1010100 = \mathbf{X}$ و $\mathbf{X} = \mathbf{V}$ ، تفریقهای زیر را انجام دهید.

(الف) X-Y و (ب) Y - X با استفاده از متمم 2

(الف) X = 1010100

Y متمم 2 عدد +0111101

= حاصل جمع = 10010001

 7 = $^{-10000000}$ = $^{-2}$

X-Y = 0010001 جواب

(ب)

Y = 1000011

X عدد = +0101100

= حاصل جمع = حاصل

رقم نقلی انتهایی وجود ندارد. بنابراین، جواب

- 0010001= (1101111 عدد 2 متمم Y - X

تفریق اعداد بی علامت را می توان با متمم (r-1) نیز انجام داد. به خاطر دارید که متمم (r-1)، یک واحد کمتر از متمم r است. به این علت، نتیجه جمع مفروق منه با متمم مفروق حاصل جمعی تولید می کند که یکی کمتر از تفاضل صحیح به هنگام رخداد نقلی انتهایی است. حذف نقلی انتهایی و افزودن r به حاصل جمع را رقم نقلی چرخشی می خوانند.

مثال ٨: مثال ٧ را با استفاده از متمم 1 انجام دهید.

$$X-Y = 1010100 - 1000011$$
 (الف)

 $egin{array}{lll} X = & 1010100 \\ Y = & +0111100 \\ & & 1001000 \end{array} \\ & = & -1 \\ & = & -1 \\ &$

Y-X = 1000011 - 1010100 (\cup)

 $Y = 1000011 \ X = +0101011 \ = -1001110$

که رقم نقلی انتهایی وجود ندارد.

بنابراین جواب Y - X = (متمم 1 عدد 1101110) = -0010001 است.

توجه كنيد كه نتيجه منفى با اخذ متمم 1 از حاصل جمع به دست آمده است زيرا اين نوع متمم به كار رفت. روال رقم نقلى انتهايى چرخشى در تفريق اعداد دهدهى بى علامت با متمم 9 نيز قابل استفاده است.

1-3-3 اعداد دودویی علامت دار

اعداد صحیح مثبت و از آن جمله صفر را می توان با اعداد بی علامت نشان داد. با این وجود برای نمایش اعداد صحیح منفی به علامتی نیاز نداریم. در حساب معمولی، یک عدد منفی را با یک علامت منها و عدد مثبت را با علامت بعلاوه نشان می دهند. به دلیل محدودیت در سخت افزار، کامپیوترها باید هر چیزی را با ارقام دودویی نشان دهند. مرسوم است که علامت را با یک بیت واقع در سمت چپ ترین مکان عدد نمایش دهند. معمولاً اعداد مثبت را با گذاشتن 0 و اعداد منفی را با گذاشتن 1 در محل بیت مزبور معرفی می نمایند.

لازم است بدانیم که هر دو گروه اعداد دودویی علامتدار و بی علامت هنگام ارائه به کامپیوتر از رشته بیتها تشکیل شده اند. معمولاً کاربر علامتدار بودن یا نبودن عدد را معین می نماید. اگر عدد دودویی علامتدار باشد سمت چپترین بیت، علامت، و بقیه بیتها علامت هستند. اگر عدد دودویی بدون علامت فرض شود، سمت چپترین بیت، با ارزش ترین بیت عدد خواهد بود. مثلاً رشته بیتهای 01001 می تواند به عنوان و (دودویی بی علامت) و یا 9+ (دودویی علامتدار) در نظر گرفته شود زیرا سمت چپترین بیت 0 است. رشته بیتهای 11001 به عنوان 25 بی علامت و یا 9 علامتدارمنفی خواهد بود زیرا در سمت چپترین مکان عدد، رقم 1 وجود دارد که بیانگر منفی بودن عده و بقیه چهار بیت عدد 9 را نشان می دهد. معمولاً اگر نوع عدد از قبل مشخص باشد هیچگونه اشتباهی در تشخیص وجود نخواهد داشت.

نمایش اعداد علامتدار در آخرین مثال فوق، نمایش مقدار علامتدارمنفی نامیده می شود. در این نامگذاری، عدد شامل مقدار و یک سمبل (+یا -) یا یک بیت (0 یا 1) برای مشخص نمودن علامت است. این روش در محاسبات معمولی مورد استفاده می باشد. وقتی که عملیات حسابی در یک کامپیوتر پیاده سازی می شوند، بهتر است روش دیگری به نام سیستم متمم علامتدارمنفی برای ارائه اعداد منفی به کار گرفته می شود. در حالی که سیستم مقدار علامتدارمنفی، عدد را با تغییر علامتش منفی می کند، سیستم متما علامتدارمنفی ، منفی عدد را با متمم سازی اش تهیه می نماید. چون اعداد مثبت عمواره با 0 در سمت چپشان شروع می شوند متمم همواره با 1 آغاز می گردد، که استفاده کند ولی متمم 2 رایج تر است. به عنوان مثال فرض کنید که عدد 9 با هشت بیت در دودویی نشان داده شده باشد. 9 با یک بیت 0 در سمت چپ ترین مکان و به دنبال آن معادل دودویی 9 می آید که نتیجه 00001000 خواهد بود. توجه داشته باشید دنبال آن معادل دودویی 9 می آید که نتیجه 00001000 خواهد بود. توجه داشته باشید



اولین 1 از سمت چپ با 0 پر میشوند. هر چند که برای نمایش 9+ فقط یک راه وجود دارد، برای نمایش 9- سه روش موجود است.

- نمایش مقدار علامت دارمنفی 10001001
- نمایش متمم اعلامت منفی دار 11110110
- نمایش متمم 2علامت منفی دار 11110111

در سیستم مقدار علامت دارمنفی، با تغییر بیت علامت در سمت چپترین مکان، از 0 به 1، عدد 9– به 9+ تبدیل می شود. در متمم 1 علامت منفی دار، 9– را با متمم کردن همه بیت های 9+، از جمله بیت علامت به دست می آوریم. در متمم 2 علامت منفی دار، 9– با متمم 2 کردن تمام بیت های عدد مثبت از جمله بیت علامت حاصل می شود.

شکل 1-0، همه اعداد دودویی 4 بیت را به هر سه فرم نمایش، نشان می دهد. عدد دهدهی معادل نیز به منظور وجود مرجع آورده شده است. توجه کنید که اعداد مثبت در هر سه نمایش یکسانند و دارای یک 0 در سمت چپ ترین مکان می باشند.

دهدهی	متمم 2علامت منفى دار	متمم 1علامت منفى دار	مقدارعلامت منفى دار
+7	0111	0111	0111
+6	0110	0110	0110
+5	0101	0101	0101
+4	0100	0100	0100
+3	0011	0011	0011
+2	0010	0010	0010
+1	0001	0001	0001
+0	0000	0000	0000
-0	-	1111	1000
-1	1111	1110	1001
-2	1110	1101	1010
-3	1101	1100	1011
-4	1100	1011	1100
-5	1011	1010	1101
-6	1010	1001	1110
-7	1001	1000	1111
-8	1000	-	-

شكل ١-٥: اعداد دودويي علامتدار

سیستم متمم 2علامت منفی دار تنها یک نمایش برای 0 دارد که همیشه مثبت است. دو سیستم دیگر دارای 0 مثبت و 0 منفی اند، چیزی که در محاسبات معمولی با آن مواجه نمی شویم. مجدداً توجه کنید که همه اعداد منفی دارای 1 در سمت چپترین بیتاند. به این ترتیب ما آنها را از اعداد مثبت تفکیک مینماییم. با چهار بیت قادریم 16 عدد دودویی را نشان دهیم.

در سیستم مقدار علامت دارمنفی و متمم ۱، هشت عدد مثبت و هشت عدد منفی و از جمله دو عدد صفر وجود دارد. در نمایش متمم 2، هشت عدد مثبت از جمله صفر و هشت عدد منفی موجود است. سیستم مقدار علامت دارمنفی در حساب معمولی مورد استفاده است و هنگامی که در کامپیوتر به کار رود، مشکلاتی به همراه دارد زیرا باید علامت و مقدار به طور جداگانه دستکاری شوند. بنابراین، معمولاً متمم علامت منفی به کار گرفته می شود. متمم 1 نیز مشکلاتی را به بار می آورد و به ندرت در محاسبات به کار میرود. متمم 1 برای اعمال منطقی مفید است چون تبدیل 0 به 1 و یا 1 به 0 معادل با عمل متمم منطقی است.

۱-٥ جمع حساب*ي*

جمع دو عدد در سیستم مقدارعلامت منفی از قوانین معمول در حساب تبعیت مىنمايد. اگر علامتها يكسان باشند دو مقدار را با هم جمع كرده و به حاصل جمع علامت مشترک را تخصیص می دهیم. اگر علامت ها یکی نباشند، مقدار کوچکتر را از بزرگتر کم میکنیم و به نتیجه حاصل علامت عدد بزرگتر را اختصاص می دهیم. مثلاً:

ار مقدار کو چکتر 14 از مقدار کو چکتر 14 از مقدار کو چکتر 14 از مقدار +(-39)بزرگتر 39 و استفاده از علامت 39 برای علامت نتیجه انجام شده است. این فرایند به مقایسه علامتها و اندازهها و سپس اجرای جمع و تفریق نیاز دارد. روال مشابهی در نمایش مقدارعلامت منفی برای اعداد دودویی قابل اعمال است. بر عکس قوانین جمع اعداد در سیستم مقدار علامت منفی نیازی به مقایسه و تفریق ندارد، بلکه فقط باید آنها را جمع کرد. روال بسیار ساده بوده و برای اعداد دودویی به صورت زیر بیان می گردد:

+6	00000110	-6	11111010
+13	00001101	+13	00001101
+19	00010011	+7	00000111
+6	00000110	- 6	11111010
- 13	11110011	- 13	11110011
- 7	11111001	- 19	11101101

جمع دو عدد دودویی علامتدار با اعداد منفی که به فرم متمم 2 نمایش داده شدهاند از جمع دو عدد از جمله بیتهای علامت حاصل می شود. رقم نقلی حاصل از بیت علامت چشم پوشی می گردد. مثالهای عددی برای جمع در زیر آمده است.

توجه کنید که اعداد منفی باید از ابتدا به صورت متمم 2 باشد و حاصل جمع اگر منفی باشد به صورت متمم 2 خواهد بود.

در هر یک از چهار حالت فوق، عمل انجام شده جمعی است که در آن بیت علامت هم لحاظ شده است. در این روش هر رقم نقلی خروجی نادیده گرفته می شود و نتایج منفی به فرم متمم عدد دو هستند.

برای یافتن یک جواب صحیح، باید مطمئن بود که برای جای دادن نتیجه، تعداد کافی بیت وجود دارد. اگر با دو عدد n بیت شروع کنیم و حاصل جمع n+1 بیت را اشغال کند گوییم سرریز رخ داده است. هنگامی که جمع با کاغذ و قلم انجام می شود سرریز مسئله ای نیست زیرا ما از نظر عرض صفحه محدودیت نداریم. در این گونه موارد فقط یک n به بالاترین مکان عدد مثبت و یا یک n به بالاترین مکان عدد منفی می افزاییم تا آنها را به n+1 بیت گسترش دهیم و سپس جمع را اجرا نمائیم. ولی سرریز در کامپیوتر مشکل ساز است زیرا تعداد بیتهایی که عدد را نگه می دارند

محدود می باشد، و نتیجهای که از مقدار نهایی به میزان 1 واحد تجاوز کند را نمی توان در آن جای داد.

فرم متمم اعداد منفی برای کسانی که به سیستم مقدارعلامت منفی عادت کردهاند، ناآشنا است. برای تعیین یک عدد منفی وقتی که به فرم متمم 2 علامت دار باشد، لازم است که آن را به یک عدد مثبت تبدیل کنیم تا به شکل آشناتری درآید. مثلاً عدد دودویی علامت دار 11111001 یک عدد منفی است زیرا سمت چپ ترین بیت برابر 1 است. متمم 2 أن 00000111 مى باشد كه معادل دودويي عدد 7+ است. به اين ترتيب تشخيص مي دهيم كه عدد منفي اوليه برابر 7- بوده است.

۱-٦ تفريق حسابي

تفریق دو عدد دودویی علامت دار، وقتی که اعداد منفی به صورت متمم 2 باشند بسیار ساده است و می تواند به صورت زیر بیان شود:

- ١. متمم 2 مفروق (ازجمله بيت علامت) را به دست أوريد.
 - ٢. أنرا به مفروق منه(ازجمله بيت علامت)اضافه كنيد.
- ٣. رقم نقلی خروجی از مکان بیت علامت چشم پوشی شود.

این پدیده به این علت رخ می دهد که اگر علامت مفروق عوض شود، تفریق به جمع تبديل خواهد شد. اين نكته با روابط زير نشان داده شده است:

$$(\pm A) - (+B) = (\pm A) + (-B)$$
;

$$(\pm A) - (-B) = (\pm A) + (+B)$$
.

اما تغییر یک عدد مثبت به یک عدد منفی به سادگی با به دست آوردن متمم 2 آن امكان پذير است.عكس مطلب فوق نيز صحيح مي باشد زيرا متمم يك عدد منفي متمم، یک عدد مثبت معادل تولید می نماید. تفریق 7 + = (13) - (6-) را در نظر بگیرید. در دودویی با هشت بیت، این تفریق به صورت (11110011 - 11111010) است. با یافتن متمم 2 مفروق (13-)، یعنی (13+)، تفریق به فرم جمع در می آید. در دودویی این عمل به صورت زیر می باشد:

11111010 + 00001101 = 100000111

با حذف رقم نقلی انتهایی پاسخ صحیح 00000111 (7 +) خواهد بود. لازم به تذکر است که جمع و تفریق اعداد دودویی در سیستم متمم علامت منفی مشابه با قوانین جمع و تفریق معمولی است. بنابراین کامپیوترها دارای سخت افزار مشترک برای هر دو نوع عمل حسابی می باشند. کاربر یا برنامه نویس باید نتایج چنین جمع یا تفریقی را به طور متفاوت تفسیر کند و این تفسیر به فرض اولیه وی یعنی علامت دار بودن یا بی علامت بودن اعداد بستگی دارد.

۱-۷ کدهای دودویی

سیستمهای دیجیتال از سیگنالهایی که دو مقدار مجزا و عناصری از مدار که دو حالت باثبات دارند استفاده می کنند. بین سیگنالهای دودویی، عناصر مدار دودویی و ارقام دودویی رابطه مستقیمی وجود دارد. مثلاً یک عدد دودویی n رقمی را می توان با n عنصر مدار دودویی که هر یک دارای یک سیگنال خروجی معادل 0 یا 1 اند، نشان داد.

سیستمهای دیجیتال نه تنها اعداد دودویی بلکه بسیاری از اجزا گسسته اطلاعاتی هم دستکاری و نمایش میدهند و روی آنها عمل میکنند. هر عنصر گسسته اطلاعاتی را در میان یک گروه از مقادیر می توان با استفاده از کد دودویی نشان داد. کدها باید به صورت دودویی باشند زیرا کامپیوترها فقط قادرند اها و 0 ها را نگه دارند. باید توجه داشت که کدها فقط نماد یا سمبل نمایش اطلاعات را عوض میکنند و نه مفهوم آنها را. اگر بیتهای یک کامپیوتر را به طور تصادفی مورد بررسی قرار دهیم، ملاحظه خواهیم کرد که اغلب به جای اعداد دودویی، اطلاعات کد شده در آنها وجود دارد.

یک کد دودویی n بیتی، گروهی متشکل از n بیت است که 2^{n} ترکیب ممکن از 1ها و 1ها را داراست، و هر ترکیب یک عنصر از مجموعه کد شده را نمایش می دهد. یک مجموعه چهار عنصری با دو بیت کد می شود که به هر عنصر یکی از ترکیبات بیتی زیر تخصیص می یابد:

11,10,01,00

یک مجموعه هشت عضوی به کد 3 بیت نیاز دارد و برای یک مجموعه 16 عنصری یک مجموعه 16 عنصری یک کد 4 بیت لازم است. ترکیب بیتی یک کد n بیتی با شمارش دودویی از 0 تا 1^n حاصل می گردد. به هر عنصر باید یک ترکیب بیتی دودویی منحصر بفرد اختصاص یابد و هیچ دو عنصر دارای مقدار یکسانی نمی باشند؛ در غیر این صورت تخصیص کد گنگ و بی معنی خواهد بود.

گرچه حداقل تعداد بیتهای لازم برای 2^n مجزا، برابر n است، حداکثر تعداد بیتها برای تعریف یک کد دودویی وجود ندارد. مثلاً 10 رقم دهدهی با 10 بیت قابل کد شدن است، و هر رقم دهدهی به یکی از ترکیبات نه 0 و یک 1 تخصیص می یابد. در این کد دهدهی، رقم 6 به ترکیب بیتی 00010000000 اختصاص می یابد.

۱-۷-۱ کد BCD

گرچه سیستم اعداد دودویی طبیعی ترین سیستم برای یک کامپیوتر است، ولی بسیاری از مردم به سیستم دهدهی عادت دارند. یکی از راههای حل این مشکل تبدیل اعداد دهدهی به دودویی، اجرای همه محاسبات به دودویی و سپس تبدیل نتایج دودویی به دهدهی است. این روش لازم می دارد تا اعداد دهدهی را در کامپیوتر ذخیره کنیم تا بتوانند به دودویی تبدیل شوند. چون کامپیوتر فقط می تواند مقادیر دودویی را قبول کند، باید ارقام دهدهی را با کدی مرکب از آها و آها نشان دهیم. هنگامی که این ارقام به فرم کد شده در کامپیوتر ذخیره شوند، می توان مستقیماً عملیات حسابی را روی این اعداد دهدهی اجرا نمود.

اگر تعداد عناصر در مجموعه به صورت توانی از 2 نباشد، کد دودویی دارای ترکیبات بیتی تخصیص نیافته خواهد بود. 10 رقم دهدهی چنین مجموعهای را می سازند. یک کد دودویی که بتواند 10 عنصر را از هم تفکیک کند باید حداقل 4 بیت داشته باشد، ولی 6 ترکیب از 16 ترکیب ممکن تخصیص نیافته باقی می ماند. با مقدار دهی 10 گانه به 4 بیت می توان کدهای دودویی متفاوتی به دست آورد. کدی که برای ارقام دهدهی معمولاً به کار می رود در شکل ۱-7 نشان داده می شود. این کد را دهدهی کد شده به دودویی می خوانند و به طور خلاصه آنرا با BCD نمایش می دهند. چند کد دهدهی دیگر بعدا در این بخش نمایش داده خواهند شد.

همان گونه که در شکل بالا مشاهده می شود، هر کد 4 بیتی به یک رقم دهدهی نسبت داده می شود. در این بین توجه به چند نکته الزامی است:

سمبل دهدهی	رقم BCD
0	0000
1	0001
2	0010
3	0011
4	0100
5	0101
6	0110
7	0111
8	1000
9	1001

شكل ۱ - ٦: دهدهي كد شده به دودويي (BCD)

POWEREN.IR

یک عدد k رقمی در BCD به 4k بیت نیاز دارد.

هرگاه عدد دهدهی در BCD بین 0 تا 9 باشد با عدد دودوییاش معادل است.

یک عدد BCD بزرگتر از 10 با عدد دودویی معادلش، هر چند که از ۵ها و ۱ها تشکیل شده، متفاوت است. ترکیبات دودویی 1010 تا 1111 در BCD مفهومی ندارند.

عدد دهدهی 396 در BCD با 12 بیت به صورت 0110 0011 0011 نمایش داده می شود، که در آن هر گروه 4 بیتی یک رقم دهدهی را نشان می دهد. بعلاوه عدد دهدهی 185 و مقدار مربوطه آن را در BCD و دودویی ملاحظه کنید:

 $(185)_{10} = (0001\ 1000\ 0101)_{BCD} = (10111001)_{2}$

مقدار BCD دارای 12 بیت است، ولی عدد دودویی معادل آنها تنها 8 بیت لازم دارد. واضح است یک عدد BCD نسبت به مقدار دودویی به بیتهای بیشتری احتیاج دارد. با این وجود، استفاده از اعداد دهدهی دارای مزیت است زیرا دادههای ورودی و خروجی به وسیله انسانهایی که سیستمهای دهدهی را به کار می برند تولید می شود.

توجه داشته باشید که اعداد CBCD اعداد دهدهی هستند و نه اعداد دودویی، هرچند که آنها در ساختارشان از بیتها استفاده می کنند. تنها تفاوت بین یک عدد دهدهی و BCD این است که اعداد دهدهی سمبلهای ۵، ۱، 2،...، 9 و اعداد BCD سمبلهای BCD می است. عدد 10 می است. عدد 10 می است. عدد 10 می است. عدد 10 دهدهی دقیقاً یکی است. عدد 10 دهدهی در BCD با هشت بیت 0000 0000 و عدد 15 با 1010 0001 نمایش داده می شوند. مقادیر دودویی معادل آنها به ترتیب 1010 و 1111 است که تنها چهار بیت دارند.

۱-۷-۱ جمع BCD

جمع دو رقم دهدهی در BCD، همراه با رقم نقلی احتمالی از جفت رقم کم ارزش تر قبلی را در نظر بگیرید. چون هر رقم از 9 تجاوز نمی کند، جمع نمی تواند بزرگتر از 1=1+9+9 باشد که در آن 1، رقم نقلی قبلی است. فرض کنید می خواهیم ارقام BCD را به شکل اعداد دودویی با هم جمع کنیم. جمع دودویی، نتیجهای بین 0 تا 19 را BCD تولید خواهد کرد. این مقادیر به دودویی برابرند با 0000 تا 10011، ولی به فرم BCD برابر با 0000 تا 10011 می باشند. اولین رقم، رقم نقلی و چهار بیت بعدی رقم جمع BCD است. وقتی حاصل جمع دودویی برابر یا کمتر از 1001 است (بدون نقلی)، رقم BCD

BCD مربوطه صحیح است. با این وجود، وقتی جمع دودویی بزرگتر یا مساوی BCD باشد، نتیجه یک رقم BCD نامعتبر است. جمع 6=2(0110) با حاصل جمع دودویی، آن را به رقم صحیح بدل کرده و در صورت لزوم رقم نقلی نیز تولید خواهد کرد. دلیل این است که اختلاف بین یک رقم نقلی در با ارزش ترین مکان بیتی حاصل از جمع دودویی و نقلی دهدهی برابر است با 6=01-10. جمع BCD زیر را در نظر بگیرید:

4	0100	4	0100	8	1000
+5	+0101	+8	+1000	+9	1001
9	1001	12	1100	17	10001
			+0110		+0110
			10010		10111

در هر حالت دو رقم BCD و نیز فرم دودویی آنها با هم جمع می شوند. اگر جمع دودویی بزرگتر یا برابر 1010 باشد، به آن 0110 را می افزاییم تا رقم BCD حاصل جمع و نقلی صحیح حاصل شود.

در مثال اول حاصل جمع برابر 9 می باشد که یک رقم حاصل جمع BCD صحیح است. در مثال دوم، جمع دودویی یک رقم BCD نامعتبر تولید می کند. افزایش 0110 به آن رقم حاصل جمع BCD صحیح BCD را همراه با یک رقم نقلی به وجود می آورد. در مثال سوم، جمع دودویی یک رقم نقلی خواهد داشت. این وضعیت هنگامی رخ می دهد که حاصل جمع مساوی یا بزرگتر از 16 باشد. گر چه چهار بیت دیگر کمتر از 100 است، حاصل جمع نیاز به اصلاح دارد زیرا دارای رقم نقلی است. با جمع 0110 رقم حاصل جمع حاصل جمع که علی است. با جمع BCD حاصل می گردد.

BCD carry	1	1		
	0001	1000	0100	184
	+0101	0111	0110	+576
Binary sum	0111	10000	1010	
Add 6		0110	0110	
BCD sum	0111	10110	0000	760

جمع دو عدد BCD بی علامت n رقمی روال مشابهی دارد. جمع BCD بی BCD بی BCD به BCD در نظر بگیرید:

اولین جفت رقم BCD کم ارزش تر، یک رقم BCD برابر با 0000 و یک رقم نقلی برای جفت رقم بعدی را تولید می کند. جفت رقم دوم بعلاوه نقلی قبلی حاصل جمع 0110 و یک رقم نقلی برای جفت رقم بعدی را به وجود می آورد. جفت رقم سوم بعلاوه یک رقم نقلی حاصل جمع دودویی 0111 را تولید کرده و نیاز به اصلاح ندارد.

۱-۷-۳ حساب دهدهی

نمایش اعداد دهدهی علامتدار در BCD مشابه اعداد علامتدار در دودویی است. ما می توانیم از هر یک از هر دو سیستم مقدارعلامتدارمنفی یا متمم علامت منفی دار استفاده کنیم. علامت یک عدد دهدهی معمولاً با چهار بیت نمایش داده می شود تا با کد 4 بیت ارقام دهدهی همسان باشد. معمولاً علامت مثبت با چهار 0 و علامت منها با BCD یعنی 1001 نشان داده می شود.

سیستم مقدار علامت دارمنفی به ندرت در کامپیوتر ها به کار می رود. این سیستم می تواند متمم 9 یا متمم 10 باشد، ولی اغلب متمم 10 به کار گرفته می شود. برای به دست آوردن متمم 10 یک عدد BCD، ابتدا متمم 9 را به دست آورده و به کم ارزش ترین رقم 1 واحد می افزاییم. متمم 9 نیز با کسر هر رقم از 9 حاصل می گردد.

روالی که در بخش قبل برای سیستم متمم 2 علامت دار بنا نهاده شد به سیستم متمم 10 علامت دار در اعداد دهدهی نیز قابل اعمال است. جمع با افزودن همه ارقام، از جمله رقم علامت و چشم پوشی از رقم نقلی انتهایی انجام می شود. در اینجا فرض می شود که همه اعداد منفی به فرم متمم 10 باشند. جمع (105 - 10) + (375) + (375) در نظر بگیرید که در سیستم متمم علامت دار انجام شده است.

عدد 9 واقع در سمت چپترین مکان عدد دوم نمایشگر یک علامت منفی و 9760 متمم 10 عدد 135 است. برای بهدست آوردن 135+، دو عدد با هم جمع و رقم نقلی نادیده گرفته می شود. البته اعداد دهدهی داخل کامپیوتر، از جمله ارقام علامت باید BCD باشند. همانطور که قبلاً اشاره شد جمع با ارقام BCD انجام می شود.

تفریق اعداد دهدهی اعم از علامتدار یا بی علامت در سیستم متمم 10 مشابه با حالت دودویی است. متمم 10 مفروق را به دست آورید و آن را به مفروق منه اضافه کنید. بسیاری از کامپیوترها برای انجام محاسبات حسابی اعداد دهدهی در BCD، سخت افزار خاصی دارند. کاربر کامپیوتر می تواند برای انجام عمل حسابی با اعداد دهدهی، بدون نیاز به تبدیل آنها، به دودویی برنامه نویسی کند.

۱-۷-**٤ دیگر کدهای دهدهی** کدهای دودویی برای ارقام دهدهی به حداقل چهار بیت در قبال هر رقم نیاز دارند. با

رقم دهدهی	BCD AEY1	7571	افزونی۳	1-7-3-4
0	0000	0000	0011	0000
i	0001	0001	0100	0111
2	0010	0010	0101	0110
3	0011	0011	0110	0101
4	0100	0100	0111	0100
5	0101	1011	1000	1011
6	0110	1100	1001	1010
7	0111	1101	1010	1001
8	1000	1110	1011	1000
9	1001	1111	1100	1111
تہ کسات	1010	0101	0000	0001
- ,	1011	0110	0001	0010
بیتی بکار	1100	0111	0010	0011
ترکیبات بیتی بکار نرفته	1101	1000	1101	1100
,	1110	1001	1110	1101
	1111	1010	1111	1110

شکل ۷-۱: چهار کد دودویی متفاوت برای ارقام دهدهی

ایجاد 10 ترکیب مختلف در چهار بیت کدهای مختلف را می توان ایجاد کرد. کدهای BCD و سه نوع كد ديگر در جدول ٥-١ نشان داده شدهاند. هر كد تنها 10 تركيب بيتي از 16 ترکیب ممکن را در چهار بیت به کار می برند. شش ترکیبی که در هر حال به کار نروند دارای مفهوم نیستند و باید از آنها اجتناب کرد.

کدهای BCD و 2421 از جمله کدهای وزین هستند. در یک کد وزین به هر مکان از بیت وزنی تخصیص داده شده است به نحوی که هر رقم با جمع اوزان تمام اها در تركيب كد به دست مى آيد. كد BCD داراى وزن هاى 8، 4، 2، 1 است كه مربوط به توازنی از دو برای هر بیت است. مثلاً تخصیص بیتی 0110 با توجه به وزن ۱ها برای 6 تفسير مي شود زيرا

8 * 0 + 4 * 1 + 2 * 1 + 1 * 0 = 6

تركيب بيتى 1101 وقتى با كد 2421 وزين شود معادل دهدهى 1=7 * 1+ 0*2 + 1 * 4 + 1 * 2 را خواهد داد توجه كنيد كه در كد 2421 بعضى از ارقام به دو طریق کدگذاری می شوند. عدد 4 دهدهی به ترکیب های بیتی 0100 یا 1010 متعلق است زیرا هر دو ترکیب عدد 4 را نشان می دهند.

كدهاي 2421 و افزوني-3 مثالهايي از كدهاي خود متمم هستند. اين كدها خواصي دارند که با توجه به أن متمم 9 عدد دهدهی مستقیماً از تغییر 0ها به 1 و 1ها به 0 در کد حاصل می شود. مثلاً عدد دهدهی 395 در افزونی-۳ به صورت 1000 1100 0110 مي باشد. متمم 9 أن يعني 604 به صورت 0111 0111 مي باشد كه در واقع با متمم هر بیت از کد بهدست می آید (مثل متمم 1 عدد دودویی). کد افزونی-۳ به دلیل خود متممی اش در کامپیوترهای قدیمی به کار رفت. این کد بی وزن است. و هر ترکیب کدی در آن از جمع مقدار دودویی متناظرش با 3 حاصل می شود. توجه داشته باشید که كد BCD خود متمم نيست. كد 8، 4، 2 -، 1 - مثالي از تخصيص هر دو نوع وزن مثبت و منفی به یک کد دهدهی است. در این حال، ترکیب بیتی 0110 برای 2 دهدهی تخصیص یافته و از رابطه 2 =0 * (1 - 1) * 1 + (-2) * 3 محاسبه می شود.

۱-۷-۵ کد کاراکتراسکی

در بسیاری از کاربردهای کامپیوترهای دیجیتال نه تنها نیاز به دستکاری روی دادههای عددی بلکه روی حروف نیز وجود دارد. برای مثال یک کمپانی بیمه با میلیونها سند، از یک کامپیوتر دیجیتال برای پردازش فایلهایش استفاده می کند. برای نمایش نام و سایر مشخصات طرفهای قرار داد، داشتن یک کد دودویی برای حروف الفبا ضروری است. به علاوه همان کد دودویی می باید اعداد دهدهی و بعضی کاراکترهای خاص دیگر مانند \$ را نیز نمایش دهد. یک مجموعه کاراکتر الفبا عددی مجموعهای از عناصر، متشکل از 10 رقم عدد، 26 حروف الفبا و تعداد معینی از علائم خاص است. چنین مجموعهای بین 36 تا 64 عنصر برای حروف بزرگ و یا بین 64 تا 128 عنصر با حروف بزرگ و کوچک برای هر کلید دارد. در حالت اول شش بیت و در حالت دوم به هفت بیت نیاز است.

	b7b6b5							
b4b3b2b1	000	001	010	011	100	101	110	111
0000	NUL	DLE	SP	0	a	P	`	P
0001	SOH	DC1	!	1	A	Q	A	Q
0010	STX	DC2	**	2	В	R	В	R
0011	ETX	DC3	#	3	C	S	C	S
0100	EOT	DC4	\$	4	D	T	D	T
0101	ENQ	NAK	%	5	E	U	E	U
0110	ACK	SYN	&	6	F	V	F	V
0111	BEL	ETB	•	7	G	W	G	W
1000	BS	CAN	(8	Н	X	Н	X
1001	HT	EM)	9	I	Y	I	Y
1010	LF	SUB	*	:	J	Z	J	Z
1011	VT	ESC	+	;	K	ſ	K	{
1100	FF	FS	,	<	L	\	L	İ
1101	CR	GS	-	=	M]	M	}
1110	SO	RS		>	N	٨	N	~
1111	SI	US	/	?	0	-	0	DEL

شکل ۱-۸: کدهای استاندارد آمریکایی اسکی (ASCII)

کد دودویی استاندارد برای کاراکترهای الفبا عددی، اسکی (ASCII) است. این کد از هفت بیت برای کد کردن 128 کاراکتر، طبق جدول (۷-۱) استفاده می کند. هفت بیت کد با b1 تا 67 مشخص شدهاند که 67 با ارزش ترین بیت را تشکیل می دهد. مثلاً حروف A در اسکی به صورت 1000001 (ستون 100 و سطر 0001) می باشد. جدول کدهای استاندارد اسکی حاوی:

94 كاراكتر گرافيكى

34 كاراكتر غير چاپي براي عمليات كنترلي مختلف

می باشد که در آن کاراکترهای گرافیکی نیز از 26 حرف بزرگ (A تا Z)، 26 حرف کوچک (Z تا Z)، 20 عدد (Z تا Z) و 32 کاراکتر قابل چاپ مانند Z اشده است.

۱-۷-۱ کدهای کنترل کننده در ASCII

34 کاراکتر کنترل در جدول اسکی با اسامیخلاصه شدهای مشخص شدهاند. این کاراکترها کنترلی کاراکترهای کنترلی وجود دارند:

- افکتورهای فرمت
- جداسازی اطلاعات
- کاراکترهای کنترل تبادل اطلاعات

افکتور فرمت قالب آنچه را که باید چاپ شود کنترل مینماید. این گروه شامل پسبر (BS)، جدولبندی افقی (HT) و بازگشت نورد (CR) است. جداسازیهای اطلاعات، دادهها را به صورت پاراگرافها و صفحات دستهبندی میکند. از جمله آنها می توان از جداساز رکورد (RS) و جداساز فایل (FS) نام برد. کاراکترهای کنترل تبادل اطلاعات در حین انتقال متن بین پایانههای دور از هم مفیدند. مثالهایی از این نوع

عبارتند از کاراکتر شروع متن (STX) و ختم متن (ETX) که برای قاب بندی یک پیام متنی به هنگام انتقال از خط تلفن به کار میروند.

اسکی یک کد 7 بیتی است ولی اغلب کامپیوترها واحدهای هشت بیتی اطلاعات که بایت نام دارند را دستکاری میکنند. بنابراین کاراکترهای اسکی اغلب هر کدام در یک بایت ذخیره می شوند. بیت اضافی گاهی برای اهداف دیگری به کار می رود و اغلب

NUL	Null	DLE	Data-link escape
SOH	Start of heading	DC1	Device control 1
STX	Start of text	DC2	Device control 2
ETX	End of text	DC3	Device control 3
EOT	End of transmission	DC4	Device control 4
ENQ	Enquiry	NAK	Negative acknowledge
ACK	Acknowledge	SYN	Synchronous idle
BEL	Bell	ETB	End-of-transmission block
BS	Backspace	CAN	Cancel
HT	Horizontal tab	EM	End of medium
LF	Line feed	SUB	Substitute
VT	Vertical tab	ESC	Escape
FF	From feed	FS	File separator
CR	Carriage return	GS	Group separator
SO	Shift out	RS	Record separator
SI	Shift in	US	Unit separator
SP	Space	DEL	Delete

شکل ۱-۹: لیست کاراکترهای کنترلی

به کاربرد بستگی دارد. مثلاً بعضی از چاپگرها کاراکترهای اسکی را به صورت 8 بیتی می شناسند که در آن با ارزش ترین بیت برابر 0 است. 128 کاراکتر 8 بیتی دیگر را با قرار دادن 1 در با ارزش ترین مکان برای فونت های نوع ایتالیک یا الفبای یونانی می توان به کار برد.

۱-۷-۷ کد تشخیص خطا

برای تشخیص خطاها در مخابره یا پردازش داده، گاهی بیت هشتمی به نام بیت توازن به کاراکتر اسکی اضافه می شود. بیت توازن، بیتی اضافی است که حاوی پیامی بوده و طی آن تعداد ۱های کل، زوج یا فرد خواهد شد. دو کاراکتر زیر به همراه توازن زوج یا فرد دیده می شوند:

		توازن زوج	با توازن فرد
ASCII A	1000001	01000001	11000001
ASCII T	1010100	11010100	01010100

در هر حالت یک بیت به سمت چپترین مکان کد می افزاییم تا تعداد اها در کاراکتر برای توازن فرد، فرد کاراکتر برای توازن زوج، زوج و یا اینکه تعداد اها در کاراکتر برای توازن فرد، فرد گردد. به طور کلی یکی از دو توازن اختیار می شود ولی توازن زوج معمول تر می باشد.

بیت توازن در تشخیص خطا در حین انتقال اطلاعات از یک مکان به مکان دیگر مفید است. این کار با تولید یک بیت توازن زوج برای هر کاراکتر در سمت فرستنده انجام می گردد. کاراکترهای 8 بیتی که به همراه بیتهای توازن میباشند به مقصد ارسال می گردند. سپس توازن هر کاراکتر در سمت گیرنده چک می شود. اگر توازن کاراکتر دریافتی زوج نباشد، حداقل یک بیت در حین انتقال تغییر کرده است. این روش یک، سه یا هر تعداد فردی از خطا را در هر کاراکتر انتقال یافته تشخیص می دهد. در این حالت تعداد زوجی از خطاها قابل تشخیص نخواهد بود. کدهای خطای دیگر برای محافظت از خطاهای زوج لازم است.

اینکه پس از شناسایی خطا چه کاری باید انجام داد به کاربرد مربوطه بستگی دارد. یک امکان این است که با فرض اتفاقی بودن خطا و عدم تکرار، تقاضای ارسال مجدد گردد. در این حالت اگر گیرنده یک خطای توازن را شناسایی کند، یک کاراکتر کنترل اسکی، ASCII NAK، (تصدیق نفی) را متشکل از هشت بیت با توازن زوج 1001 0101 باز پس می فرستند. اگر خطایی شناسایی نشد، گیرنده کاراکتر کنترل ACK (تصدیق) را

٤٠ مدار منطقي

با کد 00000110 باز می فرستد. سمت فرستنده دوباره با ارسال پیام NAK پاسخ می دهد تا این که توازن صحیح دریافت شود. اگر پس از چند نوبت تکرار، انتقال همچنان دارای خطا بود، پیام خطایی به اپراتور برای چک کردن عامل خطا در خط انتقال فرستاده می شود.

سؤالات

- ۱- عدد ₁₀ (0.2498) را به دودویی تبدیل کنید.
 - ۲- عدد 2406 را به مبنای هشت ببرید.
- ۳- عدد 673.124 در مبنای هشت معادل چه اعدادی در مبناهای دودویی و دهدهی است.
 - ٤- متمم 10 عدد 256703 چه عددي خواهد بود.
 - ٥- متمم 2 عدد 0100101 چه عددي خواهد بود.
 - ٦- متمم 9 عدد 062374 چه عددي خواهد بود.
 - ٧- با استفاده از متمم 10 تفريق 46532 –3248 را بهدست آوريد.

فصل دوم

گیتهای منطقی، جبر بول و توابع بولی

هدف کلی

در این فصل مباحث کلی مربوط به منطق دودویی به همراه مفاهیم اساسی جبر بول مورد بحث و بررسی قرار خواهند گرفت. در ادامه مفاهیم و تئوریهای اساسی جبر بول بول بررسی شده و در ادامه توابع بول نیز بهصورت کامل مورد نقد و بررسی قرار خواهند گرفت. در ادامه نیز انواع گیتهای منطقی به همراه جداول درستی هر یک بررسی خواهند شد.

هدف ساختاری

در این فصل عناوین زیر مورد بحث و بررسی قرار می گیرند:

- منطق دودویی
- انواع گیتهای منطقی
- اصول اساسى جبر بول
- تئورىهاى اساسى جبر بول
- تقدم عمل گرها در جبر بول
 - توابع بول
 - متمم توابع بول
 - مدارهای مجتمع

۲-۱ منطق دودویی

منطق دودویی با متغیرهایی که دو ارزش گسسته و عملیاتی که مفهوم منطقی دارند، سرو کار دارد و ارزشی که متغیرها اختیار میکنند ممکن است با اسامی مختلفی نام گذاری شوند (مثل صحیح و غلط، بله و خیر و غیره)، اما برای ما بهتر است آن را بر حسب بیت تصور کنیم و مقادیر 1 و 0 را به آن تخصیص دهیم. منطق دودویی معرفی شده در این بخش معادل با جبری به نام جبر بول است. در این بخش جبر بول به روشی غیر مستدل بوده و ارتباط آن با مدارهای منطقی دیجیتال و سیگنالهای دودویی بیان شده است.

۲-۱-۱ تعریف منطق دودویی

منطق دودویی شامل متغیرهای دودویی و عملیات منطقی است. متغیرها با حروف الفبایی مانند Z ،

(میشود. AND : این عمل به وسیله یک "."یا بدون ذکر هر عملگری نمایش داده می شود. x y = z یا x y = z برابر است با x y = z

y=1 و x=1 است اگر و فقط اگر x=1 و x=1 باشد؛ در غیر این صورت z=1 است. (به یاد داشته باشید که z=1 و z=1 متغیرهای باشد؛ در غیر این صورت z=1 است. (به یاد داشته باشید که z=1 و z=1 متغیرهای دودویی هستند و نمی توانند به جز 1 و 0 چیز دیگری باشند.)

x+y=z عملی است که با علامت بعلاوه نشان داده می شود. مثلاً x+y=z را چنین x+y=z می خوانیم " x+y=z است به شرطی که x+y=z است به شرطی که x+y=z است به شرطی که x+y=z و x+y=z است به شرطی که x+y=z و x+z
	ANI)			OR	
X	y	х. у		X	y	x + y
0	0	0	-	0	0	0
0	1	0	-	0	1	1
1	0	0	-	1	0	1
1	1	1	-	1	1	1
			NOT			-
		Х		x'		
		0		1		
		1		0		
	-1		_			/ .

شكل ٢-١: جدول درستى عمليات منطقى

 \mathbf{Y} - NOT: این علامت با یک علامت پریم نشان داده می شود (و گاهی با یک خط بار). مثلاً $\mathbf{x}'=\mathbf{z}$ (یا $\mathbf{x}'=\mathbf{z}$) و چنین خوانده می شود، " NOT \mathbf{x} برابر است با \mathbf{z} " و به این معنی است که \mathbf{z} چیزی است که \mathbf{x} نیست. به بیان دیگر اگر $\mathbf{x}=\mathbf{z}$ باشد آنگاه $\mathbf{z}=\mathbf{z}$ اما اگر $\mathbf{z}=\mathbf{z}$ باشد، آنگاه $\mathbf{z}=\mathbf{z}$ است. عمل NOT را متمم هم می گویند چون 1 را به 0 و 0 را به 1 تبدیل می کند.


منطق دودویی شبیه حساب دودویی است، و اعمال AND و OR به ترتیب به اعمال ضرب و جمع شباهت دارند. در حقیقت سمبلهای به کار رفته برای AND و OR همان هایی هستند که برای ضرب و جمع مورد استفاده قرار می گیرند. معهذا منطق دودویی را نباید با حساب دودویی اشتباه کرد. مسئلهای که باید مورد توجه قرار گیرد این است که یک متغیر حسابی، عددی را مشخص می کند که ممکن است دارای چندین رقم باشد. یک متغیر منطقی همیشه 0 و یا 1 است.

مثلاً در حساب دودویی داریم 1=0+1 (میخوانیم: "یک بعلاوه یک برابر است با 2")، در صورتیکه در منطق دودویی، داریم 1=1+1 (میخوانیم: "یک OR یک، برابر است با 1").

برای هر ترکیبی از مقادیر x و y مقدار معینی برای z و جود دارد که این مقدار پس از اعمال یا تعریف عمل منطقی مشخص می گردد. این تعاریف را می توان به صورت خلاصه یا استفاده از جدول درستی فهرست کرد. یک جدول درستی، جدولی است متشکل از تمام ترکیبات ممکن متغیرها و بیانگر ارتباط بین مقادیر آنها و نتایج حاصل از عمل مربوطه روی آنها می باشد. به عنوان مثال جداول درستی برای عملگرهای AND و OR با متغیرها ی x و y ، با لیست کردن همه مقادیر ممکن آنها وقتی به صورت زوج ترکیب شده اند، حاصل می شود. نتیجه عمل برای هر ترکیب به طور جداگانه آمده است. جداول درستی AND و OR و OR در جدول زیر نشان داده شده اند. این جداول تعریف عملیات مذکور را به طور شفاف بیان می دارند.

۲-۱-۲ گیتهای منطقی


گیتهای منطقی، مدارهایی الکترونیک هستند که روی یک یا چند سیگنال ورودی عمل میکنند تا یک سیگنال خروجی تولید نمایند. سیگنالهای الکترونیکی مانند ولتاژها یا جریانهایی که در سرتاسر یک سیستم دیجیتال وجود دارند دو مقدار جدا از هم را اختیار میکنند. مدارهایی که با ولتاژ کار میکنند به دو سطح ولتاژ که نمایشگر




یک متغیر دودویی و برابر با منطق 1 و منطق 0 اند واکنش نشان میدهند. مثلاً یک سیستم دیجیتال خاص ممکن است منطق 0 را به عنوان سیگنالی برابر با 0 ولت و منطق 1 را به صورت سیگنالی برابر با 4 ولت تعریف کند. در عمل، هر سطح ولتاژ، محدوده مورد قبولی مانند شکل ۲-۲ را داراست.

پایانه های ورودی مدارهای دیجیتال سیگنالهای دودویی را در محدوده مجازی می پذیرند و در پایانه های خروجی در محدوده مجازی پاسخ می دهند. ناحیه میانی بین دو ناحیه مجاز تنها هنگام گذر از یک حالت به حالت دیگر قطع می شود. هر اطلاعات محاسباتی یا کنترلی مورد نظر را می توان با عبور سیگنالهایی دودویی از میان ترکیباتی از گیتها مورد استفاده قرار داد، که هر سیگنال بیانگر یک متغیر دودویی بوده و یک بیت از اطلاعات را حمل می کند.


سمبلهای گرافیکی مورد استفاده برای سه نوع گیت در شکل ۲-۳ دیده می شوند:



گیتها، بلوکهایی سختافزاریاند که با ورودی منطقی مناسبی، در خروجی خود 0 یا 1 تولید می نمایند. سیگنال ورودی x و y در گیتهای AND و OR در یکی از چهار



حالت ممکن قرار دارند: 00، 10، 10 و 11. این سیگنالها همراه با خروجی خود در شکل ۲-٤ دیده می شوند. نمودارهای زمانی پاسخ هر گیت را برای چهار گیت فوق نشان می دهند. محور افقی نمودار زمان، و محور عمودی سیگنالها را ضمن تغییر بین دو سطح ولتاژ ممکن نمایش می دهد. سطح پایین منطق 0 و سطح بالا منطق 1 را نشان می دهد. هنگامی در خروجی گیت AND منطق 1 وجود دارد که هر دو سیگنال ورودی در منطق 1 باشند. گیت OR هنگامی خروجی 1 دارد که یکی از سیگنالهای ورودی در منطق 1 باشند. گیت NOT را معمولاً وارون گر یا معکوس گر هم می گویند. دلیل انتخاب این نام با توجه به پاسخ سیگنال در نمودار زمانی مشخص است، و در آن نشان داده شده است که سیگنال خروجی مفهوم منطق ورودی را معکوس کرده است.



شكل ٢-٥: مدار سوئيچينگ نمايش دهنده منطق دودويي

AND ممکن است بیش از دو ورودی داشته باشند. یک گیت AND ممکن است بیش از دو ورودی داشته باشند. یک گیت AND با سه ورودی و یک OR با چهار ورودی در شکل 7-6 ملاحظه می شود. گیت AND سه ورودی به شرطی خروجی 1 دارد که هر سه ورودی آن 1 باشد. اگر هر یک از ورودی ها 0 باشند، خروجی AND برابر 0 خواهد بود. گیت OR چهار ورودی هنگامی خروجی 1 تولید می کند که یکی از ورودی ها در 1 منطقی باشد. خروجی هنگامی 6 می شود که همه ورودی ها در منطق 6 باشند.

٧-٢ جبر بول

جبر بول را می توان مانند هر سیستم منتجه ریاضی، به وسیله مجموعه ای از عناصر، یک مجموعه از الگوها و تعدادی اصول اثبات نشده یا بدیهیات تعریف نمود. یک مجموعه از عناصر کلکسیونی از اشیاء است که دارای خواص مشترکی باشند. اگر x یک مجموعه و x و عناصر مشخصی از آن باشند، آنگاه x به این معنی است که x عضوی از مجموعه x است و x و یعنی x عضوی از مجموعه x نیست. یک مجموعه با تعداد قابل شمارشی از عناصر با یک جفت آکولاد مشخص می شود: x و عناصر با یک جفت آکولاد مشخص می شود: x

یعنی عناصر مجموعه A عبارتند از 4,3,2,1. یک عملگر دودویی روی یک مجموعه از عناصر، S، قانونی است که به هر جفت از عناصر S، یک عنصر منحصر به فرد از S قانونی است که به هر جفت از عناصر S را در نظر بگیرید. (*) را یک عملگر را تخصیص دهد. به عنوان مثال رابطه S = c + c را در نظر بگیرید. (*) را یک عملگر دودویی می خوانیم به شرطی که بتواند عنصر S را به جفت عنصر S منتسب نماید ضمن اینکه رابطه S S معتبر باشد. با این وجود اگر S و S و S و S باشد، (*) یک عملگر دودویی نیست.

اصول یک سیستم ریاضی، فرضیات اولیه را تشکیل میدهند که با استفاده از آنها می توان قوانین و تئوریها و خواص سیستم را نتیجه گرفت. مهمترین اصول به کار رفته در فرموله کردن ساختارهای جبری عبارتند از:

۱. بسته بودن

- ٢. عنصر شناسه
- ٣. عنصر معكوس
- ٤. اصل شركت پذيرى
 - ٥. اصل جابجايي
- ٦. اصل توزیع پذیری

I - بسته بودن: یک مجموعه a نسبت به عملگر دودویی بسته است به شرطی که برای هر جفت عنصر از a این عملگر عنصر منحصر به فردی از آن را به جفت عنصر منتسب نماید. به عنوان مثال، مجموعه اعداد طبیعی $N = \{1,2,3,4,\ldots\}$ را نسبت به عملگر جمع $a,b \in N$ بسته گوییم زیرا برای هر دو عنصر $a,b \in N$ عنصر دیگری مانند a+b=c می توان یافت بطوری که a+b=c باشد. مجموعه اعداد طبیعی نسبت به عملگر تفریق بسته نیست چون داریم a+b=c در حالی که a+b=c و a+b=c است.

۲- عنصر شناسه: مجموعه S نسبت به عملگر (*) روی مجموعه S دارای عنصر شناسه است، اگر عنصر S با خاصیت زیر موجود باشد.

e *x = x*e = xبه ازای هر $S \in S$ داشته باشیم

مثال: عنصر 0 یک عنصر شناسه نسبت به عملگر (+) روی مجموعه اعداد صحیح $I=\{...,-3,-2,-1,0,1,2,3,...\}$

x+0=0+x=x به ازای هر $x\in I$ داشته باشیم:

مجموعه اعداد طبیعی N دارای عنصر شناسه نیست زیرا 0 جزو مجموعه نمی باشد.

 $\mathbf{Y}-\mathbf{aim}(\mathbf{aa}\mathbf{Abg}\mathbf{w})$: مجموعه ای چون S با عنصر شناسه \mathbf{a} نسبت به عملگر (*) دارای معکوس است به شرطی که برای هر $\mathbf{x}\in S$ ، یک $\mathbf{y}\in S$ وجود داشته باشد به نحوی که:

$$x * y = e$$

مثال: در مجموعه اعداد صحیح I، با e=0، معکوس عنصر a برابر e=0 است چون

$$a + (-a) = 0$$

۴- اصل شرکت پذیری: یک عملکرد دودویی (*) روی مجموعه S شرکت پذیر است اگر داشته باشیم:

(x*y)*z=x*(y*z) به ازای همه مقادیر $x,y,z\in S$ داشته باشیم:

۵- **اصل جابجایی**: یک عملگر (*) روی مجموعه دارای خاصیت جابجایی است هرگاه:

x*y = y*x داشته باشیم: $y,x \in S$ به ازای هر

٩- اصل توزیع پذیری: اگر (*) و (.) دو عملگر روی مجموعه S باشند، (*) را روی (.) توزیع پذیر گوییم هرگاه:

$$x * (y.z) = (x * y).(x * z)$$

مثالی جبری در این مورد میدان یا حوزه است. میدان مجموعهای از عناصر است، همراه با دو عملگر دودویی، که هر یک دارای خواص 1 تا 5 بوده و هر دو عملگر برای تشکیل خاصیت 6 با یکدیگر ترکیب می شوند. مجموعه اعداد حقیقی، همراه با عملگرهای دودویی (+) و (.)، میدان اعداد حقیقی را تشکیل می دهند. میدان اعداد حقیقی مبنای جبر معمولی و حساب است. عملگرها و اصول دارای مفاهیم زیر هستند:

عملگر دودویی (+) جمع را تعریف می کند.

معكوس جمع، تفريق مي باشد..

شناسه جمع، 0 است

شناسه ضرب 1 می باشد.

عملگر دودویی (.) ضرب را تعریف می نماید.

معكوس ضرب a = 1/a تقسيم را تعريف ميكند، يعني

a.(1/a) = 1

تنها اصل توزیع پذیری قابل اعمال مربوط به عملگر (.) روی (+) است:

a. (b + c) = (a. b) + (a. c)

۲-۲-۱ تعریف اصول اساسی جبر بول

در سال ۱۸۵۶ جورج بول یک سیستم جبری را که امروزه آن را جبر بول می نامیم پایه ریزی کرد. در سال ۱۹۳۸ نیز شانون یک جبر بول دو مقداری به نام جبر سوئیچینگ را معرفی کرد که در آن خواص مدارهای سوئیچینگ با این جبر قابل ارائه است. برای تعریف مستدل جبر بول، ما اصول فرموله شده به وسیله هانتینگتون در سال ۱۹۰۶ را به کار می بریم. اصول هانتیگتون به شرح زیر بودند:

- ۱− (a) مجموعه نسبت به عملگر (+) بسته باشد.
 - (b) مجموعه نسبت به عملگر (.) بسته باشد.
- (a) -۲ عنصر شناسه 0 برای (+) و جود داشته باشد.
 - (b) یک عنصر شناسه 1 برای (.) وجود داشته باشد.

 $x' \in B$ عنصری مثل $x' \in B$ وجود دارد (به آن متمم $x \in B$ می گوییم) x' + x = x و x' + x = x و x' + x = x

باشد. $x \neq y$ عنصر $x \neq y$ وجود دارد به نحوی که $x \neq y$ باشد.

x + y = y + x ادرای خاصیت جابجایی باشد: (+) دارای خاصیت جابجایی باشد:

x. y = y. x : دارای خاصیت جابجایی باشد: (.) دارای خاصیت به (b)

x. (y+z) = (x.y) + (x.z) :سبت به (+) توزیع پذیر است (+) نسبت به (+)

x+(y.z)=(x+y)+(x+y) :توزیع پذیر است (+) (b)

جبر بول یک ساختار جبری است که با عناصر مجموعه، یعنی B، همراه با دو عملگر دودویی (+) و (.) تعریف می شود به شرطی که اصول زیر (هانتینگتون) در آن معتبر باشد. به بیانی دیگر به منظور داشتن یک جبر بول باید:

۱- عناصر مجموعه B مشخص باشند.

۲- قوانین عمل دو عملگر دودویی معین باشند.

۳- مجموعه عناصر، B، همراه با دو عملگر، برای شش اصل هانتینگتون معتبر باشد.

۲-۲-۱-۱ تفاوتهای جبر بول با جبر معمولی

با مقایسه جبر بول با حساب و جبر معمولی (حوزه یا میدان اعداد حقیقی) تفاوت های زیر قابل ملاحظهاند:

۱- اصول هانتینگتون فاقد اصل شرکت پذیری است. با این وجود، این اصول برای جبر بول معتبر و برای هر دو عملگر از دیگر اصول قابل استنتاج است.

۲- اصل توزیع پذیری (+) روی (.)، یعنی (x+y). (x+z) ، برای جبر بول معتبر است، ولی در جبر معمولی قابل قبول نیست.

۳- جبر بول دارای معکوسهای جمع و ضرب نیست؛ بنابراین عملگرهای تفریق و تقسیم وجود ندارند.

3- اصل 7 عملگری به نام متمم را معرفی مینماید که در جبر معمولی وجود ندارد.

0 جبر معمولی در مورد اعداد حقیقی بحث می کند، که یک مجموعه با بی نهایت عنصر را شامل می شود. جبر بول در مورد مجموعه ای از عناصر، B، بحث می نماید که هنوز آن را معرفی نکرده ایم، ولی بعداً در جبر بول دو مقداری یا دو ارزشی معرفی خواهد شد (کاربرد بعدی ما از این جبر مورد توجه است)، و در آن B به صورت مجموعه ای از دو عنصر 0 و 1 تعریف می شود.

V لازم است تا اختلاف بین یک مجموعه از عناصر متعلق به یک ساختار جبری و متغیرهای یک سیستم جبری را بدانیم. مثلاً اجزاء حوزه اعداد حقیقی، اعداد هستند، در صورتی که متغیرهایی مانند V او V که در جبر معمولی به کار می روند، سمبلهایی هستند که به جای اعداد حقیقی به کار می روند. به طور مشابه در جبر بول مجموعه V هستند که به جای مانند V و V می باشد که صرفاً سمبل هستند و عناصر را نشان می دهند.

بسته به انتخاب عناصر B و قوانین عملیات، می توان چندین جبر بول را فرموله کرد. در ادامه کار ما فقط با جبر دو ارزشی که تنها دو عنصر دارد، سرو کار خواهیم داشت. جبر بول دو ارزشی در تئوری مجموعه ها و منطق کاربرد دارد. هدف ما در این کتاب کاربرد جبر بول در مدار منطقی گیتی است.

۲-۲-۱-۲ جبر بول دو ارزشی

جبر بول دو ارزشی روی مجموعه دو عنصری، { 1و B = 0 }، به همراه قوانین برای دو

X	y	х. у	X	y	x + y
0	0	0	0	0	0
0	1	0	0	1	1
1	0	0	1	0	1
1	1	1	1	1	1

X	x '
0	1
1	0

عملگر دودویی (+) و (.) که در جدول زیر نشان داده شده تعریف می شود (قانون عملگر متمم برای تصدیق اصل ۳ است):این قوانین دقیقاً مثل اعمال OR ، AND و

۵۵

NOT در شکل ۲-۱ می باشند. اکنون نشان می دهیم که اصول هانتینگتون برای مجموعه، $\{1 \in B = 0\}$ و دو عملگرهای دو دویی که قبلاً تعریف شده اند، معتبر است.

۱- با توجه به جداول، بسته بودن کاملاً روشن است زیرا نتیجه هر عملگر 1 یا 0 بوده و 0 , 0 , 0 می باشند.

۲- با توجه به جداول میبینیم که:

(a)
$$1+1=0+1=1+0=1$$

(b) $1.0=0.1=0.0=0$

این روابط بیانگر وجود عناصر شناسه 0 برای (+) و 1 برای (.)، طبق تعریف می باشند.

٣- اصول جابجايي با توجه به تقارن جداول عملگرها أشكار است.

را با ایجاد جدول برای x. (y+z) = (x,y) + (x,z) + (x,z) و برای میت اصل توزیع پذیری x. y+z و برای هر ترکیب، x. y+z و برای ممکن x. y+z و برای هر ترکیب، x. y+z است.

X	y	Z	y +z	$x \cdot (y + z)$	x.y	X.Z	$(\mathbf{x} \cdot \mathbf{y}) + (\mathbf{x} \cdot \mathbf{z})$
0	0	0	0	0	0	0	0
0	0	1	1	0	0	0	0
0	1	0	1	0	0	0	0
0	1	1	1	0	0	0	0
1	0	0	0	0	0	0	0
1	0	1	1	1	0	1	1
1	1	0	1	1	1	0	1
1	1	1	1	1	1	1	1

(b) صحت اصل توزیع پذیری (+) روی (.) را نیز می توان مانند بند قبل تحقیق نمود.

٥- با استفاده از جدول متمم، به سادگی می توان دید که:

- (a) x+x'=1 است. زیرا 1+1'=1+0=1, 0+0'=0+1=1 است.
- (x.x'=0 (b) ، زيرا 2.1-0 , 0.0'=0.1=0 است، كه اصل ٥ را تصديق مي كند.

7 اصل 7 نیز صادق است زیرا جبر بول دو ارزشی دارای دو مقدار مجزای 0 و 1 با $0 \neq 1$ است.

تا اینجا ما یک جبر دو ارزشی با عملگرهای OR, AND و یک عملگر متمم معادل با NOT ایجاد کردیم. بنابراین جبر بول به روش مستدل ریاضی بنا گردید و نشان داده شد که معادل با منطق دودویی غیر مستدل است. بیان غیر مستدل برای درک کاربرد جبر بول در مدارهای گیتی مفید است. روش مستدل برای بیان و ایجاد تئوریها و خواص سیستم جبری مورد توجه است. جبر بول دو ارزشی تعریف شده در این بخش را "جبر سوئیچینگ" نیز مینامند. برای تاکید بر تشابه بین جبر بول دو ارزشی و دیگر سیستمهای دودویی، این جبر در بخش قبل "منطق دودویی" نامیده شد. از این پس، کلمه "دو ارزشی" را در بحثهای بعدی از جبر بول حذف می کنیم.

۲-۲-۲ قضایای اصلی و خواص جبر بول

اصول هانتینگتون به صورت جفت جفت لیست شده اند و به صورت بخشهای (a) و (d) مشخص شدند. هر یک از این دو را با تعویض عملگرها و عنصر شناسه می توان از دیگری به دست آورد. این خاصیت در جبر بول به اصل دوگانگی معروف است. خصوصیات فوق بیان می دارد که هر عبارت جبری منتج از اصول جبر بول با تعویض عملگرها و شناسه ها باز هم معتبر باقی می ماند. در جبر بول دو ارزشی، عناصر شناسه و عناصر مجموعه B یکسانند: یعنی 1 و 0اند. اصل دوگانگی کاربردهای متعددی دارد. اگر دوگان یک عبارت جبری مورد نظر باشد تنها کافی است عملگرهای AND و OR تعویض و 0ها به 1 و ۱ها به 0 تبدیل گردند.

۲-۲-۲ تئوریهای اساسی جبر بول

تئوریها و اصول لیست شده اساسی ترین روابط در جبر بول اند. تئوریها نیز مانند اصول، اصول به صورت جفت جفت ارائه شدهاند و هر رابطه دوگان زوج خود است. اصول، بدیهیات ساختار جبری بوده و اثباتی لازم ندارند. تئوریها باید با توجه به اصول ثابت شوند، اثبات تئوریها با یک متغیر در زیر نشان داده شدهاند. در سمت مقابل روابط، شماره اصل به کار رفته نوشته شده است.

تئورى ۱ (a) ا تئورى

$$x+x$$
 =(x+x).1
=(x+x)(x+x')
=x+xx'
=x+0
=x

تئورى ۱ (x.x=x:(b

$$x.x$$
 =xx+0
=xx+xx'
=x(x+x')
=x.1
=x

توجه کنید که تئوری ۱ (b) دوگان ۱ (a) است و هر مرحله از اثبات در بخش (b) دوگان بخش (a) میباشد. به این ترتیب هر تئوری دوگان از اثبات زوجش حاصل می گردد.

تئورى ۲ (a) ۲ تئورى

$$x+1$$
=1.(x+1)
=(x+x')(x+1)
= x+x'.1
= x+x'
=1

تئورى ٢ (b): بر اساس دو گانگى x.0=0

x متمم x را x (x) x (x) x . x (x) x را تئوری x: x (x) x , x

با استفاده از اصول و تئوریهای اثبات شده قبلی می توان تئوریهای دو یا سه متغیره را به صورت جبری ثابت کرد. مثلاً: تئوری جذب را در نظر بگیرید.

تئورى ٤: شركت پذيرى

(a):
$$x + (y + z) = (x + y) + z$$

(b): $x (y z) = (x y) z$

تئورى ٥:

(a):
$$(x + y)' = x' y'$$

(b): $(x y)' = x' + y'$
 $x+xy$
 $= x.1+xy$
 $= x(1+y)$
 $= x(y+1)$
 $= x.1$

تئورى ٦ (a) تئورى ٦ x+xy=x

x(x+y)=x اساس دوگانگی بر اساس دوگانگی تئوری 7

۲-۲-۲ تقدم عملگرها

در ارزیابی عبارت جبر بول تقدم اول با پرانتز، دوم با NOT، سوم با AND و چهارم OR است. به بیان دیگر، عبارت داخل پرانتز باید قبل از سایر عملگرها ارزیابی شود. عملگر مقدم بعدی متمم است. پس از آن AND و بالاخره OR قرار دارد. به عنوان مثال، جدول درستی را برای تئوری دمورگان تشکیل میدهیم سمت چپ عبارت

(x+y) است. بنابراین داخل پرانتز ابتدا ارزیابی می شود و سپس نتیجه متمم می گردد. سمت راست عبارت (x+y) است. بنابراین متمم (x+y) هم دو ابتدا ارزیابی شده و حاصل (x+y) AND می گردد. توجه کنید که در محاسبات معمولی هم روال مشابهی (به جز برای متمم) برای ضرب و جمع به ترتیب به جای AND و OR برقرار است.

۲-۳ توابع بول

جبر بول جبری است که با متغیرهای دودویی و عملیات منطقی سروکار دارد. یک تابع به وسیله یک عبارت جبری متشکل از متغیرهای دودویی، ثابتهای 0 یا 1 و سمبلهای عملیاتی منطقی تشکیل شده است. برای مقدار مفروضی از متغیرهای دودویی، تابع می تواند 1 یا 0 باشد. یک تابع بول رابطهای منطقی را بین متغیرها بیان می کند. این تابع بارت بر حسب همه مقادیر ممکن متغیرها ارزیابی می شود.

یک جدول بولی به صورت یک جدول درستی هم می تواند نشان داده شود. جدول درستی لیستی از ۱ها و 0 ها است که به متغیرهای دودویی تخصیص می یابد، و ستونی که مقدار نتایج را برای هر ترکیب نشان می دهد. تعداد سطر ها در جدول درستی از است، که n تعداد متغیرها در تابع است. ترکیبات دودویی برای جدول درستی از شمارش اعداد دودویی و از 0 تا $1-^{n}$ به دست می آید. یک تابع بول را می توان از یک عبارت جبری به یک نمودار مداری متشکل از گیتهای منطقی تبدیل کرد. برای درک بهتر موضوع دو تابع زیر را در نظر بگیرید:

 $F_1 = x + y' z$


 $F_2 = x' y' z + x' y z + x y'$

جدول شکل ۲-۲، درستی دو تابع F_1 و F_2 را نشان می دهد:

X	y	z	$\mathbf{F_1}$	\mathbf{F}_{2}
0	0	0	0	0
0	0	1	1	1
0	1	0	0	0
0	1	1	0	1
1	0	0	1	1
1	0	1	1	1
1	1	0	1	0
1	1	1	1	0

 F_2 و F_1 و تعلیره F_1 و و F_2

z,y,x در این جدول هشت ترکیب دودویی ممکن برای تخصیص بیتی به سه متغیر F_1 در وجود دارد. ستونی که بر چسب F_1 دارد در ازاء هر ترکیب 0 یا 1 است. جدول نشان می دهد که وقتی x=1 یا yz=1 باشد تابع F_1 برابر 1 است. در غیر این صورت 0 خواهد بود. برای نمایش F_1 در یک جدول درستی تنها یک راه وجود دارد. با این وجود، وقتی تابع به فرم یک عبارت جبری است، می تواند به فرم های متفاوتی نشان داده شود. عبارت خاصی که برای مشخص کردن تابع مورد استفاده قرار می گیرد اتصالات میان گیتها در نمودار مدار منطقی را دیکته می نماید. نمودار مدار منطقی تابع بولی F_1 در شکل Y-Y نشان داده شده است:




 $F_1 = x + y'z$ شکل ۲-۷: پیاده سازی با گیت

برای تولید متمم ورودی y'z از گیت NOT استفاده شده است. برای جمله y'z یک گیت AND وبرای ترکیب آن دو یک گیت OR به کار رفته است. در نمودارهای مدار

منطقی، متغیرها ی تابع به عنوان ورودی مدار و متغیر دودویی F_1 به عنوان خروجی مدار در نظر گرفته می شوند.

در تابع بولی F2 که جدول درستی آن در بالا آمده است، متغیرهای x,y به کمک وارونگر متمم شدهاند تا y', x' به دست آیند. سه جمله در عبارت با سه گیت AND پیاده سازی شده اند. گیت OR نیز، OR منطقی سه جمله را فراهم می سازد. نمودار مدار منطقی تابع بولی F_2 در شکل Y-A نشان داده شده است:



۲-۳-۲ متمم یک تابع

متمم یک تابع F برابر F است و از تعویض F ها با F و اها با F در مقدار F به دست می آید. متمم یک تابع را می توان به صورت جبری از تئوری دمورگان نیز به دست آورد. تئوری های دمورگان به سه یا چند متغیر هم قابل گسترش اند. با استفاده از اصول و تئوری های ارائه شده، فرم سه متغیره اولین تئوری دمورگان به طریق زیر ثابت می شود.

$$(A + B + C)' = (A + x)'$$
 داریم: $(B + C = x)$

تئوریهای دمورگان برای هرتعدادی از متغیرها، مشابه حالت دو متغیره بوده و با روش جایگزینی متوالی، مشابه روشی که در فوق مشاهده شد، می توان آن را به دست آورد. فرم عمومی تئوری دمورگان به صورت زیر است:

$$(A + B + C + D + ... + F)' = A'B'C'D'...F'$$

 $(ABCD...F)' = A' + B' + C' + D' + ... + F'$

این تئوری بیان می دارد که متمم یک تابع با تعویض عملگرهای AND و OR متمم کردن هر لیترال حاصل می شود.

مثال ۱: متمم توابع $F_1=x'$ y z'+x' y' z و $F_1=x'$ y z'+x' y' z متمم ها را با اعمال هر تعداد تئوری دمورگان به صورت زیر به دست آورید:

$$F'_{1} = (x'y z' + x'y'z)'$$

$$= (x'y z')'(x'y'z)'$$

$$= (x + y' + z)(x + y + z')$$

$$F'_{2} = [x(y'z'+yz)]'$$

$$=x'+(y'z'+yz)'$$

$$=x'+(y'z')'(yz)'$$

$$=x'+(y+z)(y'+z')$$

روال ساده تری برای به دست آوردن متمم یک تابع این است که دوگان تابع و متمم هر لیترال به دست آید. این روش با توجه به فرم عمومی تئوری دمورگان نتیجه می شود. به خاطر داشته باشید که دوگان یک تابع با تبدیل عملگر AND به OR و تبدیل اها و 0 ها به یکدیگر به دست می آید.

مثال ۲: متمم توابع F_1 و F_2 مثال ۲-۲ را با استفاده از دوگانها و متممهای هر لیترال به دست آورید.

 $1)F_1=x'yz'+x'y'z'$

دوگان تابع F₁ برابر است با: (x'+y+z')(x'+y'+z')

 $(x+y'+z)(x+y+z')=F'_1$ است با برابر است با متمم هر لیترال

2) $F_2 = x(y z' + yz)$

x+(y'+z')(y+z) دوگان تابع F_1 برابر است با

 $x'+(y+z)(y'+z') = F'_2$: $x'+(y+z)(y'+z') = F'_2$

۲-۳-۲ سایر اعمال منطقی

وقتی که عملگرهای AND و OR بین دو متغیر y,x قرار می گیرند، به ترتیب دو تابع بولی x+y, x. y را تشکیل می دهند. قبلاً بیان شد که برای y متغیر y تابع دودویی وجود دارد. برای دو متغیر، y و تعداد توابع بولی ممکن 16 است. بنابراین توابع AND و OR تنها دو تابع از 16 تابع ممکن با دو متغیر دودویی هستند. جدول درستی 16 تابع که با دو متغیر دودویی y, y تشکیل گردیده در جدول زیر لیست شده است. هر یک از 16 ستون y, y, y, y ترای تابع ممکن برای دو متغیر y, y را نشان می دهد. توجه داشته باشید که توابع از 16 ترکیب ممکن تخصیص یافته به y معین می گردند. 16 تابع را می توان با توابع بول نشان داد (شکل y-y).

Х	y	F0	F1	F2	F3	F4	F5	F6	F7	F8	F9	F10	F11	F12	F13	F14	F15
0	0	0	0	0	0	0	0	0	0	1	1	1	1	1	1	1	1
0	1	0	0	0	0	1	1	1	1	0	0	0	0	1	1	1	1
1	0	0	0	1	1	0	0	1	1	0	0	1	1	0	0	1	1
1	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1

شکل ۲-۹: جدول درستی برای 16 تابع از دو متغیر دودویی

اگر چه هر تابع را می توان بر حسب عملگرهای دودویی NOT,OR,AND بیان کرد، اما دلیلی وجود ندارد که کسی عملگر خاصی را برای بیان سایر توابع تعیین ننماید. چنین عملگرهایی در ستون دوم جدول شکل۲-۱۰ لیست شدهاند. با این وجود همه سمبلهای جدید که در جدول نشان داده شدهاند، بجز OR انحصاری (®)کاربرد چندانی به وسیله طراحان ندارند.

به دنبال هر یک از توابع در جدول زیر، نام و توضیحی که تابع را به نحوی تشریح مي كند، آورده شده است. 16 تابع ليست شده فوق به سه گروه زير تقسيم مي شوند.

توابع بول	سمبل عملگر	ام	توضيحات نا
$F_0=0$		Null	Binary constant 0
$F_1=xy$	x.y	AND	x and y
$F_2=xy'$	x/y	Inhibition	x, but not y
$F_3=x$		Transfer	x′
$F_4=x'y$	y/x	Inhibition	y, but not x
$F_5=y$		Transfer	y
$F_6=xy'+x'y$	$x \oplus y$	Exclusive-OR	x or y, but not both
$F_7=x+y$	x+y	OR	x or y
$F_8=(x+y)'$	$x \downarrow y$	NOR	Not-OR
$F_9=xy+x'y'$	$(x \oplus y)'$	Equivalence	x equals y
$F_{10}=y'$	y'	Complement	Not y
$F_{11}=x+y'$	xy	Implication	If y, then x
$F_{12}=x'$	x '	Complement	Not x
$F_{13}=x'+y$	xy	Implication	If x, than y
$F_{14} = (xy)'$	x↑y	NAND	Not-AND
F ₁₅ =1	•	Identity	Binary constant 1

شکل ۲-۱۰: عبارات بولی ۱۹ تابع تعریف شده در شکل ۲-۹

۱- دو تابع که ثابتهای 1,0 را تولید می کنند (Identity, Null)



۲- چهار تابع یکانی از نوع متمم و انتقال ۲

۳- ده تابع باقیمانده شامل هشت عمل مختلف به شرح زیر می باشد:

- AND
- OR •
- NAND
 - NOR •
- XOR (یا OR انحصاری)
 - XNOR (یا هم ارزی)
 - نهی
 - استلزام (استنباط)¹

ثابتها برای توابع دودویی فقط می توانند 0 یا 1 باشند. تابع متمم، متمم هر متغیر دودویی را تولید می نمایند. تابعی که برای یک متغیر ورودی است را انتقال 0 می نامند، زیرا متغیر x یا y از طریق یک گیت بدون تغییر مقدار عبور کرده است. از هشت عملگر دودویی، دوتای آنها (نهی و استلزام) به وسیله طراحان مدارات منطقی به کار می روند، ولی به ندرت در منطق کامپیوتر از آنها استفاده می شود. عملگرهای AND و OR قبلاً در جبر بول ذکر شدند. چهار تابع دیگر به طور گسترده در طراحی دستگاههای دیجیتال مورد استفاده اند.

تابع NOR متمم OR بوده و نام آن از NOT-OR اخذ شده است. بهطور مشابه XOR متمم AND است و از NOT-AND مشتق می شود. OR انحصاری یا XOR

² _ Transfer

¹ Complement

³ Inhibition

⁴ Implication

⁵ Transfer - Buffer

مشابه با OR است ولی حالتی که در آن هر دو متغیر y,x متفقا برابر 1 باشند، را شامل نمی شود. تابع XNOR یا هم ارزی تابعی است که هنگام مساوی بودن دو متغیر برابر 1 می شود، یعنی وقتی هر دو 0 یا هر دو 1 باشند. توابع XOR و XNOR متمم یکدیگرند و این خاصیت بسادگی با ملاحظه جدول شکل Y-Y قابل تشخیص است. جدول درستی برای OR عبارت است از F6 و برای XNOR نیز F9 است. این دو تابع متمم یکدیگرند. به این دلیل تابع هم ارزی را NOR انحصاری هم می گویند و با XNOR نشان می دهند.

جبر بول دو عملگر دودویی با نام های OR, AND و یک عملگر یکانی با نام NOT (متمم) دارد. ما با توجه به تعاریف، برخی از خواص آنها را استنتاج نمودیم و در این بخش تعدادی از عملگرهای دودویی دیگر را برحسب آنها معرفی کردیم. این روال منحصر به فرد نیست. به عنوان مثال می توانستیم ابتدا NOR (\downarrow) را تعریف کرده و سپس NOT, OR, AND را بر حسب آنها تعریف کنیم. به هر حال دلایل مکفی برای روش منتخب وجود دارد و در واقع مفاهیم NOT, OR, AND بیشتر بین مردم مصطلح بوده و بر تفکرات حاکم هستند. علاوه بر آن اصول هانتینگتون منعکس کننده طبیعت دوگانی این جبر است و این خود بر خاصیت تقارن (+) و (.) نسبت به یکدیگر دلالت دارد.

۲-۷ گیتهای منطقی دیجیتال

- چون توابع بول بر حسب عملگرهای NOT, OR, AND بیان شدهاند، پیاده کردن آنها با استفاده از اینگونه گیتها ساده تر خواهد بود. امکان ساخت گیتها برای دیگر اعمال منطقی در عمل مورد توجه است. فاکتورهایی که باید به هنگام ساخت آنها در نظر گرفته شوند عبارتند از:
- امکان سنجی و اقتصادی بودن روش ساخت به هنگام استفاده از قطعات فیزیکی
 - امکان گسترش ورودی گیتها به بیش از دو

- در نظر گرفتن خواص اصلی عملگرهای دودویی مثل جابجایی و شرکتپذیری
 - توانایی گیت در پیادهسازی توابع به تنهایی یا همراه با سایر گیتها

از شانزده تابع معرفی شده در قسمت قبل، دو تابع برابر با مقدار ثابت و چهار تای دیگر دوبار تکرار شدهاند. بنابراین تنها ده تابع برای تهیه گیتهای منطقی کاندید هستند. دو تابع نهی و استلزام دارای خاصیت جابجایی یا شرکتپذیری نیستند و لذا به عنوان گیتهای منطقی استاندارد مورد استفاده نمی باشند.

هشت تابع دیگر یعنی: XOR ،NOR ،NAND ،OR ،AND ،NOT ،Buffer و XOR ،NOR ،NOR ،NAND و XNOR
سمبلهای گرافیکی و جدول درستی هشت گیت فوق در شکلy,x نشان داده شدهاند. هر گیت موجود در شکل، دارای دو متغیر ورودی دودویی y,x و یک متغیر خروجی دودویی x میباشد. مدارهای NOR,OR,AND از قبل تعریف شده بودند.

مدار NOT یا وارونگر وضعیت منطقی یک متغیر دودویی را معکوس مینماید و در واقع متمم متغیر را تولید میکند. دایره کوچک در خروجی سمبل گرافیکی یک وارونگر (که به آن حباب میگویند) بیانگر متمم شدن است.

سمبل مثبت به تنهایی علامت بافر می باشد. یک بافر عمل انتقال را انجام می دهد، ولی یک عمل منطقی تولید نمی کند زیرا مقدار دودویی خروجی برابر مقدار ورودی دودویی است. این مدار صرفاً در تقویت توان سیگنالها استفاده شده و معادل با دو مدار متوالی وارون گر (معکوس گر) است.

تابع NAND متمم AND است و همانطور که از سمبل گرافیکی آن مشخص است از یک سمبل AND و یک حباب تشکیل شده است.

نام	سمبل گرافیکی	تابع جبرى	جدول درستي
AND		F=XY	x y F 0 0 0 0 1 0 1 0 0 1 1 1
OR		F=x+y	x y F 0 0 0 0 1 1 1 0 1 1 1 1
Inverter	>	F = x'	x F 0 1 1 0
Buffer		F=x	x F 0 0 1 1
NAND		F=(xy) ′	x y F 0 0 1 0 1 1 1 0 1 1 1 0
NOR		F= (x+y) '	x y F 0 0 1 0 1 0 1 0 0 1 1 0
Exclusive-OR (XOR)		$F = xy' + x'y = x \oplus y$	x y F 0 0 0 0 1 1 1 0 1 1 1 0
Exclusive-NOR or equivalence		$F=xy+x'y'=(x\oplus y)'$	x y F 0 0 1 0 1 0 1 0 0 1 1 1

شکل ۲-۱۱: گیتهای منطقی به همراه مشخصات و جدول درستی

تابع NOR هم متمم OR است و با یک سمبل OR و به دنبال آن یک حباب نمایش داده می شود.

گیتهای NAND و NOR به طور گسترده ای به عنوان گیتهای استاندارد مورد استفاده قرار گرفته و بیشتر OR و AND مورد توجه اند. این بدان علت است که گیتهای NAND و NOR به سادگی به وسیله مدارات ترانزیستوری قابل تولید بوده و می توان به راحتی توابع بول را با آنها پیاده سازی کرد.

گیت NOR دارای سمبل مشابهی با OR است، بجز اینکه یک خط منحنی در سمت ورودی اش کشیده شده است. گیت XNOR متمم XOR است و لذا حباب کوچکی در خروجی آن وجود دارد.

۲-۱-۲ گسترش ورودی گیتها

گیتهایی که در شکل ۱۱-۱۲ نشان داده شدند، بجز برای وارون گر و انتقال، قابل گسترش به بیش از دو ورودی میباشند. اگر عمل دودویی یک گیت جابجا و شرکت پذیر باشد، می توان ورودی های آن را گسترش داد. اعمال AND و OR که در جبر بول تعریف شدهاند این خاصیت را از خود به نمایش گذاشته اند. برای تابع OR داریم:

$$x + y = y + x$$
 (جابجایی)

٤

$$(x+y) + z = x + (y+z) = x + y + z$$
 (شرکتیذیر)


این روابط بیانگر تعویض پذیری ورودی های گیت و قابل گسترش بودن متغیرهای ورودی به بیش از دو در تابع OR است.


توابع NAND و NOR

توابع NAND و NOR جابجا پذیرند و ورودی آنها می تواند به بیش از دو افزایش یابد، مشروط بر این که در تعریف تابع مختصر تغییری صورت گیرد. مشکل این است که NAND و NOR شرکت پذیر نیستند. یعنی:

 $\left[(x \downarrow y) \downarrow z \neq x(y \downarrow z) \right]$

این نکته در شکل ۲-۱۲ و معادلات زیر مشاهده می گردد:






 $(x\downarrow y)\downarrow z\neq x\downarrow (y\downarrow z)$ – NOR شکل ۱۲–۱۲ شرکت ناپذیری عملگر

$$(x \downarrow y) \downarrow z = [(x + y)' + z]' = (x + y)z' = xz' + yz'$$

 $x \downarrow (y \downarrow z) = [x + (y + z)']' = x'(y + z) = x'y + x'z$

برای غلبه بر این مشکل، گیت NOR (یا NAND) چند ورودی را به عنوان متمم


OR (يا AND) أن تعريف مي كنيم. بنابراين:



سمبلهای گرافیکی گیتهای سه ورودی در شکل۲-۱۳ نشان داده شدهاند. در نوشتن متوالی اعمال NAND,NOR باید پرانتزها به فرم صحیحی انتخاب شوند تا بیانگر ترتیب صحیح گیتها باشند.

گیتهای XOR و XNOR

XOR و XNOR هر دو خواص جابجایی و شرکتپذیری را دارند و ورودی هایشان قابل توسعه به بیش از دو می باشد. با این وجود گیتهای XOR چند ورودی از نقطه نظر سختافزاری متداول نیستند. در واقع حتی فرم دو ورودی آن نیز معمولاً از سایر



شكل ٢-١٣: گيت XOR

گیتها ساخته می شود. علاوه بر این، تعریف این توابع باید به هنگام گسترش ورودی ها تصحیح گردد. تابع XOR یک تابع فرد است یعنی هرگاه ورودی ها تعداد فردی 1 داشته باشند، این تابع (خروجی) برابر 1 خواهد بود. ساختمان یک گیت XOR با سه ورودی در شکل ۲-۱۳ دیده می شود.

این مدار معمولاً با گیتهای دو ورودی تهیه می شود، شکل ۲-۱۳ (الف). به صورت گرافیکی، آن را می توان با یک گیت سه ورودی نشان داد، شکل ۲-۱۳ (ب). جدول درستی (پ) آشکارا مشخص مینماید که خروجی F برابر 1 است به شرطی که فقط یکی از ورودی ها و یا هر سه ورودی برابر ۱، باشند ؛ یعنی وقتی تعداد کل ۱ها در متغیرهای ورودی فرد است، تابع 1 است.

Y-3-1 مدارهای مجتمع

با گسترش علم الکترونیک و طراحی مدارات ترکیبی و پیچیده نیاز به طراحی بستههای یکپارچه و کوچکتر از مدارها بیش از پیش احساس می شد. یک مدار مجتمع (IC) یک کریستال نیمه هادی از جنس سیلیکان است که به آن تراشه می گویند و حاوی اجزاء الکترونیکی در ساخت گیتهای دیجیتال می باشد و انواع گیتها در داخل تراشه به هم وصل می شوند تا مدار مورد نیاز ایجاد گردد. تراشه روی یک محفظه سرامیک یا پلاستیک نصب شده و اتصالات به پایههای بیرون برای ایجاد مدار مجتمع، متصل می گردند. تعداد پایهها ممکن است گاه چند هزار در یک بسته بزرگ برسد. در روی هر IC یک شماره برای شناسایی چاپ می شود.

٢-٤-٢ سطوح مجتمع سازى

IC های دیجیتال اغلب بر اساس پیچیدگی مدار درونی شان که به تعداد گیتهای منطقی مرتبط است دسته بندی می شوند. تفکیک تراشه هایی که تنها چند یا چند صد و یا چندین هزار گیت دارند با ارجاع به بسته و دسته بندی آنها به وسایل مجتمع با فشردگی کم، متوسط، زیاد و خیلی زیاد صورت می گیرد.

مدارهای مجتمع با فشردگی کم (SSI) دارای چند گیت مستقل در بسته اند. ورودی ها خروجی های گیتها مستقیماً به پایه های بسته متصل می شوند. تعداد گیت ها معمولاً کمتر از 10 بوده و به وسیله پایه های موجود در IC محدود می گردند.


مدارهای مجتمع با فشردگی متوسط (MSI) دارای فشردگی بین 10 تا 1000 گیت در یک بسته دارند. این دسته از مدارات معمولاً اعمال دیجیتال خاصی را اجرا می کنند. توابع دیجیتال MSI با عناوین دیکدر ها، جمع کننده ها و مولتی پلکسرها در فصل ٤ و ثبات ها و شمارنده ها در فصل ٦ مطرح شده اند.

مدارهای مجتمع با فشردگی زیاد (LSI) حاوی هزاران گیت در یک بسته میباشند. این دسته از مدارات، پردازنده ها، حافظه ها و مدارات منطقی برنامه پذیر را شامل می شوند. بعضی از اجزا LSI در فصل ۸ معرفی شده اند.

مدارهای مجتمع با فشردگی خیلی زیاد (VLSI) صدها هزار گیت در یک بسته دارند. از جمله مثالها می توان از آرایههای حافظه، تراشه میکرو کامپیوتر های پیچیده نام برد. به دلیل کوچکی و ارزانی، وسایل VLSI تکنولوژی طراحی سیستم کامپیوتر را متحول ساخته و به طراح قابلیت ساخت وسایلی را می دهد که قبلاً اقتصادی نبودند.

۲-۲-۲ منطق مثبت و منفی

سیگنال دودویی در ورودیها یا خروجی هر گیت، بجز در حالت گذرا، یکی از دو مقدار را دارد. یک مقدار سیگنال، منطق 1 و دیگری منطق 0 را نمایش می دهد. چون دو مقدار سیگنال متعلق به دو ارزش منطقی است، لذا دو انتساب متفاوت برای دو ارزش منطقی می توان اختیار کرد، شکل 12-11 سطح سیگنال بالاتر با 11 و سطح سیگنال مقدار سیگنال مقدار منطقی مقدار سیگنال مقدار منطقی مقدار منطقی مقدار منطقی




شكل ٢-١٤: تخصيص سيگنال و قطبيت منطق


پایین تر با L مشخص شده است. اگر سطح بالا، H، برای منطق L به کار رود یک سیستم منطق مثبت تعریف شده است. انتخاب L برای منطق L سیستم منطقی منفی را معرفی می نماید.

کلمات مثبت یا منفی گاهی گمراه کننده هستند زیرا هر دو سیگنال ممکن است مثبت یا منفی باشند. در واقع، این قطب های سیگنال نیستند که بیانگر نوع منطق می باشند، بلکه انتخاب مقادیر منطقی بر حسب سطوح نسبی سیگنالها نسبت به هم، نوع منطق را مشخص می کنند.

گیتهای دیجیتال سختافزاری بر حسب مقادیر سیگنال L, H تعریف می شوند. از این پس انتخاب منطق مثبت و منفی به عهده کاربر است. به عنوان مثال گیت الکترونیک شکل زیر را به همراه جدول درستی آن در نظر بگیرید:




این جدول رفتار فیزیکی گیت را وقتی H برابر V و V برابر V و است نشان V و V برابر V و است نشان V است. این جدول درستی منطق مثبت را فرض می کند که در آن V است. این جدول درستی همانند جدول عمل V با منطق مثبت در شکل زیر دیده می شود.



شكل ٢-١٥: نمايش جدول درستي گيت AND با منطق مثبت

اکنون تخصیص منطق منفی را برای همان گیت فیزیکی با L=1 و H=0 در نظر بگیرید. نتیجه جدول درستی شکل زیر خواهد بود. گرچه دادهها معکوس شدهاند ولی

جدول عمل OR را نشان می دهد. سمبل گرافیکی گیت OR با منطق منفی در شکل ۱۳-۲ دیده می شود.



شكل ۲-۱۳: نمايش جدول درستي گيت OR با منطق منفي

مثلثهای کوچک در ورودیها و خروجی نشانگر قطبیت هستند. وجود علائم قطبیت همراه با مشخصات پایانه بیانگر فرض منطق منفی برای سیگنال است. بنابراین گیت فیزیکی فوق می تواند یک گیت AND با منطق مثبت و نیز یک گیت OR با منطق منفی باشد. تبدیل منطق مثبت به منفی و بالعکس، عملی است که طی آن در ورودی و خروجی یک گیت O ها به 1 و اها به 0 تبدیل می شوند. چون این عمل دوگان تابع را تولید می کند، تعویض پایانه ها از یک قطبیت به قطبیت دیگر نتیجه اش همان یافتن دوگان تابع است.

نتیجه این تبدیل این است که همه عملگرهای OR به OR و بالعکس تبدیل شوند. به علاوه نباید از ذکر مثلث در سمبلهای گرافیکی که بیانگر قطبیت است در منطق منفی، فراموش کرد. در این کتاب از گیتها با منطق منفی استفاده نمی کنیم و فرض خواهیم که همه گیتها با منطق مثبت کار کنند.

۲-۲-۲ خانوادههای منطقی دیجیتال

جدا از بحث پیچیدگی و عمل منطقی مدارهای مجتمع دیجیتال که باعث دسته بندی آنها نیز می گردد، این مدارات بر اساس تکنولوژی مدار خاصی که به آن تعلق دارند نیز دسته بندی می گردند. تکنولوژی مدار به نام خانواده مدار منطقی خوانده می شود. هر

خانواده منطقی دارای مدار الکترونیک مبنای خاص خود بوده و سایر توابع و مدارات پیچیده دیجیتال با استفاده از آنها ساخته می شوند. مدار مبنا در هر خانواده، گیت NOR ،NAND یا NOT است. قطعات الکترونیک به کار رفته در ساخت مدار مبنا معمولاً برای نام گذاری تکنولوژی مورد استفاده قرار می گیرد. به لحاظ تجاری انواع متفاوتی از خانواده های منطقی مدارات مجتمع معرفی شده اند. انواع رایج آنها در زیر لیست شده اند.

emitter-coupled logic ECL

transistor-transistor logic TTL

metal-oxide semiconductor MOS

complementary metal- oxide semiconductor CMOS

ECL: در سیستمهایی که به سرعت بالا نیاز دارد ارجحیت دارد.

TTL: مدت مدیدی است که مورد استفاده بوده و به عنوان یک گیت استاندارد شناخته شده است.

MOS: در مدارهایی که نیاز به چگالی قطعه بالایی دارند مورد استفاده است.

CMOS: در مواقعی که توان مصرفی باید کم باشد مورد توجه میباشد.

نظر به اینکه توان مصرفی کم در طراحی VLSI از اصول است، CMOS تبدیل به یک خانواده منطقی غالب شده است در حالی که از کاربرد خانوادههای ECL,TTL به تدریج کاسته می شود.

سؤالات

۱- با استفاده از جدول درستی نشان دهید که گیتهای NAND و NOR (هر یک با سه ورودي) متمم يكديگر هستند يا خير؟

۲- جداول درستی توابع ذیل را تهیه کنید.

 $F_1 = (x+y). (x'+z).(x+y'+z')$ $F_2 = x' + yz'$

۳- متمم توابع زير را بهدست آوريد.

 $F_1 = x' y z' + x' y'$ $F_2 = x (y' z' + y z)$ $F_3 = (xy' + z) x'z'$

٤- با استفاده از جدول درستی نشان دهید که گیتهای X-NOR و X-NOR (هر یک با دو ورودی x و y) متمم یکدیگرند.

٥- نمودار منطقى عبارات ذيل را رسم نماييد.

 $F_1 = (x + y). (x' + y' + z)$ $F_2 = x + (y. z') + (x'. y'. z) + x'z'$

فصل ۳

فرمهای متعارف و استاندارد در جبر بولی

هدف کلی

در این فصل مباحث اصلی مربوط به استانداردسازی عبارات بولی و روشهای حداقل سازی عبارات بولی به منظور کاهش هزینه ساخت گیتها مورد بحث و بررسی قرار خواهد گرفت. تهیه عبارات متعارف و استاندارد به عنوان هدف اصلی این فصل می باشد.

هدف ساختاری

در این فصل عناوین زیر مورد بحث و بررسی قرار می گیرند:

- فرمهای استاندارد
- جمع حاصل ضربها
- ضرب حاصل جمعها
- مفاهیم فرمهای متعارف
- حداقل سازی سطوح گیتها
 - جمع مینترمها
 - حاصل ضرب ماكسترمها
- تبدیل فرمهای متعارف به یکدیگر

۳-۱ فرمهای استاندارد

همانطور که میدانید طراحان قادر هستند بر اساس نیاز خود اقدام به تعریف توابع بولی متنوع نمایند که این توابع بولی می توانند بر اساس دو عملگر (+) و (.) دستهبندی شوند. با گسترش دامنه استفاده از توابع بولی در ساختن مدارات منطقی دیجیتال، طراحان را با شرایطی مواجه کرد که در آن توابع دارای حداقل متغیرها نبودند. لذا لزوم داشتن استاندارد نگارش عبارات بولی بیش از پیش احساس شد. بر این اساس محققین با ارائه الگوهایی، سعی کردند روشهای استانداردی را برای نوشتن عبارات بولی طراحی نمایند. در این فرم جملههایی که تابع را تشکیل میدهند ممکن است یک، دو یا هر تعدادی از متغیرها را دارا باشند. دو نوع فرم استاندارد وجود دارد:

- جمع حاصل ضربها
- ضرب حاصل جمعها

۳-۱-۱ جمع حاصل ضربها

یک متغیر دودویی ممکن است به فرم معمولی (x) یا متمم (x) ظاهر شود. اکنون تصور کنید که دو متغیر دودویی (x) با عملگر AND با هم ترکیب شوند. چون هر متغیر ممکن است به هر یک از دو شکل فوق ظاهر گردد، چهار ترکیب برای آنها

		مها	مينتر	
X	y	Z	جمله	علامت
0	0	0	x 'y'z'	\mathbf{m}_0
0	0	1	x'y'z	$\mathbf{m_1}$
0	1	0	x 'yz'	$\mathbf{m_2}$
0	1	1	x 'yz	$\mathbf{m_3}$
1	0	0	x y'z'	m_4
1	0	1	x y'z	m_5
1	1	0	x yz'	\mathbf{m}_{6}
1	1	1	x yz	\mathbf{m}_7

شكل ٣-١: جدول نمايش مينترمها براى سه متغير

متصور است: xy,xy',x'y,x'y' هر یک از این چهار جمله AND را یک مینترم یا یک جمله ضرب استاندارد گویند. به طور مشابه n متغیر را می توان ترکیب کرده و 2^{n} مینترم به وجود آورد. 2^{n} مینترم مختلف را می توان با روشی مشابه با آنچه در شکل 2^{n} آمده، نشان داد.


اعداد دودویی از صفر تا $1-\frac{2^n}{2}$ زیر ستون n متغیر لیست شدهاند. هر مینترم از AND تمام n متغیر به دست می آید که در آن هر متغیر پریمدار متعلق به بیت 0 و بدون پریم با 1 نشان داده می شود. سمبل هر مینترم نیز در جدول با m_i نشان داده شده است. که در آن 1 معادل دهدهی عدد دودویی مربوط به مینترم است.

جمع حاصل ضربها، یک عبارت بولی است شامل جملات AND که آنها را جمع به جملات ضرب می گوییم و هر یک دارای یک یا چند لیترال است. علامت جمع به معنی OR این جملات است.

مثالی از یک تابع به صورت جمع حاصلضربها را در زیر ملاحظه نمایید.

$$F_1 = y' + xy + x'yz'$$

این عبارت سه جمله، با یک، دو و سه لیترال دارد. جمع آنها اثر OR را داراست.



نمودار منطقی جمع حاصلضربها متشکل از گروهی گیت AND است که بدنبال یک گیت OR می آید. الگوی این آرایش در شکل ۳-۲ آمده است. هر جمله ضرب نیاز به یک گیت AND دارد. این نکته در یک ورودی تک لیترال مستثنی است. جمع منطقی با یک گیت OR صورت می گیرد که ورودی هایش خروجی گیتهای AND و نیز تک ورودی مذکور است. ضمناً فرض بر این است که متمم متغیرهای ورودی مستقیماً موجودند بنابراین وارون گر در نمودار لحاظ نشده است. این آرایش را پیادهسازی دو سطحی یا دو طبقه می گویند.

٣-١-٢ ضرب حاصل جمعها

همانند آنچه که در بالا گفته شد، n متغیر یک جمله N تشکیل می دهند که هر متغیر ممکن است پریم دار یا بدون پریم باشد. 2^{n} ترکیب ممکن را ماکسترم یا جمع استاندارد گویند. هشت ماکسترم برای سه متغیر، همراه با سمبل آنها در جدول 2^{n} لیست شدهاند. هر 2^{n} ماکسترم برای n متغیر به طریق مشابهی حاصل می شود. هر ماکسترم از یک جمله N به N به N به دست می آید که در آن متغیر پریم دار با N بدون پریم با N نشان داده می شود. توجه کنید که هر ماکسترم، متمم مینترم مربوطه اش می باشد و بالعکس.


	ما کستر م ها					
X	y	Z	جمله	علامت		
0	0	0	x + y + z	\mathbf{m}_0		
0	0	1	x + y + z'	\mathbf{m}_1		
0	1	0	x + y' + z	\mathbf{m}_{2}		
0	1	1	x + y' + z'	m_3		
1	0	0	x'+y+z	m_4		
1	0	1	x' + y + z'	m_5		
1	1	0	x' + y' + z	\mathbf{m}_{6}		
1	1	1	x' + y' + z'	m ₇		

شكل ٣-٣: جدول نمايش ماكسترمها براى سه متغير

ضرب حاصل جمعها، یک عبارت بولی حاوی جملات OR است که به آن جملات جمع می گویند. هر جمله می تواند به هر تعداد لیترال داشته باشد. ضرب به معنی AND این جملات است.

مثالی از یک تابع بهصورت ضرب حاصل جمعها چنین است:

$$F_2 = x (y' + z) (x' + y + z')$$



 $F_2 = x (y' + z) (x' + y + z')$ شکل ۳-٤: مدار منطقی عبارت

این تابع دارای سه جمله جمع، با یک، دو و سه لیترال است. ضرب نیز یک عملگر AND میباشد. استفاده از لغات ضرب و جمع از شباهت عمل AND با ضرب حسابی و شباهت عمل OR با جمع حسابی مشتق شده است. ساختار گیتی ضرب حاصل جمع متشکل از گروهی گیت OR برای جملات جمع (به جز برای تک لیترال) و به دنبال آن یک گیت AND میباشد. این نکته در شکل۳-۶ دیده میشود، این نوع استاندارد عبارت به یک ساختار دو سطحی (یا دو طبقه) از گیتها منجر میگردد.

۳-۱-۳ مفهوم فرمهای متعارف

یک تابع بول می تواند به صورت جبری با استفاده از جدول درستی و با تشکیل مینترمهای هر ترکیب از متغیرهایی که برای تابع، 1 را تولید می کنند، و اجرای هر عملگر روی OR همه این جملات ایجاد شود.

مثلاً F_1 در جدول زیر با ترکیبات F_1 (111 به صورت F_1 بیان F_1 در جدول زیر با ترکیبات F_1 را ایجاد می نمایند پس:

 $F_1 = x'y'z + xy'z' + xyz = m_1 + m_4 + m_7$

به سادگی می توان نشان داد که:

 $F_2 = x'yz + xy'z + xyz' + xyz = m_3 + m_5 + m_6 + m_7$

Х	y	Z	$\mathbf{F_1}$	$\mathbf{F_2}$
0	0	0	0	0
0	0	1	1	0
0	1	0	0	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

این مثالها خصوصیت مهمی از جبر بول را به نمایش می گذارند: یعنی هر تابع بولی را می توان به صورت جمع مینترمها نشان داد "جمع به معنی OR جملات است".

اکنون متمم تابع بول را ملاحظه نمایید، می توان آن را با تشکیل مینترمهایی در F_1 متمم F_2 که F_3 تابع را تولید می کنند، ایجاد کرد و سپس آنها را F_4 نمود. متمم F_4 چنین است:

 $F'_1 = x'y'z' + x'yz' + x'yz + xy'z + xyz'$ اگر متمم F'_1 را بهدست آوریم تابع

 $F_1 = (x+y+z) (x+y'+z) (x'+y+z') (x'+y'+z) = m_0.m_2.m_3.m_5.m_6$

به طور مشابه، مي توان عبارت F2 را از جدول به دست آورد:

$$F_2 = (x+y+z) (x+y+z') (x+y'+z) (x'+y+z) = m_0 m_1 m_2 m_4$$

این مثالها نیز دومین خاصیت جبر بول را به نمایش می گذارند: هر تابع بول را می توان به صورت ضرب ماکسترمها (ضرب به معنی AND جملات است) درآورد. روال تهیه ضرب ماکسترمها مستقیماً از جدول درستی به فرم زیر میسر است. برای هر ترکیبی از متغیرها ماکسترمهایی که در تابع 0 تولید می کنند را تشکیل دهید، و سپس AND همه ماکسترمها را به دست آورید. توابع بول که به صورت جمع مینترمها یا ضرب ماکسترم بیان شوند را فرم متعارف نامند.


۳-۱-۶ حداقل سازی سطوح گیت

یک تابع بول ممکن است به صورت غیر استاندارد نیز بیان شود. مثلاً تابع F_3 که در زیر آمده است نه جمع حاصل ضرب و نه ضرب حاصل جمع است.

$$F_3 = AB + C (D + E)$$

پیاده سازی این عبارت در شکل ۳-۵ (الف) دیده می شود. این مدار به دو گیت AND و دو گیت OR نیاز دارد. در این مدار سه سطح گیت وجود دارد. می توان در آن با استفاده از اصل توزیع پذیری پرانتز را حذف و آن را به فرم استاندارد در آورد.

$$F_3 = AB + C (D + E) = AB + CD + CE$$



شکل ۳-۵: پیاده سازی سه و دو سطحی

عبارت جمع حاصلضرب در شکل ۳-۵ (ب) پیاده شده است. به طور کلی، یک پیاده سازی دو سطحی ترجیح داده می شود. زیرا به هنگام انتشار ورودی ها به سمت خروجی ها حداقل مقدار تاخیر را در گیت تولید می کند.

٣-١-٥ مجموع مينترمها

قبلاً بیان شد که برای هر n متغیر دودویی 2^{n} مینترم مجزا وجود دارد و هر تابع بولی می تواند به صورت مجموعی از مینترمها در آید. مینترمهایی که جمع آنها توابع بول را تعریف می کنند، آنهایی هستند که ۱های تابع را در جدول درستی تشکیل می دهند. چون تابع در قبال هر مینترم می تواند 0 و یا 1 باشد، و چون 2^{n} مینترم وجود دارد، می توان تعداد توابع ممکن که با n متغیر ایجاد می شود را 2^{n} دانست. گاهی بهتر است تابع بول را بر حسب جمع مینترمها بیان کرد. اگر در این فرم نبود، می توان ابتدا آن را به صورت جمع جملات 2^{n} در آورد. آنگاه هر ترم برای یافتن همه متغیرها در آن وارسی می شود. اگر یک یا چند متغیر وجود نداشته باشند، می توان جمله را در عبارتی مثل 2^{n} مثل زیر مطلب را روشن می کند.

مثال ۱: تابع بولی F=A+B'C را به صورت جمع مینترمها در آورید. تابع سه متغیر C,B,A دارد. در اولین جمله A، دو متغیر مفقود است ؛ بنابراین:

$$A = A (B + B') = AB + AB'$$

این تابع هنوز هم یک متغیر کسر دارد

$$A = AB (C + C') + AB'(C + C')$$
$$= ABC + ABC' + AB'C + AB'C'$$

جمله دوم B'C یک متغیر کم دارد

$$B'C = B'C (A+A') = AB'C + A'B'C$$

با تركيب همه جملات داريم:

$$F = A+B'C$$

$$= ABC + ABC' + AB'C + AB'C' + A'B'C$$

(x+x = x) دیده می شود که AB'C دوباره تکرار شده است و بر حسب تئوری مى توان يكى از أنها را حذف كرد. با مرتب نمودن مينترمها به ترتيب صعودي داريم:

$$F = A'B'C + AB'C + AB'C + ABC' + ABC$$

$$= m_1 + m_4 + m_5 + m_6 + m_7$$

گاهی بهتر است تابع بول را وقتی بهصورت جمع مینترمهاست به فرم خلاصه زیر نشان دهیم:

$$F(A,B,C) = \Sigma(1,4,5,6,7)$$

سمبل جمع Σ به معنی OR جملات است. اعدادی که به دنبال آن میآیند نیز مینترمهای تابع هستند. حروف داخل پرانتز در جلو F، لیستی از متغیرهای تشکیل دهنده جملات مینترم را نشان می دهند. روش دیگری برای تشکیل مینترمهای تابع بول تهیه مستقیم جدول درستی تابع از عبارت جبری و سپس خواندن مینترمها از جدول درستی است. تابع بول زیر را در نظر بگیرید:

F	=	Α	+	В	(

A	В	C	F
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	1

F = A + B'C شكل = 3 : جدول درستى براى

جدول درستی در جدول ۳-٦ مستقیماً از عبارت جبری با لیست هشت ترکیب زیر BC=01 و A=1 است، فراهم شده است. سپس از جدول درستی می توان مشاهده کرد که مینترمهای تابع، جملات ۱، 4، 5، 6 و 7 می باشند.

۳-۱-۳ ضرب ماکسترمها

هر یک از 2^{n} تابع متشکل از n متغیر را می توان به صورت ضرب ماکسترمها نیز بیان داشت. برای بیان توابع بول به عنوان ضرب ماکسترمها، ابتدا باید جملات OR را تشکیل دهیم. این کار را می توان با استفاده از قانون توزیع پذیری انجام داد. سپس هر متغیر مفقود در هر جمله OR با x OR می شود. روش با مثال زیر روشن تر خواهد شد.

$$x + (yz) = (x+y)(x+z)$$

مثال ۲: تابع بول F = xy + x'z را به صورت ضرب جملات ماکسترم نشان دهید. ابتدا تابع را با استفاده از اصل توزیع پذیری به فرم جملات OR در آورید:

$$F = xy + x'z = (xy + x') (xy + z)$$
$$= (x+x') (y+x') (x+z) (y+z)$$
$$= (x'+y) (x+z) (y+z)$$

تابع سه متغیر دارد: z,y,x. هر جمله فاقد یک متغیر است؛ بنابراین

$$x' + y = x' + y + zz' = (x'+y+z)(x'+y+z')$$

$$x + z = x + z + yy' = (x+y+z)(x+y'+z)$$

$$y + z = y + z + xx' = (x+y+z)(x'+y+z)$$

با ترکیب همه جملات و حذف تکراریها، خواهیم داشت:

$$F = (x+y+z) (x+y'+z) (x'+y+z) (x'+y+z')$$
$$= M_0 M_2 M_4 M_5$$

نمایش ساده تر به شکل زیر است:

$$F(x, y, z) = \Pi(0,2,4,5)$$

سمبل ضرب، Π ، بیانگر AND ماکسترمهاست. اعداد داخل پرانتز شماره ماکسترمهای تابع

۳-۲ تبدیل فرمهای متعارف به یکدیگر

متمم یک تابع که به صورت مجموع مینترمها نشان داده شده برابر است با مجموع مینترمهایی که در تابع اصلی و جود ندارند. دلیل این است که تابع اصلی با آن دسته از مینترمها بیان شده است که تابع را 1 میکنند، در صورتی که متمم آن در ازاء مینترمهایی 1 میشود که تابع را 0 نمودهاند. به عنوان مثال تابع زیر را در نظر بگیرید:

$$F(A, B, C) = \Sigma(1, 4, 5, 6, 7)$$

متمم این تابع به شکل زیر است:

$$F'(A, B, C) = \Sigma(0, 2, 3) = m_0 + m_2 + m_3$$

اکنون اگرمتمم 'F را با روش تئوری دمورگان بهدست آوریم، F را به فرم متفاوتی خواهیم داشت:

$$F = (m_0 + m_2 + m_3)' = m'_0 \cdot m'_2 \cdot m'_3 = M_0 M_2 M_3 = \Pi (0, 2, 3)$$

آخرین تبدیل در رابطه فوق از تعریف مینترمها و ماکسترمها در جدول (۳-۲) حاصل می شود. با توجه به جدول درستی رابطه زیر معتبر است:

$$m'_j = M_j$$

يعنى ماكسترم j ام، متمم مينترم j ام است و بالعكس.

آخرین مثال تبدیل یک تابع مینترمی به معادل ماکسترمی را نشان می دهد. بحث مشابهی نشان می دهد که تبدیل ضرب ماکسترمها به جمع مینترمها نیز به طریق فوق است. اکنون یک روال کلی را بیان می کنیم. برای تبدیل یک فرم متعارف به فرم متعارف دیگر، سمبلهای Σ و Π را باهم عوض کنید و شمارههای مفقود شده را از فرم اصلی اصلی تابع، لیست نمایید. برای یافتن جملات مفقود، باید بدانیم که تعداد کل جملات Σ است، که در آن Σ تعداد متغیرها ی دودویی در تابع می باشد.

یک تابع بولی می تواند از یک عبارت جبری به کمک جدول درستی و روال تبدیل متعارف به ضربی از ماکسترمها تبدیل شود. به عنوان مثال عبارت بولی زیر را ملاحظه نمایید.

$$F = xy + x'z$$

F ابتدا جدول درستی تابع را طبق جدول V-V به دست می آوریم. اهای زیر ستون از ترکیب xz=01 یا xy=11 به دست می آیند. مینترمهای تابع در جدول درستی شماره های z=01 همی باشند. تابع بر حسب مجموع مینترمها چنین است:

F(x, y,	$z) = \Sigma$ (1,3,	6, 7)
---------	-----------------	------	-------

X	y	Z	F
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	1

F = xy + xz جدول درستی برای تابع : ۷-۳

چون جمعاً در یک تابع از سه متغیر هشت مینترم یا ماکسترم وجود دارد، جملات مفقود عبارتند از 0، 2، 4 و 5. تابعی که بر حسب ضرب ماکسترمها بیان شود برابر زیر است:

$$F(x, y, z) = \Pi(0, 2, 4, 5)$$

سؤالات

۱- تابع بولی زیر را به صورت جملات جمع ماکسترم نشان دهید.

F = xy + x'z + y'z'

۲- متمم توابع زير را بهصورت جمع مينترمها بنويسيد.

F(x,y,z) = II(0,1,5,7)

F(x,y,z,w) = II(0,2,4,11,14)

 $F(x,y,z) = \Sigma (1,4,5,6,7)$

 $F(x,y,z,w) = \Sigma (0,3,5,9,12,13)$

۳- اگر تابع $F_1(x,y,z)$ به صورت زیر باشد، متمم تابع F_1 را به دست آورید.

 $F_1(x,y,z) = M_0.M_2.M_5$

٤- تابع ذيل را با حداقل تعداد سطح پياده سازى و نمودار منطقى آنرا رسم نماييد.

 $F_1 = AB' + C (D + E) + AD'$

فصل ٤

ساده کردن عبارات بولی پیچیده

هدف کلی

در این فصل مباحث اصلی مربوط به ساده کردن عبارات بولی پیچیده با استفاده از منطق جدول کارنو مورد بحث و بررسی قرار خواهد گرفت. عناصر اصلی جدول کارنو بررسی شده و جدولهای کارنو با تعداد دو الی پنج متغیر مورد بحث قرار خواهند گرفت.

هدف ساختاری

در این فصل عناوین زیر مورد بحث و بررسی قرار می گیرند

- سادهسازی با استفاده از نقشه کارنو
 - عناصر اصلي جدول كارنو
- نقشه های دو الی پنج متغیره کارنو
- بررسی حالات بی اهمیت در جدول کارنو


۱-٤ دستکاری جبری

گاهی اوقات ممکن است با دستکاری یک عبارت بولی توسط قوانین جبر بول، عبارت ساده تری برای یک تابع به دست آوریم. وقتی که یک عبارت بولی با گیتهای منطقی پیاده سازی شود، هر جمله به یک گیت نیاز دارد و هر متغیر در جمله یک ورودی به

یک گیت است. بنابراین با ساده کردن عبارات، تعداد گیتها در مدار و تعداد ورودیها به هر گیت را کاهش دهیم. مثلاً تابع بولی زیر را در نظر بگیرید:

$$F_2 = x' y' z + x' y z + x y'$$

مدار منطقی این تابع که دارای سه جمله و هشت لیترال است که در شکل زیر نشان داده شدهاست. منظور از لیترال، یک متغیر تک در یک جملهاست که ممکن است متمم شود یا نشود.



 $F_2 = xy'z + x'yz + xy'$ شکل 3-1: مدار منطقی سه سطحی تابع

اغلب در تابع بول با کاهش تعداد جملات، تعداد لیترالها، یا هر دو مدار ساده تری حاصل می شود. هدف از دستکاری جبر بول غالباً کاهش یک عبارت به منظور دستیابی

به یک مدار ساده تر است. اکنون ساده سازی ممکن برای تابع را با اعمال بعضی از

X	y	Z	$\mathbf{F_2}$
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	1
1	0	1	1
1	1	0	0
1	1	1	0

 F_2 تابع تابع درستی تابع \mathbf{F}_2


ویژگیهای جبر بول ملاحظه کنید:

$$F_2 = x'y'z + x'yz + xy'$$
 = $x'z(y' + y) + xy'$
= $x'z + xy'$

همانگونه که مشاهده می کنید تابع جدید دو جمله و چهار لیترال دارد.

$$F_2 = x'z + xy'$$

مدار منطقی عبارت ساده شده به صورت زیر می باشد:



شکل F_2 : مدار منطقی تابع F_2 به صورت ساده شده

تابع تنها به دو جمله کاهش یافته و قابل پیاده سازی با گیت مطابق شکل ٤-٣ است. بدیهی است که این مدار از مدار اولیه ساده تر می باشد، ولی هر دو یک تابع را پیاده سازی می کنند. تساوی دو عبارت را می توان به کمک جدول درستی هم تحقیق

کرد. عبارت ساده شده، وقتی 20 xz=01 یا xy=10 باشد، برابر 1 است. این تابع هم همان چهار 1 را در جدول تولید می کند. چون هر دو عبارت جدول درستی یکسانی را تولید می کنند به آنها معادل گوییم. بنابراین، دو مدار به ازاء همه ترکیبات ممکن متغیرهای ورودی، خروجیهای یکسانی دارند. هر دو عبارت تابع یکسانی را تولید می کنند ولی یکی از آنها گیتها و ورودیهای کمتری نسبت به دیگری دارد و بنابراین چون سیم بندی و قطعات کمتری نیاز است بر دیگری ترجیح داده می شود.

در ادامه برای درک بهتر موضوع مثالهای دیگری ارائه می گردد:

مثال ۱: توابع بولى زير را با حداقل ليترالها ساده كنيد.

$$x(x'+y) \qquad -1$$

$$x (x' + y) = xx' + xy$$

 $y = 0 + xy$
 $y = xy$

$$x + x'y$$
 $-Y$

$$x + x'y = (x + x')(x + y)$$

. = 1 (x + y)

$$x = x + y$$

$$(x+y)(x+y') - \Upsilon$$

$$(x+y)(x+y') = x + xy + xy' + yy'$$

$$. = x(1 + y + y')$$

$$x = x$$

$$xy + x'z + yz$$
 – ξ

$$xy + x'z + yz = xy + x'z + yz(x + x')$$

$$= xy + x'z + xyz + x'yz$$

$$= xy (1 + z) + x'z (1 + y)$$

$$= xy + x'z$$



٤-٢ ساده سازي با استفاده از نقشه كارنو

توابعی که تا پنج متغیر دارند قابل ساده سازی با روش جدول کارنو هستند. برای توابع بول پیچیده تر، طراحان دیجیتال از برنامه های کامپیوتر کوچکسازی استفاده می کنند. تنها روش موجود، روال سعی و کاهش می باشد که از روابط ساده و تکنیک های دستکاری آشنا استفاده می کند.

پیچیدگی گیتهای منطقی دیجیتال که یک تابع بول را پیادهسازی میکنند، مستقیماً به پیچیدگی عبارات جبری که توسط آن تابع پیادهسازی میشوند بستگی دارد. گرچه جدول درستی یک تابع نمایش منحصر به فردی دارد، اما وقتی به صورت جبری بیان شود، می تواند فرمهای متفاوتی داشته باشد. عبارت بول را می توان به صورت جبری ساده کرد. با این وجود، این روش حداقل سازی به دلیل کمبود قوانین خاص در پیشگویی مرحله بعدی فرآیند دستکاری، مشکل است.

روش نقشه، روالی ساده را برای سادهسازی توابع بول پیش پا می گذارد. این روش را می توان فرم مصور جدول درستی تصور کرد. روش نقشه را نقشه کارنو یا نقشه هم می نامند.

نقشه نموداری است متشکل از مربعات که هر مربع یک مینترم از تابع را نشان می دهد. چون هر تابع بول را می توان به مجموعی از مینترم ها نشان داد، بنابراین نتیجه می شود که یک تابع بولی در نقشه را می توان با مربعاتی که مینترم های متعلق به آنها در تابع وجود دارد به صورت گرافیکی شناسایی کرد. در واقع نقشه، نمایشی عینی از همه راههایی است که یک تابع ممکن است در فرم استاندارد داشته باشد. با تشخیص همه الگوهای مختلف، کاربر می تواند عبارت جبری مختلفی برای یک تابع به دست آورده و از میان آنها ساده ترین را انتخاب کند.

عبارت ساده شده حاصل از نقشه همیشه به یکی از دو فرم استاندارد زیر می باشد:


• جمع حاصلضربها

• ضرب حاصل جمعها

فرض بر این است که ساده ترین عبارت جبری، دارای حداقل جملات با کمترین لیترال در هر جمله باشد. این فرض نموداری با حداقل گیت را فراهم نموده و تعداد ورودی ها به گیت نیز حداقل خواهد بود. بعد خواهیم دید که ساده ترین عبارت منحصر به فرد نیست. گاهی ممکن است دو یا چند عبارت بیابیم که معیار حداقل سازی را برآورد. در این حالت هر یک از دو حل رضایت بخش خواهد بود. در ادامه روش حل جدول کارنو برای حداکثر پنج متغیر توضیح داده خواهد شد. لازم به ذکر است که روش نقشه کارنو صرفاً برای توابع دارای دو الی پنج متغیر کاربرد دارد و برای توابع با تعداد متغیر بیشتر قابل استفاده نیست.

٤-٢-١ نقشه دو متغيره كارنو

نقشه دو متغیره در شکل 3-3 نشان داده شده است. در این نقشه چهار مینترم برای دو متغیر وجود دارد. از این رو نقشه متشکل از چهار مربع است، که هر یک متعلق به یک مینترم می باشد. 0, 1 موجود در هر سطر و ستون مقدار متغیر را نشان می دهند. متغیر در سطر 0 پریم دار و در سطر 1 بدون پریم است. به طور مشابه y در ستون 0 پریم دار و در ستون 1 بدون پریم می باشد.



شكل ٤-٤: نقشه دو متغيره كارنو

اگر مربعهایی را که مینترم آنها متعلق به تابع مفروضی است با علامتی مشخص کنیم، روش مفید دیگری برای نمایش هر یک از 16 تابع ممکن از دو متغیر بهدست می آید. به عنوان مثال تابع xy در شکل 3-3 (الف) دیده می شود. چون xy برابر xy است، یک 1 در داخل مربع متعلق به xy قرار می دهیم. به طور مشابه تابع xy در نقشه شکل xy (ب) نشان داده شده است که در آن سه مربع با 1 علامت زده شده اند. این مربعات تابع به دست آمده اند:

$$m_1 + m_2 + m_3 = x'y + xy' + xy = x + y$$

y یا x در سطر دوم و متغیر y در ستون دوم، که ناحیه متعلق به x یا y را پوشش می دهند، نیز به دست می آید.

٤-٢-٢ نقشه سه متغيره كارنو

یک نقشه سه متغیره در شکل 3-0 مشاهده می شود. برای سه متغیر هشت مینترم و جود دارد. بنابراین نقشهاز هشت مربع تشکیل یافته است. توجه کنید که مینترمها بر اساس ترتیب دودویی مرتب نشده اند. بلکه ترتیب این است که هنگام عبور از یک ستون به ستون مجاور تنها یک بیت از نظر مقدار تغیر می کند. برای نشان دادن رابطه بین مربعها و سه متغیر نقشه، بخش (ب) با اعدادی در هر سطر و هر ستون علامت گذاری شده است. مثلاً مربع متعلق به m_5 مربوط به سطر 1 و ستون 10 است. وقتی دو عدد در کنار هم قرار گیرند عدد دودویی 101 حاصل می شود که معادل دهدهی آن عدد 5 می باشد.

					У
	yz x	00	01	11	10
v	0	x'y'z'	x'y'z	x'yz	x'yz'
Х	1	xy'z'	xy´z	xyz	xyz′

m_0	m_1	m_3	m_2
m.	m.	m.	m.
m_4	m_5	m_7	m_6

شكل ٤-٥: نمايش توابع در نقشه

سه طریقی دیگر هم می توان به مربع $m_5=xy'z$ نگاه کرد به این ترتیب که بگوییم m_5 در سطر مربوط به x و ستون متعلق به y'z است (ستون 0). توجه کنید که هر متغیر در چهار مربع مقدار 0 و در چهار مربع دیگر مقدار 1 را دارد. به منظور تفکیک، هر متغیر را در خانه های 1 بدون پریم و در خانه های 0 با پریم نشان می دهیم. برای سادگی، متغیر را با سمبل حرفی اش در زیر مربعاتی که بدون پریم هستند می نویسیم.

جهت درک برتریهای جدول کارنو در ساده سازی توابع بول، باید خاصیت مربعهای همجوار را مشخص کنیم. تنها اختلاف بین هر دو مربع مجاور در نقشه این است که در یکی متغیری با پریم و در دیگری بدون پریم ظاهر می شود. مثلاً، m_7, m_5 دو مربع مجاور قرار دارند. متغیر y در y پریم دار و در y بدون پریم است، ضمن این که دو متغیر دیگر در هر دو مربع یکسانند. با توجه به اصول جبر بول، نتیجه می گیریم که جمع دو مینترم در مربعهای مجاور را می توان به یک جمله AND متشکل از دو لیترال ساده کرد. برای روشن شدن مطلب، مجموع دو مربع همجوار مانند y سازی ملاحظه کنید.

$$m_5 + m_7$$
 = $xy'z + xyz$
= $xz(y'+y)$
= xz


در اینجا دو مربع در متغیر y با هم اختلاف دارند که هنگام تشکیل جمع دو مینترم حذف می شود. بنابراین هر دو مینترمی که در دو مربع مجاور با هم v0R شوند موجب حذف متغیری می گردند که در آن دو مینترم متفاوت اند. مثال های زیر روال حداقل سازی یک تابع بول را با یک نقشه توضیح می دهد.

مثال ۲: تابع بولی زیر را ساده کنید.

$$F(x, y, z) = \Sigma (2, 3, 4, 5)$$

ابتدا در هر مربعی که مینترم تابع را نشان دهد، مقدار ۱ قرار میدهیم. این کار در شکل ۲-۶ به این ترتیب انجام شده است که مربعات مینترمهای 010, 011, 100, 101 با 1

علامت زده شدهاند. قدم بعدی یافتن مربعهای مجاور است. این کار در نقشه با زیر مربعهای مجاور است. این کار در نقشه با زیر مربع یا مربعهایی که هر یک دو عدد 1 را در بر می گیرند صورت گرفتهاست. زیر مربع یا مستطیل بالای سمت راست ناحیه پوشش یافته با x'y را شامل می شود. این دو مربع در سطر 0 قرار دارند که با x' و نیز در دو ستون آخر با y نشان داده می شوند. به طور



 $F(x\;,\,y\;,\,z)=\Sigma\;(2\;,\,3\;,\,4\;,\,5)$ شکل 3-1: جدول کارنو تابع

مشابه مستطیل پایین سمت چپ جمله ضرب xy' را نشان می دهد (سطر دوم نشان دهنده x و دو ستون چپ نیز y' است). جمع منطقی این دو جمله ضرب، عبارت ساده شده را نتیجه می دهد.

مواردی وجود دارد که در آنها دو مربع همجوارند ولی به هم نچسبیدهاند. در شکل m_4 , m_2 مجاور m_4 , m_5 مجاور m_6 است زیرا مینترمها تنها در یک متغیر با هم اختلاف دارند. این مطلب به راحتی با کمک جبر قابل اثبات است.

$$\begin{array}{rll} m_0 + m_2 & = x'y'z' + x'yz' \\ & = x'z'(y' + y) \\ & = x'z' \\ m_4 + m_6 & = xy'z' + xyz' \\ & = xz'(y' + y) \\ & = xz' \end{array}$$

در نتیجه ما باید تعریف مربعهای همجوار را اصلاح کنیم تا این حالت و دیگر حالات مشابه را نیز شامل شود. این تصحیح بدین صورت انجام می گیرد که نقشه کشیده شده در یک سطح از دو لبه سمت چپ و راست مجاور تصور شوند.

مثال ۳: تابع بول زیر را ساده کنید.


$$F(x, y, z) = \Sigma (3, 4, 6, 7)$$

نقشه این تابع در شکل V-V ترسیم شده است. در این شکل 4 مربع با 1 علامت خورده اند که هر کدام متعلق به یک مینترم است. دو مربع همجوار در ستون سوم با هم ترکیب شده اند تا جمله دو لیترال yz را به وجود آورند. دو مربع باقیمانده هم بر اساس تعریف جدید مجاورند و در نمودار با نیم مربعها محصور شده اند. این دو مربع، وقتی ترکیب شوند جمله دو لیترالی XZ' را به دست می دهند. بنابراین تابع ساده شده به فرم زیر است.

$$F = yz + xz'$$

اکنون به ترکیب چهار مربع همجوار در نقشه سه متغیره توجه نمایید. چنین ترکیبی نشان دهنده جمع منطقی چهار مینترم مجاور است و نتیجه این ترکیب، تولید عبارتی با تنها یک متغیر است. به عنوان مثال جمع منطقی چهار مینترم مجاور 6,4,2,0 عبارت را به جمله یک لیترالی 'z کاهش می دهد.

$$m_0 + m_2 + m_4 + m_6$$
 = $x'y'z' + x'yz' + xyz'z' + xyz'$
 $= x'z'(y'+y) + xz'(y'+y)$
 $= x'z' + xz'$
 $= z'(x'+x)$
 $= z'$



 $F(x, y, z) = \Sigma (3, 4, 6, 7)$ شکل ٤-٧: جدول کارنو تابع

در حل جدول كارنو لازم است تا به نكات زير توجه گردد:

- تعداد مربعات مجاوری که ممکن است ترکیب شوند همواره برابر توانی از 2، مانند 8,4,2,1 مى باشد.
- هر چقدر تعداد بیشتری از مربعات همجوار ترکیب شوند جمله حاصلضرب نتیجه، تعداد کمتری لیترال خواهد داشت.
 - یک مربع یک مینترم را نمایش می دهد و دارای سه لیترال است.
 - دو مربع مجاور یک جمله دو لیترال را نشان می دهند.
 - چهار مربع همجوار یک جمله با یک لیترال را نشان می دهند.
- هشت مربع همجوار که تمام نقشه را می پوشانند همواره تابع 1 را تولید مي كنند.

مثال ۴: تابع بول زیر را ساده کنید.

$$F(x, y, z) = \Sigma (0, 2, 4, 5, 6)$$

نقشه تابع F در شکل ۵-۸ نشان داده شدهاست. ابتدا چهار مربع مجاور در اولین و آخرین ستون را با هم ترکیب می کنیم تا جمله تک لیترال 'z به دست آید. تنها مینترم باقیمانده که متعلق به مینترم 5 است با مربع مجاورش که قبلاً به کار رفته، ترکیب می گردد. این کار نه تنها مجاز است بلکه مفید نیز می باشد، زیرا دو مربع مجاور جمله دو لیترالی 'xy را تولید می کنند در حالی که یک مربع تنها، جمله سه لیترال xy'z را نمایش می دهد. تابع ساده به صورت زیر است.

 $F(x,y,z)=\Sigma (0, 2, 4, 5, 6)=z'+xy'$

 $F(x , y , z) = \Sigma (0, 2, 4, 5, 6)$ شکل 3-8: جدول کارنو تابع

اگر تابعی به صورت مجموع مینترمها بیان نشود، می توان از نقشه برای به دست آوردن مینترمهای تابع استفاده کرد و سپس تابع را به صورت جملاتی با حداقل ليترالها ساده نمود. البته بايد عبارت جبرى حتماً به صورت جمع حاصلضربها باشد. هر جمله ضرب را می توان با نقشه ای متشکل از یک، دو یا چند مربع در نقشه نشان داد. آنگاه مینترمهای تابع مستقیماً از جدول استخراج میشوند.

مثال ۵: تابع بول زیر را ساده کنید.

$$F = A'C + A'B + AB'C + BC$$

(الف) أن را به مجموع مينترمها نشان دهيد.


(ب) و سپس عبارت مجموع حاصلضرب حداقل را پیدا کنید.

سه جمله ضرب در عبارت دو لیترال دارند و در نقشه سه متغیره، هر یک با دو مربع نشان داده شدهاند.

دو مربع مربوط به جملهاول، A'C، در شكل ع-۹ از تلاقى 'A' (اولين سطر) و C (دو ستون میانی) بهدست می آید تا مربعات 001 و 011 را بدهند. توجه کنید که وقتی اها را در مربعات می گذارید، ممکن است یک 1 را کهاز جمله قبلی در آن قرار داده شده بیابید. این نکته برای دومین جمله، A'B، رخ می دهد که دو عدد 1 در مربعهای 01 و 010 قرار دارند. مربع 011 با جملهاول، A'C، مشترک است، بنابراین تنها یک 1 در آن قرار داده می شود. به همین ترتیب می بینیم که جمله AB'C متعلق به مربع 101، یعنی مینترم 5 است، و جمله BC متعلق به دو مربع 011 و 111 می باشد.

تابع جمعاً پنج مینترم دارد و در نقشه شکل 3-9 هم با پنج عدد 1 نشان داده شده است. مینترمهایی که مستقیماً از نقشه خوانده می شوند عبارتند از 1، 2، 3 و 5. تابع را می توان به صورت جمع مینترمها نشان داد.

$$F(A, B, C) = \Sigma(1, 2, 3, 5, 7)$$



شكل ٤-٩: جدول كارنو تابع F=A'C+A'B+AB'C+BC

عبارت جمع حاصلضرب مفروض اولیه چندین جمله دارد. همانطور که در نقشه مشاهده می شود می توان آن را ساده کرده و عبارتی دو جملهای به دست آورد.

$$F = C + A'B$$

٤-٢-٣ نقشه چهار متغيره

نقشه توابع بول چهار متغیره در شکل 3-1 نشان داده شده است. در (الف) 16 جمله مینترم فهرست شده به هر یک مربعی تخصیص داده شده است. در (ب) نقشه دوباره رسم شده تا بیانگر ارتباط بین چهار متغیر باشد. سطرها و ستونها بر اساس کد گری شماره گذاری شده اند، و بین هر دو سطر یا ستون مجاور تنها یک رقم تغییر می کند. مینترم متعلق به هر مربع از ترکیب شماره سطر و شماره ستون آن به دست می آید. مثلاً وقتی اعداد سطر سوم (11) و ستون دوم (01) ترکیب شوند عدد دودویی 1101 حاصل

می گردد، که معادل 13 دهدهی است. بنابراین، مربع در سطر سوم و ستون دوم مینترم m_{13} را نمایش می دهد.

W	x\ ^y	z 00	01	11	10					
	00		w'x'y'z	w′x′yz	w'x'yz'		m_0	m_1	m_3	m ₂
	01	w′xy′z′	w'xy'z	w′xyz	w′xyz′	$\bigg _{\mathbf{x}}$	m_4	m ₅	m ₇	m ₆
w≺	11	wxy'z'	wxy'z	wxyz	wxyz'		m ₁₂	m ₁₃	m ₁₅	m ₁₄
** `	10	wx´y´z´	wx'y'z	wx'yz	wx'yz'		m ₈	m ₉	m ₁₁	m ₁₀
(ب) <u>۲</u>							(الف)			

شكل ٤-١٠: جدول چهار متغيره كارنو


ساده کردن توابع بول چهار متغیره مشابه با روش به کار رفته برای توابع سه متغیره است. مربعات مجاور مربعاتی هستند که در کنار یکدیگرند. به علاوه نقشه در سطحی واقع است و لبههای بالا و پایین و چپ و راست نیز مجاور است تا به این ترتیب مربعات همجوار را بسازند. مثلاً m_0 و m_2 و m_3 و m_4 هر کدام مربعات مجاور را می سازند. ترکیب مربعات همجوار به راحتی با بررسی نقشه چهار متغیره قابل تشخیص است. در جدول کارنو چهار متغیره نکات زیر باید مورد توجه قرار گیرند:

- یک مربع یک مینترم را نمایش می دهد، و جمله آن چهار لیترالی است.
 - دو مربع همجوار یک جمله سه لیترالی را میسازند.
 - چهار مربع همجوار یک جمله دو لیترالی را نشان میدهند.
 - هشت مربع همجوار یک جمله یک لیترالی را نمایش میدهند.
 - شانزده مربع همجوار تابعی برابر 1 را تولید می کنند.
 - هیچ ترکیب دیگری از مربعها نمی تواند تابع را ساده کند.

مثال ۶: تابع بول زیر را ساده کنید.

$$F(w, x, y, z) = \Sigma (0, 1, 2, 4, 5, 6, 8, 9, 12, 13, 14)$$

چون تابع چهار متغیر دارد، باید از نقشه چهار متغیرهاستفاده کرد. مینترمهای لیست شده در مجموع فوق با اها در نقشه شکل ٤-١١ علامت زده شدهاند. هشت 1 مجاور مى توانند با هم تركيب شده و جمله تك ليترالى у' را نتيجه دهند. سه 1 باقيمانده در سمت راست نمی توانند با هم ترکیب و جمله سادهای بدهند. آنها باید به صورت دو یا چهار مربع مجاور با هم ترکیب شوند. هر چقدر تعداد مربعات ترکیب شده بیشتر باشد، تعداد ليترالها در جمله كمتر خواهد بود.



شكل ٤-١١: جدول كارنو مثال ٥

در این مثال دو 1 فوقانی سمت راست با دو 1 فوقانی در سمت چپ ترکیب شده و جمله 'w'z' را می دهند. توجه داشته باشید که می توان یک مربع را بیش از یک بار به كار برد. حال فقط يك مربع در سطر سوم و ستون چهارم (مربع 1110) باقيماندهاست. در عوض انتخاب این مربع به تنهایی، آن را با مربعهایی که قبلاً به کار رفتهاند برای ایجاد مربعهای مجاور ترکیب می کنیم. این مربعات شامل دو سطر میانی و دو ستون انتهایی بوده و جمله 'xz را تولید می کنند. تابع ساده شده به صورت زیر است:


$$F = y' + w'z' + xz'$$

مثال ۷: تابع زیر را ساده کنید.

F = A'B'C' + B'CD' + A'BCD' + AB'C'

ناحیه مفروش شده با این تابع شامل مربعاتی است که در شکل 1 - 1 - 1 با 1 علامت زده شده است. این تابع دارای چهار متغیره بوده و همانطور که دیده می شود سه جمله سه لیترالی و یک جمله چهار لیترالی دارد. هر جمله سه لیترالی در نقشه با دو مربع نمایش داده شده است. مثلاً A'B'C' در مربعات A'B'C' نشان داده شده است. تابع را می توان با انتخاب چهار 1 در گوشه ها و ترکیب آنها برای به دست آوردن جمله B'D' ساده کرد. این عمل مجاز است زیرا وقتی نقشه را سطحی تصور کنیم که لبه های چپ و راست و لبه های پایین و بالای آن با هم مجاورند، این چهار مربع همجوار خواهند بود. دو 1 سمت چپ در سطر بالا و دو 1 در سطر پایین ترکیب می شوند تا خواهند بود. دو 1 ساده شده به صورت زیر خواهد بود.

$$F = B'D' + B'C' + A'CD'$$



٤-٢-٤ نقشه پنج متغيره كارنو

استفادهاز نقشه هایی که بیش از چهار متغیر دارند چندان ساده نیست. یک نقشه پنج متغیره به 32 مربع و نقشه شش متغیره به 64 مربع نیاز دارد. وقتی تعداد متغیرها زیاد شود، تعداد مربعات هم به طور بی رویه ای افزایش می یابند و یافتن مربعات همجوار بیش از پیش به شکل هندسی وابسته می گردد. یک نقشه پنج متغیره در شکل ٤-١٣ نشان داده شدهاست. این نقشه، از دو نقشه چهار متغیره با متغیرهای E, D, C, B, A تشكيل يافته و متغير A آن دو را از هم تفكيك كردهاست. نقشه چهار متغيره سمت چپ 16 مربعی را نشان می دهد که در آن A=0 است، و دیگر نقشه چهار متغیره، مربعات مربوط به A=1 را نمایش می دهد. مینترمهای 0 تا 15 متعلق به A=0مینترمهای 16 تا 31 متعلق به A=1 است. هر نقشه چهار متغیره وقتی جداگانه بررسی

		A	=0				A	=1	
DI	E				/ \DE			I	
BC	00	01	11	10 '	вс 🔀	00	01	11	10 `
00	0	1	3	2	00	16	17	19	18
01	4	5	7	6	01	20	21	23	22
$\mathbf{B} \begin{cases} 11 \\ \mathbf{B} \end{cases}$	12	13	15	14	$\left \int_{B}^{\infty} \left 1 \right \right $	28	29	31	30
10	8	9	11	10	10	24	25	27	26
	(ا (ب					E	(الف)	

شكل ٤-١٣: جدول پنج متغيره كارنو (دو جدول مجزا)

شود همجواری تعریف شده قبلی خود را حفظ می کند. به علاوه هر مربع از نقشه A=0 با مربع متناظرش در مربع A=1 همجوار است. مثلاً مینترم 4 با مینترم A=0 15 با 31 مجاور است. بهترین راه تجسم این قانون برای مربعهای همجوار این است کهاین دو نیم نقشه را بر روی یکدیگر تصور کنیم. هر دو مربعی که روی هم قرار گیرند مجاور شناخته می شوند.

با پیگیری روشی که برای نقشه پنج متغیره به کار رفت، می توان نقشه شش متغیره را با 4 نقشه چهار متغیره به دست آورد تا 64 مربع مورد نیاز حاصل گردد. نقشه هایی با شش یا تعداد بیشتری متغیر، نیاز به تعداد بی شماری مربع داشته و استفاده از آنها غیر عملی است. روش دیگر، استفاده از برنامه های کامپیوتری در ساده سازی توابع بول با متغیر های بی شمار می باشد.

با بررسی و در نظر گرفتن تعریف جدید همجواری مربعات، می توان نشان داد که 2^{n} مربع همجوار به ازاء (n, 1, 2, 1, 0) = k در یک نقشه n متغیره ناحیه را مشخص می کند که نمایش دهنده جمله ای با n-k لیترال است. برای این که عبارت فوق مفهوم داشته باشد باید همیشه n بزرگتر از k باشد. وقتی n=k است، تمام سطح نقشه ترکیب شده و تابع یکانی (1) را تولید می کند. جدول 3-1 رابطه بین تعداد مربعات مجاور و تعداد لیترال در هر جمله را نشان می دهد. مثلاً هشت مربع مجاور ناحیه ی را در نقشه پنج متغیره ترکیب می کنند تا یک جمله دو متغیره حاصل شود.

	تعداد مربعات		در یک جمله	نعداد ليترالها	i
	مجاور		ه n متغیره	در یک نقش	
k	2 ^k	n=2	n=3	n=4	n=5
0	1	2	3	4	5
1	2	1	2	3	4
2	4	0	1	2	3
3	8		0	1	2
4	16			0	1
5	32				0

شكل ٤-١٤: رابطه بين تعداد مربعات مجاور و تعداد ليترالها در يك




مثال ٨: تابع بول زير را ساده كنيد.

$$F(A,B,C,D,E) = \Sigma(0, 2, 4, 6, 9, 13, 21, 23, 25, 29, 31)$$

نقشه پنج متغیره برای این تابع در شکل ٤-١٥ دیده می شود. در بخشی از نقشه که متعلق به مینترمهای 0 تا 15 است، A=0 بوده و در آن شش مینترم مقدار 1 را دارند. پنج مینترم دیگر به بخش A=1 متعلق است.

چهار مربع مجاور در نقشه A=0 با هم تركيب شدهاند تا جمله 'A'B'E' را بدهند. A=0 توجه کنید که باید A' را نیز در جمله منظور کنیم زیرا تمام مربعها متعلق به نقشه مى باشند. دو مربع در ستون 01 و دو سطر آخر در هر دو بخش نقشه مشتركند. بنابراين آنها چهار مربع مجاور را تشکیل داده و جمله سه متغیره BD'E را میسازند. در اینجا



شكل ٤-١٥: نقشه مثال ٧

متغیر A آورده نشدهاست زیرا مربعهای مجاور به هر دو A=0 و A=1 متعلق اند. جمله ACE از چهار مربع همجوار در نقشه A=1 بهدست می آید. تابع ساده شده جمع منطقى سه جمله مى باشد.

F = A'B'E' + BD'E + ACE

٤-٢-٥ عناصر اصلى در جدول كارنو

هنگام انتخاب مربعهای مجاور در یک نقشه باید مطمئن شویم که همه مینترمهای تابع هنگام ترکیب مربعها پوشش داده شدهاند. همچنین باید تعداد جملات در عبارت حداقل شود و هر جملهای که مینترم آن قبلاً به وسیله دیگر جملات به کار رفته نیز کنار گذاشته شود. گاهی نیز ممکن است دو یا سه عبارت بر معیار ساده سازی صحه بگذارند. روش ترکیب مربعها در نقشه را می توان سیستماتیک تر کرد به شرطی که مفهوم جملات عناصراصلی و عناصراصلی اساسی خوب فهمیده شوند.

یک عنصر اصلی جملهای حاصلضربی است که از ترکیب حداکثر مربعات مجاور به هم حاصل می گردد. اگر مینترمی در یک مربع تنها با یک عنصر اصلی پوشش یابد، به آن عنصر اصلی اساسی گوییم.

عناصراصلی یک تابع را می توان با ترکیب حداکثر تعداد مربعات ممکن به دست آورد. این بدان معنی است که یک 1 تنها اگر در مجاورت هر 1 دیگر در نقشه نباشد، یک عنصر اصلی است. دو 1 مجاور به شرطی یک عنصر اصلی را ایجاد می کنند که در داخل یک گروه چهار تایی مربعها واقع نباشند. چهار 1 مجاور یک عنصر اصلی را تشکیل می دهند بشرطی که در یک گروه از هشت مربع همجوار نباشند و به همین ترتیب. عنصر اصلی اساسی با نظاره بر مربعات 1 و وارسی تعداد عناصراصلی که آن را پوشش می دهد تعیین می گردد. یک عنصر اصلی، اساسی است اگر تنها عنصر اصلی باشد که مینترم را پوشش می دهد.

مثال ۹: تابع چهار متغیره زیر را در نظر بگیرید:

 $F(A, B, C, D) = \Sigma (0, 2, 3, 5, 7, 8, 9, 10, 11, 13, 15)$

مینترمهای تابع با 1 در نقشههای شکل 3-17 علامت زده شدهاند. بخش (الف) از شکل، دو عنصر اصلی اساسی را نشان می دهد. یک موجب، اساسی است زیرا تنها یک راه برای پوشش m_0 در چهار مربع مجاور وجود دارد. این چهار مربع جمله B'D' را

تعریف می کنند. به طور مشابه، برای ترکیب m_5 با چهار مربع مجاور تنها یک راه وجود دارد و جمله BD از آن حاصل می گردد. این دو عنصر اصلی اساسی هشت مینترم را پوشش می دهند. سه مینترم باقیمانده m_1 و m_2 و m_3 باید بعد ملاحظه شوند.


شکل 3-17 (ب) همه راههای ممکن که سه مینترم با عناصراصلی پوشش می یابند را نشان می دهد. مینترم m_3 می تواند با عنصر اصلی CD یا CD یا CD پوشش یابد. مینترم CD با CD یا CD یوشش می یابد. مینترم CD یا CD یا CD یا CD یا CD یوشش می یابد. مینترم های CD یا CD

$$F = BD + B'D' + CD + AD$$

$$= BD + B'D' + CD + AB'$$

$$= BD + B'D' + B'C + AD$$

$$= BD + B'D' + B'C + AB'$$



شکل ٤-١٦: نمايش ساده سازي با استفاده از عناصر اصلي مثال ٨

مثال فوق نشان داد که شناسایی عناصراصلی در نقشه در تعیین صور متفاوت تابع ساده شده کمک موثری مینمایند.

روال یافتن عبارت ساده شده از جمع منطقی همه عناصراصلی اساسی، به علاوه دیگر را معین کنیم. تابع ساده شده از جمع منطقی همه عناصراصلی اساسی، به علاوه دیگر عناصراصلی حاصل می گردد. این عناصر اصلی ممکن است برای پوشش مینترمهای باقیمانده ای که در عنصر اصلی اساسی وجود ندارد لازم باشد. گاهی بیش از یک راه برای ترکیب مربعات وجود دارد و هر ترکیب هم ممکن است عبارت ساده شده یکسانی را تولید کند.

٤-٣ ساده سازی با ضرب حاصل جمعها

در تمام مثالهای قبلی، توابع بول حاصل از نقشه به فرم جمع حاصلضربها بیان شدند. با کمی اصلاح می توان فرم ضرب حاصل جمعها را به دست آورد.

روال تهیه یک تابع حداقل بر حسب ضرب حاصل جمعها از خواص اصلی توابع بول حاصل می گردد. اهای واقع در مربعهای نقشه نشانگر مینترمهای تابع است. مینترمهایی که در تابع ذکر نشوند متمم تابع را بیانگرند. با توجه به این مطلب مشاهده می کنیم که متمم یک تابع به وسیله مربعهایی که با 1 علامت زنی نشده اند بیان می گردد. اگر در مربعهای خالی 0 قرار داده و آنها را با روش مربعهای همجوار ترکیب کنیم عبارت ساده شده متمم تابع یعنی 'F را به دست خواهیم آورد. متمم 'F به ما تابع F را باز می گرداند. به دلیل عمومیت تئوری دمورگان تابع حاصل به طور خودکار به صورت ضرب حاصل جمعهاست. برای درک بهتر موضوع، مثالی در این رابطه ارائه می گردد:

مثال ۱۰: تابع بولی زیر را (الف) به صورت جمع حاصلضربها، (ب) ضرب حاصل جمعها ساده کنید.

 $F(A, B, C, D) = \Sigma (0, 1, 2, 5, 8, 9, 10)$

اهای موجود در نقشه شکل3-1، همه مینترمهای تابع را نمایش می دهند. مربعهایی که با 0 علامتزده شدهاند مینترمهای غایب در F را نشان می دهند، بنابراین متمم F را بیانگر هستند.

ABC	D			Ç		
AB	00	01	11	_	10	
00	1	1	0		1	
01	0	1	0		0	
$\int_{\mathbf{A}} 11$	0	0	0		0	B
$A \downarrow 10$	1	1	0		1	
D شکل ٤-١٧: جدول کارنو مثال ٩						

ترکیب مربعات حاوی ۱ها تابع ساده شده را به صورت جمع حاصلضربها بهدست میدهد:

$$F = B'D' + B'C' + A'C'D \text{ (III)}$$

اگر مربعات حاوى ٥ها را تركيب كنيم، تابع متمم ساده شده بهدست خواهد آمد:


$$F' = AB + CD + BD'$$

با اعمال تئوری دمورگان (استفادهاز دوگان و متمم کردن هر متغیر) تابع ساده شده را به صورت ضرب حاصل جمعها به دست می آوریم:

$$F = (A' + B')(C' + D')(B' + D)$$
 (\cup)

پیاده سازی عبارت ساده شده حاصل از مثال ۹ در شکل ۱۸-۱۸ دیده می شود. عبارت جمع حاصل ضربها در بخش (الف) با گروهی از گیتهای AND پیاده سازی شده است. خروجی گیتهای AND نیز به ورودی های یک گیت OR متصل گردیده است. همان

تابع به صورت ضرب حاصل جمعها در شکل (ب) با تعدادی گیت OR، که هر یک متعلق به یک جمله OR است، پیاده سازی شده و خروجی آنها به یک AND منتهی گشته است. در هر دو حال فرض بر این است که متمم متغیرها نیز مستقیماً در دست رسند و بنابراین نیازی به وارون گر نمی باشد.



F = (A' + B') (C' + D') (B' + D) (ب) F = B'D' + B'C' + A'C'D (الف) شکل ۱۸–٤) پیاده سازی با گیت تابع مثال ۹

الگوهای ایجاد شده در شکل 3-۱۸ یک سری روشهای کلی میباشند که به وسیله آنها هر تابع بول استاندارد قابل پیادهسازی است. در جمع حاصلضربها، گیتهای AND به یک OR ختم میشوند و در ضرب حاصل جمعها گیتهای OR به یک متصل می گردند. هر یک از دو پیکر بندی فوق دارای دو سطح از گیتها میباشند. بنابراین پیادهسازی یک تابع استاندارد دو سطحی می گویند.

x	у	Z	F
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	1
1	0	1	0
1	1	0	1
1	1	1	0

شكل ٤-١٩: جدول درستى تابع F

مثال ۱۰ روالی را برای محاسبه فرم ساده شده یک تابع بر حسب ضرب حاصل جمعها، وقتی تابع ابتدا به صورت جمع مینترمها است، نشان می دهد. این روال

هنگامی که تابع در آغاز بر حسب ماکسترمها بیان شود نیز معتبر است. برای مثال به جدول درستی تابع F که در شکل F آمده است توجه نمایید:

این تابع به صورت جمع مینترمها چنین بیان می شود:

 $F(x, y, z) = \Sigma (1, 3, 4, 6)$

در ضرب ماکسترمها تابع به صورت زیر است:

$$F(x, y, z) = \Pi(0, 2, 5, 7)$$

به بیان دیگر، 1های تابع، مینترمها را نشان می دهند و 0های آن بیانگر جملات ماکسترم هستند. نقشه این تابع در شکل 3-7 دیده می شود. برای ساده کردن این تابع، در مربع مربوط به هر جمله مینترم که تابع به ازاء آن، مقدار 1 گذاشته و بقیه مربعها را با 0 پر می کنیم. از طرف دیگر اگر تابع به فرم ضرب ماکسترمها داده شده باشد در ابتدا در مربعاتی که جملات آن در تابع است 0 قرار می دهیم و بقیه مربعها با 1 پر می شوند. سپس تابع می تواند به یکی از فرمهای استاندارد ساده شود.

yz			у		
	00	01	11	10	
0	0	1	1	0	
$x \begin{cases} 1 \end{cases}$	1	0	0	1	
				,	

شكل ٤-٢٠: جدول كارنو شكل ٤-١٩

برای جمع حاصلضربها، اها را با هم ترکیب میکنیم و خواهیم داشت:

$$F = x'z + xz'$$

برای ضرب حاصل جمعها، ۵ها را با هم ترکیب میکنیم تا متمم تابع ساده شده به صورت زیر حاصل شود:

$$F' = xz + x'z'$$

که نشان می دهد تابع XOR متمم تابع هم ارزی (XNOR) است . با متمم گیری مجدد از 'F تابع ساده شده را به ضرب حاصل جمعها به دست خواهیم آورد.

$$F = (x' + z')(x + z)$$

برای وارد کردن یک تابع در یک نقشه که بر حسب ضرب حاصل جمعها بیان شده است، می باید متمم تابع را به دست آورد و در آن مربعهای مربوطه را با 0 پر کرد. مثلاً تابع

$$F = (A' + B' + C') (B + D)$$

را می توان با متمم گیری از آن وارد جدول کرد.

$$F' = ABC + B'D'$$

آنگاه مربعهایی که مینترمهای F' را تشکیل می دهند با 0 پر می کنیم. بقیه مربعها را با 1 پر می نماییم.

٤-٤ حالات بي اهميت

جمع منطقی مینترمهای مربوط به یک تابع شرایطی را که تحت آن تابع برابر 1 است، مشخص مینماید. تابع در ازاء بقیه مینترمها 0 است. در این حالت فرض بر این است که همه ترکیبات مقادیر برای متغیرهای تابع معتبرند. در عمل کاربردهایی وجود دارند که در آنها در ازاء ترکیبات معینی از متغیرها، تابع مشخص نیست. مثلاً یک کد دودویی چهار بیتی برای ارقام دهدهی دارای شش ترکیب است که به کار نرفتهاند و در نتیجه نامشخص تصور می گردند. توابعی که در ازاء ترکیبی از ورودیها خروجیهای نامشخص دارند، تابع غیر کامل نامیده می شود. در بسیاری از کاربردها، توجهی به مقدار منتسب به تابع در ازاء مینترمهای نامعین نخواهیم داشت. به این دلیل مرسوم است که همه مینترمهای نا مشخص در تابع را حالات بی اهمیت بخوانیم. از حالات بی اهمیت می توان برای ساده سازی بیشتر عبارت بول در یک نقشه استفاده کرد.

باید توجه داشت که یک مینترم بی اهمیت، ترکیبی از متغیرهاست که مقدار منطقی آن نامشخص است. به این دلیل نمی توان یک حالت بی اهمیت را در نقشه با 1 نشان داد زیرا این عمل به این معنی است که تابع برای ترکیب خاص از ورودی ها همواره برابر 1 می باشد. به طور مشابه گذاشتن 0 در مربعهای نقشه به معنی 0 بودن همیشگی تابع در آن حالت است . برای تفکیک حالت بی اهمیت از x استفاده می کنیم. بنابراین هر x در داخل یک مربع از نقشه به این معنی است که تخصیص x یا x به ازاء یک مینترم خاص فاقد اهمیت است.

وقتی مربعهای مجاور انتخاب می گردند تا تابع در جدول ساده شود، مینترمهای بی اهمیت با این ایده که ساده ترین فرم برای تابع به دست آید، برابر 1 یا 0 فرض می شوند. در ساده سازی تابع می توانیم با توجه به ساده ترین فرم ممکن برای تابع، به حالات بی اهمیت 0 یا 1 دهیم. برای درک بهتر موضوع مثالی در زیر آمده است که در آن حالات بی اهمیت نشان داده می شوند:

مثال 11: تابع بول زير

 $F(w, x, y, z) = \Sigma (1, 3, 7, 11, 15)$

که حالات بی اهمیت زیر را دارا می باشد، ساده کنید.

 $d(w, x, y, z) = \Sigma (0, 2, 5)$


مینترمهای T ترکیباتی از متغیرها هستند که تابع را برابر T میکنند. مینترمهای مینترمهای بی اهمیتی هستند که ممکن است به آنها T یا T تخصیص داده شود. ساده سازی نقشه در شکل T نشان داده شده است. مینترمهای T با T علامت زده شده اند، مینترمهای T با T علامت گذاری شده اند و بقیه مربعها با T پر شده اند. برای به دست آوردن عبارت جمع حاصل شربهای ساده شده باید هر پنج T موجود در نقشه به حساب آیند، ولی بسته به روش ساده سازی ممکن است T ها را در نظر بگیریم و یا نگیریم. جمله T چهار مینترم در سومین ستون را پوشش می دهد. مینترم باقیمانده T می تواند با مینترم T با این وجود با T سازه با مینترم T شده و جمله سه لیترالی T T و باین و وجود با

احتساب یک یا دو x همجوار، می توانیم چهار مربع مجاور را ترکیب نماییم تا جمله دو متغیره حاصل گردد. در بخش (الف) از نمودار، مینترمهای بی اهمیت 0 و 2 با 1 جایگزین شده اند و تابع ساده شده به صورت زیر است.

$$F = yz + w'x'$$

در بخش (ب) از نمودار، مینترم بی اهمیت 5 با 1 جایگزین شده و آنگاه تابع ساده شده به فرم زیر است:

F = yz + w'z هر یک از دو عبارت شرایط بیان شده برای این مثال را دارا هستند.



شكل ٤-٢١: جدول كارنو داراي حالات بي اهميت (مثال ١٠)

مثال قبل نشان داد که مینترمهای بی اهمیت در نقشه در ابتدا با هها علامت خوردهاند و فرض می شود که بتوانند 0 و یا 1 بشوند. انتخاب 0 و یا 1 به روش ساده کردن تابع غیر کامل وابسته است. پس از انتخاب، تابع ساده شده حاصل، متشکل از مجموع مینترمها است و در آنها مینترمهایی که در آغاز نامعلوم بوده ولی بعد به عنوان 1 انتخاب شده اند نیز وجود خواهند داشت. دو عبارت ساده شده حاصل در مثال ۱۰ را در نظر بگیرید:

 $F(w, x, y, z) = yz + w'x' = \Sigma(0, 1, 2, 3, 7, 11, 15)$ $F(w, x, y, z) = yz + w'z = \Sigma(1, 3, 5, 7, 11, 15)$

هر دو عبارت شامل مینترمهای 1، 3، 7، 11 و 15 می باشند که تابع F را برابر 1 می کنند. مینترمهای بی اهمیت در آن دو به طور متفاوتی به کار گرفته شدهاند و در اولین عبارت مینترمهای 0 و 2 برابر 1 گرفته شده و مینترم 5 با انتخاب 0 حذف شدهاست. در دومین عبارت مینترم 5 برابر 1 و مینترمهای 0 و 2 با مقدار 0 جایگزین شدهاند. دو عبارت توابعی را نشان میدهند که فرم جبری متفاوتی دارند. هر دو مینترمهای مشخص شده را می پوشانند ولی هر یک مینترمهای بی اهمیت متفاوتی را پوشش می دهند. مادامی که تابع مشخص شده غیر کامل است، هر دو عبارت قابل قبول اند زیرا تنها اختلاف در مقدار F مینترمهای بی اهمیت می باشند.

مى توان عبارت ضرب حاصل جمعها را هم براى تابع شكل ٤ - ٢١ بهدست آورد. در این حالت، تنها راه برای ترکیب ۵ها جایگزینی مینترمهای بی اهمیت شماره ۵ و 2 با مقدار 0 مى باشد و بهاين ترتيب تابع متمم ساده شده بهدست مى آيد:

$$F' = z' + wy'$$

با متمم گیری از طرفین، عبارت ساده شده به صورت ضرب حاصل جمعها خواهد بود:

$$F(w, x, y, z) = z(w' + y) = \Sigma (1, 3, 5, 7, 11, 15)$$

در این حال، ما مینترمهای شماره 0 و 2 را با مقدار 0 و مینترم 5 را با 1 جایگزین كردهايم. ۱- عبارت بولی زیر را ساده کرده و نمودار آن را رسم نمایید

 $F_1 = x' y z + x' y z' + x y'$

۲- جدول کارنو تابع زیر را رسم کرده و سپس تابع را ساده نمایید.

 $F(x, y, z) = \Sigma (2, 3, 4, 6)$

۳- تابع بولی زیر را با استفاده از جدول کارنو ساده نمایید و متمم آنرا بهدست آورید.

 $F(x, y, z) = \Sigma (0, 1, 4, 6, 7)$

٤- تابع بول چهار متغيره زير را ساده كنيد.

 $F(w, x, y, z) = \Sigma (0, 2, 4, 5, 7, 8, 9, 14)$

٥- تابع بول زير را با استفاده از جدول كارنو ساده كنيد.

 $F(A,B,C,D,E) = \Sigma(4,6,8,9,13,21,22,25,27,30)$

جالات بی اهمیت زیر را دارا $F(w\,,x\,,y\,,z)=\Sigma\,(0\,,3\,,7\,,8\,,14)$ که حالات بی اهمیت زیر را دارا می باشد، ساده کنید.

 $d(w, x, y, z) = \Sigma(1, 2, 5)$

فصل ٥

پیاده سازی مدارهای دیجیتال با گیتهای NAND و NOR

هدف كلى

در این فصل مباحث اصلی مربوط به پیاده سازی گیت ها با استفاده از مدارهای NAND و NOR مورد بحث و بررسی قرار گرفته و علت استفاده از این نوع مدارها به همراه سادگی طراحی مطرح خواهند شد. همچنین مباحث تکمیلی سایر گیت های خاص که به نحوی در تکمیل مدارهای فوق الذکر تاثیر گذار هستند نیز مورد بحث خواهند بود.

هدف ساختاري

در این فصل عناوین زیر مورد بحث و بررسی قرار می گیرند:


- مدارهای NAND و NOR
- علل استفاده از مدارهای NAND و NOR
 - مدارهای AND-OR-INVERT
 - مدارهای OR-AND- INVERT
 - مدارهای OR انحصاری

مدارهای دیجیتال اغلب به جای OR, AND با گیتهای NAND و NOR ساخته می شوند. ساختن گیتهای NAND و NAND با اجزاء الکترونیکی ساده تر بوده و به عنوان گیتهای پایه در تمام خانوادههای ICهای دیجیتال به کار می روند. به دلیل مزیت

گیتهای NAND و NOR در طراحی مدارهای دیجیتال، قواعد و روالهایی برای تبدیل توابع بول بیان شده بر حسب NOT, OR, AND به نمودارهای منطقی معادل بر حسب NAND و NOR بوجود آمده است.

۵-۱ مدارهای NAND


گیت NAND را یک گیت یونیورسال می گویند زیرا هر سیستم دیجیتالی را می توان با آن پیاده سازی کرد. برای اینکه نشان دهیم هر تابع بولی قابل پیاده سازی با گیت های NAN می باشد، کافی است فقط نشان دهیم که اعمال منطقی , NAT , OR را می توان با NAND ییاده سازی کرد. این کار در شکل ۱-۵ نشان داده شده است.



عمل متمم از یک گیت NAND یک ورودی که دقیقاً مثل NOT عمل می کند حاصل می گردد. عمل AND نیاز به دو گیت NAND دارد. اولی عمل AND و دومی عمل NOT را انجام می دهد. عمل OR از طریق یک گیت NAND و دو NOT در هر ورودی حاصل می شود.

راهی مناسب برای پیادهسازی یک تابع بول با گیتهای NAND، بهدست آوردن تابع بول ساده شده بر حسب عملگرهای بولی و سپس تبدیل تابع به منطق NAND ست. تبدیل یک عبارت جبری از NAND, OR, AND به سادگی با دستکاری نمودار AND –OR به نمودار NAND انجام می شود.

برای ساده سازی تبدیل به منطق NAND، بهتر است سمبل گرافیکی دیگری برای گیت تعریف کنیم. دو سمبل گرافیکی معادل برای گیت NAND در شکل ۲-۵ دیده می شود. سمبل AND invert قبلاً معرفی شد و متشکل بود از یک سمبل AND و به دنبال آن یک دایره کوچک که به آن حباب گفته شد ونقش متممسازی را داشت. به همین ترتیب می توان گیت NAND را با سمبل گرافیکی OR با حبابی در هر ورودی نشان داد. سمبل می توان گیت NAND از تئوری دمورگان و با توجه به این قرار داد که دوایر کوچک به منزله متمم کردن هستند به دست می آید.




شکل ۵-۲: دو سمبل گرافیکی برای گیت NAND

دو سمبل گرافیکی فوق در طراحی و تحلیل مدارهای NAND مفید هستند. وقتی هر دو سمبل در یک نمودار به کار روند گوییم مدار با علائم مخلوط نشان داده شده است.

۱-۱-۵ پیاده سازی دو سطحی گیت NAND

برای پیاده سازی توابع بول با گیتهای NAND، تابع باید به فرم جمع حاصلضربها و معادل حاصلضربها بین عبارت جمع حاصلضربها و معادل NAND آن، به نمودارهای منطقی شکل ۳-۵ توجه کنید. هر سه نمودار معادل بوده و تابع زیر را پیاده می نمایند.



F = AB + CD شکل $^{-9}$: سه راه پیادهسازی تابع

در (الف) تابع با گیتهای OR, AND پیاده سازی شده است. در (ب) گیتهای OR –invert با گیتهای OR با سمبل OR –invert با گیتهای OR با سمبل OR با سمبل AND مشخص شده پیاده سازی شده است. توجه داشته باشید که یک حباب به معنی متمم و دو حباب در یک مسیر دوبار متمم سازی را نشان می دهند، پس می توانند حذف شوند. حذف حبابها در گیتهای (ب) مدار شکل (الف) را نتیجه می دهد. بنابراین دو نمودار یک تابع را پیاده سازی می کنند پس معادل اند.

در شکل 0 (پ)، خروجی گیت NAND با سمبل گرافیکی Tomand ترسیم شده است. هنگام رسم نمودارهای منطقی NAND، هر یک از دو مدار (ب) یا (پ) پذیرفته است. مدار (ب) از علائم مخلوط استفاده کرده است و رابطه مستقیم تری را با عبارت بول پیاده شده نشان می دهد. صحت پیاده سازی NAND در شکل 0 (پ) می تواند به صورت جبری تحقیق شود. تابعی که این شکل را پیاده کرده است به سادگی با تئوری دمورگان قابل تبدیل به جمع حاصلضربهاست:

$$F = ((AB)'(CD)')' = AB + CD$$

مثال ۱: تابع بول زیر را با گیتهای NAND پیاده کنید.

$$F(x, y, z) = (1, 2, 3, 4, 5, 7)$$


اولین قدم در تبدیل، ساده سازی تابع در جمع حاصلضربهاست. این کار به کمک نقشه شکل ۵-۵ انجام شده است و تابع حاصل به صورت زیر است.

$$F = xy' + x'y + z$$

z شكل ۵–٤: جدول كارنو تابع مثال ۱

F=xy'+x'y+z

پیاده سازی NAND دو سطحی در شکل 0-0 (الف) به صورت علائم مخلوط دیده می شود. توجه کنید که ورودی z باید یک گیت NAND یک ورودی باشد تا حباب موجود در گیت سطح دوم را جبران کند.



روش دیگری برای ترسیم نمودار منطقی در شکل 0-0 (ب) نشان داده شده است. در اینجا تمام گیتهای NAND با سمبل یکسان ترسیم شدهاند. وارونگر با ورودی حذف شده است ولی متغیر ورودی متمم شده و با z نشان داده شده است.

۵-۱-۲ روال تهیه مدار NAND از تابع بول

روالی که در مثال قبل توصیف شد بیان می دارد که یک تابع بول می تواند با دو سطح (یا دو طبقه) گیت NAND پیاده سازی شود. روال تهیه نمودار منطقی بول به قرار زیر است:


- تابع را ساده کرده آن را به فرم جمع حاصل ضربها بنویسید.
- برای هر جمله ضرب موجود در تابع که حداقل دو لیترال دارد یک گیت NAND بکشید. ورودی به هر یک گیت NAND لیترالهای جملهاند. این مجموعه، گیتهای سطح اول را تشکیل میدهد.
- در سطح دوم، یک گیت NAND با ورودی هایی که از خروجی های سطح اول می آیند بکشید. از سمبل گرافیکی AND-invert یا only استفاده نمایید.
- یک جمله با یک لیترال نیاز به یک وارونگر در اولین سطح دارد. با این وجود، اگر تک لیترال متمم شده است می توان آن را مستقیماً به گیت NAND سطح دوم وصل کرد.

۵-۱-۳ مدارهای NAND چند سطحی

فرم استاندارد بیان توابع بول، پیاده سازی دو سطحی (طبقه) را نتیجه می دهد. مواردی وجود دارد که طراحی سیستم های دیجیتال یک ساختار گیتی با سه یا چهار طبقه را نتیجه می دهد. رایج ترین روش طراحی مدارهای چند طبقه بیان تابع بول بر حسب عملیات NOT, OR ، AND می باشد. سپس می توان تابع را با گیت های NAND بیاده سازی کرد. آنگاه در صورت لزوم تمام مدار را می توان به NAND تبدیل نمود. به عنوان مثال تابع بول زیر را ملاحظه کنید:


$$F = A (CD + B) + BC'$$

گرچه می توان پرانتزها را حذف کرده و عبارت را به صورت جمع حاصلضرب استاندارد در آورد، ولی آن را به عنوان یک مدار چند طبقه مورد بررسی قرار می دهیم. پیاده سازی AND-OR برای آن در شکل ۵-7 نشان داده شده است. در مدار، چهار طبقه گیت دیده می شود. اولین طبقه دو گیت AND دارد. دومین طبقه یک گیت OR و به دنبال آن یک AND در طبقه سوم آمده و در طبقه چهارم هم یک OR ملاحظه می شود.



شكل ٥-٦: مدار تابع 'F = A (CD + B) + BC با استفاده از گيت AND - OR

با استفاده از علائم مخلوط، می توان یک نمودار منطقی با الگویی از سطوح متناوب OR, AND را به سادگی به مدار NAND تبدیل کرد. این تبدیل در شکل V-0 دیده می شود. روال این است که هر گیت AND را به سمبل AND-invert و هر گیت OR را



NAND با استفاده از گیت F = A (CD + B) + BC' با استفاده از گیت

به NAND تبدیل کنیم. مدار NAND حاصل، عملکرد یکسانی با نمودار میل invert -OR حاصل مربوط AND-OR دارد به شرطی که در هر مسیر دو حباب وجود داشته باشد. حباب مربوط به ورودی B موجب می شود تا یک متمم اضافی صورت گیرد که باید آن را با متغیر ورودی مذکور به لیترال B' جبران کرد.


روال کلی نمودار چند طبقه AND -OR به نمودار تمام NAND با استفاده از علائم مخلوط به شرح زیر است:

- همه گیتهای AND را با استفاده از سمبلهای گرافیکی AND-invert به گیت الله AND-invert گیت NAND تبدیل کنید.
- همه گیتهای OR را با سمبلهای گرافیکیinvert- OR تبدیل نمایید.

همه حبابها را در نمودار چک کنید. برای هر حبابی که در یک مسیر جبران نشده است یک وارونگر (گیت NAND یک ورودی) وارد کنید و یا لیترال ورودی را متمم نمایید.

به عنوان مثالی دیگر تابع بول چند سطحی زیر را ملاحظه کنید.

 $F = (AB' + A'B)(C + D') \qquad \bullet$




AND - OR با استفاده از گیت F = (AB' + A'B)(C + D') مدار تابع - AND - AND - B

14

پیاده سازی AND-OR تابع در شکل $0-\Lambda$ ملاحظه می شود که در آن سه طبقه گیت به کار رفته است.


در شکل 0-9 نمودار فرم تبدیل شده به NAND آن با علائم مخلوط دیده می شود. دو حباب اضافی مربوط به ورودی های C و C موجب متمم شدن آنها به C و C می گردد. حباب موجود در گیت NAND خروجی، مقدار خروجی را متمم می کند بنابراین برای به دست آوردن مقدار اصلی تابع مجبوریم یک گیت وارون گر در خروجی به کار ببریم.




۵-۲ مدارهای NOR و روش پیاده سازی آنها

گیت NOR به عنوان گیت یونیورسال دیگری است که برای پیاده سازی هر تابع بول به کار می رود. عمل NOR دوگان NAND است. بنابراین تمام روالها و قوانین منطق NOR دوگان روالهای متناظر و قوانین حاصل در منطق NAND هستند. پیاده سازی اعمال NOT, OR AND با گیتهای NOR در شکل ۱۰-۵ ملاحظه می گردد. عمل متمم، با گیت NOR یک ورودی حاصل شده و عیناً مثل وارون گر عمل می کند. عمل

OR نیاز به دو گیت NOR و عمل AND از یک گیت NOR که در هر ورودیاش یک وارونگر دارد حاصل می شود.



دو سمبل گرافیکی برای علائم مخلوط در شکل ۵ – ۱۱ دیده می شود. سمبل OR ممبل NOR را با یک OR و به دنبال آن یک متمم تعریف می کند. هر دو سمبل عمل NOR یکسانی را به نمایش می گذارند و از نظر منطقی با توجه به تئوری دمورگان یکی هستند.




شکل ۵-۱۱: دو سمبل گرافیکی برای گیت NOR

پیاده سازی دو طبقه با گیت NOR لازم می دارد تا تابع به صورت ضرب حاصل جمعها ساده شود. به خاطر دارید که عبارت ضرب حاصل جمعهای ساده شده از نقشه با ترکیب ۵ها و متمم کردن آنها به دست می آید. عبارت ضرب حاصل جمعها با گیتهای OR در اولین سطح که جملات جمع را تولید می کنند پیاده سازی می شود. به دنبال آنها گیت AND برای تولید ضرب دیده می شود. تبدیل نمودار OR-AND به invert-AND با تبدیل گیتهای OR با گیت NOR با استفاده از سمبل گرافیکی invert می گیرد. یک جمله تک لیترال که به یک گیت سطح دوم برود باید متمم گردد. شکل ۱۲-۵ پیاده سازی یک تابع را به فرم ضرب حاصل جمعها نشان می دهد:

$$F = (A + B) (C + D) E$$

الگوی OR-AND را به سادگی با حذف حبابها در طول هر مسیر می توان شناسایی کرد. متغیر E برای جبران سومین حباب در ورودی گیت سطح دوم متمم شده است.




F = (A + B) (C + D) E شکل ۵–۱۲: پیادهسازی

روال تبدیل یک نمودار AND-OR چند سطح به نمودار تمام NOR مشابه آنچه برای گیتهای NAND دیدیم، می باشد. در حالت NOR، باید هر گیت OR را به یک سمبل OR-invert و هر گیت AND را به یک invert-AND و هر گیت AND را به یک وارون گر یا متمم شدن به وسیله حباب دیگر در همان مسیر جبران نشود نیاز به یک وارون گر یا متمم شدن لیترال ورودی دارد. برای مثال تابع بول برای این مدار به شکل زیر است:

$$F = (AB' + A'B) (C + D')$$

نمودار معادل AND -OR را می توان با حذف حبابها تشخیص داد. برای جبران حبابها در چهار ورودی، لازم است لیترالهای ورودی مربوطه متمم شوند.



٥-٣ منطق سيمي

دیگر پیادهسازی های دو سطحی گیت هایی که بیشتر در مدارهای مجتمع یافت می شوند از نوع NOR, NAND هستند. به همین دلیل، پیادهسازی های منطقی NOR, NAND از دیدگاه عملی مهم تراند. در بعضی از گیت های NOR یا NAND (و نه همه آنها) این امکان وجود دارد تا با اتصال سیم بین خروجی های دو گیت، یک تابع منطقی مشخص تولید کرد. این منطق را منطق سیم بندی یا سیمی می نامند. مثلاً گیت های TTL NAND را کلکتور باز وقتی به هم گره زده شوند تولید منطق NAND سیمی (Wired-AND) را می نمایند. منطق AND سیمی که با گیت های NAND انجام می شود در شکل ۱٤-۵ (الف) ترسیم شده است. گیت AND با ترسیم خطوط تا مرکز گیت نشان داده شده تا بدین ترتیب از گیت های AND معمولی تفکیک شود. گیت AND سیمی (یا اتصالی)

پیادهسازی مدارهای دیجیتال با گیتهای NAND و NOR


یک گیت فیزیکی نیست، بلکه فقط سمبلی برای نمایش تابع حاصل از اتصال سیمی است.

تابع منطقی پیاده شده با مدار شکل ۱۵–۵ (الف) برابر زیر است.
$$F = (AB)'. (CD)' = (AB + CD)'$$

NOR می گویند. به طور مشابه خروجی AND-OR – INVERT و به آن تابع منطقی گیتهای ECL برای اجرای یک تابع OR سیمی به هم گره زده می شوند. تابع منطقی پیاده سازی شده با مدار شکل 0-1 (ب) چنین است:

$$F = (A + B)' + (C + D)' = [(A + B) (C + D)]'$$

و به آن تابع OR – AND –INVERT می گویند.



شكل ٥-١٤: منطق سيمي

یک گیت منطقی سیمی تولید گیت سطح دوم فیزیکی را نمیکند، زیرا تنها یک اتصال سیمی است. با این وجود به هنگام بحث، مدارهای شکل ۵-۱۲ را به عنوان پیادهسازیهای دو سطحی یا دو طبقه در نظر می گیریم. اولین طبقه متشکل از گیتهای NAND (یا NOR) و دومین طبقه تنها یک گیت AND یا OR دارد. در بحثهای بعدی اتصال سیمی در سمبل گرافیکی حذف می گردد.



۵-٤ فرمهای مفید گیتها

از نقطه نظر تئوری یافتن ترکیبهای دو سطحی ممکن گیتها آموزنده است. در اینجا چهار نوع گیت NAND ، OR ، AND و NOR را بررسی می کنیم. اگر یکی از انواع گیتها را به سطح اول و نوع دیگر را به سطح دوم نسبت دهیم، در می یابیم که 16 ترکیب ممکن از فرم دو سطحی وجود دارد. می توان در هر دو سطح یک نوع گیت مانند NAND-NAND را هم به کار برد. هشت ترکیب از آنها، فرم زاید خوانده می شوند زیرا در حقیقت یک عمل ساده منطقی را انجام می دهند. این نکته در مواردی که هر دو سطح اول و دوم از گیتهای AND تشکیل شدهاند به خوبی مشهود است. خروجی مدار صرفاً تابع AND از همه متغیرهای ورودی است. هشت فرم مفید دیگر نوعی پیاده سازی جمع حاصل ضربها و یا ضرب حاصل جمعها را تولید می کند این فرم مفید عبار تند از:

- AND-OR •
- OR -AND •
- NOR –NOR •
- NAND-NAND
 - NAND-AND
 - NOR-OR •
 - AND-NOR •
 - OR-NAND •

اولین گیت در هر یک از فرمهای فوق سطح اول پیادهسازی را تشکیل می دهد. دومین گیت در لیست تنها گیتی است که در سطح دوم قرار گرفته است. توجه کنید هر دو فرمی که در یک سطر آمدهاند دوگان یکدیگرند. فرمهای AND-OR و OR-AND، فرمهای دو سطح اصلی بحث شده در بخشهای قبل می باشند. فرمهای


NAND-NAND و NOR-NOR در بخشهای قبل ارائه شدند. چهار فرم باقیمانده نیز در این بخش بررسی می شوند.

۵-۱-۷ پیاده سازی AND-OR-INVERT

دو فرم NAND-AND و AND-NOR معادل یکدیگرند و می توان آنها را همزمان شرح داد. هر دو تابع طبق شکل ۱۵-۵، عمل AND-OR-INVERT را اجرا می کنند. فرم AND-NOR، همان عمل AND-OR با یک وارونگر در خروجی است. این فرم تابع زیر را پیاده سازی می کند.

AB=(F)'+CD+E

با استفاده از سمبل گرافیکی معادل دیگری برای گیت NOR، نمودار شکل 0-0 (ب) به دست می آید. توجه کنید که تک متغیر E متمم نشده است زیرا تنها تغییر، در سمبل گرافیکی گیت NOR صورت گرفته است. اکنون حبابها را از پایانههای ورودی گیت سطح دوم به پایانههای خروجی گیتهای سطح اول انتقال می دهیم. برای جبران هر حباب یک وارون گر در ازاء هر متغیر لازم است. به همین ترتیب می توان وارون گر را حذف کرد به شرطی که E متمم شود. مدار شکل E (پ)، فرم NAND-AND را حذف کرد به شرطی که E متمم شود. مدار شکل E شده است.



شكل ٥-١٥: مدارهاي AND-OR-INVERT ؛

پیادهسازی AND-OR نیاز به یک عبارت جمع حاصلضربها دارد. پیادهسازی AND-OR-INVERT مشابه آن است، به جز اینکه یک وارونگر اضافی دارد. بنابراین اگر متمم تابع به صورت جمع حاصلضربها ساده شود (با ترکیب ۵ها در نقشه)، می توان 'F را با بخش AND-OR تابع پیادهسازی کرد. وقتی که 'F از داخل وارونگر عبور کند، خروجی F تابع را تولید می نماید. مثالی در مورد پیادهسازی AND-OR-INVERT

۵-۵-۲ پیاده سازی OR-AND-INVERT

فرمهای OR-NAND و NOR-OR تابع OR-AND-INVERT را اجرا میکنند. این فرمهای OR-AND را تداعی فرمها در شکل ۱۹-۵ نشان داده شدهاند. فرم OR-NAND، فرم OR-AND را تداعی میکند. به جز اینکه در خروجی گیت NAND، عمل متمم با حباب انجام می شود. در این شکل تابع زیر پیاده سازی شده است.

F = [(A+B)(C+D)E]' $A \\ B \\ C \\ D \\ E \\ NOR_OR(\cup)$ $C \\ D \\ E \\ OR_NAND(\cup)$ $OR_NAND(\cup)$ $OR_NAND(\cup)$

شكل ٥-١٦: مدارهاي OR-AND-INVERT ؛ 'OR-AND-INVERT شكل ٥-١٦: مدارهاي

با استفاده از فرم دیگر گیت NAND نمودار شکل 0-17 (ب) به دست می آید. مدار در (پ) با انتقال دوایر کوچک از ورودی های گیت سطح دوم به خروجی های گیت های سطح اول حاصل می گردد. مدار شکل 0-17 (پ) یک فرم NOR-OR است و قبلاً برای پیاده سازی تابع OR-AND-INVERT در شکل 0-18 نشان داده شد. پیاده سازی OR-AND-INVERT به عبارتی به فرم ضرب حاصل جمع ها احتیاج دارد.

اگر متمم تابع به صورت ضرب حاصل جمعها ساده شود می توانیم F' را با بخش F' متمم F' یعنی F' تابع پیاده سازی کنیم. پس از عبور F' از بخش F' متمم F' یعنی F' در خروجی حاصل خواهد شد.

مثال ۲: تابع شکل ۵-۱۷ (الف) را به فرم دو سطحی پیادهسازی کنیم.

متمم تابع با ترکیب 0ها در نقشه به فرم جمع حاصل ضربهای ساده شده بهدست می آید.

F' = x'y + xy' + z

خروجی نرمال این تابع می تواند به صورت زیر بیان شود.

F = (x'y + xy' + z)'F = x'y'z' + xyz'

که به فرم AND-NOR است. پیاده سازی های AND-OR-INVERT و AND-AND در شکل 0-V (ب) دیده می شوند. توجه کنید که در پیاده سازی NAND-AND در شکل 0-V (ب) دیده می شوند. توجه کنید که در پیاده سازی NAND-AND به گیت AND-AND یک ورودی یا گیت وارون گر نیاز است، ولی در حالت AND-NOR به آن نیازی نیست. اگر در عوض z از z استفاده کنیم به وارون گر احتیاجی نیست. فرم های OR-AND-INVERT نیاز به عملیات ساده شده ای از متم تابع به فرم حاصل جمع ها دارد. برای تهیه این عبارت، ابتدا اها را در نقشه ترکیب می کنیم.


آنگاه متمم تابع را بهدست می آوریم.

F' = (x+y+z)(x'+y'+z)

خروجی نرمال F اکنون به فرم زیر نوشته می شود:

F = [(x+y+z)(x'+y'+z)]'

که به فرم OR-AND- INVERT بیان شده است. با استفاده از این عبارت تابع را می توانیم به فرم OR-NAND یا OR-OR که در شکل 0-10 (پ) نشان داده شده است، نیز پیاده کنیم.



F پیاده سازی دو طبقه تابع F

 $F=[(x + y + z) (x' + y' + z)]' (\downarrow)$

٥-٥ تابع OR انحصاري

OR انحصاری (XOR) که با علامت $^{\oplus}$ نشان داده می شود یک عملگر منطقی است که تابع بولی زیر را اجرا می نماید:

$$x{\oplus}y=xy'{+}x'y$$

این تابع هنگامی برابر 1 است که فقط x یا y برابر 1 باشند، ولی هردوآنها به طور همزمان 1 نباشند. NOR انحصاری (XNOR)که به آن هم ارزی هم می گویند عمل زیر را اجرا مى نمايد.

$$(x \oplus y)' = xy + x'y'$$

هنگامی که این تابع برابر 1 است که هر دو متغیر x و y به طور همزمان برابر 1 یا برابر 0 باشند. به کمک جدول درستی یا دستکاری جبری می توان نشان داد که NOR انحصاری متمم OR انحصاری است:

$$(x^{\oplus}y)'$$
 = $(xy'+x'y)'$
 $=(x'+y)(x+y')$
 $=xy+x'y'$

روابط زیر در مورد OR انحصاری معتبرند:

 $x \oplus 0 = x$ $x\oplus 1=x'$ $x \oplus x = 0$ $X \oplus X' = 1$ $x \oplus y' = x' \oplus y = (x \oplus y)'$


هر یک از این روابط می تواند با به کارگیری جدول درستی و جایگزینی ⊕ با عبارت بولی هم ارزی ثابت شود. و نیز می توان نشان داد که عمل OR انحصاری خاصیت جابجایی و شرکتپذیری را دارد. یعنی:


$A \oplus B = B \oplus A$

و

$(A \oplus B) \oplus C = A \oplus (B \oplus C) = A \oplus B \oplus C$

این بدان معنی است که دو ورودی گیت OR انحصاری بدون تاثیر بر عمل قابل تعویض اند. و نیز به این معنی است که یک عمل OR انحصاری سه متغیره را نیز مى توانيم ارزيابي كنيم و به همين دليل سه متغير يا بيشتر را بدون پرانتز بيان مي نماييم. با این وجود گیتهای OR انحصاری با ورودیهای متعدد مشکل ساخت سختافزاری را دارند. در واقع، حتی تابع دو ورودی آن هم با عنوان گیتهای دیگر ساخته می شود. یک تابع OR انحصاری دو ورودی که با گیتهای معمولی OR ،AND و NOT ساخته شده در شکل ۵-۱۸ (الف) دیده می شود.





شکل ۵-۱۸: پیادهسازی گیت XOR

شکل 0-0 (ب) پیاده سازی OR انحصاری را با چهار گیت NAND نشان می دهد. گیت NAND اول عمل (xy)=(x'+y') را اجرا می کند. مدارهای NAND دو طبقه دیگر جمع حاصلضرب ورودی ها را تهیه می نماید:

$$(x'+y') x + (x'+y')y$$
 = $xy' + x'y$ = $x \oplus y$

تنها توابع بولی محدودی بر حسب OR انحصاری بیان می شوند. با این وجود این تابع به کرات ضمن طراحی سیستم های دیجیتال به کار گرفته می شود. خصوصاً در عملیات حسابی و خطایابی و تصحیح خطا بسیار مفید است.

٥-٥-١ تابع فرد

عملگر OR انحصاری با سه متغیر یا بیشتر را می توان با جایگزینی سمبل $^{\oplus}$ با عبارت بولی معادلش به یک تابع بولی معمولی تبدیل کرد. بخصوص، حالت سه متغیره را می توان به یک عبارت بولی مطابق زیر تبدیل نمود.


$$A \oplus B \oplus C = (AB'+A'B)C'+(AB+A'B')C$$
$$= AB'C'+A'BC'+ABC + A'B'C$$
$$= \Sigma(1,2,4,7)$$

عبارت بول به وضوح نشان می دهد که تابع OR انحصاری سه متغیره برابر با ۱ است به شرطی که فقط یک متغیر ۱ باشد و یا هر سه متغیر برابر ۱ باشند. برخلاف حالت دو متغیره، که فقط یک متغیر باید برابر ۱ می بود، در حالت سه یا چند متغیر، نیاز این است که تعداد فردی از متغیرها برابر ۱ باشند. در نتیجه عمل XOR چند متغیره را تابع فرد می خوانند.

تابع بول حاصل از عمل XOR سه متغیره به صورت جمع چهار مینترم است که مقادیر عددی آنها 001، 010، 000 و 111 می باشد. هر یک از این اعداد دودویی تعداد فردی 1 دارند. چهار مینتروم دیگری که در تابع لحاظ نشدهاند 000، 011، 101 و 101 بوده و تعداد زوجی 1 در مقدار دودویی آنها وجود دارد. به طور کلی تابع XOR با متغیر یک تابع فرد است که به صورت جمع 2^{n} مینترم که مقادیر عددی آنها تعداد فردی 1 دارد بیان می شود.


تعریف یک تابع فرد با ترسیم آن در یک نقشه شفاف تر میکنیم. شکل ۵-۱۹ (الف) نقشه را برای تابع XOR سه متغیره نشان میدهد. چهار مینترم تابع یک مربع در میان با

هم فاصله دارند. تابع فرد از چهار مینترمی که مقادیر دودوییاش تعداد فردی 1 دارند شناسایی می شود.



شكل ٥-١٩ نقشه تابع XOR سه متغيره

متمم یک تابع فرد، یک تابع زوج است. طبق شکل ۱۹-۵ (ب)، تابع زوج سه متغیره هنگامی 1 است که تعداد زوجی متغیر در یک مینترم، 1 باشد (از جمله مینترمی که هیچ یک از متغیرها در آن 1 نیست).



تابع فرد ۳ ورودی را می توان با گیت دو ورودی هم طبق شکل ۲۰-۵ (الف) پیاده سازی کرد. متمم یک تابع فرد با جایگزینی گیت خروجی با یک گیت می آید. طبق شکل ۲۰-۵ (ب) به دست می آید.


اکنون عملکرد XOR چهار متغیره را ملاحظه کنید. با دستکاری جبری، می توانیم جمع مینترمهای این تابع را بهدست آوریم.

$$A \oplus B \oplus C \oplus D = (AB' + A'B) \oplus (CD' + C'D)$$

$$= (AB' + A'B)(CD + C'D') + (AB + A'B')(CD' + C'D)$$

$$= \Sigma(1, 2, 4, 7, 8, 11, 13, 14)$$

برای تابع بول چهار متغیره 16 مینترم وجود دارد. نیمی از مینترمها دارای تعداد فردی 1 در مقادیر عددی خود هستند؛ نیمه دیگر دارای تعداد زوجی 1 در مینترم می باشند. هنگام ترسیم تابع در نقشه، مقدار عدد دودویی هر مینترم از اعداد سطر و ستون مربعی که مینترم را نمایش می دهد به دست می آید.



شكل ۵-۲۱: نقشه براى تابع XOR چهار متغيره

نقشه شکل ۵-۲۱ (الف) مربوط به تابع XOR چهار متغیره است. این یک تابع فرد است زیرا مقادیر دودویی همه مینترمها تعداد فردی 1 دارند. متمم یک تابع فرد هم

یک تابع زوج است. طبق شکل 0-77 (ب) تابع زوج چهار متغیره هنگامی 1 است که تعداد زوجی از متغیرها در مینترم برابر 1 باشد.

٥-٥-٢ توليد و چک توازن

توابع XOR در سیستمهایی که به کدهای عیب یاب و تصحیح کننده خطا نیاز دارند بسیار مفیدند. همانطور که در فصل اول ملاحظه شد، یک بیت توازن به منظور تشخیص خطا در حین انتقال اطلاعات دودویی به آن اضافه می شود. بیت توازن، بیتی اضافی است که با پیام دودویی همراه می شود تا تعداد ۱ها را زوج یا فرد کند. پیام، از جمله بیت توازن، ارسال و سپس در مقصد برای تشخیص خطا چک می شود. اگر توازن چک شده با آنچه ارسال شده است تطابق نداشت، یک خطا اعلام می گردد. مداری که بیت توازن را در فرستنده تولید می کند، مولد توازن نامیده می شود. توازن را در سمت گیرنده چک می کند چک کننده توازن خوانده می شود.


فرض کنید بخواهیم یک پیام سه بیتی را همراه با یک بیت توازن زوج ارسال کنیم. جدول شکل P (۱۳ جدول درستی را برای مولد توازن نشان می دهد. سه بیت P و P که پیام را تشکیل می دهند ورودی به مدار هستند. بیت توازن P خروجی است. برای توازن زوج، بیت P باید طوری باشد که تعداد کل P اما را زوج کند (از جمله P). از جدول درستی می بینیم که P یک تابع فرد را تشکیل می دهد زیرا برای مینترم هایی که

بیتی	پیام سه بیتی		
X	y	Z	P
0	0	0	0
0	0	0	1
0	0	1	1
0	0	1	0
1	0	0	1
1	0	0	0
1	0	1	0
1	0	1	1

شكل ٥-٢٢: جدول درستى مولد توازن زوج

تعداد فردی 1 دارند باید برابر 1 شود. بنابراین P به صورت یک تابع XOR سه متغیره بیان می شود.

نمودار منطقی مولد توازن در شکل ۵-۲۳ (الف) ملاحظه می شود. سه بیت پیام، همراه با بیت توازن به مقصد ارسال می شوند و در آنجا به مدار چک کننده توازن برای چک کردن خطای محتمل به هنگام ارسال، وارد می گردند. چون اطلاعات با توازن زوج ارسال شده است، چهار بیت دریافتی باید تعداد زوجی 1 داشته باشد.



شکل ۵-۲۳: نمودار منطقی مولد و چک کننده توازن

$P{=}_X{\oplus}_y{\oplus}_Z$

خطا در حین انتقال هنگامی رخ می دهد که چهار بیت دریافتی تعداد فردی 1 دارد، و این به معنی رخ داد خطا در حین انتقال است. خروجی چک کننده توازن که با 1 مشخص شده است به هنگام رخ داد خطا برابر 1 می شود. یعنی اگر چهار بیت دریافتی تعداد فرد 1 داشته باشد خطا رخ داده است. جدول شکل 1 جدول درستی برای چک کننده توازن زوج است.

با توجه به آن ملاحظه می شود که تابع C متشکل از هشت مینترم با مقدار دودویی دارای تعداد فردی C است. این مطلب مربوط به شکل C (الف) است که تابع فرد را نشان می دهد. می توان چک کننده توازن را با گیتهای XOR پیاده سازی کرد:

 $C=x\oplus y\oplus z\oplus p$

	چهار بیت دریافتی		چک خطای توازن	
X	у	Z	P	С
0	0	0	0	0
0	0	0	1	1
0	0	1	0	1
0	0	1	1	0
0	1	0	0	1
0	1	0	1	0
0	1	1	0	0
0	1	1	1	1
1	0	0	0	1
1	0	0	1	0
1	0	1	0	0
1	0	1	1	1
1	1	0	0	0
1	1	0	1	1
1	1	1	Λ	1

شکل ۵-۲٤: جدول درستی چک کننده توازن زوج

نمودار منطقی چک کننده توازن در شکل 0-77 (ب) ملاحظه می گردد. لازم به تذکر است که مولد توازن را با مدار شکل 0-77(ب) نیز می توان تولید کرد به شرطی که ورودی p به منطق p متصل گردد و خروجی نیز با p نام گذاری شود دلیل این است که z=0 بوده و موجب می شود تا z از گیت بدون تغییر عبور کند. مزیت این است که برای هر دو مدار تولید و چک کننده توازن از یک مدار مشابه می توان استفاده کرد.

با توجه به مثال قبل واضح است که تابع مولد توازن و نیز چک کننده دارای نیمی از کل مینترمها هستند و مقادیر عددی آنها تعداد زوج یا فردی 1 دارند. در نتیجه می توان

آنها را با گیتهای XOR پیاده سازی کرد. تابعی با تعداد زوجی 1 متمم تابع فرد است. این تابع با XOR پیاده سازی می شود ولی گیت واقع در خروجی باید XNOR باشد تا متمم لازم را تولید نماید.

۵-۲ زبان توصیف سخت افزاری (HDL)

زبان توصیف سختافزاری، زبانی است که سختافزار سیستمهای دیجیتال را به فرم متنی توصیف می نماید. در واقع این زبان، یک زبان برنامه نویسی است، ولی خصوصا حول توصیف ساختارهای سختافزاری و رفتار آنها بنا نهاده شده است. می توان از آن برای نمایش نمودارهای منطقی، عبارت بولی و دیگر مدارهای دیجیتال پیچیده استفاده کرد. HDL به عنوان یک زبان مستندسازی برای نمایش و مستند کردن سیستمهای دیجیتال به کار می رود به نحوی که قابل خواندن به وسیله انسانها و کامپیوترها می باشد. این زبان به عنوان زبان تبادل بین دو طراح هم به کار می رود. محتوای زبان به طور موثر و نیز به سادگی قابل ذخیره ، بازیابی و پردازش به وسیله نرمافزار کامپیوتر است.

در يردازش HDL دو كاربرد وجود دارد:

- شبیه سازی
 - سنتز

شبیه سازی منطقی نمایشی از ساختار و رفتار یک سیستم منطقی دیجیتال به کمک کامپیوتر است. یک شبیه ساز توصیف HDL را تفسیر کرده و یک خروجی قابل خواندن مانند نمودار زمانی، تولید می نماید و بدین وسیله رفتار سخت افزار را قبل از ساخت پیش بینی می نماید. HDL امکان تشخیص خطای عملیاتی در طراحی را بدون نیاز به خلق فیزیکی آن، فراهم می سازد. خطاهایی که در حین شبیه سازی شناسایی می شوند را می توان با اصلاح عبارت مربوطه در LDL رفع کرد. امکاناتی که عملیات

طرح را تست می کند، برنامه تست می نامند. بنابراین برای شبیه سازی یک سیستم، طرح ابتدا در HDL توصیف شده و سپس صحت عمل آن با شبیه سازی طرح و تست آن به وسیله برنامه تست که در HDL نوشته می شود، تحقیق می گردد.

سنتز منطقی فرایندی است که طی آن از قطعات و اتصال بین آنها به نام netlist در مدل سیستم دیجیتالی که در HDL توصیف شده است لیستی تهیه میگردد. HDL سطح گیت را می توان در ساخت یک مدار مجتمع یا طرح بورد مدار چاپی به کار برد. سنتز منطقی مشابه با کامپایل یک برنامه در زبان سطح بالاست. تفاوت در این است که، در عوض تولید کد منتج، یک بانک اطلاعاتی تولید می نماید که در آن دستور العملهای ساخت یک قطعه سخت افزاری دیجیتال فیزیکی توصیف شده با کد HDL آمده است. سنتز منطقی بر روالهای مبتنی است که مدارهای دیجیتال را پیاده سازی می کنند و شامل آن بخش از یک طراحی دیجیتال که قابل اتوماتیک شدن با نرم افزار کامپیو تر باشد.

در صنعت LDLهای انحصاری متعددی وجود دارند که به وسیله کمپانیها برای طراحی یا کمک به طراحی مدارهای مجتمع ساخته شدهاند. دو استاندارد HDL به وسیله IEEE پشتیبانی می شوند: VHDL و VHDL .Verilog HDL یک زبان تحت کنترل و و ریازت دفاع بود که در حال حاضر به صورت تجاری و در دانشگاهها استفاده می شود. Verilog به عنوان یک زبان انحصاری که به وسیله کمپانی Cadence Data System ارتقاء یافت، ولی بعد کنترل آن را به مجموعهای از کمپانیها به نام Open Verilog Open Verilog زبان سخت تری است. پون (OVI) International زبان سخت تری است. چون Verilog برای یادگیری ساده تر است، ما آن را در این کتاب انتخاب کرده ایم. با این وجود، توصیفهای یادگیری Werilog لیست شده در سرتاسر این کتاب تنها درباره این وجود، توصیفهای معرفی نمایش سیستمهای دیجیتال به کمک کامپیوتر به وسیله نوعی زبان توصیف سخت افزاری است.

٥-٦-١ نمايش مدول

زبان Verilog HDL دارای دستور زبانی است که دقیقاً ساختارهای مجازی که در زبان می توانند به کار روند را توصیف می نماید. خصوصا، Verilog حدود 100 کلمه کلیدی از پیش تعریف شده ، حروف کوچک و شناسههایی دارد که ساختار زبان را تعریف می کنند. تعدادی از کلمات کلیدی این زبان که از اهمیت بالایی برخوردارند، به شرح ذیل می باشد:

module	input	wire	Or	
endmodule	output	and	not	

هر متن بین دو اسلش (//) و انتهای خط به عنوان یک توضیح تفسیر می گردد. فاصله های Blank و نامهای حساس به اندازه هستند، و این بدان معنی است که حروف بزرگ و کوچک با هم متفاوتند. در Verilog مدول یک بلوک ساختاری است. این دستور با کلمه کلیدی module آغاز و با کلمه کلیدی end module پایان می یابد. اکنون برای تشریح بعضی از مفاهیم زبان مثال ساده ای را تشریح می کنیم.

توصیف HDL مدار شکل ۳-۲۵ در مثال ۳ نشان داده شده است. خطی که دو اسلش دارد توضیحات است و عمل مدار را توضیح می دهد. دومین خط، مدول را همراه با نام و لیستی از پورتها مشخص می کند. نام (در اینجا smpl-circuit) یک شناسه است که برای ارجاع به مدول به کار رفته است. شناسه ها نام هایی هستند که به متغیرها داده می شوند و به این ترتیب در طراحی قابل ارجاع می گردند. آنها از کاراکترهای الفبا عددی و زیر خط (-) ساخته می شوند و حساس به اندازه اند. شناسهها باید با کاراکتر الفبایی و یا خط تیره شروع شوند. آنها را نمی توان با عدد شروع کرد. الفبایی و یا خط تیره شروع شوند. آنها را نمی توان با محیط است. در این مثال پورتها، ورودی ها و خروجی های مدارند. Port List بین پرانتزها محصور شده و از ویرگول برای جدا کردن عناصر لیست استفاده می شود. عبارت با نقطه ویرگول (;)

مثال ۳:

//Description of simple circuit

Module smpl-circuit (A, B, C, X, Y);

Input A . B . C;

Output X , Y;


Wire e;

And g_1 (e, A, B);

Not $g_2(y,c)$;

Or $g_3(x,e,y)$;

End module



شکل ۵-۲۵: مداری برای نمایش عبارت HDL مثال ۳

همه کلمات کلیدی که باید به حروف کوچک باشند به منظور وضوح با خط پر رنگ چاپ می شوند، ولی این زبان نیاز نیست. output input بیان می دارند که کدام پورتها ورودی و کدام خروجی هستند. اتصالات درونی در نقش سیمها می باشند. مدار دارای یک اتصال داخلی در e بوده و با کلمه کلیدی wire بیان می شود. ساختار مدار با گیتهای اصلی از پیش تعریف شده به عنوان کلمه کلیدی مشخص می گردد. معرفی هر گیت با یک نام اختیاری مثل g g و وغیره و به دنبال آن خروجی و ورودی هایی که با ویرگول از هم جدا شده و در داخل پرانتزاند، صورت می گیرد. همواره خروجی در ابتدا معرفی می شود و سپس از آن ورودی ذکر می گردد. مثلاً گیت OR که g نامیده شده ، دارای خروجی و و ورودی های e و و است. توصیف مدول با

کلمه کلیدی endmodule خاتمه می یابد. توجه کنید که هر عبارت با یک نقطه ویرگول (;) پایان می پذیرد، ولی پس از endmodule نقطه ویرگول گذاشته نمی شود.

۵-۲-۲ تاخیر در گیتها

یکی از مباحث مهم در طراحی مدارات دیجیتال، ایجاد تاخیر در بین گیتها میباشد. هنگام استفاده از HDL در شبیه سازی، گاهی لازم است مقداری تاخیر بین ورودی تا خروجی گیت در نظر گرفته شود.در Verilog تاخیر بر حسب واحدهای زمانی و سمبل # معین می گردد. ارتباط یک واحد زمانی با زمان فیزیکی با استفاده از رهنمون کامپایلر با معین می شود. رهنمونهای کامپایلر با سمبل " " (backquote) شروع می شوند. چنین رهنمونی قبل از اعلان مدول مشخص می گردد. مثالی از رهنمون می شود. و آمده است.

timescale 1ns/100 Ps'

عدد اول نشان دهنده واحد اندازه گیری برای زمانهای تاخیر است. عدد دوم دقتی که تحت آن تاخیرها گرد شدهاند را نشان می دهد که در این حالت 0.1ns است. اگر timescale مشخص نشود، شبیه ساز واحد زمان معینی را، مثل ۱ns، پیش فرض می کند. در این کتاب، واحد زمان پیش فرض را انتخاب خواهیم کرد.

مثال ۴: HDL توصیف مثال قبلی را همراه با تاخیر در هر گیت مشخص می نماید. گیتهای HDL به ترتیب زمان تاخیر 30ns، 30ns و 10ns را دارند. اگر مدار شبیه سازی شود و ورودی ها از 000 به 111 تغیر یابند، خروجی ها طبق جدول شکل ۵- ۲۲ تغییر می کنند.

خروجی وارون گر در y پس از تاخیر 10ns از 1 به 0 تغییر می یابد. خروجی گیت x در x که OR در x پس از 30ns تاخیر از 0 به 1 تغییر می کند. خروجی گیت x در x در از x پس از 30ns تاخیر از x به 1 باز می گردد. در هر دو حالت، تغییر x در خروجی گیت OR از تغییری که در 20ns قبل در ورودی اش اتفاق می افتد، ناشی

می شود. واضح است که هر چند خروجی x پس از تغییرات ورودی نهایتاً در 1 ثبات پیدا می کند، تاخیرهای گیتی قبل از آن برای مدت 20 یک جرقه منفی ایجاد می نمایند.

```
//Description of circuit with delay

Module circuit – with - delay (A, B, C, X, Y);
```

Input A , B , C;

Output X, Y;

Wire e;

And # (30) g1 (e A B);

Or # (20) g3(x ,e, y);

Not# (10) g2 (y,c);

End module

	واحد زمانى	ورودى	خروجى
	(ns)	ABC	yex
تغيير اوليه	_	000	101
	_	111	101
	10	111	001
	20	111	001
	30	111	010
	40	111	010
	50	111	011

شكل ٥-٢٦: جدول خروجي گيتها پس از تاخير

برای شبیه سازی یک مدار با HDL، لازم است ورودی ها را برای شبیه ساز به مدار اعمال کنیم تا پاسخ خروجی تولید گردد. یک توصیف HDL که محرک را برای یک طرح فراهم می کند برنامه تست خوانده می شود. در اینجا بدون آن که توضیحاتی اضافی را ارائه کنیم روال را برای مثال ساده ای شرح می دهیم.

مثال ۵: این مثال HDL یک برنامه تست را برای شبیه سازی مدار تاخیر دار نشان می دهد. دو ماژول در این برنامه تست لحاظ شده است:

- ماژول محرک
- ماژول توصیف مدار

مدول محرک stimcrct پورت ندارد. ورودیها به مدار با کلمه کلیدی reg و خروجی نیز با کلمه کلیدی wire معرفی می شوند. with-delay با bth circuit-with-delay با HDL نام گذاری یا ذکر شده است. مثال ۵ عبارت

```
//stimulus for simple circuit
Module stimulus;
reg A , B , C;
Wire X Y;
circuit - with - delay cwd (A, B, C, X, Y);
initial
begin
A = 1'b0; B = 1'b0; C = 1'b0;
#100
A=1'b1; B=1'b1; C=1'b1;
#100 $ finish;
End
endmodule
  //Description of circuit with delay
Module circuit - with - delay (A, B, C, X, Y);
Input A, B, C;
Output X, Y;
Wire e;
and # (30) g1(e ,A, B );
or \# (20) g3(x ,e, y);
not# (10) g2(y,c);
endmodule
```

عبارت initial ورودی های بین کلمات کلیدی begin و begin را مشخص می نماید. در عبارت initial و رودی های بین کلمات کلیدی bo از C و B ه و C با B ه و D است. (هر یک از ABC = 000 ا تنظیم شده اند، و به معنی یک رقم دودویی با مقدار صفر است.) پس از 100ns ثانیه دیگر شبیه سازی 200ns می یابد. (finish \mathbb{Z} یک تکلیف در سیستم است.) زمان کل شبیه سازی 200ns طول می کشد. ورودی های A و D پس از 100ns از 0 به 1 تغییر می یابند. در اولین 10ns خروجی y پس از y غیر مشخص است، خروجی x هم در اولین 30ns نامعین می باشد. خروجی y پس از 110ns از 1 به 0 می رود و در 150ns به 1 باز می گردد که این مقادیر دقیقاً در جدول \mathbb{Z} پیش بینی شده بود.

٥-٦-٣ عبارت بولي

عبارت بولی در Verilog HDL با عبارت تخصیص مداوم یا پیوسته متشکل از کلمه کلیدی assign کلیدی مشخص می گردد. برای تفکیک عبارت بولی آمده مشخص می گردد. برای تفکیک علامت جمع حسابی از علامت Verilog HDL ،OR از سمبلهای (&)، (1) و (\sim) به ترتیب برای OR ،AND و NOT استفاده می کند. بنابراین برای توصیف مدار ساده شکل 6–70 با یک عبارت بولی عبارت زیر را به کار می بریم.

assign
$$x = (A \& B) 1 \sim C)$$
;

مثال ۶: عبارت HDL

این مثال توصیف مداری که با دو عبارت بولی زیر بیان شده را نشان می دهد:

$$x = A + + BC B'D$$
$$y = B'C + BC'D'$$

مدار دارای دو خروجی x و y و y است. دو عبارت x مدار دارای دو خروجی x معادلات بول را توصیف می نمایند.

// circuit specified with Boolean expressions

Module circuit – bln (x, y, A, B, C, D);

Input A, B, C, D;

Output X , Y; $Assign \ x = A \mid (B\&C) \mid (\sim B \& D); \\ Assign \ y = (\sim B \& C) \mid (B \& \sim C \& \sim D); \\ End \ module$

دیدیم که یک مدار دیجیتال می تواند با عبارت HDL درست مثل ترسیم در یک نمودار مداری، یا با عبارت بولی توصیف گردد. مزیت HDL این است که برای پردازش به وسیله کامپیوتر مناسب است.

گیتهای به کار رفته در توصیفهای HDL، با لغات کلیدی or and و غیره به وسیله سیستم تعریف می شوند و Primitives سیستم نام گذاری می گردند. کاربر می تواند Primitiveهای دیگری را با تعریف آنها به صورت جدول اضافه نماید. این نوع مدارها را تعریف شده به وسیله کاربر یا UDP می نامند. یکی از راههای معرفی مدار به فرم جدول، معرفی آن با جدول درستی است. توصیفهای UDP از کلمه کلیدی استفاده نمی کنند. در عوض با کلمه کلیدی primitive (اصلی) تعریف می شوند. بهترین راه معرفی primitive راه معرفی مثال می باشد.

مثال ۷: عبارت HDL یک UDP را با یک جدول درستی تعریف میکند. حل آن بر اساس دستورالعمل زیر است:

از کلمه کلیدی Primitive استفاده شده و به دنبال آن یک نام و لیست پورتها آورده می شود. تنها یک خروجی می تواند وجود داشته باشد که با به کارگیری کلمه کلیدی output و قبل از همه در لیست پورت اعلام می شود. به هر تعداد ورودی (input) می تواند تعریف شود. ترتیب معرفی آنها با اعلام با ترتیب مقادیرشان در جدولی که به دنبال می آید، باید همخوانی داشته باشد. جدول درستی باید در داخل کلمات کلیدی able و endtable محصور شود. مقادیر ورودی با (:) پایان می یابند. خروجی همواره آخرین وارده در هر سطر است و بعد از آن (;) می آید و در پایان خروجی همواره آخرین وارده در هر سطر است و بعد از آن (;) می آید و در پایان وارده در می شود.

```
//User defined primitive (UDP)
Primitive crctp (x, A, B, C);
Output X;
Input A, B, C;
// Truth table for x(A, B, C) = \sum_{i=0}^{\infty} (0, 2, 4, 6, 7)
// A B C : X (note that this is only a comment)
0 \ 0 \ 0 : 1;
0 \quad 0 \quad 1 \quad : \quad 0;
0 \quad 1 \quad 0 \quad : \quad 1;
0 1 1 : 0;
1 0 0 : 1;
1 0 1 : 0;
1 1 0 : 1;
1 1 1 : 1;
Endtable
Endprimitive
// Instantiate primitive
Module declare- crctp;
Reg x, y, z;
Wire w;
Crept (w, x, y, z);
endmodule
توجه کنید که متغیرهای لیست شده در بالای جدول بخشی از توضیحات بوده و به
منظور آشنایی ذکر شدهاند. سیستم متغیرها را به ترتیبی که در بخش ورودی ذکر
شدهاند تشخیص می دهد. یک UDP نیز مثل Primitive سیستم به کار گرفته می شود.
                                                                               مثلاً
                               Crctp (w, x, y, z)
                                                                   مداری با تابع
```

 $W(x, y, z) = \Sigma(0, 2, 4, 6, 7)$

۱- تابع بولی زیر را با استفاده از گیتهای NAND طراحی نمایید.

F = xy' + x'y + z

۲- تابع بولی زیر را با استفاده از گیتهای معمولی و گیتهای NAND پیادهسازی نمایید.

F = A'(CD' + B) + BC'

۳- تابع بولی زیر را با استفاده از گیت های NOR طراحی نمایید.

F = (AB' + A'B) (C + D')

استفاده از مدارهای AND-OR-INVERT طراحی نمایید. ξ

F=(AB+CD+E)'

فصل ٦

مدارهای ترکیبی

هدف کلی

در این فصل مباحث اصلی مربوط به مدارهای ترکیبی به همراه روشهای تحلیل و طراحی مورد بحث و بررسی قرار گرفته و انواع مدارهای جمع کننده و تفریق کننده در حالات دودویی و دهدهی ارائه خواهند شد. همچنین عبارات ضرب دودویی نیز به همراه مدارهای مقایسهای مورد بررسی قرار خواهند گرفت.

هدف ساختاری

در این فصل عناوین زیر مورد بحث و بررسی قرار می گیرند:


- مفهوم مدارهای ترکیبی
- روشهای تحلیل و طراحی مدارهای ترکیبی
 - انواع جمع كنندهها و تفريق گرها
 - مدارهای ضرب دودویی
 - مدارهای مقایسه گرها

۱-۱ مدارهای ترکیبی

یکی از نکات مهم در طراحی مدارهای منطقی مورد استفاده در سیستمهای دیجیتال، بحث ترکیبی بودن و یا ترتیبی بودن مدار میباشد و این مهم به عنوان یکی از پارامترهای مهم در دستهبندی مدارهای دیجیتال مطرح می گردد. در این فصل مدارهای ترکیبی مورد بحث و بررسی قرار خواهند گرفت و مدارهای ترتیبی در فصل هشتم توضیح داده خواهند شد.

یک مدار ترکیبی متشکل از تعدادی گیت منطقی است که خروجی آنها در هر لحظه از زمان مستقیماً به وسیله ورودیهای همان لحظه معین می شوند و به ورودیهای قبلی بستگی ندارد. این نوع مدار، پردازشی را انجام می دهد که با مجموعهای از توابع بولی مشخص می گردد. مدارهای ترتیبی علاوه بر گیتهای منطقی از عناصر حافظه نیز استفاده می کنند. خروجیهای آنها تابعی از ورودیها و حالت عناصر حافظه است. در نتیجه خروجی یک مدار ترتیبی نه تنها به مقادیر فعلی ورودیها بلکه به ورودیهای قبلی وابسته بوده و عملکرد مدار باید به وسیله حالات داخلی و ترتیب زمانی ورودیها مشخص گردد.

یک مدار ترکیبی از متغیرهای ورودی، گیتهای منطقی، و متغیرهای خروجی تشکیل شده است. گیتهای منطقی سیگنالهایی را از ورودیها دریافت کرده و سیگنالهایی را برای خروجیها تولید مینمایند. این فرآیند اطلاعات دودویی مفروض در ورودی را به اطلاعات مورد نیاز در خروجی تبدیل میکند. نمودار کلی یک مدار ترکیبی در شکل ۱-۱ دیده می شود.



شکل ٦-١: نمودار بلوکي يک مدار ترکيبي

n متغیر دودویی ورودی از منبع بیرونی دریافت و m متغیر خروجی به مقصد بیرونی ارسال می شوند. هر متغیر ورودی و یا خروجی به طور فیزیکی به صورت یک سیگنال نشان داده می شوند و این سیگنالها نیز 0 و 1 منطقی را نمایش می دهند. در بسیاری از کاربردها، منبع و مقصد، ثباتهای ذخیره سازی هستند. اگر ثباتها به همراه گیتهای منطقی به کار روند، کل مدار با نام مدار ترتیبی شناخته خواهد شد.

برای n متغیر ورودی، n^2 ترکیب ممکن دودویی از ورودیها وجود دارد. برای هر ترکیب ممکن از ورودیها فقط یک مقدار برای خروجی موجود است. بنابراین، یک مدار ترکیبی با یک جدول درستی، که مقادیر خروجی ها را در برابر هر ترکیب از متغیرهای ورودی لیست می نماید، نشان داده می شود. یک مدار ترکیبی با m تابع بولی نیز قابل نمایش است، که هر یک متعلق به یک خروجی است. هر تابع خروجی بر حسب n متغیر ورودی بیان می گردد. در این فصل با استفاده از دانش فصل های قبل، تحلیل و طراحی مدارهای ترکیبی را فرموله می نماییم. با حل مثال های نمونه فهرستی از توابع اصلی مهم برای درک سیستم های دیجیتال فراهم خواهد شد.

مدارهای ترکیبی متعددی وجود دارند که در طراحی سیستمهای دیجیتال به کرات به کار میروند. این مدارها به صورت مجتمع در دسترس بوده و به عنوان قطعات استاندارد دستهبندی شدهاند. آنها توابع دیجیتال خاصی را که عموماً در طراحی سیستمهای دیجیتال مورد نیازند، اجرا میکنند. در این فصل ما مهمترین مدارهای ترکیبی استاندارد مانند جمع کننده ها، تفریق گرها، مقایسه گرها، دیکدرها، انکدرها و مولتی پلکسرها را معرفی میکنیم. این قطعات به صورت مدارهای مجتمع MIS (مجتمع با فشردگی متوسط) در دسترسند. به آنها در مدارهای پیچیده VLSI، مانند مدارات مجتمع خاص (ASIC)، سلول های استاندارد هم می گویند. توابع سلول های استاندارد در داخل مدارهای یا VLSI به همان شکل به هم متصل می شوند که در طراحی MIS متشکل از چند IC)، وصل شدند.

٦-٢ روش تحليل

در تحلیل یک مدار ترکیبی، ما تابعی را که مدار پیادهسازی می کند، معین نماییم. این کار با یک نمودار منطقی مفروض آغاز شده و با مجموعهای از توابع بول، یک جدول درستی، یا توضیحاتی از عمل مدار پایان می یابد. اگر نمودار منطقی مورد بررسی با نام تابع یا توضیحی از کار آن همراه باشد، آنگاه تحلیل به تصدیق تابع بیان شده کاهش می یابد. تحلیل را می توان به طور دستی با یافتن توابع بول یا جدول درستی، و یا با استفاده از یک برنامه شبیهسازی کامپیوتری اجرا نمود.

اولین قدم در تحلیل این است که مطمئن شویم مدار از نوع ترکیبی است و نه ترتیبی. نمودار یک مدار ترکیبی حاوی گیتهایی است که فاقد مسیرهای پسخورد یا حافظه است. یک مسیر پسخورد، اتصالی است از خروجی یک گیت به ورودی گیت دیگری که خود بخش ورودی آن را (گیت خروجی) تشکیل می دهد. مسیرهای پسخوردی در یک مدار دیجیتال مدار ترتیبی را تعریف می کنند.

به محض این که محقق شد مدار از نوع ترکیبی است، می توان برای به دست آوردن توابع بول خروجی یا جدول درستی پیش رفت. اگر تابع مدار تحت بررسی است، لازم است عمل مدار را از توابع بول حاصل یا جداول درستی تفسیر کرد. موفقیت در چنین بررسی هایی به شرطی میسر است که فرد تجربه قبلی و آشنایی لازم با چنین مدارهایی داشته باشد.

٦-٢-١ تهيه توابع بول خروجي از يک مدار منطقي

برای به دست آوردن توابع بول خروجی از یک مدار منطقی به ترتیب زیر باید عمل کرد:

تمام خروجی های گیت هایی که تابعی از ورودی هستند باید با سمبلهای دلخواه نام گذاری شوند. برای خروجی هر گیت تابع بول را معین کنید. گیت هایی که تابعی از



متغیرهای ورودی و گیتهای برچسب خورده قبلیاند را با سمبلهای اختیاری دیگری برچسب بزنید. برای این گیتها نیز توابع بول خروجی را بهدست آورید.

فرآیند مرحله ۲ را تا دستیابی به خروجیهای مدار ادامه دهید. با جایگزینی توابع به دست آمده در قبل، توابع بولی خروجی را بر حسب متغیرهای ورودی اولیه به دست آمده در قبل، توابع بولی خروجی را بر حسب متغیرهای ورودی اولیه به دست آورید. تحلیل مدارهای ترکیبی شکلT-7 روال پیشنهادی را تشریح می نماید. توجه دارید که مدار دارای سه ورودی دودویی F ه F و F و F و F است. خروجی گیتهایی که تابعی از متغیرهای ورودی اند عبارتند از F و F به خروجی عبارتند از متغیرهای ورودی به دست می آید. توابع بول برای این سه خروجی عبارتند از:

 $F_2 = AB + AC + BC$ $T_1 = A + B + C$ $T_2 = ABC$

اکنون خروجی گیتهایی که تابعی از سمبلهای قبلی میباشند را ملاحظه مینماییم.

$$T_3 = F'_2 T_1$$

 $F_1 = T_3 + T_2$


برای به دست آوردن F_1 بر حسب G و G یکسری جایگزینی ها را به فرم زیر انجام می دهیم:

$$\begin{split} F_1 = T_3 + \ T_2 & = F'_2 \ T_1 + ABC \\ & \cdot = (AB + AC + BC)'(A + B + C) + ABC \\ & \cdot = (A' + B') \ (A' + C') \ (B' + C') \ (A + B + C) + ABC \\ & \cdot = (A' + B'C')(AB' + AC' + BC' + B'C) + ABC \\ & \cdot = A'BC' + A'B'C + AB'C' + ABC \end{split}$$

اگر بخواهیم این بررسی را دنبال کرده و عمل انتقال اطلاعات را با این مدار مشخص نماییم، می توانیم مدار را از عبارات بولی فوق رسم کرده و سعی کنیم عملیات آشنا را تشخیص دهیم.

٦-٢-٦ تهيه جدول درستي از نمودار منطقي

به دست آوردن جدول درستی برای مدار، به محض شناختن توابع بولی، خروجی روندی ساده است. برای تهیه مستقیم جدول درستی از نمودار منطقی و بدون نیاز به توابع بول به طریق زیر عمل کنید:



شكل ٦-٦: نمودار منطقى براى مثال تحليل

- ا. تعداد متغیرهای ورودی در مدار را مشخص کنید. برای n ورودی n ورودی ترکیب از ورودی ها را تشکیل دهید. آنگاه اعداد دودویی را در جدول از n تا n n لیست نمایید.
 - ۲. خروجی های گیتهای انتخابی را با سمبلهای دلخواه برچسب بزنید.

- ۳. برای آن دسته از خروجی گیتها که فقط تابعی از متغیرهای ورودی هستند جدول درستی را بهدست آورید.
- برای به دست آوردن خروجی گیتهایی که تابعی از مقادیر تعریف شده قبلی هستند پیش بروید تا ستون همه خروجی ها معین شود.

این فرآیند با استفاده از مدار شکل T-T تشریح می شود. در جدول شکل T-T، هشت ترکیب ممکن را برای سه متغیر ورودی تشکیل می دهیم. جدول درستی برای T_2 و مستقیماً از مقادیر T_2 و T_3 برابر T_3 است. جداول درستی برای T_4 متمم T_5 است. جداول ورودی برابر با T_5 دارد، T_5 برابر T_6 است. جداول درستی برای T_6 متمم T_7 است. مقدار T_8 درستی برای T_7 و T_8 به ترتیب توابع T_8 و T_8 متغیرهای ورودی می باشند. مقدار T_8 از T_7 حاصل می شود: وقتیکه هر دو T_8 و T_7 برابر با T_8 باشند T_8 برابر T_8 است، در غیر این صورت T_8 برابر T_8 خواهد بود. بالاخره T_8 برای آن دسته از ترکیبات T_8 است T_8 که در آنها T_8 یا رابر T_8 برابر است.

A	В	С	F_2	F′2	T ₁	T ₂	T ₃	F ₁
0	0	0	0	1	0	0	0	0
0	0	1	0	1	1	0	1	1
0	1	0	0	1	1	0	1	1
0	1	1	1	0	1	0	0	0
1	0	0	0	1	1	0	1	1
1	0	1	1	0	1	0	0	0
1	1	0	1	0	1	0	0	0
1	1	1	1	0	1	1	0	1

شکل ٦-٣: جدول درستي براي نمودار منطقي شکل ٦-٢

٦-٣ روش طراحي

طراحی مدارهای ترکیبی با مشخصات مسئله آغاز و به فرم نمودار مدار منطقی یا مجموعهای از توابع بول که به کمک آنها نمودار منطقی حاصل می شود، پایان می یابد. روال شامل موارد زیر است:

- با استفاده از مشخصات مدار تعداد ورودیها و خروجیها را معین کرده و به هر کدام سمبلی تخصیص دهید.
 - جدول درستی مربوط به ورودی ها و خروجی های مدار را تشکیل دهید.
- توابع بولی ساده شده را برای خروجی به صورت تابعی از متغیرهای ورودی به دست آورید.
 - نمودار منطقی را رسم کرده و صحت طراحی را تحقیق نمایید.

جدول درستی یک مدار ترکیبی، از ستونهای ورودی و ستونهای خروجی تشکیل می شود. ستونهای ورودی از 2^n ترکیب مربوط به n متغیر ورودی به دست می آید. مقادیر دودویی خروجیها از مشخصات بیان شده در مسئله حاصل می گردد. توابع خروجی مشخص شده در جدول درستی تعریف دقیقی از مدار ترکیبی را به دست می دهند. تفسیر لفظی صحیح جدول درستی از اهمیت خاصی بر خوردار است. اغلب مشخصات لفظی کامل نیستند و تفسیر غلط ممکن است جدول درستی غلطی را تولید کند.

توابع دودویی خروجی لیست شده در جدول با روش های موجود مانند دستکاری جبری، جدول کارنو یا برنامههای سادهسازی مبتنی بر کامپیوتر ساده می شوند. غالباً عبارات ساده شده متعددی حاصل می شود که باید مناسب ترین راه انتخاب کرد. در یک کاربرد خاص، معیارهای مختلفی در انتخاب یک پیادهسازی نقش دارند. یک طرح عملی قیودی چون تعداد گیتها، تعداد ورودی ها به یک گیت، زمان انتشار سیگنالها در گیت ها، تعداد اتصالات داخلی، محدودیت های مربوط به قابلیت راه اندازی هر

گیت، و دیگر معیارهایی که باید در طراحی با مدارهای مجتمع مد نظر باشد، را در نظر می گیرد. در بسیاری از حالات ساده سازی با تصدیق و تایید یک هدف ساده، مثل تولید توابع بولی به فرم استاندارد آغاز شده و سپس با برآورده کردن دیگر معیار های رفتاری پیش می رود.

٦-٣-٦ مكانيزم هاى تبديل اعداد در مبناهاى متفاوت

وجود کدهای گوناگون و متنوع برای بیان اجزاء اطلاعات گسسته، باعث شده است تا سیستمهای دیجیتال مختلف از کدهای متفاوتی استفاده کنند. گاهی لازم است خروجی یک سیستم به عنوان ورودی به سیستمی دیگر استفاده شود. اگر این دو سیستم از کدهای متفاوتی برای بیان اطلاعات یکسان استفاده کنند، یک مدار مبدل باید بین آن دو قرار داده شود. بنابراین یک مبدل کد مداری است که دو سیستم را، علیرغم به کارگیری کد دودویی متفاوت، با هم سازگار می سازد.

برای تبدیل کد دودویی A به کد دودویی B، خطوط ورودی باید ترکیبات بیتی اجزاء مشخص شده با کد A را تهیه نموده و خطوط خروجی نیز باید ترکیبات کد B مربوطه را تولید نمایند. یک مدار ترکیبی به کمک گیتها این تبدیل را انجام می دهد. روش طراحی با مثالی که دهدهی کد شده به دودویی (BCD) را به کد افزونی - 3 تبدیل می نماید، تشریح خواهد شد. چون هر کد، از چهار بیت برای نمایش یک رقم دهدهی استفاده می نماید، باید چهار متغیر ورودی و چهار متغیر خروجی داشته باشیم. چهار متغیر دودویی را با A، B، B و C و چهار متغیر خروجی را با A، و y x و تامگذاری کنید. جدول درستی روابط بین ورودیها و خروجیها در جدول شکل z = 0 دیده می شود. توجه کنید که چهار متغیر دودویی دارای 16 ترکیباند ولی تنها 10 عدد از آنها در جدول درستی ذکر شده اند. 6 ترکیب بیتی ذکر نشده برای متغیرهای ورودی ترکیبات بی اهمیت هستند. این مقادیر در BCD مفهوم ندارند و فرض بر این است که ترکیبات بی اهمیت هستند. این مقادیر در BCD مفهوم ندارند و فرض بر این است که


هرگز رخ نمی دهند. بنابراین به متغیرهای خروجی مربوط به آنها به دلخواه 0 یا 1 خواهیم داد و این تخصیص به نحوی خواهد بود که از آن مدار ساده تری حاصل گردد.

	BCD	ورودى		3	افزون <i>ی</i> - 3	مروجی کد	÷
A	В	С	D	W	X	Y	Z
0	0	0	0	0	0	1	1
0	0	0	1	0	1	0	0
0	0	1	0	0	1	0	1
0	0	1	1	0	1	1	0
0	1	0	0	0	1	1	1
0	1	0	1	1	0	0	0
0	1	1	0	1	0	0	1
0	1	1	1	1	0	1	0
1	0	0	0	1	0	1	1
1	0	0	1	1	1	0	0

شکل ٦-٤: جدول درستي براي مثال تبديل کد

نقشهها در شکلT - 0 برای به دست آوردن توابع بول خروجی ساده شده رسم شده اند. هر یک از چهار نقشه به یکی از خروجی های مدار به عنوان تابعی از چهار متغیر ورودی مربوط است. اهایی که در مربع ها نوشته شده اند از مینترمهایی که خروجی را 1 کنند به دست می آیند. این اها با در نظر گرفتن تک تک ستونهای خروجی در جدول درستی مشخص می شوند. مثلاً ستون زیر خروجی z دارای پنج عدد z است z بنابراین، نقشه z دارای پنج z می می اشد که هر یک متعلق به مینترمی است که z توسط آن برابر z می شود. شش مینترم بی اهمیت از z تا علامت z علامت زده شده اند. یکی از نتایج ساده سازی توابع در جمع حاصل ضربها در زیر نقشه هر متغیر خروجی نوشته شده است.


نموار دو سطحی را می توان مستقیماً از عبارات بولی حاصل از نقشه ها به دست آورد. البته فرم های متعدد دیگری نیز برای به دست آوردن نمودار منطقی که همین مدار را پیاده سازی کند وجود دارند. عبارات حاصل در شکل ۵-۵ را به منظور استفاده از گیت های مشترک می توان درستکاری جبری نمود. این دستکاری جبری که در زیر آمده



شكل ٦-٥: نقشههاى تبديل BCD به افزوني -3

است انعطاف پذیری حاصل با سیستمهای چند خروجی را وقتی با سه، یا چهار سطر و یا بیشتر پیادهسازی میشوند، نشان میدهد.

نمودار منطقی که این توابع را پیاده سازی می کند در شکل ۲-۲ دیده می شود. مشاهده می شود. گیت OR که خروجی اش (C+D) است به نحوی در پیاده سازی هر سه خروجی به کار رفته است. بدون احتساب گیتهای وارون گر در ورودی، پیاده سازی به صورت جمع حاصل ضربها به هفت گیت AND و سه گیت OR نیاز دارد. در



شكل ٦-٦: نمودار منطقى براى تبديل BCD به افزونى- 3

شکل T-T همین سیستم به چهار گیت AND، چهار گیت OR و یک وارون گر احتیاج دارد. اگر تنها ورودی های معمولی یا نرمال در دسترس باشند، پیاده سازی اول به وارون گرهایی برای متغیرهای B و C و D نیاز خواهد داشت، ولی در پیاده سازی دوم

فقط B و D نیاز به وارون گر دارند.

٦-٤ جمع كننده ها و تفريق گرهاى دودويى

اصلی ترین عمل حسابی جمع دو رقم دودویی است. این جمع ساده شامل چهار عمل پایه به شرح ذیل می باشد:

0+0=0 1+0=1 0+1=1 1+1=1

سه عمل اول جمعی یک رقمی تولید می کنند، ولی وقتی هر دو بیت مضاف و مضاف الیه برابر 1 با شند، جمع دودویی از دو رقم تشکیل خواهد شد. با ارزش تر این نتیجه را نقلی می گویند. وقتی مضاف و مضاف الیه دارای ارقام باارزش تر بیشتری باشند، نقلی حاصل از جمع دو بیت با جفت بیت با ارزش تر بعدی افزوده می شود. مدار ترکیبی که جمع دو بیت را انجام می دهد، نیم جمع کننده نام دارد. مداری که سه بیت را با هم جمع کند، (دو بیت به علاوه بیت نقلی) جمع کننده کامل یا تمام جمع کننده خوانده می شود. اسم مدارها به این علت انتخاب شده است که از دو نیم جمع کننده می توان در پیاده سازی یک جمع کننده کامل استفاده کرد.

یک جمع- تفریق گر دودویی مداری ترکیبی که عملیات حسابی جمع و تفریق را با اعداد دودویی انجام می دهد. ما این مدار را به صورت سلسله مراتبی طراحی خواهیم کرد. ابتدا طراحی نیم جمع کننده انجام می شود، و با استفاده از آن جمع کننده کامل را طراحی خواهیم کرد. با اتصال سری n جمع کننده کامل جمع دو عدد n بیتی تولید می گردد. مدار تفریق گر با افزودن مدار متمم ساز به آن ساخته می شود.

٦-٤-٦ نيم جمع كننده


با توجه به توضیحات لفظی یک نیم جمع کننده، در می یابیم که مدار نیاز به دو ورودی دودویی و دو خروجی دودویی دارد. متغیرهای ورودی بیتهای مضاف و مضافالیه را

مشخص می کنند. متغیرهای خروجی جمع و نقلی را تولید می نمایند. ما سمبلهای x و y را به دو ورودی و y (برای جمع) و y (نقلی) را به خروجی ها تخصیص می دهیم. جدول درستی برای نیم جمع کننده در جدول شکل y-y نشان داده شده است.

X	y	С	S
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0

شكل ٦-٧: جدول نيم جمع كننده

خروجی C فقط هنگامی C است که هر دو ورودی C باشند. خروجی C بیت کم ارزش تر حاصل جمع را نشان می دهد. توابع بولی ساده شده برای دو خروجی مستقیماً از جدول درستی به دست می آیند. عبارات جمع حاصل ضرب ساده عبار تند از:



$$S = x'y + xy'$$

$$C = xy$$

نمودار منطقی نیم جمع کننده پیاده شده با جمع حاصلضربها در شکل $-\Lambda$ (الف) دیده می شود. می توان آن را با گیتهای XOR و AND طبق شکل $-\Lambda$ (ب) هم پیاده کرد. این نوع برای ساخت جمع کننده کامل از دو نیم جمع کننده به کار می رود.

٦-٤-٦ جمع كننده كامل

یک جمع کننده کامل مداری ترکیبی است که جمع حسابی سه بیت را تشکیل می دهد. این مدار دارای سه ورودی و دو خروجی است. دو متغیر ورودی که با x و y نشان داده شده اند. دو بیت با ارزش جمع شونده را نشان می دهند. ورودی سوم، z، نقلی حاصل از مکان کم ارزش تر قبلی است. دو خروجی لازم است زیرا جمع حسابی سه رقم دودویی بین z تا z می باشد و اعداد z و z به دو رقم دودویی نیاز دارند. دو خروجی با سمبل z برای جمع و z برای نقلی مشخص شده اند. متغیر دودویی z مقدار کم ارزش تر جمع را به دست می دهد. متغیر دودویی z نقلی خروجی را بیان گر است. حدول درستی جمع کننده کامل در جدول شکل z دیده می شود. هشت سطر زیر سه متغیر همه ترکیبات ممکن سه متغیر را نشان می دهند. متغیرهای خروجی از جمع حسابی بیتهای ورودی معین می شوند. وقتی همه بیت های ورودی z هستند، خروجی z است. خروجی z هنگامی z می شود که فقط z ورودی برابر z باشد و z اگر هر سه ورودی z باشند. خروجی z هم موقعی z است که دو یا سه ورودی برابر z باشند.


X	у	Z	С	S
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

شكل ٦-٩: جدول جمع كننده كامل

تفسیر بیتهای ورودی و خروجی مدار ترکیبی در مراحل مختلف طراحی متفاوت است. به طور فیزیکی سیگنالهای دودویی ورودیها ارقامی دودویی تصور میشوند که به صورت حسابی باید با هم جمع شده و جمع دو رقمی را در خروجی تولید کنند. از طرف دیگر، در جدول درستی و یا هنگام پیاده سازی با گیتهای منطقی، همان مقادیر به عنوان متغیرهای بول تعبیر می شوند. نقشه خروجی های جمع کننده کامل در شکل ۱۰-۱ ملاحظه می شود. عبارات ساده شده عبار تند از:


$$S = x'y'z + x'yz' + xy'z' + xyz$$

$$C = xy + xz + yz$$



شكل ١٠-٦: نقشه جمع كننده كامل به صورت جمع حاصلضربها


نمودار منطقی پیاده شده به صورت جمع حاصلضربها در شکل۱-۱۱ مشاهده می شود.



شکل ۱۱-۳: پیاده سازی جمع کننده کامل با جمع حاصلضربها

می توان با دو نیم جمع کننده و یک OR هم طبق شکلT-1 آن را پیاده سازی کرد. خروجی S از نیم جمع کننده دوم XOR متغیر S و خروجی نیم جمع کننده اول حاصل می شود. زیرا


$$C = z (xy' + x'y) + xy$$
$$= xy'z + x'yz + xy$$



٦-٤-٣ جمع كننده دودويى

یک جمع کننده دودویی مداری دیجیتال است که جمع حسابی دو عدد دودویی را تولید می کند. می توان آن را از به هم پیوستن متوالی جمع کننده کامل ساخت، و در آن هر

خروجی نقلی از هر جمع کننده کامل به ورودی نقلی جمع کننده کامل بعدی زنجیر وار بسته می شود. شکل ۱۳-۱ اتصالات درونی مدار چهار جمع کننده کامل (FA)، برای تهیه جمع کننده دودویی 4 بیت با نقلی موج گونه را نشان می دهد. بیتهای مضاف از A و مضاف الیه از B با اعداد اندیس دار از راست به چپ و با اندیس 0 در بیت کم ارزش تر مشخص شده است. نقلی ها به صورت زنجیر جمع کنندههای کامل را به هم وصل کرده اند. نقلی ورودی به جمع کننده ۵ وصل بوده و موج گونه وار تا نقلی خروجی ۲۵ انتشار می یابد. خروجی های ۶ بیتهای حاصل جمع را تولید می کنند. یک جمع کننده ایت به است به این به ورودی نقلی جمع کننده را تبه بالاتر وصل می شود.



شكل ٦-١٣: جمع كننده 4 بيت

به منظور تشریح بیشتر مثالی را با اعداد دودویی A=1011 و B=0011 در نظر بگیرید. حاصل جمع آنها S=1110 است که از جمع چهار بیت مطابق زیر به دست می آید.

اندیس i	:	3	2	1	0	
نقلى ورودى		0	1	1	0	Ci
مضاف		1	0	1	1	Ai
مضاف اليه		0	0	1	1	Bi
حاصل جمع		1	1	1	0	Si
نقلی خروجی		0	0	1	1	Ci+1

شكل ٦-١٤: جدول وضعيت جمع كننده دودويي

بیتها با کمک جمع کننده کامل و از کم ارزش ترین مکان (اندیس 0) با هم جمع می شوند تا بیت حاصل جمع و نقلی را تشکیل دهند. نقلی ورودی Co در کم ارزش ترین مکان باید 0 باشد. مقدار ۲۰۱۱ در یک مکان مفروض، نقلی خروجی جمع کننده کامل است. این مقدار به نقلی ورودی تمام جمع کننده ای که بیتهای یک مکان بالاتر در سمت چپ را جمع می کند انتقال می یابد. بنابراین بیتهای جمع از راست به چپ تولید شده و به محض تولید نقلی قبل از خود در اختیار خواهند بود. برای داشتن خروجی جمع صحیح همه نقلی ها باید تولید شده باشند.


یک جمع کننده 4 بیت مثالی از یک قطعه استاندارد است. می توان از آن در کاربردهای متعددی مثل عملیات حسابی استفاده کرد. به خاطر بسپارید که طراحی این مدار با روشهای کلاسیک به یک جدول درستی با $512 = {}^{9}$ وارده نیاز دارد زیرا 9 ورودی به مدار موجود است. با استفاده از روش بستن متوالی یک تابع استاندارد می توان به یک پیاده سازی ساده و مستقیم دست یافت.

٦-٤-3 انتشار رقم نقلی

جمع دو عدد دودویی به صورت موازی لازم می دارد که مضاف و مضاف الیه به طور هم همزمان برای محاسبه موجود باشند. همچون دیگر مدارهای ترکیبی، در این مدار هم قبل از داشتن یک جواب صحیح، سیگنال باید از گیتها عبور کند. زمان کل انتشار برابر است با زمان تاخیر انتشار یک نمونه گیت ضرب در طبقات گیتها در مدار.

طولانی ترین زمان تاخیر انتشار در یک جمع کننده زمانی است که نقلی برای انتشار در جمع کننده ای کامل لازم دارد. چون هر بیت از خروجی جمع به نقلی ورودیش وابسته است مقدار S_i در هر طبقه مفروض در جمع کننده تنها موقعی به مقدار پایدار نهایی خود می رسند که نقلی ورودی به آن طبقه رسیده باشد. مثلاً خروجی S_i را در شکل S_i در نظر بگیرید. به محض اعمال ورودی ها به جمع کننده، ورودی های S_i های در دسترسند. با این وجود نقلی ورودی S_i تا تولید S_i به وسیله طبقه قبل در مقدار نهایی اش پایدار نمی شود. به طور مشابه S_i منتظر S_i منتظر S_i منتظر S_i و نقلی S_i در مقادیر صحیح پس از انتشار موج گونه نقلی در همه طبقات، خروجی S_i و نقلی S_i در مقادیر صحیح نهایی خود پایدار خواهند شد.

تعداد طبقات گیت برای انتشار نقلی را باید از مدار هر جمع کننده کامل به دست آورد. به منظور سهولت این مدار در شکل 7-1 دوباره ترسیم شده است. متغیرهای ورودی و خروجی از اندیس i برای مشخص کردن شماره طبقه جمع کننده استفاده کرده اند سیگنال ها در i و i هنگامی به ثبات می رسند که از گیتهای مربوطه شان انتشار یافته باشند. این دو سیگنال که در همه جمع کننده های کامل وجود دارند، به بیتهای مضاف و مضاف الیه ورودی وابسته اند. سیگنال نقلی ورودی i از طریق




شكل P-۱۱: جمع كننده كامل با P و G

گیت AND یک گیت OR، که دو سطح گیت را تشکیل می دهند، به C_{i+1} می رسد. اگر در مجموع، چهار جمع کننده کامل وجود داشته باشد بین نقلی خروجی C_{i+1} تا C_{i+1} که دو مجموع، چهار جمع کننده کامل وجود داشت. برای یک جمع کننده C_{i+1} بیت، C_{i+1} طبقه گیت وجود خواهد داشت. برای یک جمع کننده C_{i+1} بیت، C_{i+1} طبقه گیت وجود دارد تا نقلی ورودی از طریق آنها انتشار یافته و به خروجی برسد.

زمان انتشار نقلی، فاکتور محدود کنندهای روی سرعت جمع دو عدد می باشد. گرچه جمع کننده، یا هر مدار ترکیبی دیگر دارای مقداری در پایانهاش است، ولی خروجی ها صحیح نخواهند بود مگر اینکه فرصتی کافی برای انتشار سیگنال از گیتهای متصل بهم از ورودی تا خروجی داده شود. چون همه عملیات حسابی با جمع تکراری صورت می گیرد، زمان مصرف شده در طول فرآیند جمع بسیار حساس خواهد بود. راه حل روشنی برای کاهش زمان تاخیر انتشار استفاده از گیتهای سریعتر است. با این وجود، مدارهای فیزیکی در قابلیت خود محدودیت دارند. راه حل دیگر افزایش پیچیدگی مدار به طریقی است که زمان تاخیر نقلی کاهش یابد. چند تکنیک برای کاهش زمان انتشار نقلی در جمع کنندههای موازی وجود دارد. رایج ترین تکنیک استفاده از اصل پیش بینی نقلی می باشد. مدار جمع کننده کامل شکل ۲-۱۵ را ملاحظه نمایید. اگر دو متغیر دودویی جدید زیر را معرفی کنیم:

 $P_i = A_i \oplus B_i$ $G_i = A_i B_i$

حاصل جمع خروجی ونقلی آن را می توان به صورت زیر تعریف کرد.



شكل ٦-١٦: نمودار منطقى مولد پيش بينى نقلى


$$S_i = P_i \oplus C_i$$

$$C_{i+1} = G_i + P_iC_i$$

 G_i را مولد نقلی نامند که وقتی هر دو Ai برابر 1 باشند، یک نقلی 1 را تولید می نماید، و این تولید مستقل از C_i میباشد. C_i را انتشار نقلی گویند زیرا جملهای است که در انتشار نقلی از C_{i+1} نقش دارد. اکنون توابع بول را برای خروجی های نقلی هر طبقه نوشته و هر C_i را با مقدار معادل قبلی جایگزین می کنیم:

$$C_0$$
 C_0 C_0

چون تابع بول برای هر نقلی خروجی برحسب جمع حاصل ضربها بیان شده است، هر تابع قابل پیاده سازی با یک طبقه گیت AND و بدنبال آن گیت OR (یا با دو طبقه می قابل پیاده سازی با یک طبقه گیت C_3 و C_4 در مولد نقلی پیش بینی شونده و در شکل C_4 دیده می شوند. توجه کنید که C_4 نیاز ندارد به انتظار C_4 بیت با پیش بینی نقلی در شکل C_4 همزمان منتشر می گردد. ساخت یک جمع کننده 4 بیت با پیش بینی نقلی در شکل C_4 مشاهده می شود.



شكل ٦-١٧: جمع كننده 4 بيت با پيش بيني نقلي

خروجی اولین گیت XOR متغیر P_i و گیت AND متغیر متغیر XOR متغیر اولید می نماید. نقلی ها از درون مولد پیش بینی نقلی انتشار می یابند (مشابه شکل ۱۳-۲۱) و به عنوان ورودی به

گیت XOR دوم اعمال می گردند. همه نقلی های خروجی پس از یک تاخیر در دو طبقه گیت XOR دوم اعمال می گردند. بنابراین S_1 تا S_2 دارای زمان تاخیر انتشار یکسانی هستند. مدار دو طبقه برای نقلی خروجی C_4 نشان داده نشده است. این مدار هم به سادگی با روش جایگزینی قابل دستیابی است.


٦-٤-٥ تفريق دودوي*ي*

همانطور که در فصل اول در مبحث متممها مطرح شد، تفریق اعداد دودویی بی علامت با استفاده از متمم راحت تر انجام می گیرد. به خاطر دارید که A-B را می توان با محاسبه متمم 2 عدد B و جمع آن با A معین کرد. متمم A را با به دست آوردن متمم A و جمع آن با A معین کرد. متمم A را با به دست آورده و عدد A را هم با وارون گر به دست آورده و عدد A را هم از طریق ورودی نقلی به آن اضافه می نمایند.

مدار تفریق گر A-B متشکل از یک جمع کننده با وارون گرهای واقع در بین ورودی B و ورودی مربوطه اش در تمام جمع کننده می باشد. نقلی ورودی C_0 به هنگام تفریق باید برابر با D شود. بنابراین عمل به صورت D به علاوه متمم D عدد D به علاوه اجرا می شود. این عمل برابر با جمع D با متمم D عدد D خواهد بود. برای اعداد بی علامت اگر D باشد، عمل فوق D و اگر D باشد D باشد. برای اعداد علامت دار، نتیجه D است به شرطی که سرریز وجود نداشته باشد.

عملیات جمع و تفریق را می توان با یک مدار در هم ادغام کرده و با یک جمع کننده دودویی مشترک انجام داد. این کار با افزودن یک گیت XOR در هر جمع کننده کامل صورت می گیرد. یک مدار جمع – تفریق گر در شکل 1 - 1 دیده می شود. وقتی 1 - 1 است، مدار یک جمع کننده و وقتی 1 - 1 باشد، مدار یک تفریق گر خواهد بود. هر گیت XOR ورودی 1 - 1 و یکی از ورودی های 1 - 1 و است 1 - 1 است داریم، 1 - 1 و تعکی کننده کامل 1 - 1 و را دریافت می کند. وقتی 1 - 1 است و بنابراین داریم، 1 - 1 و تعلی ورودی 1 - 1 و الحرا می کند. اگر 1 - 1 باشد، 1 - 1 بوده و 1 - 1 است. مدار عمل 1 - 1 به علاوه 1 - 1 و الجرا می کند. اگر 1 - 1 باشد، 1 - 1 باد باشد، 1 - 1 باشد، 1 - 1 باشد، 1 - 1 باد باد باشد، 1 - 1

ورودی های B همگی متمم شده و از طریق ورودی نقلی، یک 1 به آن اضافه می شوند. در این حالت مدار یک عمل A به علاوه متمم 2 عدد B را انجام می دهد. (XOR با خروجی V، یک سرریز را شناسایی می نماید).



شكل٦-١٨: جمع- تفريق گر

نکتهای که در این بین مطرح می گردد این است که در سیستم متمم علامتدار، اعداد دودویی هم چون اعداد بی علامت، با قوانین جمع و تفریق یکسانی ترکیب می شود. بنابراین، کامپیوترها نیاز به یک سخت افزار مشترک دارند تا هر دو نوع محاسبه را انجام دهند. کاربر یا برنامه نویس باید نتایج چنین جمع یا تفریقی را متفاوت تفسیر کنند و این به علامت دار یا بی علامت بودن اعداد بستگی دارد.

٦-٤-٦ مفهوم سرريز

هر گاه دو عدد n رقمی با هم جمع شوندو حاصل جمع n+1 رقم را اشغال کند، گوییم سرریز رخ داده است. این مطلب جدا از علامت دار بودن یا نبودن برای اعداد دهدهی یا دودویی صحیح است. وقتی که جمع یا کاغذ و قلم انجام می شود، سرریز مسئله ای نیست زیرا محدودیتی برای عرض صفحه جهت نوشتن جمع وجود ندارد. ولی سرریز در کامپیوترهای دیجیتال مشکلاتی ایجاد می کند، زیرا تعداد بیتهای نگهداری عدد محدود بوده و نتیجه ای را که n+1 بیت دارد نمی توانند در خود جای دهند. به این دلیل، بسیاری از کامپیوتر ها وقوع یک سرریز را، اگر رخ دهد، شناسایی می کنند و فیل فلاپ مربوطه را در n+1 می نشانند تا بعد به وسیله کاربر چک شود.

تشخیص یک سرریز پس از جمع دو عدد دودویی به این بستگی دارد که آیا اعداد علامت دارند یا بی علامتاند. وقتی دو عدد بی علامت با هم جمع شوند، یک سرریز از نقلی با ارزش ترین مکان تشخیص داده می شود. در حالتی که اعداد علامت دار باشند، سمت چپ ترین بیت همواره علامت را نشان داده و اعداد منفی هم به صورت متمم 2 هستند. وقتی دو عدد علامت دار جمع شوند، با بیت علامت به عنوان بخشی از عدد رفتار می شود و رقم نقلی انتهایی هیچ سرریزی را مشخص نمی کند.

در جمع وقتی که یکی از اعداد مثبت و دیگری منفی باشد، سرریز رخ نمی دهد، زیرا جمع یک عدد مثبت با یک عدد منفی نتیجه ای تولید می کند که از بزرگترین آن دو کوچکتر است. سرریز هنگامی رخ می دهد که هر دو عدد جمع شونده مثبت یا منفی باشند. برای درک بهتر موضوع مثال زیر را ملاحظه کنید. دو عدد علامت دار دودویی 70+ و 80+ دودویی در دو ثبات 8 بیتی ذخیره شده اند محدوده اعدادی که هر یک از ثبات ها داراست از 127+ تا 128- دودویی است. چون مجموع دو عدد 150+ است، حاصل از ظرفیت ثبات 8 بیتی تجاوز خواهد کرد. این مطالب هنگامی که هر دو عدد مثبت یا منفی باشند صحت دارد. دو جمع مذکور همراه با ارقام نقلی در زیر نشان داده شده اند:

: نقلیها	0	1		: نقلیها	1	0	
+70		0	1000110	-70		1	0111010
+80		0	1010000	-80		1	0110000
+150		1	0010110	-150		0	1101010

توجه کنید که حاصل جمع هشت بیتی که باید مثبت باشد یک بیت علامت منفی دارد و نتیجه 8 بیتی که باید منفی باشد دارای بیت علامت مثبت است. با این وجود اگر رقم نقلی خارج شده از بیت علامت به عنوان بیت علامت دار در نظر گرفته شود، آنگاه جواب 9 بیتی حاصل صحیح خواهد بود. چون پاسخ نمی تواند در 8 بیت جای داده شود، گوییم سرریز رخ داده است.

وضعیت سرریز را می توان با وجود رقم نقلی به بیت علامت و نقلی خروجی از بیت علامت مشاهده کرد. اگر این دو نقلی یکی نباشند، یک سرریز رخ داده است. این نکته در مثالهای فوق که در آن دو نقلی به طور جداگانه نشان داده شده اند دیده می شود. اگر دو رقم نقلی را به یک گیت XOR اعمال کنیم، وقوع سرریز با 1 شدن خروجی این گیت شناسایی می شود. برای اینکه روش به خوبی کار کند متمم 2 باید از طریق به دست آوردن متمم 1 و جمع آن با 1 انجام گردد. این کار موجب مراقبت از حالتی می شود که در آن عدد منفی ماکزیمم متمم شود.

مدار جمع- تفریق گر با خروجی های C و V در شکل C دیده می شود. اگر دو عدد دودویی بی علامت تصور شوند، آنگاه بیت C نقلی بعد از جمع یا قرض بعد از تفریق است. اگر اعداد علامت دار فرض شوند، آنگاه بیت C یک سرریز را مشخص تفریق است. اگر اعداد علامت دار فرض شوند، آنگاه بیت C یک سرریز بوده و نتیجه C می کند. اگر C بعد از یک جمع یا تفریق باشد، بیانگر نبود سرریز بوده و نتیجه C بیت عاصل صحیح است. اگر C باشد، در این صورت نتیجه عمل حاوی C بیت می باشد، ولی بیت C ام علامت واقعی است به یک مکان بیرونی منتقل شده است.

٦-٤-٧ جمع كننده دهدهى

کامپیوترها یا ماشینهای حسابی که اعمال محاسباتی را مستقیماً در سیستم اعداد دهدهی انجام میدهند، اعداد دهدهی را به فرم کد دودویی ارائه میکنند. یک جمع کننده در این کامپیوترها، از نوعی مدار محاسباتی استفاده می کند که اعداد دهدهی کد شده را می پذیرد و نتایج را در همان کد ارائه می نماید. برای جمع دودویی کافی است جفت بیت با ارزش را همراه با رقم نقلی قبلی در نظر بگیرید. یک جمع کننده دهدهی به حداقل ده ورودی و پنج خروجی نیاز دارد زیرا برای کد هر رقم دهدهی چهار بیت لازم است و مدار باید ورودی و خروجی نقلی هم داشته باشد. برای انجام این گونه جمع، مدارهای جمع کننده دهدهی متعددی وجود دارند که انتخاب آنها به کد به کار رفته در نمایش ارقام دهدهی بستگی دارد. در اینجا ما جمع کننده دهدهی رای کد BCD بررسی می کنیم.

۳-۱-۸ جمع کننده BCD

 به رقم BCD عدد که در ستون جمع BCD مشاهده می شود باید قانونی پیدا شود. ضمن بررسی محتوای جدول، ملاحظه می شود که وقتی جمع دودویی برابر با یا کمتر از 1001 باشد، با عدد BCD نظیر خود برابر است، و بنابراین تبدیلی لازم نیست. وقتی جمع دودویی بزرگتر از 1001 باشد، نمایش بی اعتباری را برای BCD خواهیم داشت. افزایش دودویی 6 (0110) به جمع دودویی آن را به نمایش BCD صحیح تبدیل می کند، ضمن این که یک رقم نقلی نیز در صورت لزوم تولید خواهد کرد.

		ع دودویی	جه		جمع BCD					دهدهی
K	\mathbb{Z}_8	\mathbb{Z}_4	\mathbb{Z}_2	\mathbf{Z}_1	C	S_8	S_4	S_2	S_1	
0	0	0	0	0	0	0	0	0	0	0
0	0	0	0	1	0	0	0	0	1	1
0	0	0	1	0	0	0	0	1	0	2
0	0	0	1	1	0	0	0	1	1	3
0	0	1	0	0	0	0	1	0	0	4
0	0	1	0	1	0	0	1	0	1	5
0	0	1	1	0	0	0	1	1	0	6
0	0	1	1	1	0	0	1	1	1	7
0	1	0	0	0	0	1	0	0	0	8
0	1	0	0	1	0	1	0	0	1	9
0	1	0	1	0	1	0	0	0	0	10
0	1	0	1	1	1	0	0	0	1	11
0	1	1	0	0	1	0	0	1	0	12
0	1	1	0	1	1	0	0	1	1	13
0	1	1	1	0	1	0	1	0	0	14
0	1	1	1	1	1	0	1	0	1	15
1	0	0	0	0	1	0	1	1	0	16
1	0	0	0	1	1	0	1	1	1	17
1	0	0	1	0	1	1	0	0	0	18
1	0	0	1	1	1	1	0	0	1	19


شکل ۱۹-۱: جدول طریقه طراحی جمع کننده BCD

مدار منطقی برای تشخیص این اصلاح، می تواند از وارده های جدول حاصل گردد. واضح است که وقتی نقلی خروجی K=1 باشد نیاز به اصلاح جمع دودویی وجود دارد. دیگر ترکیبات شش گانه از 1010 تا 1111 که به اصلاح نیاز دارند دارای 1 در مکان Z_8 می باشند. برای تفکیک این شش حالت از 1000 و 1001، که آنها نیز دارای 1 در مکان

 z_{8} هستند، به z_{4} مراجعه می کنیم که در حال حداقل یکی از آنها 1 است. به این ترتیب شرط اصلاح و داشتن یک نقلی خروجی را می توان با تابع بولی زیر بیان کرد:

$$C = K + Z_8 Z_4 + Z_8 Z_2$$

وقتی C=1 است، لازم است C=1 به جمع دودویی اضافه شود تا یک نقلی خروجی برای طبقه بعدی فراهم شود.



شکل ۱-۲۰: نمودار بلوکی یک جمع کننده BCD


یک جمع کننده BCD که دو رقم BCD را با هم جمع کرده و ارقام جمع را به BCD نشان می دهد در شکل ۲۰-۲ ملاحظه می گردد. دو رقم دهدهی همراه با نقلی ورودی ابتدا در جمع کننده 4 بیت فوقانی جمع شده و حاصل جمع دودویی تولید می کنند.

وقتی نقلی خروجی برابر 0 باشد، چیزی به جمع دودویی اضافه نمی شود. وقتی این 0 نقلی برابر 1 باشد، عدد دودویی 0110 از طریق جمع کننده 0110 بیت پایینی به جمع دودویی اضافه می گردد. نقلی خروجی تولید شده در جمع کننده پایین می تواند صرف نظر شود زیرا اطلاعاتی را حمل می کند که قبلاً در پایانه نقلی خروجی وجود داشته است. یک جمع کننده دهدهی موازی 010 ده دهدهی را جمع می کند به 010 طبقه جمع کننده دهدهی خروجی هر طبقه باید به ورودی طبقه بالاتر متصل گردد.

٦-٥ ضرب دودوي*ي*

یکی از مهمترین مدارت دیجیتال مورد استفاده در سیستمها مدار ضرب اعداد میباشد. ضرب اعداد دودویی همچون ضرب اعداد دهدهی انجام می شود. هر بیت مضروب، در کم ارزش ترین بیت مضروب فیه ضرب می شود. چنین حاصلضربی، حاصلضرب جزیی خوانده می شود. حاصلضربهای جزیی هر بار یک مکان به چپ انتقال می یابند. حاصلضرب نهایی از جمع حاصلضربهای جزیی به دست می آید.

برای این که ببینیم که یک ضرب کننده چگونه با یک مدار ترکیبی پیاده می شود،




شكل ٦-٦: ضرب دودويي 2 بيت در 2 بيت

 B_1 فرب اعداد دو بیت را طبق شکل A_1 در نظر بگیرید. بیتهای مضروب، B_0 و B_0 و B_0 و بیتهای مضروب فیه A_0 و A_1 و A_0 و را A_0 فرض می شوند. اولین حاصلضرب جزیی با ضرب A_0 در B_1 B_0 حاصل می گردد. ضرب دو بیت مثل A_0 و B_1 هنگامی A_0 تولید خواهد خواهد می کند که هر دوی آنها A_0 باشند، در غیر این صورت A_0 تولید خواهد کرد. این پاسخ مشابه با عمل A_0 است. بنابراین حاصل ضرب جزیی را می توان با گیتهای A_0 مطابق شکل پیاده کرد.

دومین حاصلضرب جزیی از ضرب A_1 در B_1 ابه دست می آید که باید یک مکان هم به چپ جابجا شود. دو حاصلضرب جزیی به وسیله مدار دو نیم جمع کننده (HA) با هم جمع می شوند. معمولاً در حاصلضرب های جزیی بیت های بیشتری و جود دارند و لازم است از تمام جمع کننده برای تولید جمع حاصلضرب های جزیی استفاده شود. توجه کنید لزومی ندارد که کم ارزش ترین بیت از جمع کننده عبور کند زیرا با خروجی اولین گیت (AND، تشکیل شده است.

به طریقی مشابه می توان یک مدار ترکیبی ضرب دودویی با بیتهای بیشتر ساخت. هر بیت از مضروب فیه در بیتهای مضروب، AND می گردد. خروجی دودویی در هر سطحی از گیتهای AND با حاصلضرب جزیی سطح قبلی برای تشکیل حاصلضرب جزیی جدید جمع می شود. آخرین سطح حاصلضرب کل را تولید می کند. برای J بیت مضروب فیه و J بیت مضروب به J بیتی تولید شود. J بیتی تولید شود.

به عنوان دومین مثال مدار ضرب کننده ای را ملاحظه نمایید که یک عدد دودویی 4 بیتی را در یک عدد $B_3B_2B_1B_0$ و مضروب بیتی را در یک عدد 3 بیتی ضرب می کند. فرض کنید مضروب با $A_2A_1A_0$ و مضروب فیه $A_2A_1A_0$ باشد. چون $A_3A_1A_0$ است 12 گیت AND و دو جمع کننده 4 بیت برای تولید حاصلضرب 7 بیتی لازم است. نمودار منطقی ضرب کننده در شکل $A_3A_1A_0$ دیده می شود.



٦-٦ مقایسه گر مقدار

مقایسه دو عدد عملی است که توسط آن بزرگتر بودن، کوچکتر بودن یا مساوی بودن آنها معین می شود. یک مقایسه گر مداری ترکیبی است که دو عدد A و B را مقایسه می نماید و اندازه نسبی آنها را تعیین می کند. نتیجه این مقایسه با سه متغیر

دودویی که بیانگر A>B یا A>B میباشد، مشخص می گردد.

مدار مقایسه دو عدد n بیت n^{2} وارده در جدول دارد و حتی با n=1 خسته کننده خواهد شد. از طرف دیگر، یک مدار مقایسه ممکن است مقدار قابل توجهی نظم در خود داشته باشد. توابع دیجیتال که ذاتاً دارای نظمی درونی هستند، معمولاً با روالهای الگوریتمی قابل طراحی اند. یک الگوریتم روالی است که مجموعه مراحل معینی را مشخص می نماید و اگر دنبال شوند، از آن حلی برای مسئله حاصل می گردد. ما در اینجا از این روش برای ارائه یک الگوریتم جهت پیاده سازی مقایسه گر مقدار 4 بیتی استفاده خواهیم کرد. دو عدد n=1 و n=1 را که هر کدام چهار رقم دارند در نظر بگیرید. ضرایب اعداد را به ترتیب نزولی زیر هم می نویسیم:

 $A = A_3 A_2 A_1 A_0$ $B = B_3 B_2 B_1 B_0$

هر حرف اندیس دار یک رقم را در عدد نشان می دهد. دو عدد هنگامی مساوی اند که همه جفت ارقام متناظر با هم برابر باشند: یعنی

 $\boldsymbol{A}_0 = \boldsymbol{B}_0$, $\boldsymbol{A}_1 = \boldsymbol{B}_1$, $\boldsymbol{A}_2 = \boldsymbol{B}_2$, $\boldsymbol{A}_3 = \boldsymbol{B}_3$

وقتی که اعداد دودویی باشند، ارقام 1 یا 0 اند و رابطه تساوی هر جفت بیت به طور منطقی با یک تابع XOR نمایش داده می شود.

 $X_i = A_i B_i + A'_i B'_i$ for i=0,1,2,3

که در آن xi=1 به شرطی صحت دارد که بیتهای مکان i ام برابر باشند (یعنی اگر هر دو 1 یا هر دو 0).

برابری دو عدد A و B در مدار ترکیبی با یک متغیر خروجی و با علامت (A=B) نشان داده می شود. این متغیر دودویی هنگامی 1 است که همه اعداد ورودی A و B مساوی باشند، در غیر این صورت 0 است. برای این که شرایط برابری برقرار باشد همه متغیرهای x_i باید برابر 1 شوند. در این صورت AND همه متغیرها دیکته خواهد شد:

$$(A = B) = x_3 x_2 x_1 x_0$$

عدد دودویی (A = B) هنگامی 1 است که فقط همه جفت ارقام برابر باشند.

برای اینکه معین کنیم آیا A بزرگتر یا کوچکتر از B است، اندازههای نسبی دو رقم را با شروع از باارزش ترین مکان آغاز می نماییم. اگر دو رقم مساوی باشند، دو رقم پایین تر را مقایسه می کنیم. این مقایسه تا رسیدن به یک جفت غیر مساوی ادامه خواهد داشت و اگر در این هنگام بیت متعلق به A برابر B و B برابر D باشد، نتیجه می گیریم A است. اگر بر عکس رقم مربوط به D برابر D و D برابر با D باشد، خواهیم داشت D مقایسه فوق را می توان با کمک دو تابع بولی به صورت زیر نوشت:


$$(A>B) = A_3B'_3 + x_3A_2B'_2 + x_3x_2A_1B'_1 + x_3x_2x_1A_0B'_0$$

$$(A$$

سمبلهای (A>B) و (A>B) متغیرهای خروجی دودویی هستند که بترتیب هنگام A>B یا A>B برابر 1 می شوند.

پیاده سازی گیتی سه متغیر خروجی ساده تر از آنچه به نظر می رسد انجام می شود زیرا شامل مقدار قابل توجهی اعمال تکراری است. خروجی های نامساوی می توانند از گیت هایی که برای تولید خروجی مساوی لازم بود استفاده کنند. نمودار منطقی یک مقایسه گر مقدار 4 بیتی در شکل ۲-۲۳ ملاحظه می شود.

چهار خروجی x با مدارهای XNOR تولید شده و به گیت AND اعمال شده اند تا متغیر دودویی خروجی (A=B) تولید گردد. دو خروجی دیگر از متغیر x برای تولید توابع بولی لیست شده قبلی استفاده می کنند. این یک پیاده سازی چند طبقه است که الگوی منظمی دارد. روال برای به دست آوردن مدارهای مقایسه گر اندازه برای اعداد دودویی با بیش از چهار بیت از این مثال کاملاً آشکار است.



شکل ٦-٢٣: مقایسه گر مقدار چهار بیتی

سؤالات

۱- یک مدار ترکیبی با سه ورودی و یک خروجی طراحی نمایید.

7- اگر تولید و انتشار نقلی را به صورت $P_i = A_i + B_i$ و $G_i = A_i B_i$ داشته باشیم، نشان دهید که نقلی خروجی و جمع خروجی یک جمع کننده کامل به صورت زیر خواهد بود.

$$C_{i+1} = (C'_i G'_i + P'_i)'$$

$$S_i = (P_i G'_i) \oplus C_i$$

۳- یک مدار ترکیبی طراحی کنید تا متمم ۹ یک رقم BCD را تولید نماید.

٤- یک ضرب کننده دودویی برای ضرب دو عدد چهار بیتی طراحی نمایید.

۵- یک مدار جمع کننده کامل BCD بسازید.

٦- یک مدار ترکیبی افزایش گر ٤ بیتی را با چهار نیم جمع کننده طراحی نمایید.

فصل ٧

مدارهای رمزگذار و رمزگشا

هدف کلی

در این فصل مباحث اصلی مربوط به مدارهای رمزگذار و رمزگشا مورد بحث و بررسی قرار گرفته و روش پیاده سازی این نوع مدارها شرح داده خواهد شد. همچنین مولتی پلکسرها نیز در این فصل بررسی خواهند شد.

هدف ساختاری


در این فصل عناوین زیر مورد بحث و بررسی قرار می گیرند:

- مدارهای رمزگشا (دیکدر)
- مدارهای رمزگذار (انکدر)
- پیادهسازی مدارهای رمزگذار و رمزگشا
 - مولتي پلکسرها

یکی از مباحث مطرح در طراحی مدارات دیجیتال، ایجاد مدارات رمزگذار و رمزگشا میباشند. در این فصل این دو نوع مدار به تفصیل مورد بحث و بررسی قرار خواهند گرفت.

۷-۱ مدارات رمزگشا (دیکدر)

کمیتهای گسسته اطلاعاتی در سیستمهای دیجیتال با کدهای دودویی نشان داده می شوند. یک کد دودویی n بیتی قادر است تا 2^{n} عنصر گسسته اطلاعات کد شده را



نشان دهد. یک دیکدر مداری ترکیبی است که اطلاعات دودویی را از n خط ورودی به حداکثر 2^{n} خط خروجی منحصر به فرد تبدیل می کند اگر کد n بیتی دارای ترکیبات بی استفاده باشد، دیکدر ممکن است خروجی کمتر از 2^{n} داشته باشد.

 $m \le 2^{n}$ دیکدرهایی که در اینجا ارائه شدهاند دیکدرهای m به m خوانده می شوند که $m \le 2^{n}$ است. هدف از آنها تولید $m \le 2^{n}$ مینترم (یا کمتر) از m متغیر ورودی است. نام دیکدر همراه با دیگر مبدلهای کد مانند دیکدر BCD به هفت قسمتی هم به کار می رود. به عنوان مثال دیکدر m به m قسمتی شکل m را ملاحظه نمایید.

سه ورودی به هشت خروجی دیکدر شده است که هر یک نمایشگر یکی از مینترمهای متعلق به سه متغیر ورودی است. سه وارون گر، متمم ورودی ها را تهیه کرده و هشت گیت AND هر کدام یک مینترم تولید میکنند. کاربر رایج این نوع دیکدر، تبدیل دودویی به هشت هشتی است. متغیرهای ورودی یک عدد دودویی را نشان میدهند، و خروجی بیانگر هشت رقم در سیستم اعداد مبنای هشت است. با این وجود دیکدر د به 8 خط را می توان برای دیکدر کردن هر کد 3 بیت در تولید هشت خروجی، یکی برای هر عنصر از کد، به کار برد.

	ورودىها	1	خروجيها							
X	Y	Z	\mathbf{D}_0	\mathbf{D}_1	\mathbf{D}_2	\mathbf{D}_3	\mathbf{D}_4	\mathbf{D}_5	\mathbf{D}_6	\mathbf{D}_7
0	0	0	1	0	0	0	0	0	0	0
0	0	1	0	1	0	0	0	0	0	0
0	1	0	0	0	1	0	0	0	0	0
0	1	1	0	0	0	1	0	0	0	0
1	0	0	0	0	0	0	1	0	0	0
1	0	1	0	0	0	0	0	1	0	0
1	1	0	0	0	0	0	0	0	1	0
1	1	1	0	0	0	0	0	0	0	1


شكل ٧-٧: جدول درستى ديكدر 3 به 8 خط

طرز کار یک دیکدر می تواند با لیستی در جدول درستی شکلV-Y آشکار شود. برای هر ترکیب ورودی ممکن، هفت خروجی وجود دارد که برابر 0 هستند و فقط

یکی از آنها برابر 1 است. خروجی حاوی 1 بیانگر مینترم عدد دودویی حاضر در خطوط ورودی است.

۷-۱-۱ پیاده سازی دیکدر با گیت NAND

از آنجائیکه پیادهسازی گیت NAND ساده تر است، لذا بعضی از دیکدرها با گیتهای NAND ساخته می شوند. چون گیت NAND عمل AND را با یک خروجی معکوس تولید می کند، تولید مینترمهای دیکدر در شکل متمم اقتصادی تر است. به علاوه، دیکدر معمولاً دارای یک یا دو ورودی تواناساز یا فعال ساز برای کنترل کار مدار می باشند. یک دیکدر 2 به 4 با یک ورودی فعال ساز که با گیتهای NAND ساخته شده در شکل ۷-۳ دیده می شود.



(الف) دیاگرام منطقی (ب) جدول درستی شکل۷-۳: دیکدر 2 به 4 خط با ورودی فعالساز


مدار با خروجیهای متمم شده و یک ورودی فعالساز متمم شده کار می کند. دیکدر هنگامی که E برابر E باشد فعال می گردد. همانطور که توسط جدول درستی مشاهده می شود، هر بار تنها یک خروجی برابر E برابر E بوده و دیگر خروجیها در وضعیت E قرار دارند. وقتی E باشد مدار غیر فعال است و به دو ورودی دیگر بستگی ندارد. هنگام غیر فعال شدن مدار، هیچ یک از خروجیها در E نبوده و هیچ یک از مینترمها انتخاب نمی شوند. به طور کلی، یک دیکدر ممکن است خروجیهای متمم شده یا متمم نشده

داشته باشد. ورودی فعالساز ممکن است با سیگنال 0 یا 1 فعال گردد. بعضی از دیکدرها دارای دو یا چند ورودی فعالساز میباشند که باید یک شرط منطقی مفروضی را بر آورده سازند تا مدار فعال شود.

یک دیکدر با ورودی فعال ساز می تواند به عنوان یک دی مولتی پلکسر عمل کند (مباحث مربوط به مولتی پلکسر و دی مولتی پلکسر در همین فصل توضیح داده خواهد شد). دی مولتی پلکسر مداری است که اطلاعات را از یک خط دریافت کرده و آن را به یکی از n 2 خط خروجی ممکن هدایت می نماید. انتخاب یک خروجی خاص با ترکیب بیتی n خط انتخاب صورت می گیرد. دیکدر شکل n 7 را می توان به عنوان یک دی مولتی پلکسر n 8 به کار برد. در این مدار n 9 به عنوان ورودی داده و n 9 ورودی های انتخاب هستند. تنها متغیر ورودی n 9 مسیری به تمام چهار خروجی دارد، ولی اطلاعات ورودی تنها به یکی از خروجی ها هدایت می شود. این خروجی با ترکیب دودویی دو خط انتخاب n 9 و n 9 انتخاب می گردد. می توان انتخاب مسیر را از جدول درستی تحقیق کرد. مثلاً اگر خطوط انتخابی n 9 باشند، خروجی n 9 مثل ورودی خواهد بود در حالی که دیگر خروجی ها در n 9 نگهداشته خواهند شد. چون عمل دیکدر فوالساز را دیکدر/ دی مولتی پلکسر با استفاده از یک مدار حاصل می شود، یک دیکدر با ورودی فعال ساز را دیکدر/ دی مولتی پلکسر هم می خوانند.

برای تهیه مدار دیکدر بزرگتر می توان دیکدرها با ورودیهای فعال ساز را به هم متصل کرد. شکل V-3 دو دیکدر 3 به 8 را با ورودیهای فعال ساز به هم پیوسته برای تشکیل یک دیکدر 4 به 16 خط نشان می دهد. وقتی W=0 است، دیکدر فوقانی فعال می شود و دیگری غیرفعال است.

خروجی های دیکدر پایینی همگی در 0 خواهند بود و هشت خروجی بالایی مینترم های 0000 تا 0111 را تولید میکنند. وقتی 000 باشد، وضعیت فعال شدن معکوس می گردد. خروجی های دیکدر پایینی مینترم های 0000 تا 000 تا 000 تا 000



شكل V-3: ديكدر 61×4 ساخته شده با دو ديكدر 8×3

می نمایند، در حالی که خروجی های فوقانی همه 0 هستند. این مثال حسن ورودی های فعالساز را در دیکدرها و دیگر قطعات منطقی ترکیبی نشان می دهد. به طور کلی ورودی های فعالساز ابزارهای مناسبی برای اتصالات درونی دو یا چند قطعه استاندارد برای گسترش آنها با عملکردی مشابه و ورودی ها و خروجی های بیشتر است.

۷-۱-۷ پیاده سازی مدار منطقی ترکیبی با دیکدر

یک دیکدر، 2^{n} مینترم را برای n متغیر ورودی تهیه میکند. چون هر تابع بولی می دیکدر برای تولید مینترم استفاده می تواند بر حسب جمع مینترم ها بیان شود، می توان از دیکدر برای تولید مینترم استفاده کرده و با گیت OR بیرونی جمع منطقی آنها را تشکیل داد. به این ترتیب هر مدار ترکیبی n ورودی و m خروجی با یک دیکدر n به 2^{n} و m گیت OR قابل پیاده سازی است.

روال پیاده سازی یک مدار ترکیبی با دیکدر و گیتهای OR، لازم می دارد که تابع بول مدار برحسب جمع مینترمها بیان شود. سپس یک دیکدر برای تولید همه


مینترمهای حاصل از متغیرهای ورودی انتخاب می گردد. ورودیهای هر گیت OR از خروجیهای دیکدر برحسب لیست مینترم هر تابع انتخاب می گردند. این روال با مثالی که مدار جمع کننده کامل را به کار می برد تشریح می گردد.

با توجه به جدول درستی جمع کننده کامل که در شکل۷-۵ ارائه شده است، توابع مدار ترکیبی را به صورت مجموع مینترمها بهدست می آوریم:

S
$$(x,y,z) = \Sigma (1, 2, 4, 7)$$

C $(x,y,z) = \Sigma (3, 5, 6, 7)$

چون سه ورودی و جمعاً هشت مینترم وجود دارد، به یک دیکدر 8 به 8 خط احتیاج است. پیاده سازی در شکل -0 ملاحظه می گردد. دیکدر هشت مینترم را برای z و z و z تولید می کند. گیت z و z برای خروجی z جمع منطقی مینترم های z و z و z را تشکیل می دهد. گیت z و z منطقی مینترم های z و z و z را برای تولید خروجی z به کار می برد.



شکل ۷-٥: پیاده سازی یک جمع کننده کامل با دیکدر

یک تابع با لیست طویلی از مینترمها نیاز به یک گیت OR با ورودیهای متعدد یک تابع با لیست طویلی از مینترمها نیاز به فرم متمم خود، F' با F' مینترم نشان دارد. تابعی که K مینترم دارد می تواند به فرم متمم خود، F' با F'

داده شود. اگر تعداد مینترمها موجود در تابع بزرگتر از $2 \ ^n \ ^2$ باشد، آنگاه می توان n را با تعداد مینترم کمتری بیان کرد. در چنین وضعیتی، استفاده از گیت NOR برای تشکیل جمع مینترمهای n مزیت دارد. خروجی گیت NOR این جمع را متمم کرده و تولید خروجی نرمال n را خواهد کرد. اگر از گیتهای NAND، مثل شکل n استفاده شود، آنگاه گیتهای خروجی در عوض n باید از نوع NAND باشند. دلیل این است که یک مدار گیتی دو طبقه NAND تابع جمع مینترمها را پیادهسازی می کند و معادل با مدار دو طبقه n AND-OR است.

۷-۲ مدارات رمز گذار (انکدر)

یک انکدر مداری است که عمل عکس یک دیکدر را انجام می دهد. یک انکدر دارای 2^{n} (یا کمتر) خط ورودی و n خط خروجی است. خطوط خروجی کد دودویی مربوط به مقدار دودویی ورودی را تولید می نمایند. مثالی از یک انکدر، انکدر هشت هشتی به دودویی است که جدول درستی آن در شکل 7-7 داده شده است. این مدار دارای هشت ورودی (یک ورودی برای هر رقم هشت هشتی) و سه خروجی است که عدد دودویی مربوطه را تولید می نماید. فرض بر این است که در هر لحظه ای از زمان تنها یک ورودی مقدار 1 را داشته باشد.

انکدر را می توان با گیتهای OR که ورودی هایشان مستقیماً از جدول درستی تهیه می شود، پیاده سازی کرد. خروجی z هنگامی 1 است که رقم هشت هشتی ورودی در 1، 3 یا 7 برابر 1 باشد. خروجی y به ازاء ارقام هشت هشتی ورودی 2، 3، 6 و 7، برابر 1 می شود این شرایط را می توان با معادلات بولی خروجی بیان کرد.

 $z=D_1+D_3+D_5+D_7$

 $y=D_2+D_3+D_6+D_7$

 $x=D_4+D_5+D_6+D_7$

این انکدر با سه گیت OR قابل پیاده سازی است. انکدری که در جدول شکل 7-7 تعریف شد دارای این محدودیت است که در آن در هر لحظه از زمان فقط یک ورودی فعال می باشد. اگر دو ورودی به طور هم زمان فعال شوند، خروجی ترکیبات نامفهومی را تولید خواهد کرد. مثلاً اگر D_6 و D_6 همزمان برابر D_6 شوند، خروجی انکدر D_6 و انکار در این حالت هر سه خروجی برابر D_6 این خروجی نه D_6 و نه D_6 را نمایش می دهد. برای حل این مشکل، مدارهای انکدر باید اولویتی در ورودی ایجاد کنند تا مطمئن شویم که فقط یک ورودی انکدر شده است. اگر اولویت بالاتر را با اندیس های بالاتر ایجاد نماییم، و اگر در یک زمان D_6 و D_6 اولویت بالاتری نسبت به D_6 دارد.

			خروجىها	-						
$\mathbf{D_0}$	\mathbf{D}_1	$\mathbf{D_2}$	\mathbf{D}_3	$\mathbf{D_4}$	D_5	D_6	\mathbf{D}_7	X	Y	Z
1	0	0	0	0	0	0	0	0	0	0
0	1	0	0	0	0	0	0	0	0	1
0	0	1	0	0	0	0	0	0	1	0
0	0	0	1	0	0	0	0	0	1	1
0	0	0	0	1	0	0	0	1	0	0
0	0	0	0	0	1	0	0	1	0	1
0	0	0	0	0	0	1	0	1	1	0
0	0	0	0	0	0	0	1	1	1	1

شکل ۷-۱: جدول درستی یک انکدر هشت هشتی به دودویی

مشکل دیگری که در انکدرهشت هشتی به دودویی وجود دارد این است که در آن یک خروجی تمام 0 به ازاء حالتی که همه ورودیها 0 هستند تولید می شود. این خروجی برابر با حالتی است که در آن 1=0 است. ایراد را می توان با تهیه یک خروجی بیشتر حل کرد تا به این ترتیب نشان دهد که حداقل یک ورودی 1 است.

٧-٢-١ انكدر اولويت


	ىھا	ورود		خروجىها		
\mathbf{D}_0	\mathbf{D}_1	\mathbf{D}_2	\mathbf{D}_3	X	Y	V
0	0	0	0	X	X	0
1	0	0	0	0	0	1
\mathbf{X}	1	0	0	0	1	1
\mathbf{X}	X	1	0	1	0	1
X	X	X	1	1	1	1

شكل ٧-٧: جدول درستى انكدر اولويت

طبق جدول ارائه شده در شکل V-V، هر عدد با مقدار بالاتر اولویت بالاتری را داراست. در این جدول D_3 اولویت بالاتری دارد، بنابراین بدون توجه به مقادیر دیگر ورودی ها، وقتی این ورودی 1 شود، خروجی D_3 برابر 11 می گردد (دودویی 3). $D_3=0$ دارای اولویت بعدی است. اگر $D_2=1$ شود خروجی 10 می گردد به شرطی که $D_3=1$ باشد، ولی این خروجی مستقل از دو ورودی با اولویت پایین تر است. اگر دیگر

ورودی های با اولویت تر 0 باشند، خروجی مربوط به D_1 تولید می گردد و به همین ترتیب.

نقشه ساده سازی خروجی های x و y در شکل $V-\Lambda$ نشان داده شده است. مینترم های دو تابع از جدول شکل V-V استنتاج شده اند.




شکل ۷-۸:. نقشه یک انکدر اولویت دار

$$x = D_2 + D_3$$

$$y = D_3 + D_1D_2'$$


$$v = D_0 + D_1 + D_2 + D_3$$

گرچه جدول دارای تنها پنج سطر است، وقتی هر X در هر سطر ابتدا با صفر و سپس با 1 جایگزین شود، آنگاه تمام 16 ترکیب ورودی را خواهیم داشت. مثلاً سطر چهارم در جدول با X پهار مینترم X و X (0010 و 1110 را نمایش می دهد. عبارات بول ساده شده برای انکدر اولویت از نقشه ها حاصل می شود شرط خروجی X عبارات بول ساده متغیرهای ورودی است. انکدر اولویت برطبق توابع بولی زیر در شکل X پیاده سازی شده است.



٧-٣ مولتي پلكسر

یک مولتی پلکسر مداری ترکیبی است که اطلاعات دودویی را از تعدادی خط ورودی دریافت کرده و آنها را به یک خط خروجی هدایت می نماید. انتخاب یک ورودی خاص به وسیله مجموعهای از خطوط انتخاب انجام می شود. معمولاً n خط ورودی و n خط انتخاب وجود دارد و ترکیب بیتی تعیین کننده ورودی انتخاب شده است.




(الف) نمودار منطقی (ب) نمودار بلوکی شکل ۷-۰۰: مولتی پلکسر 2 به 1

یک مولتیپلکسر 2 به 1 یکی از دو منبع 1 بیت را طبق شکل ۱۰-۱۰ به یک مقصد مشترک متصل می کند. مدار دارای دو خط ورودی داده، یک خروجی و یک خط انتخاب S است. وقتی S با شد، گیت AND فوقانی فعال شده و S به خروجی راه می یابد. وقتی S باشد، گیت AND تحتانی فعال شده و S با به خروجی متصل می شود.

مولتی پلکسر مثل یک کلید الکترونیک عمل کرده و یکی از دو منبع را انتخاب می نماید. نمودار بلوکی یک مولتی پلکسر گاهی به شکل ذوزنقه شکل ۷-۱۰ (ب) نشان داده می شود. این مدار چگونگی انتخاب و هدایت منابع متعدد داده را به یک مقصد نشان می دهد. مولتی پلکسر اغلب با نمودار های بلوکی و کلمه MUX نشان داده می شود.

یک مولتی پلکسر 4 به 1 در شکل V-V دیده می شود. هر یک از چهار ورودی I_0 تا I_0 به یک ورودی گیت AND اعمال می شود. خطوط انتخاب I_0 و I_0 برای انتخاب گیت I_0 به یک گیت AND خاص دیکدر می شوند. خروجی گیت های AND به یک گیت I_0 اعمال می شوند تا خروجی I_0 خط را ایجاد کنند.




شكل ٧-١١: مولتي پلكسر 4 به 1

جدول تابع، ورودی را که از مولتی پلکسر عبور کرده نشان می دهد. برای نمایش عمل مدار، حالتی را که $S_1S_0=10$ است ملاحظه کنید. گیت مربوط به ورودی I_1 دارای دو ورودی I_2 ورودی متصل به I_2 است. سه گیت دیگر هر یک حداقل یک I_3 در ورودی خود دارند و بنابراین خروجی شان I_3 می شود. خروجی گیت I_4 اکنون برابر مقدار I_4 است و به این ترتیب مسیری از ورودی انتخابی به خروجی ایجاد شده است. یک مولتی پلکسر را انتخابگر داده هم می خوانند، زیرا یکی از چند ورودی را انتخاب کرده و اطلاعات دودویی را به خط خروجی هدایت می کند.

وجود گیتهای AND و وارون گرها در مولتی پلکسر، مدار دیکدر را به خاطر می آورد، و به علاوه آنها خطوط ورودی انتخاب را دیکدر می کنند. به طور کلی یک مولتی پلکسر 2^{n} به 1 از یک دیکدر n به 2^{n} ، ساخته شده که در آن 2^{n} خط به 2^{n} گیت AND مولتی پلکسر AND، یعنی هر خط به یک گیت وصل شده است. خروجی گیتهای AND به تنها گیت OR اعمال می گردند. سایز مولتی پلکسر با 2^{n} خط ورودی داده و تنها خط خروجی اش مشخص می شود. همچون دیکدر، مولتی پلکسرها هم ممکن است خط فعال سازی داشته باشندتا عملکرد کل قطعه را کنترل کنند. وقتی که ورودی فعال خود قرار وضعیت غیر فعال قرار دارد، خروجیها غیر فعالند، و وقتی در حالت فعال خود قرار گیرد، مدار به عنوان یک مولتی پلکسرمعمولی عمل می کند.

مدارهای مولتی پلکسر را می توان برای تهیه مولتی پلکسر چند بیتی با هم ترکیب کرد. به منظور تشریحی بر این مطلب، یک مولتی پلکسر 2 به 1 چهارتایی در شکل ۱۲–۷ نشان داده شده است. مدار دارای چهار مولتی پلکسر است که هر یک قادر است یکی از دو خط را انتخاب نماید. خروجی ۲۰ می تواند به یکی از ورودی های B_0 یا B_0 وصل شود و به طور مشابه A_0 هم می تواند مقدار A_0 یا A_0 را داشته باشند، و به همین ترتیب. خط انتخاب ورودی یکی از خطوط ورودی را در هر یک از چهار مولتی پلکسر انتخاب می کند. خط فعال ساز A_0 با به هنگام کار معمولی فعال شود.



گرچه مدار حاوی چهار مولتی پلکسر 2 به 1 است، ولی ما بیشتر علاقه مندیم به آن به عنوان مداری که یکی از دو مجموعه چهار بیتی خطوط داده را انتخاب می کند، بنگریم. همانطور که در جدول تابع دیده می شود، مدار وقتی که E=0 است فعال می شود. آنگاه اگر E=0 باشد چهار ورودی E=0 مسیری به چهار خروجی دارند. از طرف دیگر اگر E=0 باشد، وقتی E=0 باشد، مستقل از وضعیت E=0 همه خروجی ها E=0 باشد، مستقل از وضعیت E=0 همه خروجی ها E=0 مستود.


۷-۳-۷ پیادهسازی تابع بول

همانطور که می دانید با افزودن یک گیت OR به خروجیهای یک دیکدر می توان از آن برای پیاده سازی توابع بول استفاده کرد. با بررسی نمودار منطقی یک مولتی پلکسر ملاحظه می شود که این مدار در واقع همان دیکدر است که یک گیت OR به آن اضافه شده است. مینترمهای یک تابع با خطوط انتخاب مولتی پلکسر تولید می شوند. هر مینترم به وسیله ورودی های داده انتخاب می شود. این مطلب روشی را برای پیاده سازی هر تابع n متغیر به وسیله یک مولتی پلکسر که دارای n^{2n} ورودی داده و n خط ورودی انتخاب است، فراهم می سازد.

اکنون روش کاراتری را برای پیادهسازی یک تابع بول n متغیر با مولتی پلکسری که n-1 ورودی انتخاب دارد، معرفی می نماییم. ابتدا n-1 متغیر به ورودی های انتخاب مولتی پلکسر وصل می شود. تنها متغیر باقی مانده تابع برای ورودی های داده مورد استفاده قرار می گیرد. اگر متغیر باقی مانده را z بنامیم هر ورودی داده مولتی پلکسر برابر z z z z z z z z z

$$F(x,y,z) = \Sigma(1,2,6,7)$$

تابع را می توان مطابق شکل ۷–۱۳ با یک مولتی پلکسر 4 به 1 پیاده سازی کرد. دو متغیر x و y به خطوط انتخاب وصل می شود، به این ترتیب که x به ورودی x متصل می گردد.



شکل ۷-۱۳: پیاده سازی یک تابع بول با یک مولتی پلکسر

مقادیر خطوط ورودی از جدول درستی تابع معین می شود. وقتی xy=00 باشد خروجی F برابر z است زیرا وقتی z=0 است F هم برابر D میباشد و وقتی z=1 شود نیز برابر 1 می گردد. این وضع لازم می دارد تا متغیر z به وروده داده 0 متصل شود. عملکرد مولتی پلکسر به نحوی است که وقتی xy=00 گردد، خط داده شماره 0 به خروجی وصل شده F را برابر z مینماید. به طریقی مشابه می توان نشان داد که خطوط ورودي 1، 2 و 3 وقتي كه xy = 01، 10 و 11 است بترتيب به F وصل مي شوند. اين مثال خاص هر چهار حالت ممكن را براي ورودي هاي داده تهيه مي كند.

روال کلی برای پیادهسازی هر تابع بول n متغیره با یک مولتی پلکسر که n-1 خط ورودی انتخاب و n 2ورودی داده دارد از مثال قبل نتیجه می گردد. ابتدا تابع بول را در جدول درستی لیست میکنیم. اولین n-1 متغیر در جدول ورودیهای انتخاب مولتی پلکسر وصل می شوند. برای هر ترکیبی از متغیرهای انتخاب، خروجی را به عنوان تابعی از آخرین متغیر ارزیابی می کنیم. این تابع می تواند 0، 1، متغیر و یا متمم متغیر باشد. آنگاه این مقادیر به ورودی های داده به نحوی صحیح اعمال می شوند. به عنوان دومین مثال، تابع بول زیر را ملاحظه نمایید:

 $F(A,B,C,D) = \Sigma(1,3,4,11,12,13,14,15)$

این تابع با مولتی پلکسری که سه ورودی انتخاب دارد، مطابق شکلV-1 و دو خط پیاده سازی می شود. توجه کنید که اولین متغیر A باید به ورودی انتخاب S_2 و دو خط B و C به ترتیب به S_1 و S_2 و صل شوند. مقادیر ورودی داده از جدول درستی لیست شده در شکل معین می گردند. شماره خط داده مربوطه از ترکیب دودویی ABC حاصل می شود. مثلاً وقتی ABC = 101 باشد، جدول نشان می دهد که E است، بنابراین متغیر E به ورودی داده 5 وصل می شود. ثابتهای دودویی 0 و 1 مربوط به دو مقدار سیگنال ثابت است. وقتی از مدارهای مجتمع استفاده کنیم، منطق 0 مربوط به سیگنال زمین و منطق 1 معادل با سیگنال تغذیه است که معمولاً 5 ولت می باشد.

				_				
A	В	C	D	F				
0	0	0	0	0	F=D		8 * 1 MUX	
0	0	0	1	1	ГЪ	С	S0	
0	0	1	0	0	F=D		50	
0	0	1	1	1	ГЪ	В —	S1	
0	1	0	0	1	F=D′	Α	S2	
0	1	0	1	0	ГЪ	D	32	F
0	1	1	0	0	F=0	b + + +	0	
0	1	1	1	0	r v			
1	0	0	0	0	F=0		1	
1	0	0	1	0	1 0	0	2	
1	0	1	0	0	F=D			
1	0	1	1	1	1 1		3	
1	1	0	0	1	F=1	1	4	
1	1	0	1	1		, 1	7	
1	1	1	0	1	F=1		5	
1	1	1	1	1			.	
	ستى	جدول در	(الف) -			كسر	ب) پیاده سازی مولتی پلک	(د

شکل ۷-۱٤: پیادهسازی یک تابع 4 ورودی با یک مولتی پلکسر

۷-۳-۷ گنتهای سه حالته

یک مولتی پلکسر را می توان با گیتهای سه حالته ساخت. یک گیت سه حالته مداری دیجیتالی است که سه حالت را از خود به نمایش می گذارد. دو حالت، همچون گیتهای معمولی همان منطق 1 و 0 است. حالت سوم، حالت امپدانس بالا است.


حالت امپدانس بالا مثل مدار باز عمل می کند و به این معنی است که خروجی از درون قطع بوده و مدار دارای مفهوم منطقی با ارزشی نیست. گیتهای سه حالته ممکن است به عنوان گیتهای AND و NAND نیز عمل کنند. با این وجود اغلب به عنوان بافر مورد استفاده قرار می گیرند.

نمودار گرافیکی یک گیت بافر سه حالته در شکل ۷-۱۵ دیده می شود این قطعه با ورودی کنترلی که وارد ضلع پایینی آن می شود از نوع معمولی اش تفکیک می شود. یک بافر معمولی دارای یک ورودی، یک خروجی و یک خط کنترل می باشد که وضع خروجی را مشخص می نماید. وقتی که ورودی کنترل برابر 1 است، خروجی فعال شده و گیت مانند یک بافر معمولی عمل می کند و در این حالت خروجی برابر ورودی اصلی است. وقتی که ورودی کنترل 0 شود، خروجی غیر فعال شده و گیت بدون توجه به مقدار اصلی به حالت امپدانس بالای یک گیت سه حالته ویژگی خاصی را فراهم می کند که در دیگر گیتها وجود ندارد. به علت این ویژگی، تعداد زیادی از خروجی های سه حالته می توانند به هم وصل و بدون تاثیر بر روی بار شدن، یک خط مشتر کی را تشکیل دهند.

A ورودی نرمال
$$Y = A$$
 خروجی $C=1$ خروجی امپدانس بالا $C=1$ خروجی امپدانس بالا وروری کنترل $C=1$


شکل ۷-۱۵: سمبل گرافیکی برای یک بافر سه حالته

ساخت مولتی پلکسرها با بافرهای سه حالته در شکل ۷-۱۳ دیده می شود. این شکل یک مولتی پلکسر 2 به 1 را با دو بافر سه حالته و یک وارون گر نشان می دهد. دو خروجی به هم وصل شده اند تا یک خروجی مشترک را به وجود آورند.



شکل ۷-۱٦: مدار یک مولتی پلکسر ۲ به ۱ با بافر سه حالته

کنترل به بافر مشخص می کنند که کدام یک از چهار ورودی نرمال I_0 I_0 I_0 به خط باید اشاره کرد که این گونه اتصالات را با گیتهایی که خروجی سه حالته ندارند نمی توان اجرا کرد. وقتی ورودی انتخاب 0 است، بافر فوقانی به وسیله ورودی کنترلش



شكل ٧-١٧: مولتي پلكسرهاي ٤ به ١ با گيتهاي سه حالته

فعال مي گردد و در اين حال بافر ياييني غير فعال است.

ساختار یک مولتی پلکسر 4 به 1 در شکل ۷-۱۷ ملاحظه می شود. خروجی های چهار بافر سه حالته به هم متصل شده اند تا یک خروجی مشترک را بسازند. ورودی های خروجی متصل خواهند شد. در هر لحظه از زمان تنها یکی از بافرها در حالت فعال قرار خواهد داشت. بافرهای متصل باید طوری وصل شوند که تنها یکی از بافرهای سه حالته با خروجی ارتباط داشته باشد، ضمن اینکه همه دیگر بافرها در حالت امپدانس بالا قرار خواهند گرفت. برای اطمینان از اینکه تنها یک ورودی در هر لحظه فعال است، از دیکدری طبق نمودار استفاده می کنیم. وقتی که ورودی فعالساز دیکدر 0 است، هر چهار خروجی آن 0 خواهد بود و خط گذرگاه در حالت امپدانس بالاست زیرا هر چهار بافر غیر فعالاند. وقتی که ورودی فعال ساز فعال گردد، یکی از بافرها بسته به مقدار دودویی در ورودیهای انتخاب دیکدر، فعال خواهد شد. با بررسی دقیق در می یابیم که این مدار راهی دیگر در ساخت یک مولتی پلکسر 4 به 1 است.

۷-٤ زبان HDL براي مدارهاي تركيبي

در این بخش، روش دیگری را برای توصیف مدارهای ترکیبی HDL نشان خواهیم داد. همانطور که قبلاً ذکر شد، ماژول، یک بلوک ساختاری پایه در Verilog HDL است. ماژول می تواند در هر یک از تکنیکهای مدلسازی زیر توصیف گردد.

مدلسازی سطح گیت با ذکر گیتهای اصلی (Primitive) و ماژولهای تعریف شده به وسیله کاربر.

مدلسازی روند داده با به کارگیری عبارات تخصیص مداوم (پیوسته) که با کلمه کلیدی assign انجام می شوند.

مدل سازی رفتاری با استفاده از عبارات تخصیص اجرایی (رویهای) که با کلمه کلیدی always صورت می گیرد.

مدلسازی سطح گیت، مدار را با تعیین گیتها و اینکه چگونه به هم وصل شدهاند توصیف مینماید. مدلسازی روند داده اغلب برای توصیف مدارهای ترکیبی به کار می رود. مدلسازی رفتاری برای سیستمهای دیجیتال در سطح بالاتر مورد استفاده است. مدل دیگری بجز روشهای فوق وجود دارد که به آن مدلسازی سطح سوئیچ گویند. این نوع مدلسازی قابلیت طراحی را در سطح ترانزیستور MOS فراهم می سازد.

۷-۱-۱ مدلسازی سطح گیت

در این نوع نمایش، یک مدار با گیتهای منطقی و اتصالات بین آنها نشان داده می شود. این مدل توصیف متنی برای نمودار مداری را فراهم می کند. Verilog قادر است تا 12 گیت را به عنوان گیتهای اصلی پیش تعریف شده تشخیص دهد. چهار گیت از آنها از نوع سه حالته است. هشت نوع دیگر آنهایی هستند که در ذیل آمدهاند. این گیتها با کلمات کلید حروف کوچک زیر معرفی می شوند که عبارتند از: and.

0 · 0 0 0 0 1 · 1 x x 1	and	1	X	z		or	0	0 1	0 1 x
1 ' 1 x x 1					1				0 1 x
									1 1 1
									x 1 x

			X		_	not	ورودى	خروجى
0	0	1	X X X X	X			0	1
1	1	0	X	X			1	0
X	X	X	X	X			X	X
Z	X	X	X	X			Z	X

شکل ۷-۱۸: جدول درستی برای گیتهای اصلی پیش تعریف شده

وقتی که گیتها شبیهسازی شوند، سیستم به هر گیت یک مجموعه چهار مقداری را تخصیص می دهد. علاوه بر مقدار منطقی 0 و 1، دو مقدار نامشخص و امپدانس بالا هم لحاظ شده اند. مقدار نامشخص با x و امپدانس بالا با z مشخص شده است. مقدار نامشخص در حین شبیهسازی برای حالتی است که یک ورودی یا خروجی نامعلوم باشد و به عنوان مثال به آن مقدار 1 یا 0 تخصیص نیافته باشد. حالت امپدانس بالا در خروجی گیتهای سه حالته هنگامی رخ می دهد که یک سیستم ناخود آگاه باز رها گردد. جدول درستی برای x x x x x و x می و x x در جدول شکل z دیده می شود.

جدول درستی چهار گیت دیگر مشابه است با این تفاوت که خروجیها متمم شده اند. توجه کنید که برای گیت and خروجی فقط هنگامی 1 است که هر دو ورودی 1 باشند و هنگامی 0 است که هر یک از دو ورودی 1 باشند و هنگامی 1 است که هر یک از دو ورودی 1 باشد. در غیر این صورت اگر یک ورودی 1 باشد خروجی 1 است. وقتی هر دو ورودی گیت 1 باشد خروجی 1 باشد خروجی آن 1 است، در غیر اینصورت 1 است، در غیر اینصورت 1 است.

وقتی که یک گیت اصلی در یک ماژول لحاظ شود گوییم در ماژول ذکر شده است. به طور کلی ذکر قطعات عباراتی هستند که به قطعات سطح پایین تری در طراحی ارجاع می دهند، و کپی هایی اساسی (یا نمونه) از آن قطعات در ماژول سطح بالاتر ایجاد می نمایند. بنابراین ماژولی که یک گیت را در توصیف خود به کار می برد گیت را ذکر کرده است.

اکنون دو مثال از مدلسازی سطح گیت را نمایش می دهیم. هر دو مثال از عرض چند بیتی که بردار نامیده می شوند، استفاده می کنند. یک بردار در داخل یک جفت کروشه مشخص می شود که از دو عدد و دو نقطه در بین آنها تشکیل شده است. کد زیر دو بردار را نشان می دهد:

output 3:0 [;] D wire [0:7; SUM] عبارت اول یک بردار خروجی D را با چهار بیت 0 تا 3 نشان می دهد. دومین عبارت یک بردار SUM سیمی (wire) با هشت بیت که از 0 تا 7 شماره گذاری شده اند را نشان می دهد. اولین عدد لیست شده با ارزش ترین بیت بردار است. بیتهای خاص در داخل کروشه ذکر می گردند، بنابراین [2] C، بیت 2 از D را نشان می دهد. همچنین ممکن است بخش هایی از یک بردار را ذکر کند. مثلاً [0: 2] SUM سه بیت کم ارزش تر بردار SUM را بیان می کند.

۷-٤-۷ گیتهای سه حالته


هر گیت سه حالته دارای یک ورودی کنترل است که می تواند آن را به حالت امپدانس بالا ببرد. این حالت در HDL با سمبل z مشخص می شود. چهار نوع گیت سه حالته طبق شکل v وجود دارد. گیت bufif1 مانند یک بافر معمولی عمل می کند به شرطی که v control=1 باشد. وقتی v control=1 است، خروجی به حالت امپدانس بالای v می دود. گیت v bufif0 رفتاری مشابه دارد با این تفاوت که امپدانس بالا در v control=1 رخ می دهد. دو گیت v not به همین ترتیب کار می کنند با این تفاوت که وقتی در امپدانس بالا نیستند، خروجی آنها متمم ورودی است. گیت ها با عبارت زیر ذکر می شوند:

gate name (output, input, control);

ومی تواند یکی از چهار گیت سه حالته انتخاب گردد. خروجی می تواند z و gate name z یا z باشد دو مثال از ذکر گیت در زیر آمده است:


OUT, A, control (bufif1); notifo (Y,B,enable);

در مثال اولی، ورودی A هنگامی که control=1 است به خروجی منتقل می گردد وقتی Y=z enable enable enable در مثال دوم وقتی z out به z out باشد خروجی z out z out باشد خروجی z enable enable z در z enable z در z وقتی z وقتی z است z واهد شد و خروجی z در z واهد شد و خروجی z در z واهد شد و خروجی z و ادام وقتی z و ادام و ادام وقتی z و ادام وقتی z و ادام وقتی و ادام وقتی و ادام و ادا



شكل٧-١٩: گيت سه حالته

خروجی گیتهای سه حالته می توانند برای تشکیل یک خروجی مشترک به هم وصل شوند. برای شناخت چنین اتصالی HDL از کلمه کلید tri (برای state tri) استفاده می کند تا بیان نماید که خروجی دارای قابلیت راهاندازی چندگانه است.



شكل v-v: مولتى پلكسر 2 به 1 با بافر هاى سه حالته

مثلاً مولتی پلکسر 2 به 1 را در شکل۷-۲۰ با گیتهای سه حالته در نظر بگیرید. توصیف HDL برای خروجی از داده نوع tri استفاده کند.

 $\label{eq:module muxtri} \begin{tabular}{ll} module muxtri (A , B , select , OUT); \\ input A , B , select; \end{tabular}$

```
output OUT;
tri OUT;
bufif1 (OUT , A , select);
bufif0 (OUT , B , select);
endmodule
```

دو بافر سه حالته دارای خروجی مشترکاند. برای اینکه نشان دهیم آنها اتصال مشترک دارند، باید خروجی OUT را با کلمه کلیدی tri همراه کنیم. کلمات کلیدی wire و with مثالهایی از داده نوع net میباشند. Net ها اتصال بین دوالمان یا عنصر را نشان میدهند. خروجی آنها با خروجی وسیله ای که نشان میدهند مرتباً راهاندازی میشود. کلمه ای که نشان میدهند مرتباً راهاندازی میشود. کلمه مانند wire یک کلمه کلیدی نیست و کلاسی از انواع داده مانند wire میشود. کلمه نشان میدهند. اعلان wire مکرر به کار برده میشود. مدلهای wor پیادهسازی سختافزاری آرایش OR wire را نشان میدهند. مدل های آرایش wired—OR را نشان میدهند. مدل های آرایش wired—AND در نظر گرفته شدهاند. شبکههای supply1 و supply0 منبع تغذیه و زمین هستند. از آنها در توصیف سطح—سوئیچ استفاده می شود.

V-3-7 مدلسازی روند داده

مدلسازی روند داده از تعدادی عملگر روی عملوندها استفاده می کند تا خروجی مورد نظر را تولید کند. Verilog HDL حدود 30 عملگر در اختیار می گذارد. جدول شکل۷-۲۱ بخشی از این عملگرها، سمبلهای آنها و عملی که اجرا می کنند را نشان می دهند.

لازم است تا بین اعمال حسابی و منطقی تفکیک به عمل آید، بنابراین برای هر یک، از سمبل جداگانه ای استفاده شده است. سمبل (+) برای جمع حسابی به کار رفته و AND منطقی از سمبل & استفاده می کند. برای NOT ،OR و XOR سمبلهای خاصی و جود دارد. سمبل برابری از دو علامت مساوی و بدون فضا در بین آنها استفاده می کند تا با علامت برابری به کار رفته با عبارت تخصیص اشتباه نشود. عملگر ادغام

مکانیزمی است که برای ضمیمه کردن چند عملوند استفاده می شود. مثلاً دو عملوند دو بیتی را می توان برای ایجاد یک عملوند چهار بیتی در هم ادغام کرد.

symbol	operation
+	Binary addition
-	Binary subtraction
&	Bit - wise AND
	Bit – wise OR
٨	Bit – wise XOR
٧	Bit – wise NOT
= =	equality
>	Greater than
<	Less than
{}	concatenation
?:	conditional

شكل ۷-۲۱: عملگرهای Verilog HDL

```
// dataflow description of a 2- to -4 – line decoder // see fig. 4-19 Module decoder – df (A,B,E,D); Input A,B,E; Output [0:3] D; Assign D [0] = \sim (\simA & \simB & \simE), D [1] = \sim (\simA & B & \simE), D [2] = \sim (A & B & \simE), D [3] = \sim (A & B & \simE); End module
```

مثال ۱: مدلسازی روند داده از تخصیصهای مداوم و کلمه کلیدی assign استفاده می کند. یک تخصیص مداوم عبارتی است که یک مقدار را به یک net تخصیص می دهد. net نوع داده در HDL برای نمایش اتصالات بین عناصر مدار به کار می روند. یک net خروجی یک گیت را که با عبارت output یا wire بیان شده، تعریف می کند. مقدار تخصیص داده شده به net با یک عبارت که عملگر و عملوند را استفاده می کند

بیان می گردد. به عنوان مثال با فرض اعلان متغیرها، یک مولتی پلکسر 2 به 1 با ورودی های داده A و B و رودی انتخاب B و خروجی A با عبارت مداوم زیر تعریف می گردد:

assign
$$Y = (A \& S) | (B \& \sim S);$$

عبارت با کلمه کلیدی assign و به دنبال آن خروجی مورد نظر Y و یک علامت مساوی شروع می شود. به دنبال علامت مساوی، یک عبارت بول آورده شده است. در سخت افزار، این عبارت معادل با اتصال خروجی گیت OR (|) به سیم Y است. مثال های بعدی مدل های روند داده دو مثال سطح گیت قبلی را نشان می دهند. توصیف روند داده یک دیکدر P به 4 در مثال P بشان داده شده است. مدار با توجه به عبارات بولی با چهار عبارت تخصیص مداوم تعریف شده است که هر یک متعلق به یک خروجی است. توصیف روند داده یک جمع کننده P بیت در مثال زیر P با آورده شده است.

مثال ۲: در این مثال توصیف روند داده یک جمعکننده 4 بیت ارائه شده است. منطق جمع با یک عبارت و استفاده از عملگرهای جمع و ادغام بیان شده است. سمبل جمع (+) بیانگر جمع دودویی 4 بیت A با چهار بیت B و یک رقم نقلی Cin است. خروجی مورد نظر ادغام نقلی خروجی Cout و چهار بیت SUM است.

// dataflow description of 4 – bit adder Module binary -adder (A,B,cin,SUM,COUT);

Input [0:3] A,B;

Input cin;

Output [0:3] SUM;

Output COUT;

Assign $\{ COUT, SUM \} = A + B + cin;$

End module

ادغام عملوند ها در پرانتز بیان شده و یک ویرگول آنها را از هم جدا میسازد. بنابراین پنج بیت { Cout و SUM }، نتیجه عمل جمع را به نمایش می گذارد.

مثال ۳: مدلسازی روند داده امکان توصیف مدارهای ترکیبی را با تابع به جای ساختار گیتی اش فراهم میسازد برای ملاحظه چگونگی انجام طراحی دیجیتال با روند داده، مقایسه گر مقدار چهار بیتی توصیف شده در این مثال را در نظر بگیرید. مدل دو گروه ورودی چهار بیت A و B و سه خروجی را مشخص می کند. اگر A کوچکتر از B باشد خروجی (ALTB) در منطق 1 و اگر A بزرگتر از B باشد خروجی (AGTB) در منطق 1 قرار مي گيرد. ضمن اينكه اگر A برابر با B است خروجي (AEQB) وجود داشته باشد. توجه کنید که تساوی با دو علامت مساوی تعریف می شود.

// dataflow description of 4 – bit comparator Module magcomp (A,B,ALSB,AGTB,AEQB); Input [0:3] A.B;

Output ALSB, AGTB, AEQB;

Assign ALSB = (A < B),

AGTB = (A>B),

AEQB = (A = =B);

End module

مثال بعدی از عملگر شرطی (:?) استفاده می نماید. این عملگر سه عملوند را اختیار مي کند.

مثال ۴: مولتي پلکسر 2 به 1 خط را با عملگر شرطي توصيف مي نمايد.

Condition? true - expression: false - expression

شرط همواره ارزیابی می شود. اگر نتیجه منطق 1 بود true – expression ارزیابی می گردد. اگر نتیجه منطق 0 بود،false – expression ارزیابی خواهد شد. این معادل با یک شرط if- else است. تخصیص مداوم

assign OUT = select ? A: B;

شرط زیر را بیان می کند.

OUT = A if select = 1, else OUT = B if select = 0

```
// dataflow description of 2- to -1 – line multiplexer Module mu×2×1– df (A,B,select,OUT); Input A,B,select; Output OUT; Assign OUT = select? A: B; End module
```

۷-٤-۷ مدلسازی رفتاری

مدلسازی رفتاری مدارهای دیجیتال را در سطح الگوریتمی و عملیاتی نمایش می دهد. این مدل اغلب در توصیف مدارهای ترتیبی به کار برده می شود، ولی قابل استفاده در توصیف مدارهای ترکیبی هم می باشد. در اینجا دو مثال از مدارهای ترکیبی ساده برای معرفی موضوع ارائه می گردد.

توصیفهای رفتاری از کلمه کلیدی always و بدنبال آن لیستی از عبارات تخصیص اجرایی (رویهای) استفاده میکنند. خروجی مورد نظر این عبارات باید نوع داده reg باشد. بر خلاف داده نوع wire که خروجی مورد نظر یک تخصیص ممکن است مرتبا به روز شود، داده نوع reg مقدارش را تا تخصیص مقدار جدید حفظ میکند.

مثال ۵: مثال ۵ HDL توصیف رفتاری مولتی پلکسر 2 به 1 را نشان می دهد (آن را با مثال ٤ مثال ۵: مثال ۵ OUT بچون OUT یک خروجی مورد نظر یا مقصد است، باید علاوه بر اعلان می نید، به صورت داده reg هم اعلام گردد. عبارات تخصیص اجرایی در داخل بلوک always هر زمان که تغییری در هر متغیر بعد از علامت @ رخ دهد دوباره اجرا می گردد. توجه کنید که در انتهای عبارت always علامت (;) وجود ندارد. در این حال، آنها عبارتند از A، B و select. توجه کنید که کلمه کلیدی or در بین متغیرها به جای عملگر منطقی OR، "|"، استفاده شده است. عبارت شرطی if-else تصمیمی را که مبتنی بر مقدار ورودی select است فراهم می کند. عبارت fi را می توان بدون ذکر سمبل کمیت نیز نوشت:

if (select) OUT = A;

```
و به این معنی است که select برای منطق 1 چک می شود.
```

```
// Behavior description of 2- to - 1 - line multiplexer

Module mu×2×1- bh (A,B,select,OUT);

Input A,B,select;

Output OUT;

Reg OUT;

Always @ (select or A or B)

If (select = 1) OUT = A;

Else OUT = B;

End module
```

مثال ۶: یک مولتی پلکسر 4 به 1 را توصیف نمایید.

ورودی select به صورت یک بردار 2 بیت توصیف شده و خروجی ۷ هم با داده reg reg اعلان شده است. عبارت always دارای یک بلوک ترتیبی در بین کلمات کلیدی و case و ease است. این بلوک هر وقت که هر ورودی بعد از علامت @ تغییر کند، اجرا خواهد شد. عبارت case یک انشعاب شرطی چند مسیری است. عبارت عبارت (select) با مقایر لیست عباراتی که به دنبالش می آیند ارزیابی و مقایسه می شود. اولین مقداری که با شرط صحیح تطبیق کند اجرا می گردد. چون select یک عدد دو بیتی است، می تواند ۵۵، ۵۱، 10 و یا 11 باشد. اعداد دودویی با حرف b و قبل از آن یک علامت پریم مشخص می گردند. سایز عدد ابتدا نوشته شده و سپس مقدار آن ذکر می شود. بنابراین 26نان به معنی عدد دودویی دو رقمی است که مقدارش ۵۱ است. اعداد را می توان به دهدهی، هشت هشتی یا شانزده شانزدهی و به ترتیب با اعداد را می توان به دهدهی، هشت هشتی یا شانزده شانزدهی و به ترتیب با بود. اگر سایز عدد نامشخص کرد. اگر مبنای عدد مشخص نباشد، پیش فرض دهدهی خواهد بود. اگر سایز عدد نامشخص باشد، سیستم سایز را 32 بیت فرض خواهد کرد.

```
// Behavioral description of 4- to -1 – line multiplexer // Describes the function table of fig. 4-25 (b) Module mu\times4\times1– bh (i_0,i_1,i_2,i_3,select,y); Input i_0,i_1,i_2,i_3;
```

```
Input [1:0] select;

Output y;

Reg y;

Always @ (i_0 \text{or } i_1 \text{or } i_2 \text{or } i_3 \text{or select})

Case (select)

2'b 00: y = i_0;

2'b 01: y = i_1;

2'b 10: y = i_2;

2'b 11: y = i_3;

End case

End module
```

در اینجا مثالهای سادهای را از توصیف رفتاری مدارهای ترکیبی نشان دادیم. مدلسازی رفتاری و عبارات تخصیص اجرایی دانش مدارهای ترتیبی را لازم دارد که در فصل بعد مورد بحث و بررسی قرار خواهد گرفت.

٧-٤-٥ نوشتن يک برنامه تست ساده

یک برنامه تست (T.B) برنامهای HDL است که برای اعمال محرک به طرح HDL برای تست و مشاهده پاسخ شبیه ساز آن به کار میرود. T.B می تواند بسیار پیچیده و طولانی باشند تا حدی که ساخت آن از طرح مورد تست بیشتر طول بکشد. با این وجود، برنامهای که در اینجا بررسی می شود نسبتاً ساده است زیرا ما فقط مایل به تست مدارهای ترکیبی هستیم. مثالها برای نمایش توصیفهای نمونه ماژولهای محرک HDL ارائه شدهاند.

علاوه بر عبارات always برنامه تست از عبارت initial برای تهیه محرک به مدار تحت تست استفاده می کند. عبارت always حلقه ای را به صورت تکراری اجرا می کند. عبارت initial فقط یک بار با شروع از 0=t شبیه سازی را انجام داده و ممکن است هر عملی را با تاخیری که مضربی از واحدهای زمانی است و با سمبل # مشخص شده ادامه دهد. مثلاً بلوک initial زیر را ملاحظه نمایید.

```
TM1 october 1781 october 1881 ```

بلوک، بین begin محصور شده است. در A و A در A قرار گرفته اند. 10 و A در A بین end و begin بین واحد زمان بعد، A به A تغییر پیدا می کند. ورودی ها به جدول درستی A بیتی می توانند با بلوک initial تولید شوند.

```
Initial begin D = 3 ' b 0 0 0 ; repeat (7) \#10 D = D + 3 ' b 0 0 0 ; end
```

برای 3 بیت D در t=0 با 000 مقدار دهی اولیه می شود. کلمه کلیدی repeat یک عبارت حلقه ای را تداعی می کند: یعنی عدد 1 هفت بار به D اضافه شده و این کار هر عبارت حلقه ای را تداعی می کند: یعنی عدد 1 هفت بار به D اضافه شده و این کار هر 111 واحد زمانی یک بار تکرار شده است. نتیجه یک رشته اعدادی از 000 تا 111 خواهد بود.

یک ماژول محرک در یک برنامه HDL ساختار زیر را دارد.

- نام module تست
- اعلان شناسه های reg و wire محلی
  - ذكر ماژول طراحي مورد تست
- ایجاد عبارات محرک initial و always
  - نمایش پاسخ خروجی
    - endmodule •

یک ماژول تست معمولاً ورودی یا خروجی ندارد. سیگنالهایی که به عنوان ورودی به ماژول طراحی برای شبیهسازی اعمال می شوند معمولاً در ماژول محرک به عنوان نوع داده یا reg محلی اعلان می گردند. خروجی های ماژول طراحی که برای تست نمایش داده می شوند در ماژول محرک به عنوان داده نوع wire اعلان می شوند. آنگاه ماژول تحت تست با به کار گیری شناسنامه های محلی ذکر می گردد. شکل ۷-۲۲ این ارتباط را نشان می دهد.

| ماژول محرک            |              | ماژول طراحی            |
|-----------------------|--------------|------------------------|
| Module testcircuit    |              | Module circuit(A,B,C); |
| Reg TA , TB;          | <del> </del> | Input A,B;             |
| Wire TC;              | 4            | Output C;              |
| Circuit cr(TA,TB,TC); |              |                        |

شکل ۷-۲۲: ماژول های محرک و طراحی محاورهای

ماژول محرک ورودی ها را برای ماژول طراحی با اعلان شناسه های TA و TB به عنوان نوعی reg تولید می کند و خروجی طرح را با شناسه نوع wire، یعنی TC چک می نماید. سپس شناسه های محلی برای ذکر ماژول زیر تست به کار می روند. پاسخ به محرک تولید شده با بلوک های intial و always در خروجی محرک به صورت نمودار زمان بندی ظاهر می شود. و نیز می توان با استفاده از Verilog system tasks خروجی عددی نیز تولید کرد. این کار در سیستم با شناسایی کلمات کلیدی که با سمبل \$ آغاز می شوند ساخته می شود. بعضی از این وظایف مفید در نمایش در زیر آمده است:

مقدار متغیر یا رشته هایی با بازگشت از انتهای خط 

swrite ولی بدون رفتن به خط بعد display \$ ولی بدون رفتن به خط بعد 

monitor\$ هر وقت در حین اجرای شبیه سازی متغیری تغییر کند، آن را نمایش می دهد 

time\$

ان شبیه سازی را نشان می دهد finish\$

قاعده نوشتن write \$\$ display \$ و monitor\$ به شکل زیر است.

Task – name (format specification, argument list);

و يا

### ; (لیست آرگومان و مشخصات قالب) نام تکلیف

مشخصات قالب شامل مبنای اعدادی است که با استفاده از سمبل (%) نمایش داده می شوند و ممکن است دارای رشته ای در داخل (") باشد. مبنا می تواند دودویی، دهدهی، هشت هشتی و یا شانزده شانزدهی فرض شود که به ترتیبی با سمبلهای b %، o % d و h % نشان داده می شوند. مثلاً عبارت:

#### \$ Display (% d % b % b , C , A , B);

به این معنی که C به دهدهی و A و B به دودویی نمایش داده شوند. توجه کنید که در مشخصات قالب، علامت ویرگول وجود ندارد ولی برای جداسازی مشخصات قالب و لیست آرگومان و نیز بین متغیرهای لیست آرگومان، ویرگول وجود دارد. مثالی که یک رشته را داخل علامت کو تیشن یا نقل قول محصور کند مشابه زیر است:

> \$ Display ("time = % 0d A = %b B = %b", \$time, A,B);و نمایش زیر را تولید خواهد کرد:

#### time = 3 A=10 B=1

كه (=ctime)، (=A) و (=B) بخشى از رشته مورد نمايش اند. قالب 06%، 6% و 6% به ترتیب مبنای A ، \$ time و B را مشخص می کنند. هنگام نمایش مقادیر تابع، بهتر است قالب00% را به جای b% به کار ببریم. این کار رقمهای با ارزش تر را بدون فضای خالی تولید می نماید (d) حدود 10 فضای خالی را تولید می کند زیرا زمان با عدد 32 بیت تولید می گردد). مثالی از ماژول محرک در مثال HDL ۷ نشان داده شده است.

مثال ۷: این مثال حالت ماژول محرک را نشان میدهد. مدار مورد تست یک مولتی یلکسر 1×2 است که در مثال ٦ توصیف گردید ماژول testmux یورت ندارد.

```
// stimulus for mu \times 2 \times 1 - df.
Module testmux;
Reg TA, TB, TS; //inputs for mux
Wire y; //output from mux
 mu×2×1- df mx (TA, TB, TS,y);//Instantiate mux
Initial
Begin
TS=1; TA=0; TB=1;
10; TA=1 ; TB=0 ;
10; TS=0 ;
10; TA=0 ; TB=1 ;
End
Initial
$ monitor("select = %bA = %bB=%b OUT= %b Time = % 0d",
TS TA TB Y $ time);
End module
// dataflow description of 2-to-1 – line multiplexer
// from example 4- 6
Module mu \times 2 \times 1 - df (A,B,select,OUT);
Input A, B, select;
Output OUT;
Assign OUT = select? A : B;
End module
Simulation log:
Select =1 A=0 B=1 OUT=0 time=0
Select =1 A=1 B=0 OUT=1 time=10
Select =0 A=1 B=0 OUT=0 time=20
 Select =0 A=0 B=1 OUT=1 time=30
ورودی های mux با کلمه کلیدی reg و خروجی ها با wire مشخص می شوند.
با متغیرهای محلی ذکر شده است. بلوک initial رشتهای از اعداد دودویی را که در
حین شبیه سازی اعمال می گردند، مشخص می کند. پاسخ خروجی با تکلیفmonitor $
```

چک می شود. هر بار یک متغیر تغییر مقدار دهد، شبیه ساز ورودی ها، خروجی و زمان را نمایش می دهد. نتیجه شبیه سازی در مثال زیر تیتر simulation ذکر شده است. می بینیم که وقتی S = 1 باشد S = 1 باشد S = 1 باشد S = 1 باشد که بدین ترتیب عملکرد مولتی پلکسر را تایید می کند.

```
// gate- level description of circuit of Fig. 4-2
Module analysis (A,B,C,F₁,F₂);
Input A,B,C;
Output F_1, F_2;
Wire T_1, T_2, T_3, F_2not, E_1, E_2, E_3;
Or g1 (T_1, A, B, C);
And g2 (T2, A, B, C);
And g3 (E₁, A, B);
And g4 (E2, A, C);
And g5 (E₃, B, C);
Or g6 (F_2, E_1, E_2, E_3);
Not g7 (F_2not, F_2);
And g8 (T_3, T_1, F_2 \text{ not});
Or g9 (F_1, T_2, T_3);
End module
// stimulus to analyze the circuit
Module test-circuit;
Reg [2:0]D;
Wire F_1, F_2;
Analysis fig 42 (D[2] , D[1] , D[0] , F_1 , F_2);
Initial
Begin
D= 3 'b000;
Repeat (7)
\#10 D = D+1 b1;
End
Initial
```

```
$monitor ("ABC=%b F_1=%b F_2=%b", D_1F_1,F_2); End module Simulation log: ABC=000 F_1=0 F_2=0 ABC=001 F_1=1 F_2=0 ABC=010 F_1=1 F_2=0 ABC=010 F_1=1 F_2=1 ABC=100 F_1=1 F_2=1 ABC=111 F_1=0 F_2=1 ABC=111 F_1=0 F_2=1 ABC=111 F_1=1 F_2=1
```

شبیه سازی منطقی، روشی سریع و دقیق در تحلیل مدارهای ترکیبی جهت اطمینان از عملکرد صحیح آنهاست. دو نوع تصدیق وجود دارد: عملیاتی و زمانی. در تصدیق عملیاتی، ما عملکرد مدار را جدا از ملاحظات زمانی مورد بررسی قرار می دهیم. این کار با تهیه جدول درستی مدار ترکیبی انجام می شود. در تصدیق زمانی عملکرد مدار را با احتساب آثار تاخیر در گیتها مطالعه می کنیم. این کار با مشاهده امواج در خروجی گیتها وقتی به یک ورودی مفروض پاسخ می دهند، صورت می گیرد.

۱- نمو دار منطقی یک دیکدر ۲ به ٤ را فقط با گیتهای NOR طراحی نمایید.

۲- یک مدار ترکیبی با سه تابع بولی زیر تعریف شده است. مدار را با دیکدر و
 گیتهای بیرونی بسازید.

$$F_1 = x'y' + xyz'$$

$$F_2 = x'yz' + x'y$$

$$F_3 = x'y'z + xz$$

۳- تابع بولی زیر را با استفاده از یک مولتی پلکسر پیاده سازی کنید.

 $F(x,y,z,w) = \sum (0,2,5,7,12,14)$ 

٤- يک مولتي پلکسر 1 \* 16 را با دو مولتي پلکسر 1 \* 8 پياده سازي نماييد.

٥- جدول درستي يک انکدر اولويت هشت هشتي به دودويي را معين کنيد.

٦- يک جمع کننده کامل را با دو مولتي پلکسر 1 \* 4 پياده سازي نماييد.

۷- یک دیکدر افزونی 3 به دودویی را با استفاده از ترکیبات به کار نرفته بی اهمیت طراحی نمایید.

# فصل ۸

## مدارهای ترتیبی همزمان

## هدف کلی

در این فصل مباحث اصلی مربوط به مدارهای ترتیبی بالاخص مدارهای ترتیبی همزاه همزاه همزاه همزاه و بررسی قرار خواهند گرفت. مفاهیم فلیپفلاپها به همراه مدارها و نحوه کار هر یک از آنها توضیح داده خواهد شد. همچنین در بحث مدارهای ترتیبی ساعتدار، روشهای تحلیل معادلات ورودی با فلیپفلاپها مورد بحث و بررسی قرار خواهند گرفت.

## هدف ساختاری


در این فصل عناوین زیر مورد بحث و بررسی قرار می گیرند:

- مفهوم مدارهای ترتیبی
- مفاهيم فليپفلاپها و لچها
  - فليپفلاپ T
  - فليپفلاپ D
  - فليپفلاپ K
  - مدارهای ترتیبی ساعتدار
- تحلیل معادلات با کمک فلیپفلاپها

#### ۸-۱ مدارهای ترتیبی

کلیه مدارهای دیجیتالی که در فصول ششم و هفتم مورد بررسی قرار گرفته بودند از نوع مدارهای ترکیبی بودند. در این مدارها خروجیها همه به ورودیهای دیجیتال وابستهاند. گرچه به نظر میرسد که هر سیستم دیجیتال دارای مدارهای ترکیبی است، بسیاری از سیستمهایی که در عمل با آن مواجه هستیم حاوی عناصر حافظه هم می باشند و بنابراین لازم است تا این سیستمها بر حسب منطق ترتیبی مورد بررسی قرار گیرند. همچنین لازم است در مواردی در فرایند طراحی گیت عمدا تاخیراتی اعمال گردد. در این فصل مدارهای ترتیبی که قادر به پیادهسازی این نوع نیازها هستند، مورد بحث و بررسی قرار می گیرند.

نمودار بلوکی یک مدار ترتیبی در شکل ۱-۸ نشان داده شده است. این مدار متشکل از مداری ترکیبی است که عناصر حافظه برای ایجاد یک مسیر پسخورد به آن وصل شدهاند. عناصر حافظه قطعاتی هستند که می توانند اطلاعات دودویی را ذخیره کنند. اطلاعات دودویی ذخیره شده در این عناصر در هر لحظه از زمان حالت مدار ترتیبی در آن زمان است. مدار ترتیبی اطلاعات دودویی را از ورودیهای بیرونی دریافت می کند.



این ورودی ها همراه با حالت فعلی عناصر حافظه، مقدار دودویی خروجی ها را معین می نماید. آنها شرط تغییر حالت در عناصر حافظه را نیز معین می سازند. نمودار بلوکی نشان می دهد که خروجی های یک مدار ترتیبی نه فقط تابعی از ورودی ها هستند، بلکه به حالت فعلی عناصر حافظه نیز وابسته می باشند. حالت بعدی عناصر به

حافظه نیز تابعی از ورودی های بیرونی و حالت فعلی است. بنابراین یک مدار ترتیبی با ترتیب زمانی ورودی ها، خروجی ها و حالات داخلی مشخص می گردد.

#### ۸-۱-۱ انواع مدارهای ترتیبی

دو نوع مدار ترتیبی وجود دارد که دستهبندی آنها به زمانبندی سیگنال آنها وابسته است. این نوع مدارها عبارتند از:

- مدارهای ترتیبی همزمان
- مدارهای ترتیبی غیر همزمان


مدار ترتیبی همزمان یا همگام سیستمی است که رفتار آن با توجه به دانش و آگاهی از سیگنالهایش در هر لحظه گسستهای از زمان قابل تعریف میباشد. رفتار یک مدار ترتیبی غیر همزمان به ترتیب تغییر سیگنالهای ورودی آن که میتوانند در هر لحظه از زمان روی مدار تاثیر کنند وابسته میباشد. عناصر حافظهای که به طور معمول در مدارهای ترتیبی غیر همزمان به کار میروند، نوعی وسایل تاخیر زمانی هستند. قابلیت نگهداری یک وسیله تاخیر زمانی به زمان انتشار سیگنال در وسیله بستگی دارد. در عمل تاخیر انتشار در گیتهای منطقی درونی برای ایجاد تاخیر کفایت میکند بنابراین واحد تاخیر واقعی می توانند مورد نیاز نباشد. در سیستمهای غیر همزمان نوع گیتی، عناصر حافظه متشکل از گیتهای منطقی است که در واقع تاخیر انتشار آنها عمل ذخیرهسازی را تداعی می نماید. بنابراین در چنین مواقعی یک مدار ترتیبی غیر همزمان را می توان مداری با پسخورد دانست. به دلیل وجود پسخورد در بین گیتهای منطقی، هر مدار ترتیبی غیر همزمان هر لحظه ممکن است ناپایدار شود. مسئله بی ثباتی حاکم هشکلات عدیدهای را برای طراح تحمیل خواهد کرد.

با توجه به تعریف، یک مدار ترتیبی همزمان سیگنالهایی را مورد استفاده قرار می دهد که فقط در لحظات گسستهای از زمان روی عناصر حافظهاش اثر می گذارد. در این مدارها همزمانی با وسیلهای به نام مولد ساعت تحقق می یابد و طی آن رشته

متناوبی از پالس ساعت به وسیله این دستگاه تولید می گردد. پالسهای ساعت در سرتاسر سیستم توزیع می گردند به نحوی که عناصر حافظه تنها هنگام رسیدن هر پالس تحت تاثیر ورودی خود قرار می گیرند. در عمل پالسهای ساعت به همراه دیگر پالسها که تغییرات لازم را در حافظه ایجاد می کند همراه هستند. مدارهای ترتیبی همزمانی که پالسهای ساعت را در ورودی عناصر ذخیره ساز خود به کار می برند، مدارهای ترتیبی مدارهای ترتیبی ساعتدار خوانده می شوند. ما غالباً در عمل با مدارهای ترتیبی ساعتدار مواجه هستیم. آنها مشکل ناپایداری را ندارند و موضوع زمان بندی در آنها به راحتی به مراحلی گسسته و مستقل شکسته می شود. هر یک از این مراحل یا برشهای زمانی مستقلاً قابل بررسی می باشند.

## ٨-٢ فليپفلاپها و لچها

یکی از نکات مهم در مدارهای ترتیبی بحث ذخیرهسازی اطلاعات در هنگام اجرای ترتیبی ساعتدار را ترتیبی گیتهای مدار است. عناصر ذخیرهسازی در مدارهای ترتیبی ساعتدار را



شکل ۸-۲: مدار ترتیبی ساعت دار همزمان


فلیپفلاپ می گویند. فلیپفلاپ یک وسیله ذخیرهسازی دودویی بوده و قادر است یک بیت از اطلاعات را در خود ذخیره نماید. یک مدار ترتیبی ممکن است در صورت لزوم تعداد قابل توجهی از این فلیپفلاپها را به کار ببرد. نمودار بلوکی یک مدار ترتیبی ساعتدار همزمان در شکل ۸-۲ دیده می شود. خروجی ها می توانند از یک مدار ترکیبی، یا از فلیپفلاپها و یا هر دو حاصل شوند. فلیپفلاپها ورودی های خود را از مدار ترکیبی و نیز از سیگنال ساعت که با فواصل زمانی رخ می دهند، طبق نمودار زمانی دریافت می کنند.

حالت فلیپفلاپها تنها هنگام تغییر وضعیت یک پالس ساعت عوض می شود. وقتی یک پالس ساعت فعال نیست، حلقه پسخورد قطع می شود زیرا حتی اگر خروجی های مدار ترکیبی که ورودی آنها را تغذیه می کند عوض شود خروجی های فلیپفلاپ تغییر نمی نمایند. بنابراین تغییر وضعیت از یک حالت به بعدی فقط در فواصل زمانی دیکته شده به وسیله پالسهای ساعت امکان پذیر است.

## ٨-٢-١ لچها

یک فلیپفلاپ می تواند یک حالت دودویی را مادامی که تغذیه به مدارش اعمال شود، تا مدتی نامحدود نگهدارد. تفاوت عمده بین انواع فلیپفلاپها، در تعداد ورودیها و نحوه تاثیر آنها در تغییر حالت دودویی است. ساده ترین انواع فلیپفلاپها که با سطوح سیگنال عمل می کنند، لچ نامیده می شوند. لچها (یا نگهدارها) مدارهای مبنایی هستند که فلیپفلاپها با آنها ساخته می شوند. گرچه لچها برای ذخیره اطلاعات دودویی و طراحی مدارهای ترتیبی غیر همزمان مفیدند، ولی عملاً در مدارهای ترتیبی همزمان به کار نمی روند. انواع فلیپفلاپهایی که در مدارهای ترتیبی مورد استفاده قرار می گیرند در بخش بعد معرفی شدهاند.

## SR الح ۱-۱-۲-۸




شكل ٨-٣: لچ SR با گيت NOR

تحت شرایط معمولی، هر دو ورودی در 0 نگهداری می شوند مگر اینکه بخواهیم حالت لچ را عوض کنیم. اعمال یک لحظه 1 به ورودی S موجب می شود که لچ به حالت 1 برود. قبل از اینکه حالت تعریف نشده ای رخ دهد، ورودی S باید به 0 باز گردد. طبق جدول تابع در شکل S–S(ب)، دو حالت از ورودی موجب می شود تا مدار در حالت 1 قرار گیرد. اولین حالت S(S=1، S=1) نقشی است که طی آن ورودی S0، مدار را به حالت 1 می برد،که حذف ورودی فعال از S1، مدار را در همان حالت باقی می گذارد. پس از بازگشت هر دو ورودی به S1 امکان رفتن به حالت S2 میسر خواهد شد، به این ترتیب که برای یک لحظه یک 1 به S3 اعمال می گردد. سپس می توان 1 را از S4 حذف کرد و در این حال مدار در حالت S5 باقی خواهد ماند. لذا وقتی هر دو ورودی S5 برابر S6 این مدار در حالت S6 برابر S7 برابر S8 کدام ورودی اخیراً S8 شده است، لچ می تواند در حالت

1 یا 0 قرار گیرد. اگر به طور همزمان به هر دو ورودی R و R دودویی را اعمال کنیم، هر دو خروجی به 0 میروند. این ورودی ها حالت تعریف نشده ای را در خروجی ایجاد می کنند، زیرا حالت بعدی پیش بینی نشده ای را به هنگام بازگشت دو ورودی به 0 نتیجه می دهد. در حالت کار معمولی لچ، با اطمینان از اعمال نشدن همزمان 1 به ورودی ها، این وضعیت پرهیز می گردد.


لچ SR با دو گیت NAND متقاطع در شکل A-3 مشاهده می شود. این مدار به طور معمول با 1 در هر دو ورودی اش کار می کند مگر اینکه بخواهیم حالت لچ را تغییر دهیم. اعمال 0 به S موجب می شود Q به 1 برود، و لچ را به حالت نشانده وادارد. وقتی که ورودی S به 1 باز گردد ، مدار در همان حالت 1 باقی می ماند. پس از بازگشت هر دو ورودی به 1، ما مجاز به تغییر حالت لچ با استقرار 0 در 1 هستیم. این موجب می شود تا مدار به حالت باز نشانی برود و حتی پس از بازگشت هر دو ورودی به 1، لچ در همان حال بماند. حالتی که برای لچ NAND غیر مجاز است، هنگامی است که هر دو ورودی به طور همزمان در 0 باشند. بنابراین از وقوع این حالت باید ممانعت کرد.



NAND با مقایسه لچ NOR با NAND مشاهده می شود که سیگنال های ورودی برای NAND متمم ورودی های لچ NOR است. چون لچ NAND برای تغییر حالت خود به سیگنال S'-R' نیاز دارد، گاهی آن را لچ S'-R' می خوانند. علامت پریم یا خط بار بر روی حروف،

بیانگر این حقیقت است که ورودی ها باید در حالت متمم خود باشند تا مدار را فعال کنند.

عملکرد لچ SR با افزودن یک ورودی کنترل برای تعیین زمان تغییر حالت لچ اصلاح می گردد. یک لچ کنترل دار در شکل A-0 مشاهده می شود. این مدار شامل یک لچ SR پایه و دو گیت NAND اضافی است. ورودی کنترل C به عنوان یک سیگنال فعال ساز برای دو ورودی عمل می کند.



شكل ۸-٥: لچ SR با ورودى كنترل


مادامی که ورودی کنترل در 0 باقی بماند، خروجی گیتهای NAND در سطح منطقی 1 باقی می مانند. این وضعیت حالت سکون برای لچ SR است. حالت نشاندن برای لچ C=1 ها در حالت باید C=1 ها در حالت جاری باقی می ماند. در برای وقتی که C=1 ها C=1 باشد. در هر حال، وقتی که C=1 به C=1 باشد، و می می می می می مدار غیر فعال می شود، به نحوی که عدم تغییر حالت مستقل از مقادیر C=1 باشد، و هر دو ورودی C=1 باشد، و هر دو ورودی C=1 برابر C=1 باشد، باز هم حالت مدار تغییر نخواهد کرد. این حالات در جدول تابع در کنار نمودار، ملاحظه می شوند.

در بعضی شرایط حالت لچ را نا معین مینامند. حالت نامعین هنگامی رخ می دهد که هر سه ورودی برابر 1 باشند. این وضعیت، مقدار 0 را روی هر دو ورودی لچ SR پایه

قرار می دهد، که این ورودی ها حالت نامعین را برقرار می نمایند. وقتی که ورودی کنترل به 0 باز می گردد، نمی توان حالت بعدی را معین کرد زیرا بستگی دارد که کدام یک از دو ورودی R و R زودتر به R بروند. این حالت نامعین موجب می گردد تا اداره مدار مشکل باشد و بنابراین به ندرت به کار گرفته می شود. با این وجود، مدار از اهمیت لازم برخوردار است زیرا دیگر لچها و فلیپ فلاپها با آن ساخته می شوند.

#### ۸-۲-۱-۲ لچ D

یکی از راههای حذف حالت نامطلوب یعنی حالت نامعین یا غیر مجاز در لچ R این R است که مطمئن شویم R و R هرگز به طور همزمان به R نمی روند. این کار با لچ R شکل R میسر است. این لچ تنها دو ورودی دارد: R (داده) و R (کنترل). ورودی مستقیماً به ورودی R و متمم آن به ورودی R وصل می شود. مادامی که ورودی کنترل در R قرار دارد، لچ R متقاطع دارای R در هر دو ورودی بوده و مدار نمی تواند تغییر حالت دهد. در واقع مقدار R هم نقشی ندارد. وقتی R باشد ورودی R نمونه برداری می شود. اگر R باشد خروجی R به R می رود، به این ترتیب مدار در حالت نشانده است. اگر R به R و مدار را به حالت بازنشانی می برد.




شكل ٨-٦: لچ D

لچ D نامش را از قابلیت نگهداری داده در درون دریافت کرده است. این لچ برای ذخیره موقت اطلاعات دودویی بین یک محیط و یک واحد مناسب است. اطلاعات دودویی حاضر در ورودی داده لچ D هنگامی که ورودی کنترل فعال شود، به خروجی

Q منتقل می گردد. مادامی که ورودی کنترل فعال است، خروجی تغییرات ورودی را دنبال می کند. این وضعیت مسیری از D به خروجی ایجاد می کند، و به این دلیل مدار را لچ شفاف هم می خوانند. وقتی ورودی کنترل غیر فعال شود، اطلاعات دودویی حاضر قبلی در ورودی، در خروجی Q باقی می ماند تا دوباره ورودی کنترل فعال گردد.

نماد گرافیک برای انواع لچ در شکل V-V آمده است. لچ با یک بلوک مستطیلی مشخص می شود، که در آن ورودی ها در سمت چپ و خروجی ها در سمت راست نشان داده می شوند. یکی از خروجی ها، خروجی معمولی و دیگری متمم خروجی معمولی را نشان می دهد. نمو دار گرافیک لچ SR دارای ورودی های S و S می باشد که در داخل بلوک ذکر شده اند. در لچ گیت SR به ورودی ها حباب هایی اضافه می شود که بیانگر نشانده شدن و بازنشانی با سیگنال منطقی SR است. نمو دار گرافیکی برای ورودی های SR دارای ورودی های SR و SR مشخص شده اند.



شکل ۸-۷: سمبلهای گرافیکی لچ


## ٨-٣ مكانيزم تغيير حالت لچها

حالت یک لچ یا یک فلیپفلاپ با تغییر در ورودی کنترل عوض می شود. این تغییر لحظه ای را تریگر گویند و انتقال مربوط به آن را تریگر کردن فلیپفلاپ خوانند. لچ D با پالس ها در ورودی کنترلش اساساً یک فلیپفلاپ است که در هر زمان پالس به سطح منطقی D برود تریگر می شود. مادامی که پالس ورودی کنترل در این سطح بماند هر تغییری در ورودی داده، خروجی و حالت لچ را عوض خواهد کرد.

همانطور که از نمودار بلوکی شکل ۲-۸ ملاحظه می شود، یک مدار ترتیبی از خروجی های فلیپفلاپ به ورودی های مدار ترکیبی دارای مسیر پسخورد است. در نتیجه ورودی های فلیپفلاپ ممکن است از خروجی همان یا دیگر فلیپفلاپ ها راهاندازی شوند. وقتی که لچها به عنوان عناصر مورد استفاده قرار گیرند، مشکلی اساسی به وجود می آید. به محض تغییر پالس ساعت به منطق ۱، انتقال حالت لچها آغاز می شود. در حالی که پالس ساعت هنوز فعال است، حالت جدید لچ در خروجی ظاهر می گردد. این خروجی به ورودی لچها از طریق مدار ترکیبی وصل می شود. اگر پالس ساعت در منطق ۱، باشد و ورودی اعمال شده به لچها تغییر کند، لچ به مقادیر جدید واکنش نشان داده و خروجی جدیدی رخ خواهد داد. نتیجه این واکنش وضعیت پیش بینی نشده ای است زیرا حالت لچها ممکن است با قرار داشتن پالس ساعت در سطح فعال همچنان به تغییر خود ادامه دهد. به دلیل این عملکرد غیر مطلوب، خروجی یک لچ وقتی همه لچها به منبع ساعت مشتر کی وصلند نمی تواند مستقیماً و یا از طریق یک مدار منطقی به همان لچ یا دیگر لچها وصل شود.

فلیپفلاپها طوری ساخته می شوند که وقتی بخشی از نوع مدار ترتیبی اند و از ساعت مشترکی استفاده می کنند، عملکردشان صحیح باشد. مشکل لچ این است که به سطح پالس ساعت پاسخ می دهد. همانطور که در شکل  $\Lambda-\Lambda$  (الف) مشاهده می شود،


وقتی که پالس ساعت در منطق 1 قرار دارد، هر تغییر مثبت در ورودی کنترل موجب می شود تا به ازاء هر تغییر در ورودی 0, تغییری در خروجی به وجود آید. نکته کلیدی در یک عملکرد صحیح فلیپفلاپها تریگر شدن آنها در زمان گذر سیگنال است. پالس ساعت از دو انتقال 1 به 0 و 0 به 1 گذر می کند. طبق شکل  $-\Lambda$  گذر مثبت به عنوان لبه مثبت و گذر منفی به نام لبه منفی شناخته می شود. برای اصلاح یک لچ به یک فلیپفلاپ، دو راه وجود دارد. یکی از این روشها استفاده از دو لچ با آرایشی خاص است که خروجی فلیپفلاپ را در حین تغییر ورودی، از آن جدا می سازد. راه دیگر تهیه فلیپفلاپی است که فقط در حین گذر سیگنال تریگر می شود (از 0 به 1 یا از 1 به در بقیه لحظات پالس ساعت غیر فعال است. اکنون هر دو روش را مطالعه می کنیم.



شكل ٨-٨: پاسخ ساعت در لچ و فليپفلاپ

#### ۸-۳-۸ فلیپ فلاپ D حساس به لبه

ساخت یک فلیپفلاپ D با دو لِچ D و یک وارونگر در شکل A-A ملاحظه می گردد. اولین لچ را حاکم و دومی را تابع می گویند. مدار، ورودی D را نمونه برداری کرده و خروجی Q را فقط در لبه منفی پالس کنترل ساعت (CLK) تغییر مىدھد.



شكل A-A: فليپ فلاپ D حاكم – تابع

وقتی که پالس ساعت در 0 است، خروجی وارونگر 1 میباشد. لچ تابع فعال شده و خروجی آن، Q، برابر با خروجی حاکم یعنی Y خواهد شد. لچ حاکم غیر فعال است زيرا CLK = 0 مى باشد. وقتى كه پالس ساعت ورودى به سطح 1 تغيير وضعيت می دهد، داده از ورودی بیرونی D به حاکم منتقل می گردد در این حال، مادامی که ساعت در سطح 1 بماند، تابع غیر فعال خواهد بود زیرا ورودی C آن برابر 0 است. هرتغییر در ورودی، خروجی Y را عوض میکند، ولی نمی تواند خروجی تابع را عوض كند. وقتى كه پالس ساعت به 0 بازگردد، حاكم غير فعال شده و از ورودى D جدا می شود. در همان زمان تابع فعال شده و مقدار Y به خروجی فلیپ فلاپ در Q انتقال

<sup>1</sup> \_ Master


<sup>&</sup>lt;sup>2</sup> \_ Slave

می یابد. بنابراین خروجی فلیپفلاپ فقط در حین گذر پالس ساعت از 1 به 0 تغییر می کند.

رفتار فلیپفلاپ حاکم – تابع که در بالا توصیف شد نشان می دهد که خروجی فقط در لبه منفی پالس ساعت تغییر می نماید. این تغییر را می توان در لبه مثبت پالس ساعت هم انجام داد. این کار به این ترتیب صورت می گیرد که یک وارون گر اضافی بین پایانه CLK و اتصال بین وارون گر دیگر و ورودی C لچ حاکم قرار گیرد. چنین فلیپفلاپی با لبه منفی پالس عمل کرده و به این ترتیب لبه منفی حاکم و لبه مثبت نیز تابع و پایانه خروجی را عوض می کند.

نمونه دیگری از فلیپفلاپ D حساس به لبه از سه لچ R، مطابق شکل R (داده) و R (داده) می کند. دو لچ موجود در این شکل به ورودی های بیرونی R (داده) و R (ساعت) پاسخ می دهد. لچ سوم خروجی را برای فلیپفلاپ تهیه می کند. ورودی های R و R و R لچ خروجی در R (سطح منطق R نگهداری می شوند. این موجب می شود تا خروجی در حالت فعلی خود باقی بماند. ورودی R ممکن است برابر R یا R باشد. اگر هنگام R شدن R (R) R برقرار باشد، R به R تغییر می کند. یعنی فلیپفلاپ به حالت بازنشان رفته و در آن R می گردد. اگر در زمان R تغییر در ورودی رخ دهد پایانه R در R می مماند. بنابراین فلیپفلاپ علیرغم تغییر در ورودی خود به حالت قفل باقی خواهد ماند. وقتی که ساعت به R باقی می ماند . به می رود و لچ خروجی در وضعیت ساکن و بدون تغییر در خروجی باقی می ماند . به طور مشابه وقتی R (R) از R به R می رود، اگر R و باشد، R به R تغییر می کند. این موجب می شود تا مدار به حالت R رفته و R و گردد. هر تغییر در R0 مادامی که موجب می شود تا مدار به حالت R1 رفته و R2 گردد. هر تغییر در R3 مادامی که موجب می شود تا مدار به حالت R4 رفته و R5 گردد. هر تغییر در R5 مادامی که موجب می شود تا مدار به حالت R6 رفته و R7 و گردد. هر تغییر در R8 مادامی که موجب می شود تا مدار به حالت R9 رفته و R9 می گردد.






شكل ۱۰-۸: فليپ فلاپ D حساس به لبه مثبت

به طور خلاصه، وقتى ساعت ورودى در فليپفلاپ حساس به لبه مثبت يک انتقال مثبت انجام دهد، مقدار D به Q منتقل می شود. یک لبه منفی از 1 به 0 تاثیری بر روی خروجی ندارد. به همین ترتیب سطح منطق ۱، و نیز سطح منطق 0 هم خروجی را عوض نمي كنند. از اين رو اين نوع فليپفلاپ تنها به لبه 0 به 1 و لاغير پاسخ مي دهد.

هنگام استفاده از فلیپفلاپ حساس به لبه باید زمان بندی پاسخ فلیپفلاپ تحت بررسی قرار گیرد. در این زمان بندی، حداقل زمانی به نام زمان برپایی وجود دارد که طی آن قبل از وقوع گذر ساعت، ورودی باید در مقدار ثابت خود نگهداری شود. به همین ترتیب حداقل زمانی بنام زمان نگهداری وجود دارد که طی آن ورودی D نباید پس از اعمال لبه مثبت ساعت، تغییر کند. تاخیر انتشار به صورت فاصله زمانی بین لبه تریگر شدن و تثبیت خروجی در حالت جدید تعریف می گردد. این و دیگر پارامترها در برگههای اطلاعاتی سازندگان برای هر خانواده منطقی ارائه میشوند. سمبل گرافیکی فلیپفلاپ D حساس به لبه در شکل N-11 مشاهده می شود. این سمبل مشابه با سمبل لچ D است به جزء اینکه در جلو حرف D علامت فلشی وجود دارد که دینامیکی بودن ورودی را نشان می دهد. نشانگر دینامیک به این معنی است که فلیپ فلاپ به گذر لبه ساعت حساس است. وجود یک حباب در ورودی دینامیکی به معنی نیاز به لبه منفی ساعت است. عدم وجود حباب پاسخ به لبه مثبت را نشان می دهد.



شكل A-۱۱: سمبل گرافيكي فليپفلاپ D حساس به لبه

### JK و T فلیپ فلاپهای $-\Lambda$

با یک فلیپفلاپ سه عمل را می توان انجام داد:


- نشاندن در 1
- بازنشانی در 0
- متمم شدن خروجي

#### JK فلیپفلاپ ۱−٤-۸

فليپفلاپ JK هر سه كار را انجام مىدهد. نمودار مدار 1 فليپفلاپ JK كه از يك فلیپفلاپ D ساخته شده است، در شکل۸-۱۲ (الف) دیده می شود. ورودی J، فلیپفلاپ را در 1، ورودی K، آنرا در 0 می نشاند، و وقتی هر دو ورودی در 1 قرار گیرند خروجی متمم می شود. صحت این مطلب را می توان با بررسی مداری که به ورودي D اعمال شده تحقیق کرد:

$$D = JQ' + K'Q$$

وقتی J = 1 و K = 0 است، K = 0 وقتی J = 1 بوده و بنابراین لبه ساعت بعدی خروجی را در 1 می نشاند. وقتی که J = 0 و K = 1 باشد، لبه پالس بعدی خروجی را به D = Q'باز مى نشاند. وقتى هر دو ورودى J = K = 1 باشد، D = Q'است و بنابراين لبه ساعت



شكل ٨-١٢: فليپفلاپ JK

بعدى خروجي را متمم مي كند. هنگامي كه J = K = 0 باشد، D = Q است و لبه يالس ساعت بعدی خروجی را بدون تغییر رها خواهد کرد. سمبل گرافیکی برای فلیپفلاپ JK در شكل ۸-۱۲(ب) ملاحظه مي گردد. اين سمبل مشابه فليپفلاپD است به جزء اینکه اکنون ورودیها با J و K نامگذاری شدهاند.


#### ۲-٤-۸ فليپ فلاپ T

فلیپفلاپ T(دگر وضع)یک فلیپفلاپ متمم ساز است و می توان آن را با گره زدن دو ورودی <math>T و نشان داده شده است. وقتی T ورودی T این عمل در شکل T-T(الف) نشان داده شده است. وقتی T است T است T ابله ساعت، خروجی را عوض نمی کند. وقتی که T است T است T ابله ساعت، خروجی را متمم مینماید. فلیپفلاپ متمم ساز در طراحی شمارنده های دو دو یی بسیار مورد توجه است.

یک فلیپفلاپ T را می توان با یک فلیپفلاپ D و یک گیت T مطابق شکل T ساخت. عبارت ورودی D در این حالت برابر است با:

$$D = T \oplus Q = TQ' + T'Q$$

وقتی T=0 است، آنگاه D=Q میباشد و بنابراین تغییری در خروجی رخ نمی دهد. وقتی T=1 باشد، آنگاه D=Q' بوده و خروجی متمم می گردد. سمبل گرافیکی برای این نوع فلیپ فلاپ دارای حرف T در ورودی است.



شكل ٨-١٣: فلييفلاي T

#### ٨-٤-٣ جدول مشخصه فليب فلابها

جدول مشخصه خواص منطقی یک فلیپفلاپ را تعریف می کند و بدین ترتیب عملکرد آن به صورت جدول توصیف می گردد. جداول مشخصه سه نوع فلیپفلاپ در جدول شکل -12 نشان داده شده است. آنها حالت بعدی را به صورت تابعی از ورودی ها و حالت فعلی تعریف می نمایند. Q(t) به معنی حالت فعلی و یا حالت قبل

از اعمال لبه ساعت است. Q(t+1)، حالت بعدی پس از اعمال ساعت می باشد. توجه کنید ورودی لبه ساعت در جدول مشخصه ذکر نشده است ولی فرض بر این است که بین t+1 رخ می دهد.

|        |                                    |                                                | JK                                                                          | فليپ فلاپ                                                                       |                                                    |
|--------|------------------------------------|------------------------------------------------|-----------------------------------------------------------------------------|---------------------------------------------------------------------------------|----------------------------------------------------|
| J      | K                                  | Q(T+1)                                         |                                                                             |                                                                                 |                                                    |
| 0      | 0                                  | Q(t)                                           | ر                                                                           | بلا تغيي                                                                        |                                                    |
| 0      | 1                                  | 0                                              | ن                                                                           | بازنشان                                                                         |                                                    |
| 1      | 0                                  | 1                                              |                                                                             | نشاندن                                                                          |                                                    |
| 1      | 1                                  | Q'(t)                                          |                                                                             | متمم                                                                            |                                                    |
| (پ D   | فليپ فلا                           |                                                |                                                                             | پ فلاپ T                                                                        | فلي                                                |
| Q(t+1) | .)                                 |                                                | T                                                                           | Q(t+1)                                                                          |                                                    |
| 0      | ر                                  | بازنشاني                                       | 0                                                                           | Q(t)                                                                            | بلا تغيير                                          |
| 1      | •                                  | نشاندن                                         | 1                                                                           | Q'(t)                                                                           | متمم                                               |
|        | 0<br>0<br>1<br>1<br>D بنب<br>Q(t+1 | 0 0<br>0 1<br>1 0<br>1 1<br>D فلیپ فلاپ Q(t+1) | 0 0 Q(t)<br>0 1 0<br>1 0 1<br>1 1 Q'(t)<br>D فلیپ فلاپ Q(t+1)<br>0 بازنشانی | J K Q(T+1)  0 0 Q(t)  0 1 0  1 0 1  1 1 Q'(t)  D فليپ فلاپ Q(t+1)  U بازنشاني T | $egin{array}{cccccccccccccccccccccccccccccccccccc$ |

شكل ٨-١٤: جداول مشخصه فيليپ فلاپ

جدول مشخصه فلیپفلاپ JK نشان می دهد که حالت بعدی برابر است با حالت فعلی، به شرطی که J = K = 0 باشد. این وضع را می توان به صورت J = K = 0 فعلی، به شرطی که J = K = 0 باشد، داد و بیان می دارد که تغییری در حالت آن ایجاد نمی شود. وقتی که J = J = J و J = J = J باشد، ساعت فلیپفلاپ را به J = J بازنشانی می کند و بنابراین J = J خواهد شد.

اگر I=1 و I=0 گردد فلیپفلاپ به I=1 و I=1 میرود. وقتی که هر دو ورودی I=1 و I=1 برابر I=1 شوند، حالت بعدی متمم حالت فعلی خواهد بود و می توان آن را با I=1 و I=1 بنشان داد.

حالت بعدی فلیپفلاپ فقط به ورودی D بستگی دارد و مستقل از حالت فعلی است. این حالت را با Q(t+1)=D نشان می دهیم. این بدان معنی است که مقدار حالت بعدی برابر با مقدار فعلی(قبل از لبه پالس ساعت)ورودی D است. البته باید توجه کرد

که فلیپفلاپ D حالت بی تغییر را دارا نیست. ولی این کار با غیر فعال کردن ساعت و یا با اتصال خروجی به ورودی D انجام می شود. طی آن خروجی یا حالت فلیپفلاپ همواره بی تغییر خواهد ماند.

جدول درستی فلیپفلاپ T فقط دو حالت دارد. وقتی T باشد، لبه ساعت حالت را تغییر نمی دهد. وقتی T باشد، لبه ساعت حالت فلیپفلاپ را متمم می کند.

#### ٨-٤-٤ معادلات مشخصه

خواص منطقی یک فلیپفلاپ که در جدول مشخصه ملاحظه شد را می توان به صورت معادله مشخصه هم بیان کرد. برای فلیپفلاپ D، این معادله به صورت زیر است:

$$Q(t+1)=D$$

این رابطه بیان می کند که حالت بعدی خروجی برابر با مقدار ورودی D در حال حاضر است. معادله مشخصه برای فلیپفلاپ JK را از جدول مشخصه و یا از مدار شکل A-Y می توان به دست آورد. یعنی AY AY AY AY و مقدار خروجی فلیپفلاپ قبل از اعمال یک پالس ساعت است. معادله مشخصه برای فلیپفلاپ AY از شکل AY حاصل می شود.


$$Q(t+1)=T\oplus Q=TQ'+T'Q$$

#### $\Lambda$ -3-0 ورودیهای سیستم

بعضی از فلیپفلاپها دارای ورودیهای غیر همزمان برای داشتن آن به یک حالت خاص مستقل از پالس ساعت می باشند. ورودی که فلیپفلاپ را در 1 می نشاند، پیش تنظیم یا تنظیم مستقیم می نامند. ورودی که فلیپفلاپ را به 0 پاک می کند، ورودی پاک یا بازنشان مستقیم (غیر همزمان)می خوانند. وقتی تغذیه در یک سیستم دیجیتال

روشن شود، حالت فلیپفلاپ نامعلوم است. ورودیهای مستقیم در استقرار همه فلیپفلاپهای سیستم به یک حالت آغازین معلوم، قبل از اعمال پالس ساعت مفید هستند. یک فلیپفلاپ D حساس به لبه مثبت با بازنشانی غیر همزمان D در شکل D ملاحظه می شود. نمودار مدار مشابه شکل D است با این تفاوت که یک ورودی بازنشانی اضافی، به سه گیت D متصل شدهاند. وقتی که این ورودی در D است، D را بماندن در D وامی دارد، و این به نوبه خود به معنی پاک شدن خروجی D به D است و بنابراین فلیپفلاپ بازنشانی می شود. دو اتصال دیگر از ورودی بازنشان به نوبه نوبه نوبه خود به معنی باک شدن ورودی بازنشان به D بازنشانی می شود. دو اتصال دیگر از ورودی بازنشان ورودی بازنشان ورودی بازنشان ورودی بازنشان ورودی بازنشان ورودی بازنشانی می شود. دو اتصال دیگر از ورودی بازنشان ورودی بازنشانی می در در D بازنشانی، بدون توجه به مقادیر D و درودی بازنشانی، بدون توجه به مقادیر D بازنشانی در D بازنشانی بازنشانی به نوبه نام بازنشانی به نام بازنشانی بازنشانی به نام بازنشانی، بدون توجه به مقادیر D و درودی بازنشانی بازنشانی، بدون توجه به مقادیر D بازنشانی، بدون توجه به مقادیر D بازنشانی بازنشانی بازنشانی بازنشانی بازنشانی بازنشانی بازنشانی بازنشانی بازنشانی بازنشان به بازنشان بازنشانی بازنشان بازنشا

سمبل گرافیکی فلیپفلاپ D با یک ورودی بازنشان مستقیم دارای یک ورودی اضافی است که با R علامت گذاری شده است. وجود حباب در ورودی به این معنی است که بازنشانی با سطح منطق D فعال می گردد. فلیپفلاپهایی که از نشاندن مستقیم استفاده می کنند از سمبل D در ورودی نشاندن غیر همزمان استفاده می کنند.



شكل ٨-١٥: فليب فلاب D با بازنشاني غير همزمان

جدول تابع، عملکرد مدار را مشخص می کند. وقتی R=0 باشد، خروجی به R=0 بازنشانی می شود. این حالت مستقل از R=0 است. هنگامی مدار می تواند به روند عادی خود بازگردد که ورودی بازنشانی به R=0 بازد. ساعت در R=0 با یک فلش روبه بالا، که به معنی عملکرد فلیپ فلاپ در لبه مثبت ساعت می باشد، نشان داده شده است. مقدار R=0 با هر لبه مثبت سیگنال ساعت، به شرطی که R=0 باشد، به خروجی R=0 منتقل می گردد.

#### ۸-۵ تحلیل مدارهای ترتیبی ساعت دار

رفتار یک مدار ترتیبی ساعتدار با ورودیها، خروجیها و حالت فلیپفلاپها مشخص می گردد. خروجیها و حالت بعدی هر دو تابعی از ورودیها و حالت فعلی اند. تحلیل یک مدار ترتیبی به معنی تهیه جدول یا نموداری از رشته زمانی ورودیها، خروجیها و حالات درونی است. می توان عبارت بول را نوشت و به وسیله آنها رفتار مدار را توصیف کرد. این عبارات باید رشته زمانی لازم را چه مستقیماً و چه غیر مستقیم مشخص کند.

یک نمودار منطقی، وقتی دارای فلیپفلاپها با ورودیهای ساعت باشد، مدار ترتیبی ساعتدار خوانده می شود. فلیپفلاپها می توانند از هر نوع، و نمودار منطقی هم ممکن است شامل گیتهای ترکیبی باشد یا نباشد. در این بخش، ما یک نمایش جبری را برای تعیین حالت بعدی بر حسب حالت فعلی و ورودیها ارائه می کنیم. آنگاه برای توصیف رفتار یک مدار ترتیبی، یک جدول حالت و یک نمودار حالت ارائه می شود. یک عبارت جبری دیگر هم برای مشخص کردن نمودار منطقی مدارهای ترتیبی بیان می گردد. برای تشریح روالهای مختلف، مثالهای خاصی آورده شده است.

#### ٨-٥-١ معادلات حالت

رفتار مدار ترتیبی ساعت دار را می توان با معادلات حالت توصیف کرد. یک معادله حالت (که به آن معادله گذر هم می گویند) حالت بعدی را بر حسب تابعی از حالات فعلى و وروديها بيان مينمايد. مدار شكل٨-١٦ را ملاحظه نماييد. اين مدار از دو فلیپفلاپ A و B نوع D و یک ورودی x و یک خروجی y تشکیل شده است. چون ورودي D یک فلیپفلاپ، مقدار حالت بعدی را معین می کند، می توان مجموعه معادلاتی را به صورت زیر برای مدار نوشت:


$$A(t+1)=A(t)x(t) + B(t)x(t)$$
$$B(t+1)=A'(t)x(t)$$

یک معادله حالت معادله ای است که شرایط گذر حالت را برای یک فلیپفلاپ بیان می کند. سمت چپ معادله با (t+1) حالت بعدی فلیپفلاپ را پس از یک لبه ساعت معين مينمايد. سمت راست معادله عبارتي است بولي كه حالت فعلى و وضعیت ورودی هایی را مشخص می نمایند که در قبال آنها حالت بعدی 1 می گردد. چون همه متغیرها در عبارت بول تابعی از حالت فعلی هستند، ما از نوشتن(t) یس از متغیر صرف نظر کرده و معادلات حالت را به صورت فشرده تری مطابق زیر A(t+1) = Ax + Bxمىنويسيم:

$$B(t+1) = A'x$$

عبارت بولی برای معادلات حالت مستقیماً از گیتهای تشکیل دهنده بخش ترکیبی در مدار ترتیبی به دست می آیند، زیرا مقادیر D در مدار ترکیبی حالت بعدی را تعیین مي كنند.

به طور مشابه مقدار فعلی خروجی نیز قابل ارائه به صورت جبری زیر است: y(t) = [A(t) + B(t)] x'(t)با حذف سمبل(t) از مقدار فعلی، معادله بولی خروجی زیر بهدست می آید: y = (A + B)x'



شکل ۸-۱٦: مثال مدار ترتیبی

#### ٨-٥-٢ جدول حالت

رشته های زمانی ورودی ها، و خروجی ها و حالات فلیپ فلاپ را می توان در یک جدول حالت (به آن جدول گذر هم می گویند) جمع آوری کرد. جدول حالت برای مدار شکل A-17 در جدول شکل A-17 دیده می شود. جدول متشکل از چهار بخش با نام های حالت فعلی، ورودی، حالت بعدی و خروجی است. بخش حالت فعلی، حالت فلیپ فلاپ های A و A را هر لحظه از زمان A نشان می دهد. بخش ورودی مقدار A رای حالت فعلی ممکن به دست می دهد. بخش حالت بعدی، وضعیت فلیپ فلاپ ها را

یک سیکل ساعت بعد، در زمان t+1 بیان می دارد. بخش خروجی مقدار y را در هر زمان t در قبال هر حالت فعلی با توجه به شرایط ورودی، مشخص می کند. تهیه جدول حالت به لیستی از همه ترکیبات دودویی حالت فعلی ورودی ها نیاز دارد.

| حالت فعلى |   | ورودى | حالت بعدى |   | خروجى |  |
|-----------|---|-------|-----------|---|-------|--|
| A         | В | X     | A         | В | У     |  |
| 0         | 0 | 0     | 0         | 0 | 0     |  |
| 0         | 0 | 1     | 0         | 1 | 0     |  |
| 0         | 1 | 0     | 0         | 0 | 1     |  |
| 0         | 1 | 1     | 1         | 1 | 0     |  |
| 1         | 0 | 0     | 0         | 0 | 1     |  |
| 1         | 0 | 1     | 1         | 0 | 0     |  |
| 1         | 1 | 0     | 0         | 0 | 1     |  |
| 1         | 1 | 1     | 1         | 0 | 0     |  |

شكل ٨-١٧: جدول حالت براى شكل ٨-١٦

در این حال، ما هشت ترکیب دودویی 000 تا 111 را داریم. سپس مقادیر حالت بعدی از نمودار منطقی یا از معادلات حالت به دست می آیند. حالت بعدی فلیپفلاپ A باید در معادله زیر صدق کند.

$$A(t+1)=Ax+Bx$$

بخش حالت بعدی در جدول حالت در زیر ستون A دارای سه عدد 1 است که در قبال آنها حالت فعلی e و مقدار ورودی e مقدار ورودی را که حالت فعلی e و ورودی e هر دو برابر e میاشند و یا حالت فعلی e و ورودی e هر دو برابر e میاشند بر آورده می سازند. به طور مشابه حالت بعدی فلیپ فلاپ e از معادله حالت زیر حاصل می گردد.

$$B(t+1) = A'x$$

و هنگامی برابر 1 است که حالت فعلی A=0 و ورودی x=1 باشد. ستون خروجی از معادله زیر حاصل می شود:


$$y = Ax' + Bx'$$

| حالت فعلى | حالت بعدى |     | خروجى |     |  |
|-----------|-----------|-----|-------|-----|--|
| _         | X=0       | X=1 | X=0   | X=1 |  |
| AB        | AB        | AB  | y     | y   |  |
| 00        | 00        | 01  | 0     | 0   |  |
| 01        | 00        | 11  | 1     | 0   |  |
| 10        | 00        | 10  | 1     | 0   |  |
| 11        | 00        | 10  | 1     | 0   |  |

جدول حالت یک مدار ترتیبی با فلیپفلاپهای نوع D با روال مشابهی بهدست می آید. به طور کلی، یک مدار ترتیبی با m فلیپ فلاپ و n ورودی نیاز به  $2^{n+n}$  سطر در جدول حالت دارد. اعداد دودویی از 0 تا  $1^{-m+n}$  در زیر ستونهای حالت فعلی و ورودی لیست شدهاند. بخش حالت بعدی دارای m ستون، یعنی یک ستون در ازاء هر فلیپفلاپ، می باشد. مقادیر دو دویی برای حالت بعدی مستقیماً از معادلات حالت حاصل می گردند. بخش خروجی دارای ستونهایی به تعداد خروجیهاست. مقدار دودویی این بخش مشابه با جدول درستی از مدار یا تابع بولی آن بهدست می آید. گاهی بهتر است تا جدول حالت را با کمی تغییر نشان دهیم. در آرایشی دیگر، جدول حالت تنها سه بخش دارد که عبارتند از: حالت فعلی، حالت بعدی و خروجی. حالت ورودی در زیر ستون حالت بعدی و ستون خروجی ذکر می شود. جدول حالت شکل۸-۱۷ با توجه به این روش، به جدول زیر تبدیل شده است. برای هر حالت فعلی، بسته به مقدار ورودی ، دو حالت ممکن برای حالت بعدی و خروجی وجود دارد. بسته به نوع کاربرد هر یک از دو روش فوق بر دیگری ارجعیت دارد. اطلاعات موجود در جدول حالت را می توان به صورت گرافیکی با نمودار حالت نشان داد. در این نوع نمودار، یک حالت با یک دایره نشان داده می شود و گذر در بین حالات با خطوط جهت داری که دو دایره را به هم وصل می کنند نمایش داده می شود.

نمودار حالت مدار ترتیبی شکل $\Lambda$ –۱۹ در شکل $\Lambda$ –۱۸ ملاحظه میگردد. نمودار حالت همان اطلاعات جدول حالت را بیان می کند که مستقیماً از جدول شکلهای $\Lambda$ –۱۷ بهدست می آید. عدد دودویی داخل هر دایره حالت فلیپفلاپها را بیان می نماید.

خطوط جهت دار با دو عدد که با یک خط مورب از هم جدا شدهاند، برچسب خوردهاند. مقدار ورودی در حالت فعلی در سمت چپ این خط و عدد پس از خط مورب، خروجی را در حالت فعلی در قبال ورودی مربوطهاش نشان می دهد. باید توجه داشت مقدار خروجی ذکر شده در کنار خطوط جهت دار، در حین حالت فعلی و ورودی مربوطه رخ می دهد و هیچ ارتباطی به حالت بعدی ندارد. مثلاً خط واصل جهت دار که از حالت 00 به 10 می رود با 1/0 برچسب خورده است و به این معنی است که وقتی مدار ترتیبی در حالت فعلی 00 است ورودی 1 و خروجی 0 می باشد، در پالس ساعت بعدی، مدار به حالت بعدی 10 می رود. اگر ورودی به 0 تغییر یابد، آنگاه خروجی 1 می گردد ولی اگر ورودی در 1 باقی بماند، خروجی در 0 خواهد ماند. این اطلاعات از نمودار حالت و خطوط جهت دار که از دایره 10 سرچشمه گرفته، حاصل شده است. یک خط جهت دار که دایره را به خودش وصل کند، به معنی عدم وجود تغییر در حالت است.



شكل ٨-١٨: نمودار حالت مدار شكل ٨-١٦



بین جدول حالت و نمودار حالت تفاوتی به جزء نحوه ارائه وجود ندارد. جدول درستی به راحتی از یک معادله حالت و نمودار منطقی حاصل می گردد. نمودار حالت مستقیماً از جدول حالت به دست می آید. نمودار حالت تصویری از گذر حالات را مجسم می کند و برای تفسیر عملکرد مدار مناسب تر است. مثلاً، نموار حالت شکل ۸–۱۸ به وضوح نشان می دهد که، با شروع از حالت 00، مادامی که ورودی در 1 باشد خروجی برابر 0 است. اولین ورودی 0 بعد از رشته ای از 1، خروجی 1 را تولید کوده و مدار را به 10 اولیه باز می گرداند.

## ۸-٦ تحليل معادلات ورودي با فليپفلاپ

نمودار منطقی یک مدار ترتیبی متشکل از فلیپفلاپها و گیتهاست. اتصالات میان گیتها مدار ترکیبی را میسازند و ممکن است با عبارات بولی نشان داده شوند. آگاهی از نوع فلیپفلاپها و لیست عبارات بولی مدار ترکیبی، اطلاعات لازم را برای ترسیم نمودار منطقی مدار ترتیبی فراهم میسازد. بخشی از مدار ترکیبی که خروجیهای بیرونی را تولید میکند و به صورت توابع بولی توصیف می گردند معادلات خروجی نامیده می شوند. بخشی از مدار که ورودیهای فلیپفلاپها را تولید میکنند با توابع بولی به نام معادلات ورودی فلیپفلاپ نام گذاری شدهاند (گاهی به آنها معادلات تحریک هم می گویند). ما از سمبل ورودی فلیپفلاپ برای نام گذاری متغیر معادله ورودی و نام خروجی فلیپفلاپها به عنوان اندیس استفاده خواهیم کرد. مثلاً معادله ورودی زیر یک گیت OR، با ورودیهای x و y که به ورودی y از فلیپفلاپ متصل اند و خروجی آن با y نام گذاری شده است را نشان می دهد.

$$DQ = x + y$$

مدار ترتیبی شکل A-17 متشکل از دو فلیپفلاپ A و B از نوع D, یک ورودی A و یک خروجی A است. نمودار منطقی مدار می تواند به صورت جبری با دو معادله ورودی و یک معادله خروجی بیان شود:

$$D_{A} = Ax + Bx$$

$$D_{B} = A'x$$

$$y = (A + B)x'$$

سه معادله فوق اطلاعات لازم را برای ترسیم نمودار منطقی مدار ترتیبی فراهم می سازند. سمبل  $D_A$  فلیپفلاپ  $D_A$  با نام  $D_A$  را مشخص می نماید. به همین ترتیب  $D_A$  فلیپفلاپ  $D_B$  از نوع  $D_A$  است. عبارات بولی مربوط به این دو متغیر و عبارات خروجی  $D_A$  بخش ترکیبی مدار ترتیبی را معین می کنند.

معادلات ورودی فلیپفلاپها فرم جبری مناسبی را برای نمودار منطقی یک مدار ترتیبی تشکیل میدهند. آنها نوع فلیپفلاپ را با توجه به سمبل فلیپفلاپ مشخص می شود. می نمایند و مدار ترکیبی که فلیپفلاپها را راه می اندازند هم با آنها مشخص می شود. توجه کنید که عبارت معادله ورودی با عبارت مربوط به معادله حالت یکی است. دلیل این است که معادله مشخصه با مقدار ورودی به D برابر است. یعنی:


$$Q(t+1)=DQ$$

#### A-۱-۱ تحلیل معادلات با کمک فلیپفلاپهای D

در اینجا روال تحلیل یک مدار ترتیبی متشکل از فلیپفلاپهای D را با یک مثال ساده خلاصه میکنیم. مداری که برای این هدف در نظر گرفته شده با معادله ورودی زیر توصیف گردیده است.

$$DA=A\oplus_X\oplus B$$

سمبل DA یک فلیپفلاپ نوع D با خروجی A را بیان می کند. متغیرهای x و y و رودی x و مدار هستند. هیچ معادله خروجی مشخص نشده، بنابراین خروجی مدار از خروجی فلیپفلاپ اخذ شده است. نمودار منطقی از معادله ورودی حاصل و در شکل x الف)رسم شده است.




شكل ٨-١٩: مدار ترتيبي با فليپفلاپ D

جدول حالت برای حالت فعلی یک ستون داشته و متعلق به فلیپفلاپ A است، دو ستون هم برای ورودیها و یک ستون برای حالت بعدی A لازم است. اعداد دودویی زیر ستون A از A از A انتال مطابق شکل A از A ایست شدهاند. مقادیر حالت بعد، از معادله حالت زیر حاصل می شوند:

$$A(t+1)=A\oplus x\oplus y$$

این عبارت یک تابع فرد را بیان میدارد و هنگامی برابر 1 است که فقط یک یا سه متغیر برابر 1 باشد. این نکته در ستون حالت بعدی A قابل ملاحظه است.

مدار دارای یک فلیپفلاپ و دو حالت است. نمودار حالت از دو دایره که هر یک مطابق شکل۸-۲۰ متعلق به یک حالت می باشد تشکیل گردیده است. حالت فعلی و خروجی، همانطور که با اعداد داخل دوایر نشان داده شده، می تواند 0 یا ۱ باشد. روی خطوط جهت دار به خطوط مورب نیازی نیست زیرا برای مدار ترکیبی هیچ خروجی در نظر گرفته نشده است. دو ورودی ، چهار ترکیب ممکن را برای هر حالت ممکن می سازند. دو ترکیب ورودی برای هر گذر حالت با یک ویرگول از هم جدا شده اند تا شکل مفهوم تر باشد.



شكل ٨-٢٠: نمودار حالت مدار ترتيبي با فليپفلاپ D

#### JK تحليل معادلات با كمك فليب فلابهاى JK


یک جدول حالت متشکل از چهار بخش، حالت فعلی، ورودیها، حالت بعدی و خروجیهاست. دو مورد اول با لیست حاصل از همه ترکیبات بهدست می آیند. بخش خروجی از معادلات خروجی حاصل می شوند. مقادیر حالت بعدی از معادلات حالت ارزیابی می گردند. در فلیپفلاپ نوع D معادله حالت با معادله ورودی یکی است. هنگامی که فلیپفلاپهایی به جز D مثل JK یا T به کار روند، لازم است به جدول مشخصه یا معادله مشخصه آنها مراجعه شود تا مقادیر حالت بعدی بهدست آیند. ما رویه را ابتدا با به کارگیری جدول مشخصه و سپس با معادله مشخصه تشریح خواهیم کرد. مقادیر حالت بعدی یک مدار ترتیبی که از فلیپفلاپهایی چون نوع JK و T کرد. مقادیر حالت بعدی یک مدار ترتیبی که از فلیپفلاپهایی چون نوع JK و T

- تعیین معادلات ورودی بر حسب حالت فعلی و متغیرهای ورودی
  - لیست مقادیر دودویی هر معادله ورودی
- استفاده از جدول مشخصه فلیپفلاپ برای تعیین مقادیر حالت در جدول حالت.

به عنوان یک مثال، مدار ترتیبی متشکل از دو فلیپفلاپ A و B از نوع A و یک و یک ورودی x را طبق شکل x ملاحظه نمایید. مدار دارای خروجی خاص نیست و

بنابراین نیازی به ستون خروجی در جدول حالت وجود ندارد. می توان مدار را با JA = B KA = Bx' معادلات ورودی زیر بیان کرد.

 $JB = x' KB = A'x + Ax' = A \oplus x$ 



شكل ٨-٢١: مدار ترتيبي با فليپفلاپ TK

جدول حالت مدار ترتیبی در جدول شکل ۲۲-۲۸ نشان داده شده است. ستونهای حالت فعلی و ورودی، هشت حالت ممکن را لیست کرده. مقادیر دودویی زیر ستونهای "ورودی فلیپفلاپها" بخشی از جدول حالت نیستند، ولی برای ارزیابی حالت بعدی که در مرحله 2 از رویه ذکر شده لازماند. این مقادیر دودویی مستقیماً از چهار معادله ورودی مشابه با آنچه برای جدول درستی یک عبارت بول حاصل می شود، بهدست آمدهاند.

| فعلى | حالت | ورودى | حالت بعدى |   | ورودی های فلیپ فلاپ |    |    | و  |
|------|------|-------|-----------|---|---------------------|----|----|----|
| A    | В    | X     | A         | В | JA                  | KA | JB | KB |
| 0    | 0    | 0     | 0         | 1 | 0                   | 0  | 1  | 0  |
| 0    | 0    | 1     | 0         | 0 | 0                   | 0  | 0  | 1  |
| 0    | 1    | 0     | 1         | 1 | 1                   | 1  | 1  | 0  |
| 0    | 1    | 1     | 1         | 0 | 1                   | 0  | 0  | 1  |
| 1    | 0    | 0     | 1         | 1 | 0                   | 0  | 1  | 1  |
| 1    | 0    | 1     | 1         | 0 | 0                   | 0  | 0  | 0  |
| 1    | 1    | 0     | 0         | 0 | 1                   | 1  | 1  | 1  |
| 1    | 1    | 1     | 1         | 1 | 1                   | 0  | 0  | 0  |

شكل ۸-۲۲: جدول حالت براى مدار ترتيبي با فليپفلاپ JK

JK و ليپفلاپ از وروديهاي J و K و جدول مشخصه فليپفلاپ در جدول شكل ٨-١٤ حاصل مي گردند.چهار حالت براي بررسي وجود دارد. وقتي J=1 و K=0 باشد، حالت بعدی 1 است. وقتی J=0 و J=0 است، حالت بعدی 0 میباشد. با J=K=0 تغییری در حالت وجود ندارد و حالت بعدی با حالت فعلی یکی است. وقتی J=K=1 باشد. بیت حالت بعدی متمم بیت حالت فعلی است. مثالهای دو حالت فوقالذكر در جدول هنگام AB=10 و x=0 رخ مىدهند. بنابراينJA = KA=0 بوده و حالت فعلى A=1 است. به اين ترتيب حالت بعدى A با حالت فعلى تفاوتي نداشته و B=0 مقدار آن 1 است. در همان سطر از جدول JB = KB=1 است. چون حالت فعلى می باشد، حالت بعدی B متمم شده و به 1 تغییر می یابد. می توان مقادیر حالت بعدی را ارزیابی معادلات حالت در معادله مشخصه هم بهدست اورد. این کار با دنبال کردن روال زير ميسر است:

معادلات ورودی فلیپفلاپ را بر حسب حالت فعلی و متغیرهای ورودی بهدست آوريد.

معادلات ورودی را در معادلات مشخصه فلیپفلاپ جایگزین نمایید تا معادلات حالت حاصل شود.

از معادلات حالت برای تعیین مقادیر حالت بعدی در جدول حالت استفاده نمایید.

معادلات ورودی فلیپفلاپ JK شکل ۸-۲۱ در فوق ملاحظه گردید. معادلات مشخصه برای فلیپفلاپها از جایگزینی A و B به جای اسم Q به دست می آیند:

$$A(t+1)= JA' + K'A$$
$$B(t+1)= JB' + K'B$$

از جایگزینی JA و KA از معادلات ورودی، معادله حالت برای A بهدست می آید: A(t+1)= BA' + (Bx')'A= A'B + AB' + Ax




معادله حالت مقادیر بیتی ستون زیر "حالت بعدی" A را در جدول حالت فراهم می سازد. و به طور مشابه، معادله حالت برای فلیپ فلاپ B با جایگزینی مقادیر B و KB به دست می آید.

$$B(t+1)$$

$$= x'B' + (A \oplus x)'B$$

$$= B'x' + ABx + A'Bx'$$

معادله حالت مقادیر بیتی را برای ستون زیر "حالت بعدیB" را در جدول حالت فراهم می نماید. توجه کنید که معادله حالت به کار رود ستونهای زیر ورودیهای "فلیپفلاپ" در جدول شکل $\Lambda$ -۲۲ لازم نیستند. نمودار حالت مدار ترتیبی در شکل  $\Lambda$ -۲۳ نشان داده شده است. چون مدار دارای خروجی نیست اعداد روی خطوط جهت دار خارج شده از دوایر، تنها مقدار ورودی x را بیانگر هستند.




شكل ٨-٢٣: نمودار حالت شكل ٨-٢١

## T تحلیل معادلات با کمک فلیپفلاپهای T

تحلیل یک مدار ترتیبی با فلیپفلاپهای T روال یکسانی با نوع JK دارد. مقادیر حالت بعدی در جدول حالت با جدول مشخصه شکل -2 یا با معادله مشخصه زیر به دست می آیند.

$$Q(t+1)=T\oplus Q=T'Q+TQ'$$

مدار ترتیبی شکلA-X را ملاحظه نمایید. این مدار دارای دو فلیپفلاپهای A و X یک ورودی X و یک خروجی X است.



شكل ٨-٢٤: مدار ترتيبي با فليپفلاپهاي T

این مدار با دو معادله ورودی و یک معادله خروجی قابل توصیف می باشد.

$$TA = Bx$$

$$TB = x$$

$$y = AB$$

جدول حالت برای مدار در جدول شکل  $\Lambda$ –۲۵ لیست شده است. مدار y از معادله خروجی به دست می آیند. مقادیر حالت بعدی از معادلات حالت و با جایگزینی TA , TA در معادلات مشخصه حاصل می شوند، یعنی:

$$A(t+1) = (Bx)'A + (Bx)A'$$

$$= AB' + Ax' + A'Bx$$

$$= x \oplus B$$

مقادیر حالت بعدی در جدول حالت از عبارات مربوط به دو معادله حالت به دست می آید. نمو دار حالت مدار در شکل  $- X(\psi)$  ملاحظه می شود. ما دامی که ورودی x

برابر 1 است، مدار به عنوان یک شمارنده دودویی با رشته 00، 01، 10 و 11 عمل می کند و در نهایت به 00 باز می گردد. وقتی x=0 است، مدار در همان حال باقی می ماند. در حالت 11، خروجی y=1 است. در اینجا خروجی فقط به حالت فعلی و ابسته بوده و مستقل از ورودی است. دو مقدار داخل هر دایره با یک خط مورب از هم جدا شده اند تا حالت فعلی و خروجی از هم تفکیک شوند.

| حالت فعلى |   | ورودى | بعدى | خروجي |   |
|-----------|---|-------|------|-------|---|
| A         | В | X     | A    | В     | у |
| 0         | 0 | 0     | 0    | 0     | 0 |
| 0         | 0 | 1     | 0    | 1     | 0 |
| 0         | 1 | 0     | 0    | 1     | 0 |
| 0         | 1 | 1     | 1    | 0     | 0 |
| 1         | 0 | 0     | 1    | 0     | 0 |
| 1         | 0 | 1     | 1    | 1     | 0 |
| 1         | 1 | 0     | 1    | 1     | 1 |
| 1         | 1 | 1     | 0    | 0     | 1 |

T شکل ۸-۲۵: جدول حالت برای مدار ترتیبی با فلیپ فلاپهای

#### سؤالات

۱- با استفاده از فلیپفلاپ D و یک مولتی پلکسر و یک وارونگر، یک فلیپفلاپ JK بسازید.

 ۲- یک مدار ترتیبی با دو فلیپفلاپ D و معادلات زیر مشخص شده است که در آن A و B فلیپفلاپها، x و y ورودی ها و z خروجی میباشد.

A(t+1) = x'y + xAB(t+1) = x'B + xA

Z = B

نمودار منطقی و نمودار حالت مرتبط را رسم کرده و جدول حالت را برای مدار ترتيبي ليست كنيد.

۳- یک مدار ترتیبی با دو فلیپ فلاپ از نوع D و یک ورودی x طراحی کنید . شرایط زیر باید در طراحی در نظر گرفته شود

- وقتی x = 0 است، حالت مدار بدون تغییر باقی می ماند.
- وقتى x = 1 است، مدار وارد حالات 00 و 10 و 11 و 10 و بازگشت به 00 شده و کار تکرار شود.

 $\Sigma$  مدار نمودار ترتیبی حالت شکل ۱۸ $\Lambda$  را با استفاده ار فلیپ فلاپ  $\Sigma$  طراحی نماييد.

۵- یک مدار ترتیبی با دو فلیپ فلاپ JK و دو ورودی E طراحی نمایید که شرایط ذیل را داشته باشد:

- $\mathbb{E} = 0$  باشد ، مدار بدون توجه به  $\mathbf{x}$  در حالت فعلی خود می ماند
- اگر E = 1 و E = 1 باشد مدار وارد حالات 00 و 01 و 01 و 01 و بازگشت به 00 شده و کار را تکرار کند.

• | اگر | E = 1 و | x = 0 باشد، مدار وارد حالات | 00 و | 11 و | 01 شده و به حالت | 00 رفته و عمل را تكرار نماید.

# فصل ۹

# ثباتها و شمارندهها

## هدف کلی

در این فصل مباحث اصلی مربوط ثباتها مورد بحث و بررسی قرار خواهند گرفت و انواع عملیات شامل انتقال و شیفت و ... در ثباتها بررسی خواهند شد. همچنین شمارندهها به عنوان مدارهای پایه مورد بررسی قرار گرفته و انواع شمارندهها با جزئیات بررسی خواهند شد.

## هدف ساختاری

در این فصل عناوین زیر مورد بحث و بررسی قرار می گیرند:

- ثباتها
- روشهای بار شدن ثباتها
- انتقال و شیفت اطلاعات بین ثباتها
  - مفاهیم شمارندهها
  - شمارنده های موج گونه
  - شمارندههای دودویی
  - شمارندههای همزمان
  - انواع دیگر شمارندهها

#### ۹-۱ ذخیرهسازی دودویی و ثباتها

اطلاعات دودویی در یک کامپیوتر دیجیتال، نوعی موجودیت فیزیکی در یک محیط ذخیرهسازی اطلاعات برای ذخیره تک تک بیتها باید داشته باشد. یک سلول دودویی وسیلهای است که از خود دو حالت با ثبات را به نمایش میگذارد و قابل استقرار در یکی از دو حالت است. ورودی سلول سیگنالهای تحریک کنندهای را برای استقرار در یکی از دو حالت دریافت میکند. خروجی سلول کمیتی فیزیکی است که دو حالت را از هم تفکیک می نماید. وقتی خروجی در سلول در یکی از دو حالت باشد اطلاعات ذخیره شده 1 و یا 0 است.

یک مدار ترتیبی ساعت دار متشکل از گروهی از فلیپفلاپ و گیتهای ترکیبی است که به منظور تشکیل یک مسیر پسخورد به هم متصل شدهاند. فلیپفلاپها عناصر ضروری مدار هستند زیرا در غیاب آنها، مدار به یک مدار ترکیبی محض تقلیل می یابد. (به شرطی که بین گیتها هم مسیر پسخورد وجود نداشته باشد.) اما مداری با فلیپفلاپ حتی در نبود گیتهای ترکیبی باز هم یک مدار ترتیبی است. مدارهای حاوی فلیپفلاپها معمولاً بر حسب کارشان و نه با نام مدار ترتیبی دستهبندی می شوند. دو نوع از این مدارها ثباتها و شمارندهها هستند.

#### **1-1-9** ثباتها

یک ثبات در مفهومی ساده و ابتدایی، گروهی از سلول های دودویی است. یک ثبات با n سلول، هر کمیت گسسته اطلاعاتی را که حاوی n بیت باشد، می تواند ذخیره کند. حالت یک ثبات عددی n تایی از ۱ها و 0 ها است که هر بیت حالت یک سلول را در ثبات بیان می کند. محتوای یک ثبات تابعی از تفسیر اطلاعات ذخیره شده در آن است. مثلاً یک ثبات 16 بیتی را با محتوای زیر در نظر بگیرید:


1100001111001001

یک ثبات با 16 سلول می تواند در یکی از  $^{16}$ 2 حالت ممکن باشد. اگر فرض کنیم که محتوای یک ثبات عدد صحیح دودویی را نشان می دهد، آنگاه ثبات می تواند هر عدد دودویی از 0 تا  $^{1}$ 2 را ذخیره کند. برای مثال خاص فوق، محتوای ثبات عدد دودویی معادل با 5012 دهدهی است. اگر فرض کنیم که ثبات کاراکترهای کد هشت بیتی الفبا عددی را ذخیره کرده است، محتوای ثبات می تواند هر دو کاراکتر با معنی باشد. برای کد اسکی با توازن زوج واقع در هشتمین بیت با ارزش، ثبات حاوی دو کاراکتر کاراکتر  $^{2}$ 3 کاراکتر  $^{2}$ 4 هشت بیت سمت راست) می باشد. از طرف کاراکتر  $^{2}$ 5 هشت بیت سمت راست) می باشد. از طرف عدد دهدهی چهار رقم دهدهی تفسیر شود، محتوای ثبات یک عدد دهدهی چهار رقم دهدهی تفسیر شود، محتوای ثبات یک عدد دهدهی چهار رقم خواهد بود. در کد افزونی  $^{2}$ 5 مثال بالا عدد دهدهی 900 است. در کد  $^{2}$ 6 همال، واضح است که یک ثبات قادر است اجزاء تخصیص نیافته است. با توجه به مثال، واضح است که یک ثبات قادر است اجزاء گسستهای از اطلاعات را در خود ذخیره نماید و نیز آرایش بیتی یکسانی ممکن است گسستهای از اطلاعات را در خود ذخیره نماید و نیز آرایش بیتی یکسانی ممکن است

# ۹-۱-۲ انتقال بین ثباتی


یک سیستم دیجیتال با ثباتهایش و قطعاتی که پردازش داده را اجرا میکنند مشخص می شود. عمل انتقال بین ثباتی یک عمل بنیادی در سیستمهای دیجیتال است. این عمل متشکل از انتقال اطلاعات دودویی از یک مجموعه ثبات به مجموعه دیگر است. انتقال ممکن است مستقیماً از یک ثبات به دیگری باشد و یا از طریق مدارهای پردازش داده برای انجام یک عمل صورت گیرد. شکل ۹-۱ انتقال اطلاعات را در میان ثباتها نشان می دهد و نیز انتقال اطلاعات دودویی از یک صفحه کلید به یک حافظه به تصویر کشیده شده است. فرض می شود واحد ورودی دارای یک صفحه کلید، مدار کنترل و یک ثبات ورودی است. هر بار کلیدی فشرده شود، کنترل یک کد کاراکتر الفبا عددی هشت بیتی معادل را وارد ثبات ورودی می نماید.

فرض می کنیم کد وارده از نوع اسکی و دارای توازن فرد باشد. اطلاعات از ثبات ورودی وارد هشت سلول کم ارزش تر یک ثبات پردازنده می گردد. پس از هر انتقال، ثبات ورودی پاک می شود تا کنترل بتواند پس از زدن کلید، کد هشت بیت جدید را وارد کند. قبل از ورود یا انتقال هر هشت بیت کاراکتر به ثبات پردازنده، کاراکتر قبلی به هشت سلول بعدی در سمت چپ خود منتقل می شود. وقتی کار انتقال چهار کاراکتر کامل شد، ثبات پردازنده پر شده و محتوای آن به یک ثبات حافظه منتقل می گردد. محتوای ذخیره شده در ثبات حافظه که در شکل ۹-۱ ملاحظه می گردد از انتقال کاراکتر های "لا"، "0"، "H"، "N" پس از زدن چهار کلید مناسب حاصل شده است.



شكل ٩-١: انتقال اطلاعات به وسيله ثباتها

برای پردازش کمیتهای گسستهای از اطلاعات به فرم دودویی، کامپیوتر باید مجهز به وسایلی باشد تا داده مورد پردازش را حفظ و نیز بیتهای اطلاعات را دستکاری کند. وسیلهای که برای نگهداری داده به کار میرود ثبات است. دستکاری متغیرهای دودویی به کمک مدارهای منطقی دیجیتال انجام می شود. شکل ۲-۲ فرایند جمع دو عدد دودویی 10 بیتی را نشان می دهد. واحد حافظه که معمولاً متشکل از میلیونها ثبات است، در نمودار تنها با سه ثباتش نشان داده شده است.



شکل ۹-۲: مثالی برای پردازش اطلاعات دودویی

بخشی از واحد پردازشگر که در شکل آمده شامل سه ثبات  $R_1$ ،  $R_2$ ،  $R_3$  به همراه مدارهای منطقی دیجیتال است که بیتهای ثبات  $R_1$  و ثبات  $R_2$  را دستکاری کرده و نتیجه را که یک حاصل جمع حسابی است به  $R_3$  منتقل میسازد. ثباتهای تشکیل

دهنده حافظه اطلاعات را ذخیره می کنند و قادر نیستند دو عملوند را پردازش نمایند. با این وجود، اطلاعات ذخیره شده در حافظه قابل انتقال به ثباتهای پردازش گر است. نتایج حاصل در ثباتهای پردازنده می تواند مجدداً به ثباتهای حافظه برای ذخیره کاربر بعدی باز فرستاده شود. نمودار، محتوای ارسال شده دو عملوند در ثباتهای حافظه را به  $R_2$ ،  $R_1$  نشان می دهد. مدارهای منطقی حاصل جمع را تولید می کنند، که بعد به ثبات  $R_3$  منتقل می گردد. اکنون محتوای  $R_3$  قابل بازگشت به یکی از ثباتهای حافظه است.


#### **9-1-**۳ شمارندهها

یک شمارنده در مفهومی ساده، اساساً یک ثبات است که وارد یک رشته از حالات از پیش تعیین شده می شود. گیتها در شمارنده ها چنان به هم متصل شده اند تا رشته از پیش تعیین شده ای از حالات را تولید نمایند. هرچند که شمارنده ها نوع خاصی از ثبات می باشند، معمولاً آنها را با نام های متفاوت از ثبات ها جدا می کنند.

# ۹-۲ کاربرد فلیپفلاپ در ثباتها

از آنجائیکه فلیپفلاپها به عنوان اصلی ترین عضو مدارهای ترتیبی هستند و همچنین در طراحی ثبات بحث استفاده مدارهای ترتیبی مطرح است، لذا می توان گفت یک ثبات گروهی از فلیپفلاپها ست. هر فلیپفلاپ قادر است یک بیت از اطلاعات را در خود ذخیره نماید. یک ثبات n بیت، مجموعهای از n فلیپفلاپ می باشد که قادر است n بیت از اطلاعات دودویی را در خود ذخیره نماید. علاوه بر فلیپفلاپ، یک ثبات ممکن است گیتهای ترکیبی را نیز برای اجرای کارهای پردازشی مختلف داشته باشد. در تعریف جامع تر، یک ثبات متشکل از یک گروه فلیپفلاپ و گیتهاست که در عمل انتقال با یکدیگر تشریک مساعی دارند. فلیپفلاپها اطلاعات دودویی را نگه می دارند و گیتها چگونگی انتقال اطلاعات رابه ثبات معین می کنند.

انواع متنوعی از ثباتها در بازار وجود دارند. ساده ترین ثبات، فقط از فلیپفلاپها و بدون هر گونه گیتی تشکیل شده است. شکل۹-۳ چنین ثباتی را که از چهار فلیپفلاپ D ساخته شده نشان می دهد.



ساعت ورودی مشترک همه فلیپفلاپها را با لبه مثبت هر پالس تریگر می کنند و به این ترتیب اطلاعات دودویی در چهار ورودی به داخل ثبات 4 بیت منتقل می گردند. می توان هر لحظه چهار خروجی را نمونه برداری کرد و اطلاعات دودویی ذخیره شده در ثبات را به دست آورد. ورودی پاک به ورودی بازنشان (R) همه فلیپفلاپها می رود. وقتی این ورودی به 0 رود، همه فلیپفلاپها به طور غیر همزمان بازنشانی (0) می شوند. ورودی پاک کردن برای 0 کردن ثبات قبل از عمل ساعت زنی مفید است.

در حین عمل معمول ساعت زنی، ورودی های R باید در منطق 1 قرار گیرند. توجه کنید که برای 0 کردن، یا بازنشانی استفاده کرد.


#### ۹-۲-۹ ثبات با بارشدن موازی

سیستمهای دیجیتال هم زمان دارای یک مولد ساعت اصلی اند که رشته ای از پالسهای ساعت را به طور پیوسته فراهم میسازند. پالسهای ساعت به همه فلیپفلاپها و ثباتها در سیستم اعمال می گردند. ساعت اصلی مانند پمپی است که ضربان ثابتی را برای همه بخش های سیستم فراهم مینماید. برای تاثیر یک پالس ساعت خاص بر روی یک ثبات خاص، باید یک کنترل جداگانه به کار برده شود.

انتقال اطلاعات جدید به یک ثبات را بارشدن ثبات نامند. اگر همه بیتهای ثبات به طور همزمان با یک پالس بار شوند گوییم بارشدن موازی است. لبه ساعت اعمال شده به ورودیهای ۲ ثبات شکل ۳-۹ موجب می شود تا هر چهار ورودی به طور موازی بار گردند.در این آرایش اگر بخواهیم ثبات بدون تغییر رها شود، باید ساعت از مدار قطع گردد. این کار با کنترل سیگنال ورودی ساعت به وسیله گیت فعالساز انجام می شود. با این وجود قرار دادن گیتها در مسیر ساعت به این معنی است که یک کار منطقی صورت گرفته است. استقرار گیتها موجب تولید تاخیرهای نابرابر در فلیپ فلاپها می گردد. برای همزمانی کامل سیستم، باید مطمئن بود که همه پالسهای فلیپ فلاپها می گردد. برای همزمانی کامل سیستم، باید مطمئن بود که همه پالسهای

ساعت به طور همزمان به هر نقطه از سیستم می رسد و بنابراین همه فلیپ فلاپها به طور همزمان تریگر می شوند. اعمال پالس ساعت از طریق گیت، تاخیرهای متغیری را موجب می شود و ممکن است سیستم را از همزمانی خارج کند. به این دلیل پیشنهاد می شود که کنترل عمل یک ثبات با ورودی های D به جای کنترل ساعت در ورودی های C فلیپ فلاپ ها انجام گیرد.

یک ثبات 4 بیتی با ورودی کنترل بارشدن که از طریق گیتها به ورودیهای D



شكل ٩-٤: ثبات 4 بيتي با بارشدن موازي

فلیپفلاپ هدایت شده در شکل ۹-2 ملاحظه می گردد. ورودی بارشدن به ثبات عملی را که در هر پالس ساعت اتفاق می افتد مشخص می کند. وقتی که ورودی بار برابر با ۱ است، داده در چهار ورودی در لبه مثبت پالس ساعت بعدی به داخل پبات منتقل


می شود. وقتی ورودی بار شدن 0 است، خروجی های فلیپ فلاپ ها به ورودی های خودشان وصلند. اتصال پسخوردی از خروجی به ورودی لازم است زیرا فلیپ فلاپ لاداری حالت "بی تغییر" نیست. در هر لبه پالس ساعت، ورودی D حالت بعدی فلیپ فلاپ را مشخص می نماید. برای بدون تغییر نگهداشتن فلیپ فلاپ، لازم است D را با حالت فعلی فلیپ فلاپ یکسان نماییم.

پالسهای ساعت مرتباً به ورودیهای C اعمال می گردند. ورودی بارشدن، پذیرش اطلاعات جدید و یا حفظ اطلاعات فعلی را در ثبات معین می کند. انتقال اطلاعات از ورودیها یا خروجیهای ثبات در پاسخ به یک لبه ساعت به طور همزمان در هر چهار بیت انجام می گیرد.

## ۹-۲-۹ شیفت رجیسترها

ثباتی که بتوند اطلاعات دودوییاش را به سمت راست یا چپ شیفت یا جابه جا کند، شیفت رجیستر، شیفت رجیستر، شیفت رجیستر، از زنجیرهای از فلیپفلاپها تشکیل شده که در آن خروجی یک فلیپفلاپ به ورودی فلیپفلاپ دیگر متصل است. همه فلیپفلاپها پالس ساعت مشترکی دریافت میکنند. پالسهای ساعت اطلاعات را از یک طبقه به طبقه دیگر جابه جا میکنند.

ساده ترین شیفت رجیستر طبق شکل ۹-۵ فقط از فلیپفلاپها استفاده می کند. خروجی یک فلیپفلاپ مفروض به ورودی D فلیپفلاپ سمت راست خود متصل است. هر پالس ساعت محتوای ثبات را یک بیت به راست جابه جا می کند.




ورودی سریال، تعیین کننده اطلاعاتی است که از منتهی الیه سمت چپ در حین جابه جایی وارد می شود. خروجی سریال از خروجی سمت راست ترین فلیپ فلاپ اخذ می گردد. گاهی لازم است تا جابه جایی را طوری کنترل کنیم که فقط با پالسهای معینی رخ دهد. این کار با ممانعت از پالس ساعت در رسیدن به ثبات امکان پذیر است. بعد نشان خواهیم داد که عمل جابه جایی می تواند از ورودی های D به جای ورودی ساعت ثبات کنترل گردد. در هر صورت اگر شیفت رجیستر شکل P-0 به کاررود، می توان عمل جابه جایی را به وسیله یک گیت D و ورودی که جابه جایی را کنترل می کند تحت کنترل در آورد.

## ٩-٢-٣ انتقال سريال


اگر یک سیستم دیجیتال هر بار یک بیت را انتقال دهد و یا دستکاری نماید، آنگاه سیستم را فعال در مد سریال مینامیم. با جابهجایی یک بیت به خارج ثبات مبدا و ورود به ثبات مقصد، اطلاعات هر بار یک بیت انتقال می یابد. این بر خلاف انتقال موازی است که در آن همه بیتهای ثبات به طور همزمان انتقال می یابند.

انتقال سریال اطلاعات از ثبات A به ثبات B طبق نمودار بلوکی شکل P-F با شیفت رجیستر انجام می شود. خروجی سریال(SO) از ثبات A به ورودی سریال(SI) در ثبات B وصل است. برای پیش گیری در از دست دادن اطلاعات ذخیره شده در ثبات مبدا، اطلاعات ثبات A از خروجی سریال به ورودی سریال چرخانده می شود. در حین عمل

جابه جایی مقدار اولیه ثبات B به بیرون منتقل شده و از بین می رود، مگر اینکه به ثبات سومی انتقال یابد. ورودی کنترل جابه جایی زمان و تعداد دفعاتی که ثبات ها جابه جا می شوند را معین می سازد. این کار با یک گیت AND انجام می گردد و طی آن پالس های ساعت اجازه عبور به پایانه های CLK را به هنگام فعال بودن کنترل جابه جا خواهد داشت.



فرض کنید که شیفت رجیسترها هر کدام دارای چهار بیت باشند. واحد کنترلی که انتقال را مدیریت می کند باید طوری طراحی شود که شیفت رجیسترها را در طول سیگنال کنترل جابه جایی برای مدت چهار یالس ساعت فعال سازد.



این مطلب در نمودار زمان بندی شکل ۷-۹ ملاحظه می شود. سیگنال کنترل جابه جایی با ساعت هنگام است و مقدارش درست پس از لبه منفی پالس ساعت تغییر می یابد. در چهار پالس ساعت بعدی سیگنال کنترل جابه جایی فعال است و خروجی گیت AND متصل به ورودی های CLK چهار پالس  $T_3$   $T_2$   $T_3$   $T_4$   $T_5$   $T_6$   $T_7$   $T_8$  و بالس هر لبه بالارونده پالس یک جابه جایی را در هر ثبات انجام می دهد. چهار مین پالس کنترل جابه جایی را  $T_8$  نموده و موجب می شود تا شیفت رجیسترها غیر فعال شوند.

فرض کنید که محتوای دودویی A قبل از جابهجایی 1011 و B برابر 0010 باشد. انتقال سریال از A به B در چهار مرحله رخ می دهد، جدول شکل A با اولین پالس، A سمت راست ترین بیت A به سمت چپ ترین بیت B منتقل می گردد و نیز به سمت چپ ترین بیت A می پر خد. در همان زمان تمام بیتهای A و A یک مکان به راست جابه جا می شوند. خروجی سریال قبلی از A در سمت راست ترین مکان از بین رفته و مقدار آن از A به A تبدیل می گردد. سه پالس بعدی اعمال مشابهی را انجام می دهند و بیتهای A و A را هر بار یک بیت به راست جابه جا می کنند. پس از چهارمین جابه جایی، کنترل جابه جایی به A رفته و هر دو ثبات A و A دارای مقدار 1011 خواهند بود. بنابراین محتوای A به A منتقل شده است، ضمن اینکه A همچنان بدون تغییر باقی می ماند.

| پالس زمانی  | A | میستر ۱ | یفت رج | ش |   | شیفت رجیستر B |   |   |  |  |  |
|-------------|---|---------|--------|---|---|---------------|---|---|--|--|--|
| مقدار اوليه | 1 | 0       | 1      | 1 | 0 | 0             | 1 | 0 |  |  |  |
| پس از T1    | 1 | 1       | 0      | 1 | 1 | 0             | 0 | 1 |  |  |  |
| پس از T2    | 1 | 1       | 1      | 0 | 1 | 1             | 0 | 0 |  |  |  |
| پس از T3    | 0 | 1       | 1      | 1 | 0 | 1             | 1 | 0 |  |  |  |
| پس از T4    | 1 | 0       | 1      | 1 | 1 | 0             | 1 | 1 |  |  |  |

شكل ٩-٨: مثالى از انتقال سريال بين ثباتها

با توجه به این مثال تفاوت بین مد های سریال و موازی کاملاً آشکار است. در مد موازی، اطلاعات همه بیتهای ثبات در دسترس است و همگی می توانند با یک پالس ساعت به طور همزمان انتقال یابند. در مد سریال ثباتها دارای یک ورودی سریال و یک خروجی سریال هستند، اطلاعات هر بار یک بیت انتقال می یابد و ثباتها در یک جهت جابه جا می شوند.


# ٩-٢-٤ جمع كننده سريال

همانگونه که در فصول قبل مشاهده گردید، عملیات در کامپیوترهای دیجیتال معمولاً به صورت موازی صورت می گیرد، زیرا این روش سریعترین نوع است. در مقابل عملیات سریال کندتر است، ولی به قطعات کمتری نیاز دارد. برای ارائه مد سریال، در اینجا یک جمع کننده سریال را نشان می دهیم.

دو عددی که قرار است به طور سریال با هم جمع شوند در دو شیفت رجیستر ذخیره می شوند. بیتها، هر جفت یک بار به وسیله یک جمع کننده کامل سریال (FA)، با هم جمع می شوند، شکل P-P. نقلی خروجی جمع کننده کامل به فلیپ فلاپ D انتقال می یابد. آنگاه خروجی این فلیپ فلاپ به عنوان نقلی ورودی به جفت بیت با ارزش تر بعدی اضافه می شود. با انتقال حاصل جمع به D، که با جا به جایی D انجام می گردد، می توان از یک ثبات برای هر دو مقدار مضاف الیه و حاصل جمع استفاده کرد. ورودی سریال ثبات D می تواند برای انتقال یک مقدار دودویی جدید به کار رود و در همان زمان بیتهای مضاف در حین جمع، به خارج جابه جا می شوند.

طرز کار یک جمع کننده سریال به شرح زیر است. در ابتدا ثبات A مقدار مضاف الیه و ثبات B مقدار مضاف را نگه می دارند، ضمن اینکه فلیپ فلاپ نقلی به 0 پاک شده است. خروجی Q از فلیپ فلاپ نقلی ورودی در Z را تهیه می کند. کنترل جابجایی هر دو ثبات و فلیپ فلاپ نقلی را فعال می سازد، به نحوی که در پالس ساعت بعدی، هر دو ثبات یک بار به راست جابجا می شوند، بیت حاصل جمع از S به سمت چپ

فلیپ فلاپ A می رود و رقم نقلی به فلیپ فلاپ Q منتقل خواهد شد. کنترل جابجایی ثبات ها را به تعداد پالس هایی برابر با تعداد بیت های ثبات ها فعال می کند. در قبال هر یک پالس ساعت جدید، یک بیت حاصل جمع جدید به A می رود. یک نقلی جدید به Q رفته و هر دو ثبات یک بار به سمت راست جابجا می گردند. این روند تا از کار افتادن کنترل جابجایی ادامه می یابد. بنابراین، جمع با عبور هر جفت بیت به همراه نقلی قبلی از یک جمع کننده کامل و انتقال حاصل جمع به ثبات A، در هر بار یک بیت، انجام می گردد.



در آغاز، ثبات A در فلیپفلاپ نقلی به 0 پاک می شود و سپس اولین عدد از B به آن اضافه می گردد. ضمن جابجایی B به جمع کننده، دومین عدد از طریق ورودی

سریال وارد می شود. این عدد به محتوای ثبات A اضافه می شود، و در همان هنگام سومین عدد وارد ثبات می گردد. این کار می تواند برای تشکیل جمع دو، سه یا چند عدد و ذخیره حاصل جمع در ثبات A تکرار شود.

از مقایسه جمع کننده سریال با جمع کننده موازی (که در فصول قبل ارائه شد)، چندین تفاوت ملاحظه می گردد. جمع کننده موازی از ثباتهای با امکان بار شدن موازی استفاده می کند، در حالی که جمع کننده سری شیفت رجیسترها را به کار می برد. تعداد جمع کننده های مدار موازی برابر تعداد بیتهای اعداد دودویی است، در صورتی که جمع کننده سریال از یک جمع کننده کامل و یک فلیپفلاپ برای ذخیره نقلی و خروجی استفاده می نماید. دلیل ذخیره نقلی این است که در اعمال سریال نتیجه یک جمع بیتی در هر زمان نه تنها به ورودی های فعلی بلکه به ورودی های قبلی که باید در فلیپفلاپها ذخیره شوند نیز بستگی دارد.

برای نمایش روش طراحی اعمال سریال با مدارهای ترتیبی دوباره جمع کننده سریال را با استفاده از جدول حالت طراحی می کنیم. ابتدا فرض می نماییم که دو شیفت رجیستر برای ذخیره اعدادی که قرار است با هم به طور سریال جمع شود موجود باشد. خروجی های سریال از ثبات ها را x و y می نامیم. مدار ترتیبی مورد نظر در حال حاضر فاقد شیفت رجیستر است ولی هنگام تکمیل آن به مدار اضافه خواهد شد. مدار ترتیبی دارای دو ورودی x و y است که دو بیت با ارزش تر دو عدد را برای مدار تهیه می کنند، یک خروجی x که ببت حاصل جمع را تولید می نماید و یک فلیپ فلاپ x برای ذخیره رقم نقلی است. جدول حالتی که مدار ترتیبی را تعریف می کند در جدول شکل x و y جمع می شود تا بیت جمع را در خروجی x تولید نماید. حالت بعدی x برابر نقلی فعلی است. توجه کنید که وارده های جدول حالت، با وارده های جدول جالت فعلی x و y برابر نقلی فعلی است. توجه کنید که وارده های جدول حالت، با وارده های جدول جدول حالت با وارده های جدول جالت فعلی x و نقلی است. توجه کنید که وارده های جدول حالت فعلی x و نقلی جدول جالت فعلی x و روحی اکنون حالت فعلی x و نقلی است.

| حالت فعلى | ورودىها |   | حالت بعدى | خروجى | ورودیهای<br>فلیپ فلاپ ها |    |  |
|-----------|---------|---|-----------|-------|--------------------------|----|--|
|           | x y     |   |           |       |                          |    |  |
| Q         |         |   | Q         | S     | JQ                       | KQ |  |
| 0         | 0       | 0 | 0         | 0     | 0                        | X  |  |
| 0         | 0       | 1 | 0         | 1     | 0                        | X  |  |
| 0         | 1       | 0 | 0         | 1     | 0                        | X  |  |
| 0         | 1       | 1 | 1         | 0     | 1                        | X  |  |
| 1         | 0       | 0 | 0         | 1     | X                        | 1  |  |
| 1         | 0       | 1 | 1         | 0     | X                        | 0  |  |
| 1         | 1       | 0 | 1         | 0     | X                        | 0  |  |

شكل ٩-١٠: جدول حالت يك جمع كننده سريال


اگر از فلیپفلاپ D برای Q استفاده شود مدار به شکل P-P کاهش می یابد. اگر برای Q از I استفاده نماییم، لازم است مقادیر ورودی های I و I را با ارجاع به جدول تحریک فصل قبل مربوط به فلیپفلاپ های I معین کنیم. این کار در دو ستون آخر جدول ارائه شده در شکل P-P انجام شده است. دو معادله ورودی فلیپفلاپ و معادله خروجی با نقشه به صورت زیر ساده می شوند.

$$JQ = xy$$

$$KQ = x'y' = (x+y)'$$

$$S = x \oplus y \oplus Q$$

نمودار مدار در شکل P-11 نشان داده شده است. مدار متشکل از سه گیت و یک فلیپ فلاپ JK میباشد. برای تکمیل جمع کننده سریال دو شیفت رجیستر هم به آن اضافه شده است. توجه کنید که خروجی S نه فقط تابعی از Y و Y است، بلکه تابعی از Y و میباشد. حالت بعدی Y تابعی از حالت فعلی Y و مقادیر Y و Y رسیده از خروجی های شیفت رجیستر هاست.



شكل ٩-١١: فرم دوم يك جمع كننده سريال

#### **٩-٢-٥** شيفت رجيستر

اگر خروجی فلیپفلاپهای یک شیفت رجیستر قابل دسترسی باشد، آنگاه می توان اطلاعات وارده سریال را با جابجایی از خروجی فلیپفلاپها به صورت موازی خارج کرد. اگر به شیفت رجیستر یک قابلیت بارشدن موازی اضافه شود، آنگاه داده وارده موازی به ثبات را می توان با جابجایی به صورت سریال خارج کرد. بعضی از شیفت رجیسترها پایانههای لازم را برای انتقال موازی دارا هستند. این مدارها ممکن است قابلیت جابجایی به چپ و راست را هم داشته باشند. عمومی ترین شیفت رجیستر دارای امکانات زیر است:

- کنترل پاک برای پاک کردن ثبات به 0.
- ورودی ساعت برای همزمانی اعمال.
- کنترل جابجایی به راست برای فعال کردن عمل جابجایی به راست و خطوط ورودی و خروجی سریال مربوط به جابجایی به راست.

- کنترل جابجایی به چپ برای فعال کردن عمل جابجایی به چپ و خطوط ورودی و خروجی سریال مربوط به جابجایی به چپ.
- یک کنترل بارکردن موازی برای فعال کردن انتقال موازی و n خط ورودی مربوط به انتقال موازی.
  - خط خروجی موازی.
- حالت کنترلی که علیرغم وجود پالس ساعت اطلاعات را در ثبات بدون تغییر نگه می دارد.


# ۹-۲-۹ انواع شیفت رجیسترها

دیگر شیفت رجیسترها ممکن است بعضی از امکانات فوق را با حداقل یک عمل جابجایی یا شیفت داشته باشد. انواع شیفت رجیسترها عبارتند از:

- یک جهته
- دو جهته
- يونيورسال

ثباتی که فقط قادر به جابجایی داده در یک جهت باشد را شیفت رجیستر یک جهته گویند. اگر در دو جهت جابجا نماید آنرا شیفت رجیستر دو جهته مینامند. اگر ثبات قادر به جابجایی دو جهته و بار شدن موازی باشد به آن شیفت رجیستر یونیورسال گویند.

نمودار یک شیفت رجیستر 4 بیت یونیورسال با همه فلیپفلاپهای فوق الذکر در شودار یک شیفت رجیستر 4 بیت یونیورسال با همه فلیپفلاپهای فوق الذکر در شکل ۹–۱۲ نشان داده شده است. این مدار از چهار فلیپفلاپ  $S_1$  و  $S_2$  دارند.ورودی ساخته شده است. چهار مولتی پلکسر دو ورودی انتخاب مشترک  $S_1$  و  $S_1$  دارند.ورودی  $S_1$  و  $S_1$  دارند.ورودی و در هر مولتی پلکسر وقتی انتخاب می شود که  $S_1$  باشد، ورودی  $S_1$  با انتخاب می گردند.



ورودی های موازی شکل ۹-۱۲: شیفت رجیستر یونیورسال 4 بیتی

ورودیهای انتخاب مد عملیات ثبات را طبق واردههای جدول شکل P-Y کنترل می کنند. وقتی  $P_{1}$  است، مقدار فعلی ثبات به ورودیهای  $P_{2}$  از فلیپفلاپها اعمال می گردد. این وضعیت مسیری را از خروجی هر فلیپفلاپ به ورودیاش ایجاد می نماید. لبه ساعت بعدی، مقداری را که از قبل در آن ذخیره شده وارد فلیپفلاپ می کند و بنابراین هیچ تغییری در حالت رخ نمی دهد. وقتی  $P_{2}$  است، پایه ورودی  $P_{3}$  از مولتی پلکسر دارای مسیری به ورودیهای  $P_{3}$  فلیپفلاپهاست. این موجب عمل جابجایی به راست می گردد، که در آن ورودی سریال به فلیپفلاپ  $P_{3}$  است، وارد می شود. وقتی  $P_{3}$  است، یک عمل جابجایی به چپ صورت می گیرد و طی آن دیگر ورودی به فلیپفلاپ  $P_{3}$  است، که خواهد رفت. بالاخره وقتی  $P_{3}$  است،

اطلاعات دودویی روی خطوط ورودی موازی به طور همزمان در لبه پالس بعدی وارد ثبات می گردند.

| ، كنترل | وضعيت | عملكرد ثبات    |
|---------|-------|----------------|
| $S_1$   | $S_0$ | •              |
| 0       | 0     | بلا تغيير      |
| 0       | 1     | شيفت –راست     |
| 1       | 0     | شيفت – چپ      |
| 1       | 1     | بار کردن موازی |

شكل ٩-١٣ جدول عملكرد ثبات شكل ٩-١٢

شیفت رجیسترها اغلب برای اتصال و ارتباط سیستمهای دیجیتالی که با فواصل دوری از یکدیگر قرار دارند به کار میروند. مثلاً فرض کنید که بخواهیم کمیتی n بیتی را بین دو نقطه جابجا کنیم. اگر فاصله زیاد باشد، استفاده از n خط موازی گران تمام می شود. استفاده از یک خط و انتقال سریال اطلاعات به صورت یک بیت در هر بار اقتصادی تر است. فرستنده داده n بیتی را به صورت موازی وارد شیفت رجیستر کرده و داده را به صورت سریال در طول خط ارسال می دارد. گیرنده داده را به طور سریال وارد یک شیفت رجیستر می نماید. وقتی هر n بیت دریافت شد، می توان از خروجی های ثبات آنهارا به صورت موازی دریافت کرد. بنابراین فرستنده یک عمل تبدیل موازی به سریال داده و گیرنده یک عمل تبدیل سریال به موازی را انجام می دهد.

# ۹-۳ شمارندههای موج گونه

ثباتی که بر اساس اعمال پالسهای ورودی وارد رشته حالات از پیش تعیین شدهای می گردد، شمارنده نام دارد. پالسهای ورودی ممکن است پالسهای ساعت و یا از یک

منبع بیرونی با توالی ثابت و یا متغیر باشند. رشته حالات ممکن است رشته اعداد دودویی و یا رشته حالات دیگری باشد. شمارنده ای که رشته اعداد دودویی را دنبال می کند، شمارنده دودویی نامیده می شود. یک شمارنده n بیتی متشکل از n فلیپ فلاپ بوده و می تواند از 0 تا  $1-^{n}$  را بشمارد. شمارنده ها به دو صورت وجود دارند:

- شمارندههای موج گونه
  - شمارندههای همزمان


در یک شمارنده موج گونه، تغییر وضعیت خروجی فلیپفلاپ به عنوان منبع تریگر کردن دیگر فلیپفلاپها عمل می کند. به بیان دیگر، ورودی C بعضی از و یا همه فلیپفلاپها با پالسهای ساعت مشترکی تریگر یا راه اندازی نمی شوند. بر عکس در شمارنده همزمان ورودی های C همه فلیپفلاپها ساعت مشترکی، را دریافت می نمایند. در اینجا شمارنده های موج گونه BCD و دودویی را ارائه کرده و نحوه کار آنها را توضیح می دهیم.

## ۹-۳-۹ شمارنده موج گونه دودویی

یک شمارنده موج گونه دودویی از یک سری اتصال بین فلیپفلاپهای متمم ساز تشکیل شده است. که خروجی هر فلیپفلاپ به ورودی C فلیپفلاپ مرتبه بالاتر وصل است. فلیپفلاپی که کم ارزش ترین بیت را نگه می دارد، پالسهای مورد شمارش را دریافت می کند. فلیپفلاپ متمم ساز را می توان با یک فلیپفلاپ C که در آن C و یا از یک فلیپفلاپ C ساخت. سومین امکان استفاده از فلیپفلاپ C است که در آن خروجی متمم به ورودی C وصل است. به این ترتیب، ورودی C همواره متمم حالت فعلی بوده و پالس ساعت بعدی موجب متمم شدن خروجی اصلی آن خواهد شد. نمودار منطقی دو شمارنده دودویی C بیت در شکل C نشان داده شده است. شمارنده با فلیپفلاپهای متمم ساز نوع C در بخش (الف) و نوع C در بخش (ب) ساخته شده است. خروجی هر فلیپفلاپ به بخش (الف) و نوع C در بخش (ب) ساخته شده است. خروجی هر فلیپفلاپ به



ورودی فلیپفلاپ بعدی در رشته متصل است. همانطور که گفته شد فلیپفلاپی که کم ارزش ترین بیت را نگه می دارد پالسهای شمارش را دریافت می کند. ورودی های C همه فلیپفلاپها در(الف) به طور دایم به منطق C متصل اند. این شرایط موجب می شود تا با گذر منفی در ورودی C فلیپفلاپ متمم شود. حباب جلوی نشانه گر دینامیک(\*) در کنار C به این معنی است که فلیپفلاپها به لبه منفی ورودی واکنش نشان می دهند. گذر منفی هنگامی رخ می دهد که خروجی فلیپفلاپ قبل که به C وصل است از C به و برود.



شكل ٩-١٤: شمارنده موج گونه دودويي 4 بيتي

برای درک عملکرد شمارنده دودویی 4 بیت، به 9 عدد دودویی اول در جدول شکل  $A_0$  مراجعه کنید. شمارش از 0 دودویی شروع و با هر پالس در ورودی افزایش می یابد. پس از شماره 15 شمارنده برای تکرار به 0 باز می گردد. بیت کم ارزش تر  $A_0$  با هر پالس شمارش ورودی متمم می شود. هر بار که  $A_0$  از 1 به 0 برود،  $A_1$  را متمم می سازد. هر بار که  $A_1$  از 1 به 0 برود،  $A_2$  را متمم می نماید. هر بار که  $A_1$  از 1 به 0 برود،  $A_2$  را متمم می نماید. هر بار که  $A_3$  از 1 به 0 برود،  $A_3$  را متمم می کنند. و به همین ترتیب بیتهای بالاتر در شمارنده موج گونه تغییر می کنند. به عنوان مثال، گذر از 0011 به 0100 را در نظر بگیرید.  $A_1$  با پالس ساعت


 $A_1$  متمم می شود. چون  $A_0$  از 1 به 0 می رود،  $A_1$  تریگر شده و متمم می گردد. در نتیجه  $A_1$  از 1 به 0 می رود که به نوبه خود موجب متمم شدن  $A_2$  گشته و آن را از 0 به 1 خواهد برد.  $A_2$  نمی تواند  $A_3$  را تریگر کند زیرا  $A_3$  یک گذر مثبت را تولید می کند و فلیپ فلاپ هم تنها به گذر منفی و اکنش نشان می دهد.

| A <sub>3</sub> | $A_2$ | $A_1$ | $A_0$           |
|----------------|-------|-------|-----------------|
|                |       | 0     | $\frac{A_0}{0}$ |
| 0              | 0     | 0     | 0               |
| 0              | 0     | 0     | 1               |
| 0              | 0     | 1     | 0               |
| 0              | 0     | 1     | 1               |
| 0              | 1     | 0     | 0               |
| 0              | 1     | 0     | 1               |
| 0              | 1     | 1     | 0               |
| 0              | 1     | 1     | 1               |
| 1              | 0     | 0     | 0               |

شكل ٩-١٥: جدول نمايانگر رشته شمارش دودويي

بنابراین شمارش از 0011 به 0100 با تغییر نوبتی بیتها رخ می دهد، به طوری که شمارنده از 0011 به 0010، سپس به 0000 و بالاخره به 0100 خواهد رفت. هر بار یکی از فلیپفلاپها تغییر کرده و تغییر به پیش می رود و انتشار سیگنال در شمارنده از یک طبقه به طبقه دیگر مثل حرکت موج می ماند. برای درک بهتر موضوع به شمارنده ارائه شده در شکل ۹–۱۳ توجه نمایید.

یک شمارنده دودویی با شمارش معکوس را پایین شمار گویند. در پایین شمار، شمارش با هر ورودی پالس شمارش، یک واحد کم می شد. شمارش یک پایین شمار بیت از 15 شروع و به صورت 14، 13، 12،.... , 0 پایان یافته و سپس به 15 باز می گردد. لیستی از شمارش یک شمارنده پایین شمار نشان می دهد که کم ارزش ترین بیت با هر پالس شمارش متمم شده است. هر بیت دیگر در رشته، اگر بیت کم ارزش تر قبل از آن از 0 به 1 برود، متمم می گردد. بنابراین نمودار یک پایین شمار مشابه شکل ۱۹-۱۳ خواهند بود، به شرطی که همه فلیپفلاپها با لبه مثبت ساعت تریگر شوند. (حباب در




شکل ۹-۱۲: شمارنده موج گونه دودویی ٤ بیتی با فلیپفلاپهای D و T

ورودی C باید حذف شود.) اگر از فلیپفلاپهای حساس به لبه منفی استفاده شود، آنگاه ورودی C هر فلیپفلاپ باید به خروجی متمم فلیپفلاپ قبلی وصل گردد. آنگاه وقتی که خروجی غیر متمم از 0 به 1 برود، متمم از 1 به 0 رفته و فلیپفلاپ بعدی را آنطور که باید متمم خواهد کرد.

# ۹-۳-۹ شمارنده BCD موج گونه

یک شمارنده دهدهی رشتهای از ده حالت را دنبال کرده و پس از 9 به 0 باز می گردد.



شكل ٩-١٧: نمودار حالت يك شمارنده دهدهي BCD


چنین شمارنده ای باید حداقل چهار فلیپفلاپ برای نمایش هر رقم دهدهی داشته باشد، زیرا یک رقم دهدهی با کد چهار بیتی نشان داده می شود. رشته حالات در شمارنده دهدهی به وسیله کد دودویی مربوطه برای نمایش هر رقم دیجیتال معین می گردد اگر BCD به کار رود، رشته حالات مطابق نمودار حالت شکل P-V خواهد بود. این جدول مشابه با جدول دودویی است. به جز اینکه پس از 1001 برای عدد دهدهی P0000 را برای رقم دهدهی P0 خواهیم داشت.

نمودار منطقی یک شمارنده BCD موج گونه با استفاده از فلیپفلاپ JK در شمودار منطقی یک شمارنده BCD موج گونه با حروف Q و اندیسی در زیر آن برای شکل  $Q_1$  دردن وزن آن در BCD علامت گذاری شده است. توجه کنید که خروجی  $Q_2$  به ورودیهای  $Q_3$  در هر دو ورودی  $Q_4$  و  $Q_4$  اعمال شده است و خروجی  $Q_4$  هم به


ورودی C از  $Q_4$  وصل است. ورودی های C و C یا دائما به C وصلند و یا به خروجی فلیپ فلاپ های دیگر وصل شده اند. شمارنده موج گونه یک مدار غیر همزمان است. سیگنال ها بسته به ترتیبی که در آن از C به C می می وزند، روی فلیپ فلاپ ها اثر می گذارند. عمل یک شمارنده با لیستی از حالات گذر هر فلیپ فلاپ قابل تفسیر است. این حالات از نمودار منطقی و دانستن چگونگی عملکرد یک فلیپ فلاپ C حاصل می شود. به خاطر بسپارید وقتی که ورودی C از C به C می می ود، اگر C باشد، فلیپ فلاپ C باشد به تغییر خواهد بود.

برای تحقیق و اطمینان از اینکه این حالات به ترتیب در شمارنده BCD رخ می دهند برای تحقیق و اطمینان از اینکه این حالات به ترتیب در شمارنده BCD رخ می دهند باید مطمئن شویم که گذر حالات فلیپ فلاپها رشته ای را که به وسیله نمودار حالت شکل ۱۷-۹ مشخص شده دنبال می کند. حالت  $Q_1$  پس از هر پالس ساعت عوض می شود. هر بار Q1 از 1 به 0 برود و  $Q_3$  باشد  $Q_4$  متمم می شود. وقتی  $Q_4$  شود، می ماند. هر بار Q2 از 1 به 0 برود Q4 متمم می گردد. مادامی که Q4 و Q4 در 0 باشند،  $Q_4$  در  $Q_4$  خروجی  $Q_5$  متمم می شود. با گذر بعدی  $Q_6$  و  $Q_6$  باک می شود.

شمارنده BCD شکل P-A1 یک شمارنده دهدهی است، زیرا از 0 تا 0 می شمارد. برای شمارش از 0 تا 0 دو شمارنده دهدهی لازم داریم. شمارش 0 تا 0 تا 0 سری شمارنده دهدهی لازم دارد. شمارنده دارد. شمارنده های دهدهی چند رقمی با اتصال سری شمارنده BCD ساخته می شوند که هر کدام برای یک دهه است. یک شمارنده دهدهی سه رقمی در شکل P-P1 دیده می شود. ورودی ها به دومین و سومین دهه از O3 در یک دهه قبل وارد می شوند. وقتی O3 در یک دهه از O4 به O5 می رود، شمارنده دهه بالاتر را تریگر می کند، ضمن اینکه خودش از O5 باز می گردد.



شكل ٩-١٨: شمارنده موج گونه BCD



شكل ۹-۱۹: نمودار بلوكى يك شمارنده دهدهى BCD با سه دهه


## ۹-۶ شمارندههای همزمان

تاکنون مباحث مختلفی در خصوص شمارندههای موج گونه مطرح شد. دسته دوم شمارندهها، عبارتند از شمارندههای همزمان. شمارندههای همزمان در اعمال پالس ساعت به ورودی فلیپفلاپها با شمارندههای موج گونه تفاوت دارند. یک ساعت مشترک همه فلیپفلاپها را به طور همزمان تریگر می کند در صورتی که در نوع شمارندههای موج گونه هر بار فقط یکی از فلیپفلاپها تریگر می شود. تصمیم بر متمم شدن یک فلیپفلاپ از مقادیر دادههای ورودی مانند T و T و T در لبه ساعت معین می شود. اگر T یا T باشد، حالت فلیپفلاپ تغییر نمی نماید. اگر T یا T باشد، فلیپفلاپ متمم می گردد.

### ۹-۱-٤ شمارنده دودوی*ی*

در شمارنده دودویی همزمان، فلیپفلاپ واقع در کم ارزش ترین مکان با هر پالس یکبار متمم می شود. فلیپفلاپهای واقع در هر مکان هنگامی متمم می شود که همه فلیپفلاپهای پایین تر 1 باشند. مثلاً اگر حالت فعلی یک شمارنده 4

بيت



منان که  $A_3A_2A_1A_0=0011$  باشد، شماره بعدی  $A_3A_2A_1A_0=0011$  باشد، شماره بعدی  $A_3A_2A_1A_0=0011$  در مثال فوق  $A_3A_2A_1A_0=001$  می شود.  $A_3A_2A_1A_0=001$  هنگامی  $A_3A_2A_1A_0=001$  باشد. با این وجود  $A_3A_1A_0=001$  
 $A_2A_1A_0=011$  مست، چون حالت تمام 1 وجود ندارد. شمارنده های دودویی همزمان الگوی منظمی دارند و می توان آنها را با متمم کردن فلیپ فلاپها و گیتها ساخت. نظم الگو را می توان با توجه به شکل P-P ملاحظه کرد. ورودی های P همه فلیپ فلاپها به ساعت مشتر کی وصل اند. شمارنده با ورودی فعال ساز شمارش، فعال می گردد. اگر ورودی فعال ساز P باشد، ورودی همه P ها و P ها برابر P خواهند بود و بنابراین ساعت قادر نخواهد بود حالت شمارنده را عوض کند. در اولین طبقه، P همه اگر شمارنده فعال شود P خواهد بود. در دیگر طبقات، P ها و P ها به شرطی P هستند که همه طبقات کم ارزش تر آنها برابر P و ورودی شمارش هم فعال شده باشد. در هر طبقه، زنجیره گیت های P منطق P و ورودی شمارش هم فعال شده باشد. در هر طبقه را می توان به هر تعداد از طبقات گسترش داد که در آن هر طبقه یک گیت P و میکند. شمارنده فلیپ فلاپ اضافی خواهد داشت و هرگاه همه فلیپ فلاپهای طبقات قبل P شوند خروجی P P می برابر با P خواهد بود.

توجه داشته باشید که فلیپفلاپها در لبه مثبت ساعت تریگر میشوند. قطبیت ساعت، آنطور که در شمارندههای موج گونه مهم بود، در اینجا اهمیت ندارد. شمارنده همزمان با هر یک از دو لبه مثبت یا منفی پالس ساعت تریگر میگردد. فلیپفلاپهای متمم ساز در یک شمارنده دودویی میتوانند از نوع JK یا D با گیتهای XOR باشند.

#### **BCD** شمارنده ۲-٤-۹

یک شمارنده BCD دهدهی کد شده به دودویی از 0000 تا 1001 و بعد 0000 می شمارد. به دلیل بازگشت از 9 به 0، یک شمارنده BCD دارای الگوی منظمی همچون شمارنده دودویی نیست. برای راه اندازی مدار یک شمارنده همزمان BCD، لازم است از روال طراحی یک مدار ترتیبی استفاده شود.

جدول حالت یک شمارنده BCD در جدول ارائه شده در شکل P-Y لیست شده است. وضعیت ورودی فلیپفلاپهای P از حالت فعلی و بعدی به دست می آیند. یک خروجی P هم در جدول دیده می شود. وقتی حالت فعلی P است. به این ترتیب P می تواند شمارش دهه با ارزش تر بعدی را فعال کرده و به طور همزمان از 1001 به 0000 برود.

| حالت فعلى |       |       | حالت بعدى |       |       |       | های فلیپ فلاپ خروجی |   |  | ردی های         | ورو    |        |        |
|-----------|-------|-------|-----------|-------|-------|-------|---------------------|---|--|-----------------|--------|--------|--------|
| $Q_8$     | $Q_4$ | $Q_2$ | $Q_1$     | $Q_8$ | $Q_4$ | $Q_2$ | $Q_1$               | у |  | TQ <sub>8</sub> | $TQ_4$ | $TQ_2$ | $TQ_1$ |
| 0         | 0     | 0     | 0         | 0     | 0     | 0     | 1                   | 0 |  | 0               | 0      | 0      | 1      |
| 0         | 0     | 0     | 1         | 0     | 0     | 1     | 0                   | 0 |  | 0               | 0      | 1      | 1      |
| 0         | 0     | 1     | 0         | 0     | 0     | 1     | 1                   | 0 |  | 0               | 0      | 0      | 1      |
| 0         | 0     | 1     | 1         | 0     | 1     | 0     | 0                   | 0 |  | 0               | 1      | 1      | 1      |
| 0         | 1     | 0     | 0         | 0     | 1     | 0     | 1                   | 0 |  | 0               | 0      | 0      | 1      |
| 0         | 1     | 0     | 1         | 0     | 1     | 1     | 0                   | 0 |  | 0               | 0      | 1      | 1      |
| 0         | 1     | 1     | 0         | 0     | 1     | 1     | 1                   | 0 |  | 0               | 0      | 0      | 1      |
| 0         | 1     | 1     | 1         | 1     | 0     | 0     | 0                   | 0 |  | 1               | 1      | 1      | 1      |
| 1         | 0     | 0     | 0         | 1     | 0     | 0     | 1                   | 0 |  | 0               | 0      | 0      | 1      |
| 1         | 0     | 0     | 1         | 0     | 0     | 0     | 0                   | 1 |  | 1               | 0      | 0      | 1      |

شكل ٩-٢١: جدول حالت يك شمارنده BCD


معادلات ورودی فلیپفلاپها را می توان به کمک نقشه ساده کرد. حالات بی استفاده برای مینترمهای 10 الی 15 جملات بی اهمیت تلقی می شوند. توابع ساده شده عبار تند از:

$$TQ_{1} = 1$$
 
$$TQ_{2} = Q'_{8}Q_{1}$$
 
$$TQ_{4} = Q_{2}Q_{1}$$
 
$$TQ_{8} = Q_{8}Q_{1} + Q_{4}Q_{2}Q_{1}$$
 
$$y = Q_{8}Q_{1}$$

می توان به سادگی با چهار فلیپفلاپ T و پنج گیت AND و یک OR طراحی کرد. شمارنده های BCD همرمان را می توان با شمارش اعداد دهدهی با هر طول به صورت متوالی به یکدیگر متصل کرد. این نوع سری سازی در شکل P-P دیده شد، با این تفاوت که خروجی P باید به ورودی شمارش دهه با ارزش تر بعدی و صل گردد.

## ۹-٤-۳ بالا- پايين شمار دودويي

یک شمارنده پایین شمار دودویی همزمان وارد حالات معکوسی از 1111 به سمت 0000 و سپس به 1111 می شود. تا شمارش را تکرار کند. می توان شمارنده پایین شمار شماری به روش معمول ساخت، ولی نتایج از وارسی شمارش دودویی پایین شمار قابل پیش بینی هست. به این ترتیب که بیت مکان کم ارزش تر با هر پالس متمم می شود. هر بیت در هر مکان دیگر اگر همه بیتهای کم ارزش تر 0 باشند، متمم می گردد. مثلاً پس از حالت فعلی 0010، حالت بعدی 1001 قرار دارد. کم ارزش ترین بیت همواره متمم می گردد. بیت با ارزش تر دوم چون بیت اول 0 است، متمم می شود. سومین بیت متمم می شود و بیت اول برابر 0 اند. ولی چهارمین بیت تغییر نمی کند چون همه بیتهای پایین رتبه 0 نیستند. یک شمارنده پایین شمار می تواند مشابه شکل ۹-۲۰ ساخته شود، با این تفاوت که ورودی گیتها از خروجیهای متمم فلیپ فلاپهای قبلی می آیند. می توان دو عمل بالا و پایین شمار را با هم ترکیب کرد و به این ترتیب بالا – پایین شمار ساخت. مدار چنین شمارندهای که از فلیپ فلاپهای ۲ استفاده می کند در شکل ۹-۲۲ آمده است.



شکل ۹-۲۲: شمارنده دودویی چهار بیتی، بالا- پایین شمار


این مدار دارای یک ورودی کنترل بالا و یک ورودی کنترل پایین است. وقتی ورودی بالا برابر 1 است، مدار رو به بالا میشمارد، زیرا ورودی های T سیگنالهای خود را از مقادیر خروجی نرمال فلیپفلاپها دریافت میکنند. وقتی ورودی پایین

برابر 1 است ورودی بالا برابر 0 است، مدار رو به پایین می شمارد زیرا خروجی های متمم شده فلیپ فلاپ های قبلی به ورودی های T اعمال شده اند. وقتی هر دو مقدار بالا و پایین 0 باشند، مدار تغییر نکرده و شماره ثابت می ماند. وقتی هر دو ورودی بالا و پایین 1 باشند، مدار رو به بالا می شمارد. این موجب می شود تا همیشه تنها یک عمل اجرا گردد.

## ۹-٤-٤ شمارنده دودویی با بار شدن موازی

اغلب شمارنده های که در سیستم های دیجیتال به کار می روند نیاز به قابلیت انتقال موازی یک عدد دودویی اولیه به داخل شمارنده، قبل از شروع دارند. شکل ۹-۲۳ نمودار منطقی یک ثبات 4 بیت را نشان می دهد، که قابلیت بار شدن موازی دارد و می تواند به عنوان یک شمارنده به کار رود. اگر ورودی کنترل بار شدن در وضعیت 1 باشد، عمل شمارش را غیر فعال می کند و موجب انتقال داده از چهار ورودی داده به چهار فلیپ فلاپ می گردد.

اگر هر دو ورودی کنترل 0 باشد، پالسهای ساعت حالت ثبات را عوض نمی کند. ضمن فعال بودن ورودی شمارش، اگر همه فلیپفلاپها در 1 باشند، خروجی نقلی 1 می شود. این حالتی است که طی آن فلیپفلاپ بیت با ارزش تر بعدی متمم می گردد. خروجی نقلی برای گسترش شمارنده به بیش از چهار بیت نیز مفید است. هنگام تولید مستقیم نقلی خروجی به دلیل کاهش تاخیر آن سرعت شمارنده افزایش می یابد. در رفتن از 1111 به 0000، تنها یک گیت تاخیر وجود دارد، در صورتی که در زنجیره گیت تاخیر موجود است.



شکل ۹–۲۳: شمارنده دودویی ٤ بیتی با امکان بار شدن موازی


به طور مشابه هر فلیپفلاپ به گیت AND مرتبط است که مستقیماً خروجی همه فلیپفلاپها را دریافت می کند.

عملکرد این شمارنده در جدول شکل P-3 خلاصه شده است. چهار ورودی کنترل، یعنی پاک، CLK، بار و شمارش حالت بعدی را معین می کنند. ورودی پاک غیر همزمان است و هر وقت 0 شود بدون توجه به وجود پالس ساعت یا دیگر ورودی ها، شمارنده را پاک می کند. این مطلب با وارده X در جدول ذکر شده که به معنی حالات بی اهمیت برای ورودی هاست. در دیگر حالات ورودی پاک در I قرار دارد. با قرار داشتن ورودی های بار و شمارش در I خروجی ها عوض نمی شوند. با ورودی بار در I انتقال از I I I به ثبات در لبه مثبت پالس ساعت انجام می شود. مستقل از مقدار ورودی شمارش، داده ورودی در ثبات بار می شود، زیرا ورودی شمارش با فعال شدن ورودی بار، غیر فعال می شود. اگر ورودی شمارش کنترل شده باشد، ورودی بار در I خواهد بود.

| پاک کننده | CLK        | بار | شمارش | تابع                    |
|-----------|------------|-----|-------|-------------------------|
| 0         | X          | X   | X     | به 0 پاک م <i>ی</i> شود |
| 1         | <b>↑</b>   | 1   | X     | ورودی بار شونده         |
| 1         | <b>↑</b>   | 0   | 1     | شمارش حالت دودویی بعدی  |
| 1         | $\uparrow$ | 0   | 0     | بلا تغيير               |

شكل ٩-٢٤: جدول عملكرد شمارنده شكل ٩-٢٣

یک شمارنده با بار شدن موازی را می توان برای تولید هر رشته شمارش مورد نظر به کار برد. شکل ۹-۲۵ دو راه تولید شمارش BCD با بار شدن موازی را نشان می دهد. در هر حال، برای فعال کردن شمردن از طریق ورودی CLK، کنترل شمارش در 1 قرار داده می شود. همچنین به خاطر بسپارید که کنترل بار از شمردن جلوگیری می کند و عمل یاک مستقل از دیگر ورودی های کنترل است.



شکل ۹-۲۵: دو روش دسترسی به شمارنده BCD با امکان بار شدن موازی

گیت AND در شکل P-07(|liف) و قوع حالت 1001 را شناسایی می کند. شمارنده در آغاز به 0 پاک می شود و سپس و رودی های پاک و بار به 1 برده می شوند بنابراین شمارنده همواره فعال خواهد بود. مادامی که خروجی گیت AND برابر 0 است، هر لبه ساعت مثبت، شمارنده را یکبار افزایش می دهد. وقتی که خروجی به 1001 برسد، P0 می می دهد. وقتی که خروجی به 1001 برسد، P1 می که برابر 1 خواهند شد و بنابراین خروجی گیت AND برابر 1 می گردد. این حالت و رودی بار را فعال می کند و بنابراین در لبه ساعت بعدی ثبات نمی شمارد، ولی از می طریق چهار و رودی بار خواهد شد. چون همه و رودی ها به منطق 0 مرتبط هستند و محمه مقادیر 0 به دنبال شماره 1001، وارد ثبات می گردند، بنابراین طبق آنچه در BCD لازم است از 2000 تا 1001 شمرده و سپس به 2000 باز می گردد. در شکل P-07(ب)، شماره 1010 را تشخیص می دهد، و به محض وقوع آن، ثبات پاک می شود. گیت AND شماره 1010 را تشخیص می دهد، و به محض وقوع آن، ثبات پاک می شود. هنگام رفتن از 1010 به 1011 در خروجی P1 می که جرقه کوچک رخ داده و بلافاصله به می 2000 خواهد رفت. این جرقه لحظهای ممکن است مطلوب نباشد و به این دلیل، این آرایش پیشنهاد نمی گردد. اگر شمارنده دارای و رودی پاک کردن باشد، می توان پس از 1010 آن را پاک کرد.

# ۹-٥ انواع ديگر شمارندهها


بغیر از دو گروه اصلی شمارندهها که به آنها شمارندههای موج گونه و همزمان می گفتند، انواع دیگری از شمارندهها نیز وجود دارند.می توان شمارندهها را برای تولید هر رشته از حالات طراحی کرد. یک شمارنده تقسیم بر N که به آن N شمار هم می گویند، شمارنده ای است که یک رشته N حالتی را تکرار می کند. رشته ممکن است شمارش دودویی یا دیگر رشتههای اختیاری را دنبال کند. از شمارندهها برای تولید سیگنالهای زمانبندی جهت کنترل یک رشته از اعمال در یک سیستم دیجیتال استفاده می شود. شمارنده را می توان با شیفت رجیسترها هم ساخت. در ادامه چند نوع از شمارندههای غیر دودویی را ارائه خواهیم نمود:

## ۹-۵-۱ شمارنده حلقوی

سیگنالهای زمانبندی که رشته عملیاتی را در یک سیستم دیجیتال کنترل میکنند با یک شیفت رجیستر یا یک شمارنده و یک دیکدر قابل تولیدند. یک شمارنده حلقوی یک شیفت رجیستر چرخشی است که در آن هر بار تنها یک فلیپفلاپ در حالت 1 است و همه دیگر فلیپفلاپها صفراند. تنها بیت نشانده (1) به فلیپفلاپ بعدی جابجا می شود تا رشتهای از سیگنالهای زمانبندی تولید گردد.

شکل ۹-۲۲(الف) یک شیفت رجیستر 4 بیت متصل به یک شمارنده حلقوی را نشان می دهد. مقدار اولیه ثبات 1000 است. تنها بیت فوق الذکر با هر پالس ساعت به سمت راست جابجا می شود و چرخش هم از  $T_0$  به  $T_0$  اتفاق می افتد. هر چهار پالس ساعت یکبار یکی از فلیپ فلاپها در حالت 1 قرار می گیرد. هر خروجی پس از یک گذر لبه منفی پالس ساعت، 1 می گردد و در طول سیکل ساعت بعدی در 1 باقی می ماند.

سیگنالهای زمانبندی با یک شمارنده 2 بیت که به چهار حالت جدا از هم می رود نیز تولید می گردد. دیکدر شکل ۹-۲۱(ب) چهار حالت شمارنده را دیکدر می کند و رشته سیگنالهای زمانبندی لازم را ایجاد می نماید.



برای تولید  $^{n}$  2 سیگنال، به یک شیفت رجیستر با $^{n}$  2 فلیپفلاپ و یا به یک شمارنده دودویی  $^{n}$  1 بیتی همراه با یک دیکدر  $^{n}$  بیتی  $^{n}$  2 نیاز است. مثلاً 16 سیگنال زمانبندی می تواند با یک شیفت رجیستر 16 بیتی به عنوان یک شمارنده حلقوی یا یک شمارنده 4 بیت و یک دیکدر 4 به 16 تولید گردد. در حالت اول، به 16 فلیپفلاپ نیاز است. در دومی، 4 فلیپفلاپ و 16 گیت AND چهار ورودی برای دیکدر لازم


می باشد. در این حالت تعداد فلیپفلاپها کمتر از شمارنده حلقوی است و دیکدر تنها گیت دو ورودی نیاز دارد. این ترکیب را شمارنده جانسون می نامند.

#### ۹-۵-۲ شمارنده جانسون

یک شمارنده حلقوی X بیتی، یک بیت را بین X فلیپفلاپ گردش می دهد تا بدین وسیله X حالت قابل تفکیک تولید شود. اگر شیفت رجیستر به صورت یک شمارنده حلقوی حلقوی دنباله چرخان در آید، تعداد این حالات دو برابر می شود. شمارنده حلقوی دنباله چرخان یک شیف رجیستر دوار است که خروجی متمم آخرین فلیپفلاپ به ورودی اولین فلیپفلاپ متصل شده است. شکل P-YY(الف) چنین شیفت رجیستری را نشان می دهد. اتصال پس خوردی از خروجی متمم سمت راست ترین فلیپفلاپ به ورودی سمت چپ ترین فلیپفلاپ ایجاد می گردد. شیفت رجیستر مذبور محتوای خود را ب هر پالس ساعت یکبار به سمت راست جابجا می کند، و در همان زمان مقدار متمم فلیپفلاپ E به فلیپفلاپ E منتقل می گردد.

با شروع از حالت پاک شده، شمارنده حلقوی وارد رشته حالات هشتگانه ای می شود، شکل ۹–۲۷(ب). به طور کلی، یک شمارنده حلقوی دنباله چرخان K بیتی یک رشته ۲K حالته را دنبال می نماید. این شمارنده از حالتی که همه بیتهای آن 0 است شروع می نماید و هر عمل شیفت یک 1 را از سمت چپ وارد می کند تا همه ثباتها با 1 پر شود. در دنباله عملیات 0 ها از سمت چپ وارد می شوند تا وقتی که همه بیتهای ثبات مجددا با 0 پر شوند. شمارنده جانسون، شمارنده حلقوی دنباله چرخان K بیتی به همراه کلا گیت برای دیکدر کردن و تهیه کلا سیگنال زمانبندی خروجی است. گیتهای دیکدر در شکل ۹–۲۷ نشان داده نشدهاند، اما در آخرین ستون جدول مشخص گردیدهاند. پس از وصل هشت گیت لیست شده در جدول، ساختار شمارنده جانسون کامل خواهد بود. نظر به اینکه هر گیت در حین یک حالت ویژه توانا می شود، خروجی گیتها، به تر تیب هشت سیگنال زمانبندی را تولید خواهند کرد.

رمز گشایی یک شمارنده K بیتی حلقوی دنباله چرخان در به دست آوردن K دنباله زمانی، از یک الگوی منظم پیروی می کند. حالتی که همه بیتها 0 هستند توسط خروجی های متمم دو فلیپ فلاپ واقع در منتهی الیه دیکد می شود. کلیه حالات دیگر با الگوی 0 و 1 یا 1 و 0 مجاور دیکد می شوند. به عنوان مثال، دنباله 7 دارای یک الگوی 0 و 1 در فلیپ فلاپ های 1 و 1 است. بنابراین خروجی دیکد شده با گرفتن متمم 1 و خروجی طبیعی 1 یعنی 1 یعنی 1 به دست می آید.



| رشته  |   | خروجی های فلیپ فلاپ |   |   | گیت AND لازم برای |
|-------|---|---------------------|---|---|-------------------|
| اعداد | A | В                   | C | E | خروجى             |
| 1     | 0 | 0                   | 0 | 0 | A'E'              |
| 2     | 1 | 0                   | 0 | 0 | AB'               |
| 3     | 1 | 1                   | 0 | 0 | BC'               |
| 4     | 1 | 1                   | 1 | 0 | CE'               |
| 5     | 1 | 1                   | 1 | 1 | AE                |
| 6     | 0 | 1                   | 1 | 1 | A'B               |
| 7     | 0 | 0                   | 1 | 1 | В'С               |
| 8     | 0 | 0                   | 0 | 1 | C'E               |

(ب) رشته شمارش و دیکدکردن مورد نیاز

شكل ٩- ٢٧ : جدول حالت شمارنده

یکی از معایب مدار شکل ۹-۲۷(الف) این است که اگر مدار به حالت بی استفاده وارد شود، شروع به دنبال کردن حالات نا معتبر کرده و هرگز راهش را به یک حالت معتبر نخواهد یافت. این شکل را می توان با تصحیح مدار به صورتی که از حالت نامعتبر دوری جوید، رفع کرد. یکی از روشهای اصلاح، قطع خروجی فلیپفلاپ B است که به ورودی D فلیپفلاپ C می رود.

$$DC = (A + C) B$$

که DC معادله ورودی فلیپفلاپ برای ورودی D در فلیپفلاپ C است. شمارنده جانسون را می توان با هر طول زمانی ساخت. تعداد فلیپفلاپهای لازم نصف تعداد سیگنالهای زمانبندی است. تعداد گیتها برای ساخت آن نصف تعداد سیگنالهای زمانبندی بوده و فقط گیت دو ورودی نیاز دارد.

# ٩-٥-٣ شمارنده با حالات بي استفاده

مداری با n فلیپفلاپ دارای <sup>2</sup> مالت دودویی است. مواردی وجود دارد که در آن یک مدار ترتیبی حالات کمتری از حداکثر فوق را به کار میبرد. حالاتی که به کار نروند در جدول حالت لیست نمی شوند. هنگام ساده کردن معادلات ورودی، حالات به کار نرفته را می توان به عنوان حالت بی اهمیت یا حالت خاص بعدی تلقی کرد. به محض طراحی و ساخت مدار عوامل خارجی ممکن است آن را وارد یکی از حالات به کار نرفته کنند. در این حال لازم است مطمئن شویم که مدار بالاخره وارد یکی از حالات معتبر خواهد شد و بنابراین عملکرد معمول خود را دنبال خواهد کرد. در غیر این صورت، اگر مدار ترتیبی در میان حالات به کار نرفته به عنوان حالات بی اهمیت تصور شوند، آنگاه پس از طراحی مدار، باید در مورد اثر آنها تحقیق به عمل آید. پس از طراحی می توان حالات به کار نرفته را با تحلیل مدار به دست آورد.

به منظور تشریح، شمارنده مربوط به جدول شکل P-X را ملاحظه کنید. شمارش، رشته ای تکراری از شش حالت است، که فلیپفلاپهای P و P شمارههای دودویی P شماره و P سازه این و P نیز هر سه شماره یک بار از P به P و بالعکس تغییر می نماید. رشته شمارش شمارنده دودویی سر راست نیست و دو حالت P 111 در شمارش لحاظ نشده اند. انتخاب فلیپفلاپهای P شرایط ورودی جدول را به دنبال شمارش لحاظ نشده اند. انتخاب فلیپفلاپهای P تنها P و P را در ستونهای خود دارند، بنابراین خواهد داشت. ورودی های P و P تنها P و P و P دا نیز می توان با مینترمهای P و P به عنوان بی اهمیت مشخص کرد. معادلات ساده شده به قرار زیر می باشند:


| KA = B | JA = B  |
|--------|---------|
| KB = 1 | JB = C  |
| KC = 1 | JC = B' |

| ب | الت فعلى | > | ی | الت بعد: | > |    | لهر | ليپ فلاپ | دیهای ف | ورو |    |
|---|----------|---|---|----------|---|----|-----|----------|---------|-----|----|
| A | В        | C | A | В        | C | JA | KA  | JB       | KB      | JC  | KC |
| 0 | 0        | 0 | 0 | 0        | 1 | 0  | X   | 0        | X       | 1   | X  |
| 0 | 0        | 1 | 0 | 1        | 0 | 0  | X   | 1        | X       | X   | 1  |
| 0 | 1        | 0 | 1 | 0        | 0 | 1  | X   | X        | 1       | 0   | X  |
| 1 | 0        | 0 | 1 | 0        | 1 | X  | 0   | 0        | X       | 1   | X  |
| 1 | 0        | 1 | 1 | 1        | 0 | X  | 0   | 1        | X       | X   | 1  |
| 1 | 1        | 0 | 0 | 0        | 0 | X  | 1   | X        | 1       | 0   | X  |

شكل ٩- ٢٨ : جدول حالت شمارنده

نمودار منطقی شمارنده در شکل P-P(|lib) دیده می شود. چون دو حالت به کار نرفته وجود دارد، مدار را برای تعیین اثر آنها تحلیل می کنیم. اگر مدار به علت وقوع یک سیگنال خطا به حالت 011 برود، پس از اعمال یک پالس ساعت به 100 خواهد رفت. با بررسی نمودار منطقی و توجه به این که با P=P لبه ساعت بعدی P=P متمم و P=P به P=P باشد لبه پالس بعدی P=P را متمم می کند، این نتیجه گیری به عمل آمده است. به طریقی مشابه، می توان حالت بعدی را از حالت فعلی 111 به 000

ارزیابی کرد. نمودار حالت همراه با حالات به کار نرفته در شکل ۹-۲۹(ب) ملاحظه می شود. اگر مدار به علت عوامل خارجی وارد یکی از حالات بی استفاده شود، پالس شمارش بعدی آن را به یکی از حالات معتبر خواهد برد و آنگاه مدار به طور صحیحی به شمارش خود ادامه خواهد داد. بنابراین، مدار خود تصحیح است. یک شمارنده خود تصحیح اگر در یکی از حالات به کار نرفته برود، نهایتاً پس از یک یا چند پالس ساعت به رشته شمارش طبیعی باز خواهد گشت.



(الف) نمودار منطقى

شکل ۹-۲۹: شمارندهای با حالات به کار رفته

#### سؤالات

۱- محتوای یک ثبات ٤ بیتی در آغاز 1101 است. ثبات شش بار با ورودی سریال ۱01101 به راست جابجا می شود. محتوای ثبات پس از هر جابجایی چیست؟

۲- یک شیفت رجیستر ٤ بیتی با بار شدن موازی را با استفاده از فلیپفلاپ D و
 دو ورودی shift و load بگونهای طراحی نمایید که شرایط زیر را داشته باشد:

- وقتی shift = 1 است محتوای ثبات یک مکان جابجا می شود.
- وقتى ا=load و shift است داده جديد وارد شيفت رجيستر مي گردد.
- اگر هر دو ورودی کنترل برابر 0 باشند، محتوای ثبات تغییر نمی کند.

۳- نمودار منطقی یک پایین شمار موج گونه دودویی ٤ بیت را بار با فلیپفلاپهای زیر رسم کنید:

- فلیپفلاپهایی که در لبه مثبت ساعت تریگر می شوند
- فلیپفلاپهایی که در لبه منفی ساعت تریگر می شوند

3- یک مدار زمانبندی که یک سیگنال خروجی را به مدت هشت پالس ساعت نگهداری می کند، طراحی نمایید. سیگنال شروع حالت 1 را خارج می کند و پس از هشت سیکل ساعت سیگنال به حالت 0 باز می گردد.

0 - شمارندهای را با استفاده از فلیپفلاپ JK و با رشته دودویی 6 , 1 , 2 , 4 , 6 طراحی نمایید.

7 - نشان دهید که یک شمارنده جانسون با n فلیپ فلاپ یک رشته 2n حالتی تولید می کند.

# مجموعه سؤالات خودآزمايي

۲ عدد (۲۳۲/۲۲۳) را در مبنای ۱٦ بنویسید.

۳- مکمل ۹ عدد ۱٫۰ (۳۸۹٤۰) برابر است با:

٤- مكمل ٢ عدد ٢ (١٠١١١٠١١) برابر است با:

٥-عدد ١٠ (٣٥) را با كد دهدهي ٢٤٢١ بنويسيد.

ج مکمل تابع F = xy + yz (x+y') را بهدست آورید.

$$F' = (x'+y') (y+z'+x') z'(y + z'+x') (y+z'+x') (y+z')(y+z'+x')$$

الف) X/0

0/X (ب

١٣- كدام پاسخ صحيح است؟

$$(156)_{10}$$
= ( 12310)  $_3$  (ب (156) $_{10}$ = ( 10111001)  $_2$  ( الف)

$$(156)_{10} = (213)_{7} (2130)_{4} (750)_{10} = (2130)_{4} (750)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} = (2130)_{10} =$$

۱٤- متمم دو كدام عدد صحيح نيست؟

$$7 \rightarrow 1000$$
 (ب  $3 \rightarrow 1101$  الف

$$12 \rightarrow 0101$$
 (2  $9 \rightarrow 0110$  (7.

۱۵- در یک دریچه NOR در چه حالتی خروجی پایین است؟

۱٦- کدام گروه از FF های زیر دارای حالت مبهم نخواهد بود؟

است . k خط ورودی داده و k خط آدرس دارای چه ظرفیتی است .

$$2^{^{h}} \times n$$
 (ب  $2^{^{n}} \times k$  (الف)

$$n k (2)$$
 2nk ( $\tau$ 

۱۸- کدام پاسخ صحیح نیست؟

$$(\cdot/770)_1$$
. =  $(\cdot/1\cdot1)_1$  (تف) (\*/7۸۷۵). =  $(\cdot/1\cdot11)_1$  (الف)

$$(\cdot/70770)_{1.} = (\cdot/1\cdot1\cdot1)_{Y}$$
 (2)  $(\cdot/7070)_{1.} = (\cdot/11\cdot1)_{Y}$  (5)

۱۹ – عدد ۱۱(۵۱۱) در مبنای ۱۲ چه مقدار است؟

الف) 1FE (ت

ج) FF1 (ح

۲۰ متمم ۸ عدد ۱۷۱ × N کدام یک می باشد؟

الف) ۲۰۲ (سالف)

ج) ۱۱۷

۲۱- کدام گزینه برای معادل تمام NOR یک گیت XOR صحیح می باشد؟

الف) سه دریچه NOR در سه سطح ب) پنج دریچه NOR در سه سطح

ج) چهار دریچه NOR در چهار سطح د) شش دریچه NOR در چهار سطح

۲۲ فرض کنید xy=0 باشد آنگاه x y برابر کدامیک از گزینههای زیر است؟

xy' (ت x+y (الف)

x'y() x-y(,

۲۳ یک PAL دارای چند سطح و کدام دریچه و چه ساختار برنامهریزی است؟

الف) دارای دو سطح AND ثابت و OR قابل برنامهریزی

ب) دارای دو سطح AND و OR و هر دو قابل برنامهریزی

ج) دارای دو سطح OR ثابت و AND قابل برنامهریزی

د) دارای دو سطح OR و AND هر دو ثابت

۲۶- هر FF دارای چند حالت است؟

٧ (ت ١ الف) ١

ج) ٤

۲۵- در یک SR-FF، به ازای کدام حالت ۱+Qn مبهم است؟

R=1 , S=0 (ب R=1 , S=1 (الف)

R=0 , S=0 (2) R=0 , S=1 (7)

۲۹- دوره تناوب ضربان ساعت یک سیستم که از یک ساعت ۵۰۰ مگا هرتز استفاده می کند چند میکرو ثانیه است؟

(ب ۸ (لف) ۸

ج)۲ د)۲/۱

۲۷ – ساده شده عبارت بولی ABC + A'B + ABC به صورت:

B (ت B' (لف)

A (ع A+B (ج

۲۸ عبارت بولی زیر را به منظور کاهش حروف به تعداد تعیین شده ساده کنید؟

(A'+C) (A'+C') (A+B+C'D) به چهار متغیر

B'A+A'C'D ( $\Box$  A'B+A'C'D ( $\Box$ 

B' + AC'D' (2 A + A'C'D (7.

۲۹ مکمل تابع F1 = xyz' + x' y' z

(x + y' + z) (x + y + z) (y + y + z) (x + y + z) (x + y + z)

(x + y' + z) (x + y + z') (x + y + z') (x + y + z) (x' + y + z) (x' + y + z)

$$(AB + C)(B + C'D)$$
 مجموع حاصلضرب –۳۰

$$AB' + BC$$
 ( $\Box$   $A'B + BC$ ( $\Box$ 

x y + x' y' z' + x' y z' ساده شده عبارت بولی -۳۱

$$x z' + xy$$
 (ب  $x'z' + xy$  (الف)

۳۲– معادل مبنای 10 بزرگترین عدد n بیتی برابر است با:

۳۳ عدد ۱۱(۱۹۸) در مبنای ۱۰:

۳۶ عدد ۱ (۱۲۳۱) به عدد دودویی برابر است با:

۳۵ عدد ۸۹۲۰ در مبنای ۱۰ به فرم BCD

٣٦ کدام عبارت درست است؟

الف) یک فلیپ فلاپ RS را می توان با ترکیب دو گیت OR و یک گیت ساخت.

ب) یک فلیپ فلاپ RS را می توان با ترکیب دو گیت OR و دو گیت NAND

ج) یک فلیپ فلاپ RS را می توان با ترکیب دو گیت NAND و یا دو گیت NOR که فیدبک دارند ساخت.

# د) هیچکدام

۳۷ در یک مدار مولتی پلکسر (ادغام کننده) بین تعداد ورودی ها و خطوط آدرس چه ارتباطی برقرار است. (تعداد خطوط آدرس را برابر با n در نظر می گیریم و تعداد خطوط ورودی را m می نامیم).

$$n=2^{n} (\mbox{$\cdots$} \mbox{$m=2^{n}$ (b)} \mbox{$m=2^{n}$ (b)} \mbox{$m=2^{n}+1$ (c)} \mbo$$

٣٩- كداميك از پاسخ ها صحيح است ؟

$$(11\cdot1/1)_{\gamma} = (17/0)_{1} = (12/\Lambda)_{\Lambda} ( \psi$$
  $(27)_{\gamma} = (17)_{1} = (11)_{\Lambda} ( \psi )_{\gamma}$   $(11\cdot1)_{\gamma} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_{1} = (11)_$ 

٤٠- متمم ۲ عدد ۲ (۱۰۱۱۰۱) برابر است با:

ا کا عدد  $\gamma(11.11)$ در مبنای ۸ مساوی است با:

$$(00/1)_{\Lambda}$$
 (تا/20) الف)

۲۶ - مکمل ۹ و ۱۰ عدد ۱۰ (۲۳۲۹۷) چیست؟

٤٣- تفاوت فليب فلاب RS با JK در چيست؟

الف) هیچ تفاوتی ندارند.

ب) بر خلاف RS اگر در JK هر دو ورودی فعال باشد خروجی مکمل حالت فعلی خواهد شد.

- ج) خروجی JK مکمل خروجی RS است.
  - د) اصلا این دو قابل مقایسه نیست.

٤٤- اگر رشته زير را به فليپ فلاپ T بدهيم خروجي برابر خواهد بود:

۱۰۰۰۱۱۰ = ورودی

Q=0 = Q=0

20- تفاوت مدار ترتیبی و ترکیبی چیست؟

الف) مدارات ترتيبي حافظه دارند. ب) هيچ تفاوتي ندارند.

ج) مدارات ترکیبی حافظه دارند. د) مدارات ترتیبی نیاز به ورودی ندارند.

٤٦ عدد دهدهی 250.5 در مبنای 3 کدامست؟

الف) 100021.111 (ت

ح) 10021.21 (ج) عاد 10021.21 (ج)

٤٧ - عدد دهدهي 12.0625در مبناي 2 كدامست ؟

الف)1100.10 س

تر) 1100.0001 (ج) دا 1100.0001 (ج)

٤٨ عدد دودويي 1110101.110 در مبنای ده کدامست ؟

الف) 101.25 ب

ج) 117.11 (د)

**٤٩** عدد هشت هشتی 623.77 در مبنای 16 کدامست ؟

لاف) 402.984 ب الف) 193.FC

C47.54 (2 311.88 (7.

۵۰- عدد دهدهی 620 بهصورت BCD و کد افزونی 3 به ترتیب کدام گزینه است؟

الف) قابل نمایش به صورت کد افزونی 3 نمی باشد.

∪) 0001 0010 1001 و 1001 1001 0010 0010

ج) 0000 0010 0010 و 1111 1111 1001

د) 0100 0000 و 1100 0010 و 1001 0000

٥١- در ارزيابي عبارات جبر بول كدام گزينه صحيح نمي باشد ؟

الف) تقدم اول با پرانتزاست. ب) تقدم AND از NOT بیشتر است.

ج) تقدم NOT از OR بیشتر است. د) تقدم AND از OR بیشتر است.

۵۲ عبارت '( A + B )' ( A' + B' ) معادل است با:

الف) صفر ب) یک

A' + B' (2) A + B (7)

08- متمم تابع بول ( AB' + CD' ) ( AC' + A'D ) برابر است با :

(A + C')(B + D') ( $\Box$  ABCD ( $\Box$ 

ج) صفر د) یک

عمباشد: F(x,y,z) = (xy+z)(y+xz) میباشد:

 $\Sigma(2,3,5,6)($ 

ج)( (0,1,2,4) د)الف و ج

00-ساده شده تابع x y' z + xyz' + x' y z +xyz کدام گزینه است ؟

(xy' + yx')z ( yz + xz + yz 
x + yz (2) xyz (7)

بان است با:  $F(x, y, z) = \prod (0, 1, 4, 5)$  معادل است با

x′y(ب y (لف)

ج) xy

٥٧-كدام گزينه صحيح نمي باشد ؟

الف) در نیم جمع کننده C = xy است.

ب) در نیم جمع کننده  $S=x\oplus y$  است.

.است.  $S=z^{\oplus}(x \oplus y)$  است.

د) در نیم جمع کننده B= xy است.

۵۸ عدد دهدهی ( ۱۲۰/۵) در مبنای ۸ کدام یک از موارد ذیل است؟

١٧٠/٤ (ت ١٧٠/٤ (قالت ١٧٠/٤)

ج) ٥/٢٢٦ د) ٥/٤٦

٥٩ عدد دودويي ١٠١/ ١١٠١/ در مبناي ١٠ چه عددي است ؟

الف) ۱۰۹/۱۲۵ (ت

۲۰۹/۰۵ (۵ ۱۰۹/٦۲۵ (۶.

-٦٠ عدد شانزده شانزدهی (در مبنای ۱٦) ۷۲ معادل کدام یک از موارد ذیل است؟

الف) ۱۱۸ در مبنای ۱۰ با ۱۱۱۰۱۱۰ در مبنای ۲

ج) ۲۳۶ در مبنای ۷

٦١- مكمل ٢ عدد ١٠٠١٠٠ چيست؟

الف) ۱۱۱۰۰ ( ا

ج) ۱۱۱۱۰۰ د)

٦٢-كدام يك از روابط ذيل غلط است؟

x(x+y) = x (limits)

$$x + xy = x$$
 (ب

$$\Sigma(1,4,5,6,7) = \prod(0,1,2,3)$$

د) هیچکدام

(با 
$$F(A,B,C,D) = \prod(0,1,2,4,5,6,8,9,10,12,13)$$
 (با  $F(A,B,C,D) = \prod(0,1,2,4,5,6,8,9,10,12,13)$  (با ستفاده از جدول کارنو) معادل کدام یک از توابع ذیل است؟

$$F = A'B' + B'D'$$
 (  $\varphi$   $F = C'D' + AB + A'$  (  $\psi$ 

$$F = C' + A'D' + B'D'$$
 (2)  $F = D' + B'C'$  (7)

$$CB'A' + DB'A + BD'C' + DA$$
 (الف

$$B'C + DB'A' + BD'C' + DA($$

$$B'C + B'D + BC'D'$$
 (

$$A + B'D + BC'D'$$
 (2

70- با توجه به جدول تحریک فلیپ فلاپ ذیل ورودی y کدام یک از موارد است.

| حالت فعلى (Q(t | حالت بعدى (t+1) | ورودی y |
|----------------|-----------------|---------|
| 0              | 0               | 0       |
| 0              | 1               | 1       |
| 1              | 0               | 1       |
| 1              | 1               | 0       |

ب) ورودى فليپ فلاپ T

الف) ورودي فليپ فلاپ D

ج) ورودى s فليپ فلاپ r s د) ورودى r فليپ فلاپ

77 عدد 0.6875 در مبنای 10 معادل جه عددی در مبنای 4 است ؟

0.32 (ب 0.23 الف)

ج) 3.2 ح

√7 عدد FD7F در مبنای 16 معادل جه عددی در مبنای 2 است؟

الف) 1111110101111111 (ساف)

ج) 111011111111111111 د) 1110111111111 ج

٦٨-مكمل مبنای كاهش یافته ( مكمل 4) عدد231 در مبنای 5 كدامیک از موارد ذیل است؟

الف) 213

ج) 324 (ج

M-N در سیستم مکمل 2 صحیح M-N در مورد نتیجه M-N در سیستم مکمل 2 صحیح است؟

 $M-N=M+(\hat{r}^n-N-1)$  (  $M-N=M+(\hat{r}^n-N)$ 

 $M-N = M + (N - \hat{r}^n + 1)$  (2  $M-N = M + (N - \hat{r}^n)$ (7)

است؟ وابع ذیل است f(x,y,z) = x + y + z تابع دیل است

 $f(x, y, z) = \prod(0)(-1)$ 

f(x, y, z) = 1 (2)  $f(x, y, z) = \prod (7)(7)$ 

و f( A , B , C , D) =  $\Sigma$ ( 0 , 2 , 4 , 6 , 8 ) و –۷۱

؟ است؟ ( است فيل است ( الموارد ذيل است  $d(A,B,C,D) = \Sigma(10,11,12,13,14,15)$ 

$$CD + C'D'$$
 (ب  $A' + D'$  (الف)

۷۲- با استفاده از کدامیک از ترکیبهای ذیل نمی توان توابع منطقی را پیاده سازی کرد؟

$$NOR - NAND$$
 (2 AND - NOR (7.

۷۳ - اگر در کد گری، 0011 برای عدد 2 در نظر گرفته شود برای عدد 3 کدامیک از کدهای ذیل را می توان استفاده کرد؟

۷۷-کدامیک از توابع ذیل نشان دهنده توابع مدار نیم جمع کننده است؟

$$c = x \oplus y$$
 و  $s = xy + y$  (الف  $c = xy \oplus y$  و  $s = x \oplus y$ 

$$c = x'y$$
  $g = x' + (x \oplus y)$  (so  $c = xy'$   $g = x + (x \oplus y)$ 

۷۵-در استفاده از کد همینگ اگر تعداد بیتهای تست 4 باشد (k=4) حداکثر تعداد بیتهای داده کدامیک از موارد ذیل است؟

x=0 است رشته صفر و یک Q=1 است رشته صفر و یک Q=1 است رشته صفر و یک Q=1 الال است؟ کدام یک از موارد ذیل است؟

$$Q = 11001($$
  $Q = 01100$   $)$ 

$$Q = 01010(c)$$
  $Q = 10101(c)$ 

۷۷-کدامیک از موارد ذیل غلط است ؟

الف)بهوسیله یک دیکدر و 3 گیت OR می توان 3 تابع منطقی را پیادهسازی کرد.

ب)بهوسیله مالتی پلکستر فقط می توان یک تابع را پیادهسازی کرد.

ج)یک دیکدر با تواناساز معادل یک دی مالتی پلکستر است.

د)با 8 گیت AND می توان یک انکدر 3×8 ساخت.

VA-برای پیاده سازی تابع f(A,B,C) از یک مولتی پلکستر  $I \times 4$  با دو خط انتخاب  $S_1$  و  $S_1$  و  $S_2$  و  $S_3$  و  $S_4$  و رودی  $S_4$  استفاده می شود به طوریکه ورودی  $S_4$  به  $S_5$  و  $S_6$  و  $S_6$  و  $S_6$  و  $S_6$  و  $S_6$  استفاده می شود به طوریکه ورودی  $S_6$  به  $S_6$  و  $S_6$  و  $S_6$  است و داده های ورودی  $S_6$  تا  $S_6$  بدین قرارند:

$$f(A, B, C) = \Sigma(1, 3, 5, 6)$$
 الف

$$f(A, B, C) = \Sigma(0, 2, 4)($$

$$f(A, B, C) = \Sigma(3, 1, 5)(\tau$$

$$f(A, B, C) = \Sigma(0, 1)(s)$$

۷۹-بزرگترین عدد دودویی 16 بیتی در مبنای ده کدام است؟

$$2^{16} - 1$$
(  $2^{16}$  (  $2^{16}$ 

۰۸- یک مدار ترکیبی دارای سه ورودی ویک خروجی است. خروجی زمانی یک می شود که دو ورودی از سه ورودی یک باشند. تابع خروجی کدامیک از موارد ذیل است؟

$$\Sigma(3,5,6)($$
  $)($   $\Sigma(3,5,7)($ 

$$\Sigma(3,6)(5,7)(7,7)$$

۸۱- کدامیک از موارد ذیل در مورد تولید سیگنالهای زمانی غلط است؟

الف) در شمارنده حلقوی برای تولید 4 سیگنال زمانی به یک شیفت رجیستر 4 بیتی احتیاج است.

ب) در شمارنده دیکدر برای تولید 4 سیگنال زمانی به یک شمارنده 2 بیتی با یک دیکدر 4×2 احتیاج است.

ج) در شمارنده حلقوی برای تولید 8 سیگنال زمانی به یک شیفت رجیستر با 3 بیت احتیاج است.

د) در شمارنده دیکدر برای تولید 8 سیگنال زمانی احتیاج به شمارنده 3 بیتی با یک دیکدر  $8 \times 8$  است.

۸۲ عدد 1010.011 در مبنای 2 معادل چه عددی در مبنای 10 است؟

۸۳–کدامیک از روابط ذیل غلط است؟

$$x' \oplus y = x \oplus y'$$
 ( ناف )  $x \oplus y' = (x \oplus y)'$ 

$$(x'\oplus y) = (x\oplus y)'(x)$$
  $x'\oplus y' = (x\oplus y)'(x)$ 

 $-\lambda \xi$  کدام نامساوی زیر می تواند شرط وجود یک کد برای تصحیح کننده یک بیت غلط در هر حرف دانست (حروفm بیتی و k بیت اضافه به حروف می شود).

$$m \le 2^k + k$$
 (  $m \le 2^k - k - 1$  ( الف

$$m-k \le 1$$
 (2)  $m-1 \le 2^k + k$ 

۸۵- جدول شکل روبرو

|  | $D_3$ | $D_2$                 | $D_1$ | $\mathrm{D}_0$ | $\mathbf{A}_1$ | $A_0$ | V |  |
|--|-------|-----------------------|-------|----------------|----------------|-------|---|--|
|  | 0     | 0                     | 0     | 0              | 0              | 0     | 0 |  |
|  | 0     | 0                     | 0     | 1              | 0              | 0     | 1 |  |
|  | 0     | 0                     | 1     | X              | 0              | 1     | 1 |  |
|  | 0     | 0<br>0<br>0<br>1<br>X | X     | X              | 1              | 0     | 1 |  |
|  | 1     | X                     | X     | X              | 1              | 1     | 1 |  |

الف) جدول دیکدر است

ب) جدول اینکدر است با اولویت

ج) جدول ديكدر اولويتدار

د) جمع کننده دو عدد دو بیتی است

٨٦- جدول شكل مقابل كدام فليپ فلاپ را نشان مي دهد.

| $Q(t + \Delta t)$ | Q(t) | ورودی X |
|-------------------|------|---------|
| 0                 | 0    | 0       |
| 0                 | 1    | 1       |
| 1                 | 0    | 0       |
| 1                 | 1    | 1       |

ب) JK فليپ فلاپ

الف)RS فليپ فلاپ

د) D فليپ فلاپ

ج) T فليپ فلاپ

 $\Lambda V$ از کدام یک از موارد زیر می توان برای نمایش مینترمهای یک تابع بولی استفاده کرد؟

JK فلیپ فلاپ در جای خالی چه چیزی باید در جدول JK فلیپ فلاپ در جای خالی جه پیزی باید در جدول قرار داد.

| J | K | Q $(t+\Delta t)$ |
|---|---|------------------|
| 0 | 0 | Q(t)             |
| 0 | 1 | 0                |
| 1 | 0 | ?                |
| 1 | 1 | ?                |

ب) به ترتیب 1 و (Q'(t

الف) به ترتیب 1 و Q

د) به ترتیب 1 و نامشخص

ج) به ترتیب 0 و (Q'(t

۸۹-تریگر نمودن (Triggering ) فلیپ فلاپها یعنی:

ج) سنکرون کردن آنها د) همه موارد

-9 با توجه به جدول زیر با استفاده از فلیپ فلاپ نوع T تابع ورودی به فلیپ فلاپ را به دست آورید .

| Q(t) | (ورودى) X | Q (t+1) |
|------|-----------|---------|
| 0    | 0         | 1       |
| 0    | 1         | 0       |
| 1    | 0         | 1       |
| 1    | 1         | 0       |

$$T(Q, X) = 1$$
 (ب  $T(Q, X) = \Sigma(2, 3)$  (الف)

$$T(Q, X) = \Sigma(0, 1, 3)$$
 (s)  $T(Q, X) = \Sigma(0, 3)$  (5)

# پاسخ نامه

|          |        |         | C ,      |
|----------|--------|---------|----------|
| ٤-الف    | ٣–ب    | ۲–الف   | ۱-ب      |
| ۸–ع      | ٧–د    | ٣-ج     | ٥-د      |
| ۱۲–ب     | ۱۱–د   | ۱۰–ب    | ٩ –الف   |
| 71–د     | ١٥-ب   | ١٤-الف  | ۱۳–ج     |
| ۲۰ الف   | ١٩ – د | ۸۱–ج    | ١٧-ب     |
| ۲٤_ب     | ۳۳–ج   | ۲۲–الف  | ۲۱–د     |
| ۲۸–الف   | ۲۷-ب   | ۲۲-ج    | ٢٥ – الف |
| ۳۲–ب     | ٣١–الف | ۳۰-ج    | ۲۹_د     |
| ٣٦-ج     | ٣٥–د   | ۳٤–ج    | ٣٣–الف   |
| ٠-٤٠     | ۳۹–د   | ۸۳–د    | ۳۷–الف   |
| ٤٤ – الف | ٤٣-ب   | ۲ ٤ – د | ۱۱ع-ج    |
| ٤٨-ب     | ج-٤٧   | ٤٦ –الف | ٥٤ – الف |
| ٥٢–الف   | ٥١–ب   | ۰ ٥-د   | ٤٩ – الف |
| ٥٦–الف   | ٥٥–الف | ٤٥-د    | ٥٣ –د    |
| ۳-۲۰     | ۶۵-ج   | ۸۵–الف  | ٥٧ –د    |
| ٦٤-ج     | ۳۲–د   | ۲۲–ج    | ٦١–الف   |
| ۲۸–الف   | ٦٧–الف | ٦٦–الف  | ٦٥-ب     |
| ۲۷–د     | ۶−۷۱   | ٧٠_ب    | ٦٩–الف   |
| ۲۷–الف   | ٧٥–الف | ۷٤–الف  | ٧٣–الف   |
| ۸۰ –ب    | ٧٩-ب   | ۷۸–الف  | ٧٧–د     |
| ۸٤–الف   | ۳۸~ج   | ۸۲–الف  | ۸۱–ج     |
| ۸۸–د     | ۸۷–د   | ۲۸ –د   | ۸٥-ج     |
|          |        | . ۹-    | ۹۸–د     |



## سوالات تشريحي

۱- تابع بولی زیر را با یک متمرکز کننده (multiplexer) ۱× 8 پیاده کنید.

 $F(A,B,C,D) = \Sigma(0,1,4,5,7,10,11,15)$ 

۲- با فلیپ فلاپ های نوع T شمارندهای طراحی کنید تا اعداد بایری 000 تا 011 را شمارش نموده و دوباره به 000 برگردد.

T توابع منطقی f و f به ترتیب بیانگر جمع حاصل ضربها و حالات بی اهمیت یک مدار می باشند. مدار را طوری طراحی کنید که:

الف) با حداكثر صرفه جويى قابل پياده سازى باشد.

ب) فاقد هر گونه خروجي تصادفي باشد.

 $f(A, B, C, D) = \Sigma (1, 2, 5, 6, 7, 13, 15)$ 

 $d(A, B, C, D) = \Sigma (0, 10, 12)$ 

ک- مدار تابع (51 , 13 , 13 , 15 , 17 , 20 , 20 )  $F(w \, , \, x \, , \, y \, , \, z) = \Sigma \, (1 \, , \, 3 \, , \, 6 \, , \, 7 \, , \, 8 \, , \, 11 \, , \, 13 \, )$  را با استفاده از یک تسهیم کننده طراحی کرده و اتصالات آنرا با رسم ساختار کلی مدار نشان دهید.

0- فركانس ورودى يک شمارنده همزمان 3 بيتى 120 مگاهرتز است و كليه FF ها در حالت سكون قرار دارند.

الف) فركانس خروجي آنرا حساب كنيد.

ب) ساختار كلى شمارنده را با استفاده از D-FF رسم كنيد.

ج) این شمارنده اعداد فرد صعودی تک رقمی را تولید می کند.

مدار آن را طراحی کنید.

٦- تسهيم كننده تابع زير را پياده سازى كرده و بلوك دياگرام آنرا رسم نماييد.

 $F(w, x, y, z) = \Sigma(0, 3, 4, 8, 9, 12, 15)$ 

۷- فرکانس ورودی یک شمارنده همزمان 3 بیتی 180 مگاهرتز است و کلید FF در حالت سکون می باشند.

الف) فركانس خروجي آنرا بهدست آوريد.

ب) بلوک دیاگرام این شمارنده را به کمک D-FF رسم نمایید.

ج) مدار شمارنده را به گونهای طراحی کنید که اعداد فرد صعودی تک رقمی را تولید کند.

۸- مدار ترکیبی طراحی کنید که یک عدد ۲ بیتی را به توان ۲ برساند.

۹- مدار تولید توازن سه بیتی را طراحی نمائید. (خروجی در صورتی یک شود که تعداد بیتهای یک زوج باشد).

۱۰ شمارندهای با استفاده از فلیپ فلاپ T طراحی نمائید که سری زیر را بشمارد.

۱۱- تابع زیر را به کمک مالتی پلکسر طراحی کنید.

 $f(a, b, c, d) = \Sigma (0, 1, 3, 4, 8, 9, 15)$ 

۱۲- یک مدار ترکیبی طراحی کنید که چهار ورودی و سه خروجی داشته باشد به طوریکه خروجی نشان دهنده مجموع ارقام ورودی باشد.

راهنمایی: به طور مثال اگر ورودی ۱۰۱۱ باشد خروجی باید ۱۱۰ باشد زیرا مجموع ارقام ورودی ۳ است ( ۳=۱+۱+۱+۱)

۱۳- بلوک دیاگرامی رسم کنید که نشان دهد چگونه می توان یک دیکدر 16\*4 را با استفاده از دو دیکدر 8\*3 که دارای ورودی تواناساز هستند؟ (بلوک دیاگرام را با رسم کلیه ورودیها و خروجیها مشخص نمایید.)

را پیاده سازی  $F(A,B,C) = \prod (0,2,3,6)$  را پیاده سازی  $F(A,B,C) = \prod (0,2,3,6)$  را پیاده سازی نمایید؟

۱۵-فقط با استفاده از تمام جمع کننده ها یک مدار ترکیبی طراحی کنید که کد BCD را به کد افزونی 3 معادل آن تبدیل کند.

17- یک مدار ترکیبی طراحی کنید که مساوی بودن دو عدد دو بیتی را چک کند، مدار دارای یک خروجی است به طوریکه اگر دو عدد ورودی برابر باشند خروجی یک است و اگر دو عدد ورودی نا مساوی باشند خروجی صفر است. (ارائه تابع خروجی پس از ساده سازی و رسم مدار و ارائه جدول درستی مدار الزامی است)

x حالات که مدار ترتیبی با استفاده از دو فلیپ فلاپ x به نام x و x و یک ورودی x طراحی کنید، به طوری که وقتی x است حالت مدار ثابت می ماند (یعنی در هر حالتی که قرار دارد، همان حالت تکرار می شود) و اگر x = x باشد مدار به ترتیب به حالات x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x و x

۱۸ مدار یک شیفت رجیستر 4 بیتی دو جهته با امکان بار شدن موازی را با استفاده از فلیپ فلاپ D بسازید به طوریکه عملکرد آن به صورت زیر باشد. ( $S_0S_1$  خطوط انتخاب هستند)

بلا تغییر  $S_0S_1 = 00$ 

راست  $S_0S_1 = 01$  شیفت به راست

شیفت به چپ  $S_0S_1 = 10$ 

بار کردن موازی  $S_0S_1 = 11$ 

۱۹- یک دیکدر کد سه افزونی (۳- EXCESS ) به BCD طراحی کنید.

 $F(A,B,C) = \Sigma(3,4,6,7)$  را  $F(A,B,C) = \Sigma(3,4,6,7)$ 

الف) بهوسیله جدول کارنو ساده کنید.

ب) بەوسىلە دىكدر پيادەسازى نمائيد.

ج) به وسیله مالتی پلکستر پیاده سازی نمائید.

 $Y_{-}$  با استفاده از مدارهای ترتیبی طراحی کنید که مسئله زیر را حل نمائید. یک سیستم ترتیبی دارای دو متغیر  $X_{2},X_{1}$  و یک تابع خروجی  $X_{1}$  است. اگر  $X_{1}$  حداقل یکبار از صفر به یک و از یک به صفر تغییر نماید و  $X_{2}$  از صفر به یک و از یک به صفر و دوباره از صفر به یک تغییر نماید در این صورت  $X_{1}$  از صفر به یک تبدیل می شود اگر بعد از اینکه  $X_{2}$  از صفر به یک رسید بلافاصله از یک به صفر تغییر نماید آنوقت  $X_{2}$  برابر صفر خواهد شد.

۲۲-یک شمارشگر سه بیتی BCD با فلیپ فلاپ j k طراحی کنید.

۲۳- با ثبات شیفت دهنده 4 بیتی مداری طراحی نمائید که به ازاء هر پالس ساعت فقط یکی از خروجیهای آن یک میشود.

## واژه نامه

انگلیسی به فارسی

| case sensitive                   | حساس به حالت       |                                 | A                      |
|----------------------------------|--------------------|---------------------------------|------------------------|
| central processing unit          | واحد پردازش        | algorithmic state machine (ASM) | ماشين حالت الگوريتمي   |
|                                  | مر کزی             | American                        | کد دودویی استاندارد    |
| check bit                        | بیت تست            | standard code for information   | برای کاراکترهای الفبا  |
| chip                             | تراشه              | interchange                     | عددی اسکی              |
| chip select                      | انتخابگر تراشه     | application<br>standard IC      | مدارات مجتمع خاص       |
| circuit description<br>module    | توصيف مدار         | application specific            | کاربرد خاص             |
| Clear                            | ورودی پاک          | associative                     | اصل شرکت پذیری         |
| clock generator                  | مدارهای ترتیبی     | asynchronous                    | غيرهمزمان              |
|                                  | ساعت دار           |                                 |                        |
| closure                          | بسته بودن          |                                 | В                      |
| communication control characters | کاراکترهای کنترل   | behavioral                      | مدلسازی رفتاری         |
| control characters               | تبادل اطلاعات      | modeling                        | <i>G</i> ,, <i>G</i> , |
| commutative                      | اصل جابجایی        | binary coded<br>decimal         | کد دهدهی به دودویی     |
| complex programmable logic       | وسیله منطقی برنامه | binary coded decimal            | دهدهی کد شده به        |
| device                           | پذیر پیچیده        | to to the con-                  | دو دو ی <i>ی</i>       |
| composite map                    | نقشه مركب          | bitwise                         | عمل بیتی               |
| computer aided design            | طراحی با کمک       | blocking                        | بلوكى                  |
| design                           | كامپيو تر          | bottom- up                      | پايين به بالا          |
| concatenation                    | عملگر ادغام        |                                 |                        |
| consensus theorem                | تئورى وفاق         |                                 | C                      |
| continuous state assignment      | مدلسازی رونده      | canonical                       | متعارف                 |
| count- down counter              | داده               | carriage return                 | بازگشت نورد            |
| count- down counter              | پایین شمار         | _                               |                        |
| critical race                    | رقابت بحراني       | carry                           | نقلی                   |

واژه نامه انگلیسی به فارسی ۳٤۹

| excess-3                      | کدافزون <i>ی</i> –۳       | cut-and-try                  | سعی و کاهش          |
|-------------------------------|---------------------------|------------------------------|---------------------|
| excitation table              | جدول تحریک                | cycle                        | چرخه-سیکل           |
|                               |                           |                              |                     |
| F                             |                           | D                            |                     |
| fan in                        | گنجایش ورودی              | data path                    | مسير داده           |
| fan out                       | گنجایش خروجی              | de multiplexer               | دى مولتى پلكسر      |
| field programmable gate array | آرایه گیتی برنامه         | decoder                      | رمز گشا - دیکدر     |
| file separator                | پذیر موردی<br>جداساز فایل | delay propagation            | تاخير انتشار        |
| finite state machine          | جدالت متناهى              | digital versatile disk       | دیسک چندکاره        |
| flow table                    |                           | direct set                   | ديجيتال<br>۲۰۰۰ - ت |
|                               | جدول روند                 |                              | تنظيم مستقيم        |
| format effector               | افكتور هاى فورمت          | direct reset                 | باز نشان مستقيم     |
| free-running clock            | ساعت آزادگرد              | distributive low             | اصل توزیعپذیری      |
| full adder                    | جمع كننده كامل            |                              |                     |
| full-custom IC                | ICسفارش <i>ی</i>          | E                            |                     |
| fundamental mode operation    | عملیات اساسی              | edge qualifier               | نشانه لبه           |
| •                             |                           | enable                       | فعال                |
| G                             |                           | encoder                      | رمز گذار - انکدر    |
| Gate                          | گیت                       | end around carry             | نقلی چرخشی          |
|                               |                           | end carry                    | نقلى انتهايى        |
| Н                             |                           | end of text                  | ختم متن             |
| half adder                    | نيم جمع كننده             | essential prime<br>implicant | موجب های اصلی       |
| hardware description language | زبان توصیف سخت            |                              | اساسى               |

| Master                      | حاكم                                    |                                 | افزاری                       |
|-----------------------------|-----------------------------------------|---------------------------------|------------------------------|
| medium scale                | فشردگی متوسط                            | hardware design<br>language     | زبان طراحی سخت               |
| merging                     | ادغام                                   | hierarchical                    | افزار<br>سلسله مراتبی        |
| mixed notation              | علائم مخلوط                             | description<br>high impedance   | اميدانس بالا                 |
| module                      | ماژول- قطعه                             | hold time                       | زمان نگهداری                 |
|                             | نرمافزاری یا<br>سختافزاری               | horizontal tabulation           | جدول بندى افقى               |
| Modulus                     | مدولوس: عملی                            |                                 | <u> </u>                     |
|                             | ریاضی که نتیجه آن<br>باقیمانده یک تقسیم | I                               |                              |
|                             | باقیمانده یک نفسیم                      | identity element                | عنصر شناسه                   |
| multiplexer                 | مولتي پلكسر                             | implication table               | جدول ايجاب                   |
|                             | N                                       | incompletely specified function | تابع غير كامل                |
| negative                    |                                         | information<br>separator        | جداسازی اطلاعات              |
| acknowledge<br>noise margin | تصدیق منفی                              | instantiation                   | ذكر                          |
| non critical race           | حد پارازیت                              | inverse                         | معكوس                        |
| non-blocking                | رقابت غیر بحرانی                        |                                 |                              |
| not connected               | غیربلوکی                                | L                               |                              |
| not connected               | غير متصل                                | large scale                     | فشردگی زیاد                  |
|                             | 0                                       | logic programmable<br>array     | منطق آرایه ای<br>برنامه پذیر |
| overflow                    | سو ريز                                  | look a head carry               | برەسە پەدىر<br>پىش بىنى نقلى |

| row address strobe                                                                                                     | آگاه گر آدرس سطر                                                                          | parity                                                                                              | توازن                                                                        |
|------------------------------------------------------------------------------------------------------------------------|-------------------------------------------------------------------------------------------|-----------------------------------------------------------------------------------------------------|------------------------------------------------------------------------------|
|                                                                                                                        |                                                                                           | parity check                                                                                        | تست توازن                                                                    |
|                                                                                                                        | S                                                                                         | power dissipation                                                                                   | توان مصرفی                                                                   |
| Schematic                                                                                                              | نمودار تصویری                                                                             | preset                                                                                              | پیش تنظیم                                                                    |
| schematic capture                                                                                                      | ضبط تصویری                                                                                | prime implicant                                                                                     | موجب های اصلی                                                                |
| selector                                                                                                               | انتخابگر                                                                                  | primitive gate                                                                                      | گیت اصلی                                                                     |
| self complement                                                                                                        | کدهای خود متمم                                                                            | procedural state assignment                                                                         | تخصيص اجرايى                                                                 |
| sequence register                                                                                                      | ثبات توالى                                                                                | processor                                                                                           | پردازشگر                                                                     |
| Sequential (or<br>simple)<br>programmable<br>logic device                                                              | وسیله منطقی برنامه پذیر<br>ترتیبی                                                         | programmable logic<br>array                                                                         | آرایه منطقی برنامه<br>پذیر                                                   |
| set                                                                                                                    | نشاندن                                                                                    | programmable logic<br>device                                                                        | وسیله منطقی برنامه                                                           |
|                                                                                                                        |                                                                                           |                                                                                                     | پذیر                                                                         |
| settling time                                                                                                          | زمان نشست                                                                                 |                                                                                                     |                                                                              |
| settling time                                                                                                          | زمان نشست<br>زمان برپایی                                                                  | R                                                                                                   |                                                                              |
| setup time signed complement                                                                                           |                                                                                           | R race condition                                                                                    | وضعیت رقاب <i>تی</i>                                                         |
| setup time  signed complement system signed-                                                                           | زمان برپایی                                                                               |                                                                                                     | وضعیت رقابتی<br>ممیز                                                         |
| setup time  signed complement system                                                                                   | زمان برپایی<br>متممعلامتدارمنفی                                                           | race condition                                                                                      | ممیز<br>حافظه با دستیابی                                                     |
| setup time  signed complement system signed- magnitude system                                                          | زمان برپایی<br>متممعلامت دارمنفی<br>سیستم<br>مقدار علامت دارمنفی                          | race condition radix random access                                                                  | مميز                                                                         |
| setup time  signed complement system signed- magnitude system simulation                                               | زمان برپایی<br>متممعلامتدارمنفی<br>سیستم<br>مقدارعلامتدارمنفی<br>شبیه سازی                | race condition radix random access memory                                                           | ممیز<br>حافظه با دستیابی<br>تصادفی                                           |
| setup time  signed complement system signed- magnitude system simulation  slave  small scale                           | زمان برپایی<br>متممعلامت دارمنفی<br>سیستم<br>مقدار علامت دارمنفی<br>شبیه سازی             | race condition radix random access memory read only memory                                          | ممیز<br>حافظه با دستیابی<br>تصادفی<br>حافظه فقط<br>خواندنی<br>جداساز رکورد   |
| setup time  signed complement system signed- magnitude system simulation  slave  small scale integration               | زمان برپایی<br>متممعلامت دارمنفی<br>سیستم<br>مقدارعلامت دارمنفی<br>شبیه سازی<br>تابع      | race condition radix random access memory read only memory record separator                         | ممیز حافظه با دستیابی تصادفی حافظه فقط خواندنی جداساز رکورد سطح انتقال ثباتی |
| setup time  signed complement system signed- magnitude system simulation  slave  small scale integration start of text | زمان برپایی متممعلامت دارمنفی سیستم مقدار علامت دارمنفی شبیه سازی تابع فشردگی کم شروع متن | race condition radix random access memory read only memory record separator register level transfer | ممیز<br>حافظه با دستیابی<br>تصادفی<br>حافظه فقط<br>خواندنی<br>جداساز رکورد   |

۳۵۲ مدار منطقی

|                  | کاربر تعریف می شود | structural<br>modeling      | مدلسازى ساخت يافته   |
|------------------|--------------------|-----------------------------|----------------------|
| user-defined     | تعریف شده به وسیله | structural<br>description   | توصيف ساختارى        |
|                  | کاربر<br>V         | switch-level<br>modeling    | مدلسازی سطح سوئیچ    |
| Valid            | معتبر              | switch-tail ring<br>counter | شمارنده حلقوى دنباله |
|                  | 7,50               |                             | چرخان                |
| Vector           | بردار              | synchronization             | همگام سازی           |
| vendor-specific  | مختص فروشنده       | synchronous                 | همزمان               |
| very large scale | فشردگی خیلی زیاد   | synthesis                   | سنتر – تركيب – ادغام |

W

| Wire      | سيمى   | target output              | خروجی مقصد یا هدف |
|-----------|--------|----------------------------|-------------------|
| wire Less | بی سیم | task                       | تكليف             |
|           |        | test bench                 | برنامه تست        |
|           |        | time units                 | واحدهاى زمانى     |
|           |        | toggle                     | دگر وضع           |
|           |        | top-down                   | بالا به پایین     |
|           |        | total state                | حالت كلى          |
|           |        | transition table           | جدول گذر          |
|           |        | transparent                | شفاف              |
|           |        | tri-state(three-<br>state) | سه حالته          |
|           |        |                            |                   |

U

user defined مواردی که به وسیله primitives

# واژه نامه

فارسی به انگلیسی

| wire Less                                | بی سیم                           |                                     | الف                             |
|------------------------------------------|----------------------------------|-------------------------------------|---------------------------------|
| check bit                                | بیت تست                          | field<br>programmable<br>gate array | آرایه گیتی برنامه پذیر<br>موردی |
|                                          | پ                                | programmable<br>logic array         | آرایه منطقی برنامه پذیر         |
| bottom- up<br>count- down                | پایین به بالا                    | row address<br>strobe               | آگاه گر آدرس سطر                |
| counter                                  | پایین شمار                       | full-custom IC                      | آی سی سفارشی                    |
| processor                                | پر داز شگر                       | merging                             | ادغام                           |
| look a head carry                        | پیش بینی نقلی                    | distributive low                    | اصل توزیع پذیری                 |
| preset                                   | پیش تنظیم                        | commutative                         | اصل جابجایی                     |
| consensus                                | ت                                | associative                         | اصل شرکت پذیری                  |
| theorem                                  | تئورى وفاق                       | format effector                     | افكتور هاى فورمت                |
| slave<br>incompletely                    | تابع                             | high impedance                      | امپدانس بالا                    |
| specified function                       | تابع غير كامل                    | selector                            | انتخابگر                        |
| delay<br>propagation<br>procedural state | تاخير انتشار                     | chip select                         | انتخابگر تراشه                  |
| assignment                               | تخصيص اجرايى                     |                                     | ب                               |
| chip                                     | تراشه                            | direct reset                        | باز نشان مستقيم                 |
| parity check<br>negative                 | تست توازن                        | reset                               | باز نشانی                       |
| acknowledge                              | تصدیق منفی<br>تعریف شده به وسیله | carriage return                     | بازگشت نورد                     |
| user-defined                             | كاربر                            | top-down                            | بالا به پایین                   |
| task                                     | تكليف                            | vector                              | بر دار                          |
| direct set                               | تنظيم مستقيم                     | test bench                          | برنامه تست                      |
| parity                                   | توازن                            | closure                             | بسته بودن                       |
| power dissipation                        | توان مصرف <i>ی</i>               | blocking                            | بلو ک <i>ی</i>                  |

| total state               | حالت كلى                 | structural<br>description        | توصيف ساختارى                |
|---------------------------|--------------------------|----------------------------------|------------------------------|
| finite state<br>machine   | حالت متناهى              | circuit<br>description<br>module | توصيف مدار                   |
| noise margin              | حد پارازیت               |                                  | ث                            |
| case sensitive            | حساس به حالت             | • .                              | ثبات                         |
|                           | خ                        | register                         | •                            |
|                           |                          | sequence register                | ثبات توال <i>ی</i>           |
| end of text               | ختم متن                  |                                  | ج                            |
| target output             | خروجی مقصد یا هدف        |                                  | جداساز رکورد<br>جداساز رکورد |
|                           | د                        | record separator                 | جداسار ر تورد                |
|                           |                          | file separator                   | جداساز فایل                  |
| toggle                    | دگر وضع                  | information<br>separator         | جداسازى اطلاعات              |
| binary coded              | دهدهی کد شده به<br>      | •                                | جدول ايجاب                   |
| decimal                   | دو دو ی <i>ی</i>         | implication table<br>horizontal  | جدون ایب                     |
| de multiplexer            | دى مولت <i>ى</i> پلكسر   | tabulation                       | جدول بندی افقی               |
| digital versatile<br>disk | دیسک چندکاره دیجیتال     | excitation table                 | جدول تحریک                   |
|                           | ۮ                        | flow table                       | جدول روند                    |
|                           | ذكر كردن – توضيح دادن    | transition table                 | جدول گذر                     |
| instantiation             | – نمایش با نمونه         | transition table                 |                              |
|                           |                          | full adder                       | جمع کننده کامل               |
|                           | J                        |                                  | €                            |
| critical race             | رقابت بحرانى             |                                  | چرخه-سیکل                    |
| non critical race         | رقابت غیر بحران <i>ی</i> | cycle                            | ٠, ٢                         |
| encoder                   | رمز گذار – انکدر         | random access                    |                              |
| decoder                   | رمز گشا - دیکدر          | memory                           | حافظه با دستیابی تصادفی      |
| uccouci                   | ;                        | read only<br>memory              | حافظه فقط خواندني            |
| hardware                  | زبان توصیف سخت           | master                           | حاكم                         |
| description<br>language   | افزاری                   | state                            | حالت                         |

### ۳۵٦ مدار منطقى

|                               | ط                     | hardware design<br>language | زبان طراحی سخت افزار |
|-------------------------------|-----------------------|-----------------------------|----------------------|
| design                        | طراحى                 | setup time                  | زمان برپای <i>ی</i>  |
| computer aided<br>design      | طراحی با کمک کامپیوتر | settling time               | زمان نشست            |
|                               | ظ                     | hold time                   | زمان نگهداری         |
| stray capacitance             | ظرفیت پارازیتی        |                             | w                    |
|                               | ٤                     | free-running<br>clock       | ساعت آزادگرد         |
| mixed notation                | علائم مخلوط           | overflow                    | سر ريز               |
| bitwise                       | عمل بیت <i>ی</i>      | register transfer<br>level  | سطح انتقال بين ثباتى |
| concatenation                 | عملگر ادغام           | register level<br>transfer  | سطح انتقال ثباتى     |
| fundamental<br>mode operation | عملیات اساسی          | cut-and-try                 | سعی و کاهش           |
| identity element              | عنصر شناسه            | hierarchical<br>description | سلسله مراتبي         |
|                               | ۼ                     | synthesis                   | سنتر – تركيب – ادغام |
|                               | غير متصل              | tri-state(three-<br>state)  | سه حالته             |
| not connected                 | -                     | signed-magnitude            | سيستم                |
| non-blocking                  | غیربلوکی              | system                      | مقدار علامت دار منفى |
| asynchronous                  | غيرهمزمان             | wire                        | سيمى                 |
|                               | ف                     |                             | ش                    |
| medium scale                  | فشردگی متوسط          | simulation                  | شبیه سازی            |
| very large scale              | فشردگی خیلی زیاد      | start of text               | شروع متن             |
| large scale                   | فشردگی زیاد           | transparent                 | شفاف                 |
| small scale<br>integration    | فشردگی کم             | switch-tail ring            | شمارنده حلقوى دنباله |
| _                             | فعال                  | counter                     | چرخان                |
| enable                        | -                     |                             | ض                    |
|                               | ک                     | schematic<br>capture        | ضبط تصویری           |

| structural<br>modeling                                                                                   | مدلسازي ساخت يافته                                                                          | communication control                                                                                                                                 | کاراکترهای کنترل تبادل<br>اطلاعات                                                                                            |
|----------------------------------------------------------------------------------------------------------|---------------------------------------------------------------------------------------------|-------------------------------------------------------------------------------------------------------------------------------------------------------|------------------------------------------------------------------------------------------------------------------------------|
| switch-level                                                                                             | مدلسازي سطح سوئيچ                                                                           | characters                                                                                                                                            | اعارفات                                                                                                                      |
| modeling<br>behavioral                                                                                   | سان ساری سنے سوبی                                                                           | application<br>specific                                                                                                                               | کاربرد خاص                                                                                                                   |
| modeling                                                                                                 | مدلسازی رفتاری                                                                              | american                                                                                                                                              | کد دودویی استاندارد برای                                                                                                     |
|                                                                                                          | مدولوس : عملی ریاضی                                                                         | standard code for                                                                                                                                     | كاراكترهاى الفبا عددى                                                                                                        |
|                                                                                                          | که نتیجه آن باقیمانده یک                                                                    | information<br>interchange                                                                                                                            | اسكى                                                                                                                         |
| modulus                                                                                                  | تقسيم است                                                                                   | binary coded<br>decimal                                                                                                                               | کد دهدهی به دودویی                                                                                                           |
| data path                                                                                                | مسير داده                                                                                   |                                                                                                                                                       | کدافزون <i>ی</i> –۳                                                                                                          |
| wall d                                                                                                   | معتبر                                                                                       | excess_3                                                                                                                                              | تداترونی ۱                                                                                                                   |
| valid                                                                                                    | <i>,</i> .                                                                                  | self complement                                                                                                                                       | کدهای خود متمم                                                                                                               |
| inverse                                                                                                  | معكوس                                                                                       | -                                                                                                                                                     | 4                                                                                                                            |
| 3:                                                                                                       | مميز                                                                                        |                                                                                                                                                       | گ                                                                                                                            |
| radix<br>logic                                                                                           | •                                                                                           | gate                                                                                                                                                  | گیت                                                                                                                          |
| programmable                                                                                             | منطق آرایه ای برنامه پذیر                                                                   | S                                                                                                                                                     | ÷ ا د د                                                                                                                      |
| array                                                                                                    | مواردی که به وسیله کاربر                                                                    | fan in                                                                                                                                                | گنجایش ورودی                                                                                                                 |
| user defined<br>primitives                                                                               | تعریف می شود                                                                                | fan out                                                                                                                                               | گنجایش خروجی                                                                                                                 |
| primitives                                                                                               |                                                                                             |                                                                                                                                                       |                                                                                                                              |
|                                                                                                          | مرجر والمام الما                                                                            | nrimitive gete                                                                                                                                        | گیت اصلی                                                                                                                     |
| prime implicant                                                                                          | موجب های اصلی                                                                               | primitive gate                                                                                                                                        | گیت اصلی                                                                                                                     |
| prime implicant<br>essential prime<br>implicant                                                          | موجب های اصلی<br>موجب های اصلی اساسی                                                        | primitive gate                                                                                                                                        | r                                                                                                                            |
| essential prime<br>implicant                                                                             |                                                                                             | primitive gate                                                                                                                                        | م<br>ماژول – قطعه نرم افزاری                                                                                                 |
| essential prime                                                                                          | موجب های اصلی اساسی                                                                         | primitive gate                                                                                                                                        | r                                                                                                                            |
| essential prime<br>implicant                                                                             | موجب های اصلی اساسی                                                                         |                                                                                                                                                       | م<br>ماژول – قطعه نرم افزاری                                                                                                 |
| essential prime<br>implicant                                                                             | موجب های اصلی اساسی<br>مولتی پلکسر                                                          | module<br>stimulus module<br>algorithmic state                                                                                                        | م<br>ماژول – قطعه نرم افزاری<br>یا سخت افزاری                                                                                |
| essential prime<br>implicant<br>multiplexer                                                              | موجب های اصلی اساسی<br>مولتی پلکسر<br>ن                                                     | module<br>stimulus module                                                                                                                             | م<br>ماژول – قطعه نرم افزاری<br>یا سخت افزاری<br>ماژول محرک<br>ماشین حالت الگوریتمی                                          |
| essential prime<br>implicant<br>multiplexer                                                              | موجب های اصلی اساسی<br>مولتی پلکسر<br>ن<br>نشاندن<br>نشاند لبه                              | module stimulus module algorithmic state machine (ASM) canonical                                                                                      | م<br>ماژول – قطعه نرم افزاری<br>یا سخت افزاری<br>ماژول محرک                                                                  |
| essential prime<br>implicant<br>multiplexer                                                              | موجب های اصلی اساسی<br>مولتی پلکسر<br>ن<br>نشاندن                                           | module<br>stimulus module<br>algorithmic state<br>machine (ASM)                                                                                       | م<br>ماژول – قطعه نرم افزاری<br>یا سخت افزاری<br>ماژول محرک<br>ماشین حالت الگوریتمی<br>متعارف                                |
| essential prime implicant multiplexer  set edge qualifier composite map                                  | موجب های اصلی اساسی<br>مولتی پلکسر<br>ن<br>نشاندن<br>نشاند لبه                              | module stimulus module algorithmic state machine (ASM) canonical signed                                                                               | م<br>ماژول – قطعه نرم افزاری<br>یا سخت افزاری<br>ماژول محرک<br>ماشین حالت الگوریتمی                                          |
| essential prime implicant multiplexer set edge qualifier                                                 | موجب های اصلی اساسی<br>مولتی پلکسر<br>ن<br>نشاندن<br>نشانه لبه<br>نقشه مرکب                 | module stimulus module algorithmic state machine (ASM)  canonical signed complement                                                                   | م<br>ماژول – قطعه نرم افزاری<br>یا سخت افزاری<br>ماژول محرک<br>ماشین حالت الگوریتمی<br>متعارف                                |
| essential prime implicant multiplexer  set edge qualifier composite map                                  | موجب های اصلی اساسی<br>مولتی پلکسر<br>ن<br>نشاندن<br>نشاند لبه<br>نقشه مرکب                 | module stimulus module algorithmic state machine (ASM)  canonical signed complement system  vendor-specific application                               | م<br>ماژول – قطعه نرم افزاری<br>یا سخت افزاری<br>ماژول محرک<br>ماشین حالت الگوریتمی<br>متعارف<br>متمعلامتدارمنفی             |
| essential prime implicant multiplexer  set edge qualifier composite map carry                            | موجب های اصلی اساسی<br>مولتی پلکسر<br>ن<br>نشاندن<br>نشانه لبه<br>نقشه مرکب                 | module stimulus module algorithmic state machine (ASM)  canonical signed complement system  vendor-specific                                           | م اژول – قطعه نرم افزاری یا سخت افزاری ماژول محرک ماشین حالت الگوریتمی متعارف متمعلامت دارمنفی مختص فروشنده مدارات مجتمع خاص |
| essential prime implicant multiplexer  set edge qualifier composite map carry end carry end around carry | موجب های اصلی اساسی مولتی پلکسر نشاندن نشاندن نشانه لبه نقشه مرکب نقلی نقلی نقلی نقلی و خشی | module  stimulus module algorithmic state machine (ASM)  canonical signed complement system  vendor-specific application standard IC  clock generator | م<br>ماژول – قطعه نرم افزاری<br>یا سخت افزاری<br>ماژول محرک<br>ماشین حالت الگوریتمی<br>متعارف<br>متمعلامتدارمنفی             |
| essential prime implicant multiplexer  set edge qualifier composite map carry end carry                  | موجب های اصلی اساسی<br>مولتی پلکسر<br>ن<br>نشاندن<br>نشانه لبه<br>نقشه مرکب<br>نقلی         | module stimulus module algorithmic state machine (ASM)  canonical signed complement system  vendor-specific application standard IC                   | م اژول – قطعه نرم افزاری یا سخت افزاری ماژول محرک ماشین حالت الگوریتمی متعارف متمعلامت دارمنفی مختص فروشنده مدارات مجتمع خاص |

#### ۳۵۸ مدار منطقی

نيم جمع كننده half adder

و

central واحد پردازش مرکزی processing unit

واحدهای زمانی time units

ورودی پاک clear

programmable وسيله منطقى برنامه پذير logic device complex programmable وسیله منطقی برنامه پذیر

پیچیده logic device

Sequential (or

simple)
programmable
logic device وسيله منطقى برنامه پذير

تر تیبی

وضعيت رقابتى race condition

همگام سازی synchronization

همزمان synchronous

### لیست منابع و مراجع

| ١. | Logic and Computer Design Fundamentals _ 2 <sup>nd</sup> Ed    | Prentice Hall  |
|----|----------------------------------------------------------------|----------------|
|    | Morris M . Mano                                                | 2000           |
|    |                                                                |                |
| ۲. | Digital Logic Circuit Analysis and Design                      | Prentice Hall  |
|    | Nelson _ Nagle _ Irwin _ Carroll                               | 1995           |
|    |                                                                |                |
| ٣. | Introduction to Logic Design                                   | Addison_wesley |
|    | Hayes                                                          | 1993           |
|    |                                                                |                |
| ٤. | Digital Design : Principles and Practices _ 3 <sup>rd</sup> Ed | Prentice Hall  |
|    | Wakerly                                                        | 2000           |
|    |                                                                |                |
| ٥. | Contemporary Logic Design                                      | Prentice Hall  |
|    | Katz                                                           | 1994           |
|    |                                                                |                |
| ٦. | Logic Design of Digital Systems _ 3 <sup>rd</sup> Ed           | Allyn Bacon    |

۳٦٠ مدار الكتريكي

۱۳۸٤

1988

| ٧. | Principles of Digital Design                      | Prentice Hall   |
|----|---------------------------------------------------|-----------------|
|    | Gajski                                            | 1997            |
|    |                                                   |                 |
| ۸. | Fundamentals of Logic Design _ 4 <sup>th</sup> Ed | West            |
|    | Roth                                              | 1992            |
|    |                                                   |                 |
| .9 | ویرایش سوم _ طراحی دیجیتال                        | انتشارات خراسان |

دكتر قدرت سپيد نام

Dietmeyer

