



گزارش آزمایش
آزمایشگاه مدار منطقی

آزمایش دوم
شیفت رجیستر

اعضای گروه:

نام و نام خانوادگی	شماره دانشجویی
روناک ابوطالبی	۴۰۴۱۰۵۳۹۴
حسین مرادی	۴۰۴۱۰۶۳۶۶

تاریخ تحویل: ۱۴۰۵/۰۵/۲۱

تابستان ۱۴۰۵

فهرست مطالب

۲	۱	مقدمه و تعریف مسئله
۳	۲	طراحی و ساخت یک شیفتر رجیستر
۳	۱.۲	بررسی و انتخاب روش طراحی
۳	۲.۲	بلوک دیاگرام طرح پیشنهادی اولیه
۴	۳.۲	روند پیاده سازی
۴	۴.۲	شماتیک طرح اولیه
۶	۵.۲	شماتیک نهایی مدار
۸	۶.۲	بررسی Test Case ها
۱۹	۳	استفاده از شیفتر رجیستر آماده
۱۹	۱.۳	بررسی و انتخاب روش طراحی
۱۹	۲.۳	بلوک دیاگرام طرح پیشنهادی اولیه
۱۹	۳.۳	روند پیاده سازی
۲۰	۴.۳	شماتیک طرح اولیه
۲۰	۵.۳	شماتیک نهایی مدار
۲۲	۶.۳	بررسی Test Case ها
۲۴	۴	نتیجه گیری

۱ مقدمه و تعریف مسئله

در این آزمایش قصد داریم با طراحی و نحوه کارکرد شیفت رجیسترها آشنا شویم. شیفت رجیستر نوعی مدار ترتیبی است که از مجموعه‌ای از فلیپ‌فلاپ‌ها (معمولاً از نوع D) تشکیل شده و برای جابه‌جایی و ذخیره‌سازی موقت اطلاعات باینری به کار می‌رود.

در بخش اول این آزمایش، با استفاده از فلیپ‌فلاپ‌های D، یک شیفت رجیستر با قابلیت بارگذاری موازی^۱ می‌سازیم. سپس با اعمال تغییرات روی آن، شیفت رجیستری با قابلیت شیفت دوطرفه طراحی می‌کنیم. در بخش دوم با استفاده از تراشه ۷۴۹۵، که یک شیفت رجیستر آماده است، مداری برای تشخیص رشته‌های خاص در ورودی طراحی می‌کنیم.

در این آزمایش از نرم‌افزار Logisim برای طراحی و تست اولیه مدارها استفاده می‌کنیم و سپس طراحی مدار نهایی را در نرم‌افزار Proteus انجام می‌دهیم.

¹Parallel Load

۲ طراحی و ساخت یک شیفتر رجیستر

در این بخش از آزمایش قصد داریم با استفاده از فلیپ‌فلاپ‌ها و گیت‌های مورد نیاز یک شیفتر رجیستر با قابلیت Parallel Load و شیفتر راست بسازیم. سپس با اعمال ورودی‌های مناسب مقدار اولیه ۱۰۱۰ را در آن ذخیره کنیم. در نهایت با اعمال تغییراتی روی آن، یک شیفتر رجیستر دوطرفه (بدون قابلیت بارگذاری موازی) بسازیم.

۱.۲ بررسی و انتخاب روش طراحی


برای ساخت شیفتر رجیستر، از فلیپ‌فلاپ نوع D استفاده می‌کنیم. استفاده از فلیپ‌فلاپ‌های نوع D برای ساخت شیفتر رجیسترها رایج‌ترین و منطقی‌ترین انتخاب در طراحی مدارهای دیجیتال است. دلیل این موضوع به ساختار و نحوه عملکرد این نوع فلیپ‌فلاپ برمی‌گردد.

ویژگی اصلی این نوع فلیپ‌فلاپ‌ها این است که هر داده‌ای (صفر یا یک) که در پایه ورودی (D) قرار داشته باشد را دقیقاً در لبه پالس ساعت (Clock) به خروجی (Q) منتقل می‌کند. در یک شیفتر رجیستر، هدف ما دقیقاً همین است، می‌خواهیم با هر پالس ساعت، داده‌ها یک مرحله به جلو (یا عقب) منتقل شوند. فلیپ‌فلاپ D این کار را بدون هیچ پیچیدگی اضافه‌ای انجام می‌دهد.


فلیپ‌فلاپ‌های D تنها یک پایه ورودی داده دارند. وقتی می‌خواهیم چندین فلیپ‌فلاپ را پشت سر هم وصل کنیم تا یک شیفتر رجیستر بسازیم، کافی است خروجی (Q) فلیپ‌فلاپ اول را به ورودی (D) فلیپ‌فلاپ دوم وصل کنیم و همین‌طور تا آخر. اگر بخواهیم از فلیپ‌فلاپ‌های SR یا JK استفاده کنیم، چون هر کدام دو پایه ورودی دارند، سیم‌کشی روی برد یا داخل تراشه بسیار شلوغ‌تر و پیچیده‌تر می‌شود. همچنین با استفاده از فلیپ‌فلاپ نوع D نیاز نیست نگران حالات غیرمجاز (که در فلیپ‌فلاپ نوع SR وجود دارد) باشیم.

برای تعیین عملکرد شیفتر رجیستر با ورودی کنترل *Mode* و جابه‌جایی شدن بین حالت‌های «ثابت ورودی موازی» و «شیفت راست» یا «شیفت راست» و «شیفت چپ»، ابتدا *Mode* یا $\overline{Mode}$ را با ورودی مربوط به هر کدام AND می‌کنیم و سپس تمام حالات ممکن ورودی هر فلیپ‌فلاپ را با هم OR کرده و به ورودی فلیپ‌فلاپ می‌فرستیم.

۲.۲ بلوک‌دیاگرام طرح پیشنهادی اولیه



شکل ۱.۲.۲: بلوک‌دیگرام شیفت‌رجیستر با ورودی موازی/سریالی و شیفت راست




شکل ۲.۲.۲: بلوک‌دیگرام شیفت‌رجیستر با شیفت دوطرفه

۳.۲ روند پیاده‌سازی


در حالت کلی، شیفت‌رجیستر از بستن متوالی فلیپ‌فلاپ‌ها به هم ساخته می‌شود. در ساده‌ترین نوع شیفت‌رجیستر، خروجی (Q) هر فلیپ‌فلاپ به ورودی (D) فلیپ‌فلاپ بعدی متصل می‌شود. در این آزمایش، چون نیاز به قابلیت Parallel Load و همچنین توانایی کنترل عملکرد مدار با استفاده از ورودی Mode داریم، ورودی فلیپ‌فلاپ‌ها را با استفاده از توابع ساده‌ای که با گیت‌های AND، OR و NOT ساخته می‌شوند می‌سازیم.

۴.۲ شماتیک طرح اولیه

در این جا طرح اولیه هر بخش را در نرم‌افزار Proteus پیاده‌سازی کردیم.




شکل ۱.۴.۲: شیفتر رجیستر با قابلیت شیفتر راست و ورودی موازی/سریالی




شکل ۲.۴.۲: شیفت رجیستر با قابلیت شیفت دوطرفه

۵.۲ شماتیک نهایی مدار

مدار نهایی، تفاوت قابل توجهی با شماتیک اولیه ندارد. در اینجا از نرم افزار Proteus استفاده کرده ایم.



شکل ۱.۵.۲: شیفت رجیستر با قابلیت شیفت راست و ورودی موازی/سریالی




شکل ۲.۵.۲: شیفت رجیستر با قابلیت شیفت دوطرفه

۶.۲ بررسی Test Case ها


مدار داری قابلیت بارگذاری موازی

ابتدا قابلیت بارگذاری موازی را با مقدار اولیه داده شده در صورت سوال (1010) تست می‌کنیم. سپس شیفت راست را امتحان می‌کنیم.




شکل ۱.۶.۲: تست بارگذاری موازی


$$ABCD = 1010, Mode = 1 \rightarrow Q_A Q_B Q_C Q_D = 1010$$




شکل ۲.۶.۲: تست شیفت راست در T_1



شکل ۳.۶.۲: تست شیفت راست در T_2




شکل ۴.۶.۲: تست شیفت راست در T_3




شکل ۵.۶.۲: تست شیفت راست در T_4

همانطور که مشاهده شد، به ازای $S_{in} = 1$ برای چهار کلاک، شیفت راست به درستی انجام شد.
 $0000 \rightarrow 1000 \rightarrow 1100 \rightarrow 1110$


مدار داری قابلیت شیفت دوطرفه




شکل ۶.۶.۲: حالت اولیه مدار در T_1




شکل ۷.۶.۲: پس از یک شیفت راست با $S_{in} = 1$ در T_2



شکل ۸.۶.۲: پس از یک شیفت راست دیگر با $S_{in} = 1$ در T_3



شکل ۹.۶.۲: پس از یک شیفت چپ با $Sin = 1$ در T_4



شکل ۱۰.۶.۲: پس از یک شیفت چپ با $S_{in} = 0$ در T_5

در این مدار نیز نتیجه تست با انتظارات ما مطابقت دارد.

0000 $\xrightarrow{S_{in}=1, R-Shift}$ 1000 $\xrightarrow{S_{in}=1, R-Shift}$ 1100 $\xrightarrow{S_{in}=1, L-Shift}$ 1001 $\xrightarrow{S_{in}=0, L-Shift}$ 0010


۳ استفاده از شیفت رجیستر آماده

در این قسمت از تراشه ۷۴۹۵ استفاده می‌کنیم و در نهایت مداری طراحی می‌کنیم که بتواند رشته‌های ورودی خاص را تشخیص دهد.

۱.۳ بررسی و انتخاب روش طراحی

ابتدا باید با تراشه ۷۴۹۵ آشنا شویم. این تراشه ۱۴ پایه دارد که پایه‌های ۷ و ۱۴ به ترتیب GND و VCC هستند. پایه ۱ ورودی سریالی^۱ و پایه‌های ۲ تا ۵ ورودی‌های موازی^۲، پایه‌های ۱۰ تا ۱۳ خروجی‌ها و پایه ۶ ورودی کنترلی (Mode) می‌باشد. پایه‌های ۸ و ۹ پایه‌های کلاک برای حالت‌های بارگذاری موازی و شیفت راست هستند. برای تشخیص رشته‌های ورودی مورد نظر - که در اینجا 0001, 0010, 1110, 1101 هستند - از گیت‌های اضافه استفاده می‌کنیم. برای ساختن تابع خروجی، می‌توان مانند هر تابع دیگری از جدول کارنو استفاده کرد.

۲.۳ بلوک‌دیگرام طرح پیشنهادی اولیه




شکل ۱.۲.۳: بلوک‌دیگرام شیفت رجیستر آماده تراشه ۷۴۹۵

۳.۳ روند پیاده‌سازی


ابتدا پایه‌های تراشه را متصل می‌کنیم. سپس، با استفاده از جدول کارنو، یا هر روش ساده‌سازی، متوجه می‌شویم اگر رشته ذخیره شده در شیفت رجیستر $Q_3Q_2Q_1Q_0$ باشد، تابع زیر در صورتی که یکی از رشته‌های مورد نظر در ورودی ظاهر شده باشد خروجی یک می‌دهد.

¹Serial Input

²Parallel Inputs




شکل ۱.۵.۳: تراشه ۷۴۹۵




شکل ۲.۵.۳: مدار تشخیص دهنده رشته‌های ورودی


۶.۳ بررسی Test Case ها



شکل ۱.۶.۳: بررسی بارگذاری موازی و تشخیص رشته ورودی



شکل ۲.۶.۳: بررسی بارگذاری موازی و تشخیص رشته ورودی



شکل ۳.۶.۳: یک شیفت راست با $S_{in} = 1$ نسبت به تصویر قبل

