



گزارش آزمایش
آزمایشگاه مدار منطقی

آزمایش سوم
شمارنده

اعضای گروه:

نام و نام خانوادگی	شماره دانشجویی
روناک ابوطالبی	۴۰۴۱۰۵۳۹۴
حسین مرادی	۴۰۴۱۰۶۳۶۶

تاریخ تحویل: ۱۴۰۵/۰۵/۲۷

تابستان ۱۴۰۵

فهرست مطالب

۳	۱	مقدمه و تعریف مسئله
۳	۱.۱	شمارنده دودویی آسنکرون
۳	۲.۱	شمارنده دودویی سنکرون
۳	۳.۱	شمارنده BCD
۴	۲	بررسی و انتخاب روش طراحی
۴	۱.۲	شمارنده دودویی آسنکرون
۴	۲.۲	شمارنده دودویی سنکرون
۴	۳.۲	شمارنده BCD
۴	۳	بلوک دیاگرام اولیه
۴	۱.۳	شمارنده دودویی آسنکرون
۵	۲.۳	شمارنده دودویی سنکرون
۵	۳.۳	شمارنده BCD
۶	۴	روند پیاده سازی
۶	۱.۴	شمارنده دودویی آسنکرون
۷	۲.۴	شمارنده دودویی سنکرون
۸	۳.۴	شمارنده BCD
۸	۵	شماتیک نهایی مدار
۹	۱.۵	شمارنده دودویی آسنکرون
۹	۲.۵	شمارنده دودویی سنکرون
۱۰	۳.۵	شمارنده BCD
۱۰	۶	بررسی Test Case ها
۱۰	۱.۶	شمارنده دودویی آسنکرون
۱۱	۲.۶	شمارنده دودویی سنکرون

۳.۶ شمارنده BCD ۱۳

۷ نتیجه گیری ۱۶

۱ مقدمه و تعریف مسئله

هدف اصلی از انجام این آزمایش، آشنایی با نحوه کارکرد انواع شمارنده‌ها (Counters) است. تمامی مراحل شبیه‌سازی و پیاده‌سازی مدارهای این آزمایش باید با استفاده از نرم‌افزار پروتئوس (Proteus) انجام شود. مسائل و خواسته‌های این آزمایش به سه بخش اصلی زیر تقسیم می‌شوند:

۱.۱ شمارنده دودویی آسنکرون

در این بخش، ابتدا باید یک شمارنده بالا/پایین شمار آسنکرون با استفاده از چهار فلیپ‌فلاپ JK یا T طراحی شود. سپس با اعمال تغییرات لازم در مدار، امکان مقداردهی موازی نیز به آن اضافه می‌گردد. برای پیاده‌سازی این ویژگی، می‌توان از فلیپ‌فلاپ‌هایی استفاده کرد که دارای قابلیت Clear و Preset آسنکرون هستند.

۲.۱ شمارنده دودویی سنکرون

در بخش دوم، هدف طراحی یک شمارنده سنکرون با استفاده از سه فلیپ‌فلاپ JK است که قادر باشد اعداد صفر تا هفت را سه‌تا سه‌تا بشمارد. این شمارنده دارای یک ورودی کنترلی به نام X است که جهت شمارش را تعیین می‌کند؛ به این صورت که اگر $X = 0$ باشد شمارش رو به پایین، و اگر $X = 1$ باشد شمارش رو به بالا انجام خواهد شد.

۳.۱ شمارنده BCD

در بخش نهایی، با استفاده از دو تراشه ۷۴۱۹۰ که یک شمارنده BCD با قابلیت مقداردهی اولیه و شمارش رو به بالا و پایین است، یک شمارنده برای شمارش اعداد صفر تا ۶۳ ساخته می‌شود. خروجی این شمارنده‌ها باید به نمایشگرهای هفت‌قطعه‌ای (7-Segment LED) متصل گردد. در طراحی این بخش باید توجه شود که تا جای ممکن از به‌کارگیری مدارهای منطقی اضافه پرهیز شود.

۲ بررسی و انتخاب روش طراحی

۱.۲ شمارنده دودویی آسنکرون

شمارنده‌های آسنکرون^۱ مدارهایی هستند که در آن‌ها پالس ساعت (Clock) به طور همزمان به تمامی فلیپ‌فلاپ‌ها اعمال نمی‌شود؛ بلکه تنها فلیپ‌فلاپ اول پالس اصلی را دریافت کرده و سایر فلیپ‌فلاپ‌ها پالس تحریک خود را از خروجی طبقه ماقبل دریافت می‌کنند. در این مدار از فلیپ‌فلاپ JK در طراحی استفاده شده که با اتصال ورودی‌های J و K یکدیگر، عملاً تفاوتی با فلیپ‌فلاپ نوع T ندارد. این ویژگی تغییر وضعیت (Toggle) با هر لبه‌ی پالس ورودی، اساس کار شمارش در سیستم‌های دودویی است. علاوه بر این، فلیپ‌فلاپ‌های JK معمولاً به پایه‌های کنترلی آسنکرون نظیر Preset و Clear مجهز هستند که پیاده‌سازی قابلیت‌هایی مانند بارگذاری موازی^۲ و مقداردهی اولیه شمارنده را بسیار ساده‌تر می‌سازد.

۲.۲ شمارنده دودویی سنکرون


روش طراحی این مدار مشابه طراحی سایر مدارهای سنکرون است. با استفاده از جدول حالت، حالت‌های بعدی را برای همه وضعیت‌های مجاز مشخص می‌کنیم و توابع ورودی‌های فلیپ‌فلاپ‌ها را با ساده‌سازی به کمک جدول کارنو یا روش‌های دیگر می‌سازیم.

۳.۲ شمارنده BCD

در طراحی این مدار از دو تراشه ۷۴۱۹۰ استفاده می‌کنیم که هر یک مسئول کنترل یکی از رقم‌ها هستند. قطعه 7-Segment استفاده شده در این مدار خود دارای یک دیکودر^۳ داخلی است و عدد ورودی چهاربیتی را نمایش می‌دهد. البته عدد ورودی باید در بازه ۰-۹ باشد. همچنین در طراحی این مدار از دو تراشه ۷۴۱۵۷ نیز که یک Selector/Multiplexer است برای انجام راحت‌تر بارگذاری موازی و کنترل بازه شمارش (۰-۶۳) کمک می‌گیریم.

۳ بلوک‌دیاگرام اولیه

۱.۳ شمارنده دودویی آسنکرون




شکل ۱.۱.۳: بلوک‌دیاگرام شمارنده دودویی آسنکرون بالا/پایین شمار

^۱Asynchronous Counters


^۲Parallel Load

^۳Decoder




شکل ۲.۱.۳: بلوک‌دیگرام شمارنده آسنکرون با قابلیت مقداردهی موازی

۲.۳ شمارنده دودویی سنکرون



شکل ۱.۲.۳: بلوک‌دیگرام شمارنده دودویی سنکرون (با گام سه‌تایی و قابلیت تعیین جهت)

۳.۳ شمارنده BCD



شکل ۱.۳.۳: بلوک دیاگرام شمارنده BCD با قابلیت بارگذاری موازی کاربر و ریست خودکار

۴ روند پیاده سازی

۱.۴ شمارنده دودویی آسنکرون

می دانیم که در شمارنده آسنکرون، بیت دارای ارزش کمتر (LSB) در هر کلاک باید تغییر کند. ابتدا سعی می کنیم مداری طراحی کنیم که به صورت بالارونده می شمارد. بنابراین ورودی Toggle فلیپ فلاپ مربوط به این بیت را به ثابت یک متصل می کنیم. سایر بیت ها زمانی Toggle می شوند که بیت سمت راست آنها از یک به صفر برود. از آنجا که فلیپ فلاپ های ما با لبه بالارونده کلاک کار می کنند، باید ورودی آنها را از $\overline{Q}$ فلیپ فلاپ سمت راست بگیریم تا با هر بار تغییر مقدار یک فلیپ فلاپ از یک به صفر، فلیپ فلاپ سمت چپ کلاک خورده و Toggle شود.

اگر می خواستیم همین مدار را به گونه ای طراحی کنیم که به صورت معکوس بشمارد، کافی بود کلاک فلیپ فلاپ های دیگر را معکوس کنیم، یعنی به جای $\overline{Q}$ ، ورودی فلیپ فلاپ های سمت چپ را به Q فلیپ فلاپ سمت راست متصل کنیم. حال برای طراحی مداری که به کمک ورودی های کنترلی Count Up و Count Down بتواند هم بالارونده و هم پایین رونده بشمارد، کلاک فلیپ فلاپ ها (به جز LSB) را به جای اینکه مستقیماً به Q یا $\overline{Q}$ فلیپ فلاپ سمت راست متصل کنیم، با تابع زیر می سازیم:

$$C_i = D \cdot Q_{i-1} + U \cdot \overline{Q}_{i-1}$$

$$D = \text{Count Down}, U = \text{Count Up}$$

برای اینکه در صورت برابری مقادیر Count Up و Count Down مدار کار نکند (حالات غیر مجاز) کلاک را با XOR این دو ورودی AND می کنیم و به کلاک فلیپ فلاپ اول می دهیم.

برای افزودن قابلیت بارگذاری موازی، ابتدا با AND کردن COUNT و $\overline{\text{LOAD}}$ مطمئن می شویم این قابلیت تنها زمانی که $\text{COUNT} = 0$ و $\text{LOAD} = 1$ فعال می شود. با استفاده از خروجی این گیت AND و بیت های ورودی موازی، توابع ساده ای که به پایه های S و R فلیپ فلاپ ها متصل می شوند را می سازیم.

$$S_i = \overline{(\text{PLOAD} \cdot P_i)}$$

$$R_i = \overline{(\text{PLOAD} \cdot \overline{P_i})}$$

دلیل استفاده از گیت های NAND این است که پایه های S و R در فلیپ فلاپ های استفاده شده Active Low هستند.

از آنجا که در این مدار دو ورودی مجزای Count Up و Count Down نداریم، با استفاده از دو گیت XOR و AND، سیگنال های مورد نیاز برای تعیین جهت شمارش را با توجه به مقدار COUNT در حالتی که LOAD صفر باشد می سازیم.

۲.۴ شمارنده دودویی سنکرون

ابتدا جدول حالت مدار (جدول ۱) را رسم کرده و برای هر حالت مدار، حالت بعدی به ازای مقادیر مختلف X را می‌نویسیم و وضعیت Toggle شدن فلیپ‌فلاپ‌ها را در هر تغییر حالت یادداشت می‌کنیم.

جدول ۱: جدول حالت شمارنده سنکرون با گام سه‌تایی

ورودی فلیپ‌فلاپ‌ها			حالت بعدی			حالت فعلی			ورودی (X)
T_0	T_1	T_2	Q_0^+	Q_1^+	Q_2^+	Q_0	Q_1	Q_2	
۱	۰	۱	۱	۰	۱	۰	۰	۰	۰
۱	۱	۱	۰	۱	۱	۱	۰	۰	۰
۱	۰	۱	۱	۱	۱	۰	۱	۰	۰
۱	۱	۰	۰	۰	۰	۱	۱	۰	۰
۱	۰	۱	۱	۰	۰	۰	۰	۱	۰
۱	۱	۱	۰	۱	۰	۱	۰	۱	۰
۱	۰	۱	۱	۱	۰	۰	۱	۱	۰
۱	۱	۰	۰	۰	۱	۱	۱	۱	۰
۱	۱	۰	۱	۱	۰	۰	۰	۰	۱
۱	۰	۱	۰	۰	۱	۱	۰	۰	۱
۱	۱	۱	۱	۰	۱	۰	۱	۰	۱
۱	۰	۱	۰	۱	۱	۱	۱	۰	۱
۱	۱	۰	۱	۱	۱	۰	۰	۱	۱
۱	۰	۱	۰	۰	۰	۱	۰	۱	۱
۱	۱	۱	۱	۰	۰	۰	۱	۱	۱
۱	۰	۱	۰	۱	۰	۱	۱	۱	۱

توابع تحریک فلیپ‌فلاپ‌ها:

با ساده‌سازی مقادیر به دست آمده برای T_2 ، T_1 و T_0 ، معادلات زیر به دست می‌آیند:

$$T_0 = 1$$

$$T_1 = X \oplus Q_0$$

$$T_2 = \overline{T_1 \cdot \overline{Q_1} \oplus Q_0}$$

توجه: از آنجا که در این طراحی از فلیپ‌فلاپ‌های JK استفاده می‌شود، پایه‌های J و K هر فلیپ‌فلاپ به هم متصل شده و معادل معادله T بالا به آن‌ها اعمال می‌گردد (یعنی $J_0 = K_0 = T_0$ و به همین ترتیب برای بقیه).

۳.۴ شمارنده BCD

پایه های ۳، ۲، ۶، و ۷ هر دو شمارنده را به پایه های 7-Segment متصل می کنیم. این پایه ها خروجی تراشه ۷۴۱۹۰ به ترتیب از کم ارزش ترین بیت به پر ارزش ترین بیت هستند. همچنین پایه های ۱، ۱۰ و ۹ که ورودی های شمارنده برای مقداردهی اولیه هستند را به ترتیب به خروجی های مالتیپلکسر یعنی پایه های ۴، ۷، ۹ و ۱۲ متصل می کنیم.

تراشه ۷۴۱۵۷ دو گروه ورودی A و B دارد که با توجه به مقدار ورودی پایه شماره یک، چهاربیتی که به خروجی می فرستد را انتخاب می کند. ما در اینجا از گروه B برای گرفتن مقدار اولیه وارد شده توسط کاربر استفاده می کنیم. پایه های مربوط به بیت های ورودی گروه A را به گونه ای به مقادیر ثابت و ورودی کنترل کننده جهت شمارش متصل می کنیم که در صورتی که جهت شمارش رو به پایین بود مقدار این گروه برای مالتیپلکسر مسئول شمارنده دهگان شش و برای مالتیپلکسر مسئول شمارنده یکان سه باشد. در صورتی که شمارش رو به بالا باشد این مقدار برای هر دو رقم برابر صفر خواهد بود. از این ویژگی در کنترل بازه شمارش استفاده خواهیم کرد.

کلاک مدار را به کلاک شمارنده یکان متصل می کنیم، و خروجی RCO^1 این شمارنده را به کلاک شمارنده دهگان وصل می کنیم. این خروجی هر بار که رقم یکان در شمارش رو به بالا از ۹ به صفر یا در شمارش رو به پایین از صفر به ۹ برسد، یک سیگنال پایین-فعال شونده ارسال می کند. پایه شماره یازده شمارنده ها مربوط به بارگذاری موازی است. مدار ما در هر یک از سه حالت زیر وارد حالت بارگذاری موازی (ناهمگام) می شود:


- ورودی کنترلی P-Input توسط کاربر به مقدار یک تنظیم شود.
- در حالتی که شمارش رو به بالا است، به عدد ۶۴ برسیم، در این صورت به حالت بارگذاری موازی رفته و مقادیر پیش فرضی که برای ورودی گروه A در نظر گرفته بودیم، که در این حالت برابر با صفر است، عدد نمایش داده شده را به صفر بر می گرداند.
- در حالتی که شمارش رو به پایین است، به عدد صفر برسیم، در این صورت به حالت بارگذاری موازی رفته و مقادیر پیش فرضی که برای ورودی گروه A در نظر گرفته بودیم، که در این حالت برابر با شش و سه است، عدد نمایش داده شده را به ۶۳ بر می گرداند.

بنابراین پایه یازده هر دو شمارنده به یک گیت NOR متصل می شود که این سه شرط را بررسی می کند. علت استفاده از گیت NOR این است که پایه یازده این شمارنده نیز Active-Low می باشد. پایه شماره پنج هر دو شمارنده نیز ورودی کنترلی تعیین کننده جهت شمارش است.


¹Ripple Carry Output

۵ شماتیک نهایی مدار

۱.۵ شمارنده دودویی آسنکرون




شکل ۱.۱.۵: شمارنده دودویی آسنکرون بالا/پایین شمار




شکل ۲.۱.۵: شمارنده آسنکرون با قابلیت مقداردهی موازی

۲.۵ شمارنده دودویی سنکرون



شکل ۱.۲.۵: شمارنده سنکرون با گام سه تایی

۳.۵ شمارنده BCD




شکل ۱.۳.۵: شمارنده BCD


۶ بررسی Test Case ها

۱.۶ شمارنده دودویی آسنکرون

شمارش رو به پایین:




شکل ۱.۱.۶: حالت اولیه




شکل ۲.۱.۶: پس از یک کلاک

شمارش رو به بالا:




شکل ۳.۱.۶: حالت اولیه



شکل ۴.۱.۶: پس از یک کلاک


قابلیت بارگذاری موازی:




شکل ۵.۱.۶: بارگذاری موازی

۲.۶ شمارنده دودویی سنکرون


شمارش رو به بالا:



شکل ۱.۲.۶: حالت اولیه




شکل ۲.۲.۶: پس از یک کلاک




شکل ۳.۲.۶: پس از یک کلاک دیگر

شمارش رو به پایین:




شکل ۴.۲.۶: حالت اولیه



شکل ۵.۲.۶: پس از یک کلاک


۳.۶ شمارنده BCD

بارگذاری موازی:




شکل ۱.۳.۶


شمارش روبه بالا و عبور از ۶۳:



شکل ۲.۳.۶




شکل ۳.۳.۶




شکل ۴.۳.۶


شمارش رو به پایین و عبور از صفر:



شکل ۵.۳.۶



شکل ۶.۳.۶



شکل ۷.۳.۶

۷ نتیجه‌گیری

در این آزمایش، با اصول طراحی، تحلیل و شبیه‌سازی انواع شمارنده‌های دیجیتال آشنا شدیم و عملکرد آن‌ها را به صورت عملی در محیط نرم‌افزار پروتئوس مورد بررسی قرار دادیم. نتایج و دستاوردهای این آزمایش را می‌توان در سه بخش اصلی خلاصه کرد:

- شمارنده‌های آسنکرون (**Asynchronous**): در بخش اول، با استفاده از فلیپ‌فلاپ‌های JK، در حالت Toggle، یک شمارنده موجی بالا/پایین‌شمار طراحی شد. همچنین با بهره‌گیری از پایه‌های آسنکرون Preset و Clear، قابلیت بارگذاری موازی و مقداردهی اولیه با موفقیت به مدار اضافه گردید.
- شمارنده‌های سنکرون (**Synchronous**): بخش دوم، با طراحی یک شمارنده سنکرون با گام شمارش سه‌تایی، اعمال همزمان پالس ساعت به تمامی فلیپ‌فلاپ‌ها و استفاده از شبکه‌ای از گیت‌های منطقی (بر اساس جدول حالت و توابع تحریک)، نشان داد که مدارهای سنکرون از انعطاف‌پذیری و پایداری بسیار بالایی برای پیاده‌سازی الگوهای شمارش پیچیده و دلخواه برخوردارند.
- شمارنده‌های BCD و تراشه‌های آماده: در بخش نهایی، کار با تراشه 74190 به عنوان یک شمارنده مجتمع و آماده بررسی شد. با اتصال آبخاری دو تراشه از طریق پایه RCO، یک شمارنده دو رقمی طراحی گردید. طراحی ساز و کار توقف شمارش در ۶۳ و همچنین دریافت ورودی موازی از کاربر از دیگر چالش‌های طراحی این مدار بود که با کمک گرفتن از یک مالتیپلکسر/انتخاب‌کننده برطرف شد. نمایش صحیح خروجی‌ها بر روی نمایشگرهای هفت‌قطعه‌ای (7-Segment) نیز صحت عملکرد کلی مدار را تایید کرد.

به طور کلی، نتایج به‌دست‌آمده از شبیه‌سازی‌ها تطابق کاملی با مباحث تئوری و معادلات بولین استخراج‌شده داشت و درک عمیق‌تری از تفاوت‌ها، مزایا و کاربردهای مدارهای سنکرون و آسنکرون در سیستم‌های دیجیتال فراهم نمود.