

opentitan的FPGA工程在vivado上的综合

vivado工程的生成和打开

1、在soc开发、仿真测试完成后合成vivado工程

vivado 2021.1
设udev规则

```
fusesoc --cores-root . run --flag=fileset_top --target=synth --setup  
lowrisc:systems:chip_earlgrey_${BOARD}
```

2、将生成的FPGA工程文件夹移到主目录下

3、将soc工程中编译出来的存储初始化文件放到主目录下的memroy文件夹中

```
Parameter BootRomInitFile bound to: ../../../../../../../../../../bazel-out/k8-fastbuild-ST-2cc462681f62/bin/sw/device/lib/testing/test_rom/test_rom_fpga_cw310.39.scr.vmem - type: string  
Parameter OtpCtrlMemInitFile bound to: ../../../../../../../../../../bazel-out/k8-fastbuild/bin/hw/ip/otp_ctrl/data/img_rma.24.vmem - type: string
```

工程文件夹中的所需文件路径

4、修改FPGA工程文件夹中的 所有文件中的 存储初始化文件的路径到 ~/memroy/
用VSCODE中的左侧放大镜搜索替换功能

```
../../../../build-bin/sw/device/otp_img/otp_img_fpga_cw310.vmem  
../../../../build-bin/sw/device/lib/testing/test_rom/test_rom_fpga_cw310.scr.39.vmem
```

5、修改tcl中的芯片型号【xcku060-ffva1156-2-i】

修改时序约束（用成功的版本）、替换引脚约束（KU）、编辑布局约束（某些模块需要特定布局）

修改顶层文件中的路径参数【目前直接 板子单端时钟200Mhz输入给opentitan】

时钟翻倍，uart波特率也翻倍

6、新终端打开vivado

source lowrisc_systems_chip_earlgrey_cw310_0.1.tcl 从TCL 打开工程。

vivado工程的综合与解决bug

7、修改底层时钟资源到ultrascale

从u_clkmgr_aon/u_clk_io_div4_peri_cg中的时钟资源文件换 7系列 到 ultrascale

8、进行综合，增量debug

缺少文件的，add files 把存代码的整个文件夹添加

找不到存储初始化文件，就复位综合过程，关掉vivado，vscode放大镜更改所有文件中的存储文件的路径，尤其是.xpr中的。重新终端执行vivado,从ui中 打开工程>.xpr文件。

没有报警导致综合失败，就进入log，搜索ERROR，然后解决。（有些问题是代码不规范，注意）

9、完成implement

打开结果，记录：消耗资源、时序、功耗...

10、生成比特流、生成MCS

11、烧写比特流文件进行测试（jtag线烧完后不用拔）【看测试那个PPT】

12、测试成功，烧写MCS文件

 mx25l25645g-spi-x1_x2_x4	mx25l25645g	Macronix	mx25l25635f-spi-x1_x2_x4	mx25l	spi
--	-------------	----------	--------------------------	-------	-----

烧写mcs后，jtag线拔掉，按复位或重新上电。

13、测试成功后，压缩备份SOC工程文件夹、FPGA工程文件夹、git 提交工程文件夹、git发布新模块 存储MCS文件 【都要写备注】

关于vivado下FPGA综合过程的经验

- 1、单端时钟D24时，LVCMOS18。差分时钟用MMCM和原语变单端。
- 2、综合（合成）或实现的过程失败，找不到的报警信号，可以在LOG中搜索ERROR。
- 3、功能仿真过了之后，综合后不一定对，实际电路和仿真可能会有差异。

看来仿真和实测还是有区别😓

学到了：1、代码要写规范，理解rtl背后的实际电路 2、不同的编译器是有区别的，功能仿真、FPGA综合、ASIC逻辑综合背后细节要了解。

以下是新消息

对的，vivado这些工具实际上帮你做了很多事情，导致咱们都不了解细节了，有时间可以看看相关的书，或者就是design compiler的手册，看看综合过程到底发生了什么

SM3的一个状态机次态没有附初值导致latch，功能仿真没问题，综合出错，但不报cw和err。

原因就是忽略了综合的细节（代码与对应电路的联系）。只关注代码功能，不注重电路，只觉得过仿真就可以。【这种做法会导致意想不到的错误】

sv那本书好好读读

关于添加PUF后综合的特殊的地方


- 1、加PUF后，要手动将chip_earlgrey_XX.sv中的 AST与TOP之间的rng断开。【在vivado中】
- 2、设置FPGA的define(), RO用lut
- 3、修改puf布局布线脚本，适用于KU资源的lut布局

注：

- 1、KU资源介绍：UG574 简介<https://www.bilibili.com/read/cv26263673/>
- 2、闫老师puf的PPT
- 3、手动调整module的布局 https://zhuanlan.zhihu.com/p/266422323?utm_id=0

关于在vivado中调整模块在版图中的布局

推荐做法： Netlist中选中模块、右键、floorplanning、Draw pblock（在版图中划定区域），完成后在顶部File中点约束，保存。然后在design run中重新implement。保存的约束可在下个版本的工程中使用。



框定模块到一个时钟块（版图中的大块） eg：

```
create_pblock pblock_u_puf
```

```
add_cells_to_pblock [get_pblocks pblock_u_puf] [get_cells -quiet [list top_earlgrey/u_puf]]
```

```
resize_pblock [get_pblocks pblock_u_puf] -add {CLOCKREGION_X0Y3:CLOCKREGION_X1Y4}
```

