EXERCICES

Les circuits combinatoires

Exercice N°1


Dans une usine des briques on effectue le contrôle de qualité selon 4 critères : le poids (P), la longueur (L) la largeur (W) et la hauteur (H) (0 incorrect et 1 correct), cela permet de classer les briques en trois catégories :**

- Qualité A : le poids (P) et deux dimensions au moins sont correctes,
- Qualité B : le poids (P) seul est incorrect ou le poids étant correct et deux dimensions au moins sont incorrectes,
- Qualité C : (ou refus) le poids (P) est incorrect ainsi qu'une ou, plusieurs dimensions.

1. Etablir la table de vérité liant **P, L , W** et **H** aux fonctions de sortie **A , B** et **C**.
2. Trouver les équations des sorties (simplifiées par tableau de Karnaugh).
3. Représenter le logigramme à l'aide de 2 circuits intégrés contenant 3 portes NAND à 3 entrées et de 1 circuit intégré contenant 4 NOR à 2 entées. On dispose des variables **P, L, W** et **H** sous la forme directe seulement.

Exercice N°2

Soit un circuit combinatoire à **5** lignes d'entrée et **3** lignes de sorties comme le montre la figure ci-dessous :




Le fonctionnement est le suivant :

- Lorsqu'une seule ligne d'entrée, parmi E_0, E_1, E_2, E_3 se trouve au niveau haut, son numéro est codé en binaire sur les sorties (S_1S_0),
- Si plusieurs lignes sont simultanément au niveau haut, on code le numéro le plus élevé,
- Si toutes les lignes d'entrée sont au niveau bas, on code (S_1S_0) = (**00**), mais on signale par $E_{out}=1$ que ce code n'est pas validé. Dans tous les autres cas $E_{out}=0$.
- Le fonctionnement décrit jusqu'ici s'observe lorsque $E_{in}=1$. Si $E_{in}=0$, on obtient $S_1=S_0=E_{out}=0$.

1. Dresser la table de vérité de ce codeur.
2. Etablir les équations logiques des sorties S_0, S_1et E_{out} en fonction des entrées E_0, E_1, E_2, E_3 et E_{in}.
3. Représenter le schéma logique du codeur.

Exercice N°3

On s'intéresse à une intersection entre une route principale et une route secondaire dont on donne le principe de fonctionnement ainsi qu'un extrait du cahier des charges fonctionnel.
Des capteurs de présence de voitures sont placés le long des voies **a** et **b** pour la route principale, **c** et **d** pour la route secondaire. Les sorties de ces capteurs sont à **1** en présence de voitures.



Extrait du cahier des charges :

- Le feu **F1** est vert quand il y a des voitures en **a** et **b** en même temps.
- Le feu **F1** est vert quand il y a des voitures en **a** ou **b** et qu'il n'y en a pas en **c** ou en **d**.
- Le feu **F2** est vert quand il y a des voitures en **c** et **d** et qu'il n'y en pas en **a** ou en **b**.
- Le feu **F2** est vert quand il y a des voitures en **c** ou **d** et qu'il n'y en a ni en **a** ni en **b**.
- Le feu **F1** est vert quand il n'y a pas de voitures du tout.

La variable correspondant à un feu est à 1 lorsque le feu est vert.

1. Dresser la table de vérité qui permet de traduire ce problème sachant que les entrées sont **a, b, c** et **d** et les sorties sont **F1** et **F2.**
2. Déterminer les expressions des équations logiques **F1** et **F2** sous forme de sommes de produits.
3. Simplifier les graphiquement les expressions de **F1** et **F2**.

Exercice N°4

On veut concevoir un circuit permettant de détecter la parité d'un mot de 4 bits codé sur les entrées **A, B, C** et **D**. La sortie **P=0** si le nombre de 1 en entrée est pair (exemple : 0011) et **P=1** sinon (exemple : 1000).

1. Etablir la table de vérité correspondante.
2. Représenter le schéma de réalisation de cette fonction à base d'un décodeur 4vers 16.
3. Représenter le schéma à base d'un multiplexeur 16 vers 1.
4. Représenter le schéma à base d'un multiplexeur 8 vers 1.

Exercice N°5

La figure1 représente un comparateur de deux nombres binaires xi et yi à 1 bit.



Figure 1

1. Effectuer la synthèse de ce circuit logique.
2. On veut réaliser un comparateur de deux nombres binaires à trois bits **X=$X_2X_1X_0$** et **Y=$Y_2Y_1Y_0$**, dont le schéma synoptique est donné par la figure2. On note que **X_0** et **Y_0** sont les bits de poids les plus faibles.




Figure 2

a- Donner les expressions logiques des sorties **S, I et E** en fonction des sorties **Si , Ii , Ei** avec i=0, 1, 2 du comparateur à 1 bit.

b- En déduire le schéma interne du comparateur à 3 bits.

3. On veut afficher les sorties du comparateur (**S, I, E**) sur un afficheur **7** segments à cathodes communes en utilisant un transcodeur, comme le montre la figure3a, et ce pour obtenir l'affichage donné par la figure 3b.




Figure 3a

a- Donner la table de transcodage permettant le passage du code **S, I, E** au code 7 segments.

b- En déduire le schéma interne du transcodeur





Figure 3b


Exercice N°6

Pour chacun des circuits ci-dessous, identifier les composants utilisés puis établir l'expression de la sortie en fonction des différentes entrées.


a-



b-




c-



Corrigé

b-



Ce circuit comporte *un multiplexeur 8 vers 1*et une *porte NON*. On peut établir sa table de vérité puis en déduire l'équation de la sortie F.

d	c	b	F
0	0	0	$I_0 = 1$
0	0	1	$I_1 = \bar{a}$
0	1	0	$I_2 = 1$
0	1	1	$I_3 = 0$
1	0	0	$I_4 = \bar{a}$
1	0	1	$I_5 = 0$
1	1	0	$I_6 = 0$
1	1	1	$I_7 = 0$

Exercice N°1

1. Table de vérité

	P	L	W	H	A	B	C
0	0	0	0	0	0	0	1
1	0	0	0	1	0	0	1
2	0	0	1	0	0	0	1
3	0	0	1	1	0	0	1
4	0	1	0	0	0	0	1
5	0	1	0	1	0	0	1
6	0	1	1	0	0	0	1
7	0	1	1	1	0	1	0
8	1	0	0	0	0	1	0
9	1	0	0	1	0	1	0
10	1	0	1	0	0	1	0
11	1	0	1	1	1	0	0
12	1	1	0	0	0	1	0
13	1	1	0	1	1	0	0
14	1	1	1	0	1	0	0
15	1	1	1	1	1	0	0

2. Equations simplifiées des sorties

$A(P,L,W,H) = \Sigma_m(11,13,14,15)$

PL \ WH	00	01	11	10
00	0	0	0	0
01	0	0	0	0
11	0	1	1	1
10	0	0	1	0

A

$A = PLH + PLW + PWH$

$B(P,L,W,H) = \Sigma_m(7,8,9,10,12)$

PL \ WH	00	01	11	10
00	0	0	0	0
01	0	0	1	0
11	1	0	0	0
10	1	1	0	1

B

$B = \bar{P}LWH + P\bar{W}\bar{H} + PL\bar{W} + PL\bar{H}$

$C(P, L, W, H) = \Sigma_m(0, 1, 2, 3, 4, 5, 6)$

PL \ WH	00	01	11	10
00	1	1	1	1
01	1	1	0	1
11	0	0	0	0
10	0	0	0	0

C

$C = \bar{P}\bar{L} + \bar{P}W + \bar{P}H$

3. Logigramme à l'aide de 2 circuits intégrés contenant 3 portes NAND à 3 entrées et de 1 circuit intégré contenant 4 NOR à 2 entées.

- $A = PLH + PLW + PWH$

  $= \overline{\overline{PLW} + \overline{PLH} + \overline{PWH}}$

  $= \overline{\overline{PLW}.\overline{PLH}.\overline{PWH}}$

  $= (P|L|W)|(P|L|H)|(P|W|H)$

$$A = (P|L|W)|(P|L|H)|(P|W|H)$$

- D'après la table de vérité on remarque que lorsque B=1 on a A=C=0. On peut donc écrire :

$$B = \overline{A}.\overline{C} = A \downarrow C$$

$$B = A \downarrow C$$

- $C = \overline{P}\overline{L} + \overline{P}\overline{W} + \overline{P}\overline{H}$

  $= \overline{P}(\overline{L} + \overline{W} + \overline{H})$

  $= \overline{\overline{P}(\overline{L} + \overline{W} + \overline{H})}$


  $= \overline{P + (LWH)}$

  $= P \downarrow (LWH)$

  $= P \downarrow \overline{(L|W|H)}$

  $= P \downarrow ((L|W|H) \downarrow 0)$

$$C = P \downarrow ((L|W|H) \downarrow 0)$$



Exercice N°2


Pour simplifier la synthèse on ne tient pas compte au début de l'entrée **Ein**.

1. Table de vérité


	E_3	E_2	E_1	E_0	E_{out}	S_1	S_0
0	0	0	0	0	1	0	0
1	0	0	0	1	0	0	0
2	0	0	1	0	0	0	1
3	0	0	1	1	0	0	1
4	0	1	0	0	0	1	0
5	0	1	0	1	0	1	0
6	0	1	1	0	0	1	0
7	0	1	1	1	0	1	0
8	1	0	0	0	0	1	1
9	1	0	0	1	0	1	1
10	1	0	1	0	0	1	1
11	1	0	1	1	0	1	1
12	1	1	0	0	0	1	1
13	1	1	0	1	0	1	1
14	1	1	1	0	0	1	1
15	1	1	1	1	0	1	1

2. Equations simplifiées des sorties

$$E_{out} = \bar{E}_3\bar{E}_2\bar{E}_1\bar{E}_0$$



$S_0 = E_3 + E_2E_1$




$S_1 = E_3 + E_2$

En tenant compte de l'entrée Ein, les équations des sorties deviennent :

$S_0 = E_{in}(E_3 + E_2E_1)$	$S_1 = E_{in}(E_3 + E_2)$	$E_{out} = E_{in}\bar{E}_3\bar{E}_2\bar{E}_1\bar{E}_0$

3. Schéma logique



Exercice N°3

1. Table de vérité


	a	b	c	D	F_1	F_2
0	0	0	0	0	1	0
1	0	0	0	1	0	1
2	0	0	1	0	0	1
3	0	0	1	1	0	1
4	0	1	0	0	1	0
5	0	1	0	1	1	0
6	0	1	1	0	1	0
7	0	1	1	1	0	1
8	1	0	0	0	1	0
9	1	0	0	1	1	0
10	1	0	1	0	1	0
11	1	0	1	1	0	1
12	1	1	0	0	1	0
13	1	1	0	1	1	0
14	1	1	1	0	1	0
15	1	1	1	1	1	0

2. Expressions des sorties sous forme de somme de produits (première forme canonique) :


$$F_1 = \bar{a}\bar{b}\bar{c}\bar{d} + \bar{a}b\bar{c}\bar{d} + \bar{a}b\bar{c}d + a\bar{b}\bar{c}\bar{d} + a\bar{b}\bar{c}d + a\bar{b}cd + ab\bar{c}\bar{d} + ab\bar{c}d + abc\bar{d} + abcd$$

$$F_2 = \bar{a}\bar{b}\bar{c}d + \bar{a}\bar{b}c\bar{d} + \bar{a}\bar{b}cd + \bar{a}bcd + a\bar{b}cd$$

3. Simplification graphique des expressions de F_1 et F_2.



$F_1 = ab + c\bar{d} + a\bar{c} + b\bar{c} + a\bar{d} + \bar{b}d$



$F_2 = \bar{a}b\bar{d} + \bar{a}b\bar{c} + \bar{a}cd + b\bar{c}d$


Exercice N°4

1. Table de vérité


	A	B	C	D	P
0	0	0	0	0	0
1	0	0	0	1	1
2	0	0	1	0	1
3	0	0	1	1	0
4	0	1	0	0	1
5	0	1	0	1	0
6	0	1	1	0	0
7	0	1	1	1	1
8	1	0	0	0	1
9	1	0	0	1	0
10	1	0	1	0	0
11	1	0	1	1	1
12	1	1	0	0	0
13	1	1	0	1	1
14	1	1	1	0	1
15	1	1	1	1	0

2. Schéma de réalisation de la fonction **P** à base d'un décodeur 4 vers 16.

$$P(A,B,C,D)=\sum_m(1,2,4,7,8,11,13,14) = S_1+ S_2+ S_4+ S_7+ S_{11}+ S_{13}+ S_{14}$$



3. Schéma de réalisation de la fonction **P** à base d'un multiplexeur 16 vers 1.



4. Schéma de réalisation de la fonction **P** à base d'un multiplexeur 8 vers 1.

On choisit les 3 variables **BCD** comme entrées de sélection (d'adresse) pour le multiplexeur 8 vers 1 et on détermine les valeurs de ses 8 entrées (**I_0 à I_7**) en fonction de la variable d'entrée du plus fort poids (**A**) de la façon suivante :


On représente le tableau ci-dessous (Attention, il ne s'agit pas d'un tableau de Karnaugh).

- Chaque case du tableau correspond à une ligne de la table de vérité (16 lignes : 0 à 15 dans notre cas).
- On entoure par un cercle les chiffres pour lesquels la fonction est à l'état 1:

  $P(A,B,C,D)=\Sigma_m(1,2,4,7,8,11,13,14)$.
- On détermine ensuite les valeurs que doivent les entrées du multiplexeur, par exemple : **$I_0=A$** car le chiffre 8 se trouve sur la ligne **A**, l'entrée $I_1 = \bar{A}$ car le chiffre 1 se trouve sur la ligne $\bar{A}$…


BCD

A	000	001	010	011	100	101	110	111
0($\bar{A}$)	0	1	2	3	4	5	6	7
1(A)	8	9	10	11	12	13	14	15
	I_0= A	I_1=$\bar{A}$	I_2=$\bar{A}$	I_3= A	I_4=$\bar{A}$	I_5= A	I_6= A	I_7=$\bar{A}$




Remarque :

- Si sur la même colonne on a deux états 1 de la fonction alors l'entrée du multiplexeur correspondante est égale à 1.



- Si sur la même colonne on a deux états 0 de la fonction alors l'entrée du multiplexeur correspondante est égale à 0



Exercice N°5

1. Synthèse du comparateur 1 bit.

a- Table de vérité :

xi	yi	Si	Ii	Ei
0	0	0	0	1
0	1	0	1	0
1	0	1	0	0
1	1	0	0	1


b- Equations des sorties :

$$S = x_i\bar{y}_i$$


$$I = \bar{x}_i y_i$$

$$E = \bar{x}_i\bar{y}_i + x_i y = \overline{x_i \oplus y_i}$$

c- Logigramme :



2. On réalise le comparateur de deux nombres binaires à trois bits **X=X₂X₁X₀** et **Y=Y₂Y₁Y₀**, à base de trois comparateurs 1 bit comme l'indique la figure ci-contre. Pour cela, on détermine les expressions des sorties **S, I** et **E** en fonctions des sorties des 3 comparateurs 1 bit **S₂ , I₂ , E₂, S₁ , I₁ , E₁, S₀ , I₀ et E₀**.



a- Expressions logiques des sorties **S, I et E**

- **X>Y (S=1)** si :
  - $x_2>y_2$ (**$S_2=1$**)
  - ou $x_2=y_2$ (**$E_2=1$**) et $x_1>y_1$ (**$S_1=1$**)
  - ou $x_2=y_2$ (**$E2=1$**) et $x_1=y_1$ (**$E_1=1$**) et $x_0>y_0$ (**$S_0=1$**)

  d'où

  $S=S_2+E_2S_1+E_2E_1S_0$

- **X<Y (I=1)** si :
  - $x_2<y_2$ (**$I_2=1$**)
  - ou $x_2=y_2$ (**$E_2=1$**) et $x_1<y_1$ (**$I_1=1$**)
  - ou $x_2=y_2$ (**$E2=1$**) et $x_1=y_1$ (**$E_1=1$**) et $x_0<y_0$ (**$I_0=1$**)

  d'où


  $I=I_2+E_2I_1+E_2E_1I_0$

- **X=Y (E=1)** si :
  - $x_2=y_2$ (**$E2=1$**) et $x_1=y_1$ (**$E_1=1$**) et $x_0=y_0$ (**$E_0=1$**)

  d'où

  $E=E_2E_1E_0$

b- Schéma interne du comparateur à 3 bits.



3. Etude du transcodeur

a- Table de vérité :


S	I	E	a	B	c	d	e	f	g
0	0	1	1	0	0	1	1	1	1
0	1	0	0	0	0	0	1	1	0
1	0	0	1	0	1	1	0	1	1

b- Schéma interne du transcodeur

D'après la table de vérité on déduit les équations des différentes sorties :

- $a = d = g = \bar{I}$
- $b = 0$
- $c = S$
- $e = \bar{S}$
- $f = 1$


d'où le schéma interne du transcodeur :




Remarque : On peut établir la table de vérité du transcodeur de la façon suivante où chaque ϕ représente un état indéterminé de la sortie.

S	I	E	a	b	c	d	e	F	g
0	0	0	ϕ	ϕ	ϕ	ϕ	ϕ	ϕ	ϕ
0	0	1	1	0	0	1	1	1	1
0	1	0	0	0	0	0	1	1	0
0	1	1	ϕ	ϕ	ϕ	ϕ	ϕ	ϕ	ϕ
1	0	0	1	0	1	1	0	1	1
1	0	1	ϕ	ϕ	ϕ	ϕ	ϕ	ϕ	ϕ
1	1	0	ϕ	ϕ	ϕ	ϕ	ϕ	ϕ	ϕ
1	1	1	ϕ	ϕ	ϕ	ϕ	ϕ	ϕ	ϕ

D'où les équations simplifié des sorties **a** et **c** à titre d'exemple.




$a = I$



$c = S$

Exercice N°6

a-



Ce circuit comporte **un décodeur DCB/Décimal** (DCB/DEC) dont les sorties sont actives au niveau bas et une **porte NAND à 8 entrées**.


Equation de la sortie :

$$F(c,b,a) = \overline{\bar{S}_0 + \bar{S}_3 + \bar{S}_4 + \bar{S}_5 + \bar{S}_7}$$

$$F(c,b,a) = S_0 + S_3 + S_4 + S_5 + S_7$$

$$F(c,b,a) = \bar{c}\bar{b}\bar{a} + \bar{c}ba + c\bar{b}\bar{a} + c\bar{b}a + cba$$

b-



Ce circuit comporte **un multiplexeur 8 vers 1**et une **porte NON**. On peut établir sa table de vérité puis en déduire l'équation de la sortie F.


d	c	b	F
0	0	0	$I_0 = 1$
0	0	1	$I_1 = \bar{a}$
0	1	0	$I_2 = 1$
0	1	1	$I_3 = 0$
1	0	0	$I_4 = \bar{a}$
1	0	1	$I_5 = 0$
1	1	0	$I_6 = 0$
1	1	1	$I_7 = 0$

$F = \bar{d}\bar{c}\bar{b}.I_0 + \bar{d}\bar{c}b.I_1 + \bar{d}\bar{c}\bar{b}.I_2 + d\bar{c}\bar{b}.I_4$ *(les autres termes sont nuls*

$F = \bar{d}\bar{c}\bar{b}.1 + \bar{d}\bar{c}b.\bar{a} + \bar{d}\bar{c}\bar{b}.1 + d\bar{c}\bar{b}.\bar{a}$ *car*

$F = \bar{d}\bar{c}\bar{b} + \bar{d}\bar{c}b\bar{a} + \bar{d}\bar{c}\bar{b} + d\bar{c}\bar{b}\bar{a}$ *$I_3=I_5=I_6=I_7=0$)*

C-



Les équations des sorties intermédiaires **X** et Y et de la sortie finale **Z** sont :

B	A	X
0	0	$I_0 = 0$
0	1	$I_1 = 1$
1	0	$I_2 = 1$
1	1	$I_3 = 0$

-

$X = \bar{B}A.I_1 + B\bar{A}.I_2$ car $I_0=I_3=0$

$X = \bar{B}A + B\bar{A}$ car $I_1=I_2=1$

$X = B \oplus A$

D	C	Y
0	0	$I_0 = 0$
0	1	$I_1 = 0$
1	0	$I_2 = 1$
1	1	$I_3 = 0$

$Y = D\bar{C}.I_2$ car $I_0= I_1=I_3=0$

$Y = D\bar{C}$ car $I_2=1$

X	Y	Z
0	0	$I_0 = 0$
0	1	$I_1 = E$
1	0	$I_2 = 0$
1	1	$I_3 = \bar{E}$

$Z = \bar{X}Y.I_1 + XY.I_3$ car $I_0=I_2=0$

$Z = \bar{X}YE + XY\bar{E}$ car $I_1=E$ et $I_3=\bar{E}$

$Z = Y(\bar{X}E + X\bar{E}) = Y(X \oplus E)$

$Z = D\bar{C}((B \oplus A) \oplus E)$

Examen Corrigé

EXAMEN

ECUE : Systèmes logiques	*Classe(s) :* L1-Info
	Documents autorisés : ☐ Oui ☒ Non
Durée : 1h30mn — *Nombre de pages :*3	Calculatrice autorisée : ☐ Oui ☒ Non

Prière d'utiliser le document réponses pour tout l'examen (6 pages)

Exercice N°1 : (12 points)

Soit le système de commande de feux d'automobile représenté par la figure 1

On dispose, dans ce système, de quatre commandes indépendantes : V pour les veilleuses, C pour les feux de croisement, R pour les feux de route et A pour les feux antibrouillard. On note les états des lumières F_V pour les veilleuses, F_C pour les feux de croisement, F_R pour les feux de route et F_A pour les feux antibrouillard.



Figure 1

- L'action sur la commande V (V=1) allume les veilleuses (F_V=1).
- L'action sur une seule commande parmi C, R ou A, allume en même temps les feux correspondants et les veilleuses.
- Les feux de croisement, les feux de route et les feux antibrouillard ne peuvent pas être allumés simultanément.
- les feux de croisement sont prioritaires sur les feux de route et sur les antibrouillard,
- les antibrouillard sont prioritaires sur les feux de route.

1. Compléter la table de vérité liant F_V, F_C , F_R et F_A aux commandes V, C, R et A.
2. Simplifier ces fonctions à l'aide de tableaux de Karnaugh.
3. Représenter le logigramme de la fonction F_V à base de portes NOR.
4. Réaliser la fonction F_R à base d'un décodeur 4 vers 16.
5. Réaliser la fonction F_C à base d'un multiplexeur 16 vers 1.
6. Réaliser la fonction F_A à base d'un multiplexeur 8 vers 1.

Exercice N°2 : (8 points)

1. Soit l'additionneur complet donné par la figure 2.
   R_e est la retenue rentrante et R_s la retenue sortante.
   1.1 Compléter la table de vérité de cet additionneur.
   1.2 déduire les équations des sorties S_i et R_s en fonction des entrées R_e, a_i et b_i.
   1.3 Représenter le schéma de réalisation à base d'un décodeur 3 vers 8.




Figure 2

1.4 Réaliser , un additionneur 4 bits permettant de faire la somme de deux nombres binaires $A=a_3a_2a_1a_0$ et $B=b_3b_2b_1b_0$, en utilisant 4 additionneurs complets (figure 2).

2. On utilise maintenant deux additionneurs 4 bits pour réaliser le circuit donné à la figure 3.




Figure 3

Ce circuit a pour entrées deux nombres binaires A et B chacun sur 4 bits compris entre 0 (0000) et 9 (1001), soit 0 S A S 9 et 0 S B S 9, et fourni deux sorties, X sur 4 bits (soit $X= X_3X_2X_1X_0$) et Y sur 1 bit (soit $Y= Y_0$).

2.1 Etude du comparateur :

La sortie C du comparateur utilisé dans ce circuit est égale à 1 si la sortie du premier additionneur 4 bits est strictement supérieur à 9 (c'est-à-dire $S_3S_2S_1S_0 > 1001$).

a. Etablir la table de vérité du comparateur.
b. En déduire l'équation simplifiée de la sortie C en fonction de S_3, S_2, S_1 et S_0.
c. Représenter son logigramme.

2.2 En se référant au circuit de la figure 3 :

a. Ecrire l'équation de la sortie E en fonction C et R_3 et l'équation de la sortie Y_0 en fonction de R et R_3.
b. Analyser alors le fonctionnement du circuit en complétant le tableau 1 (document réponses page 5/6).
c. Compléter le tableau 2 (document réponses page 5/6) en écrivant en décimal le contenu du tableau 1 (question précédente).
d. Déduire de rôle de ce circuit.

2.3 On veut afficher le résultat (X et Y en décimal) sur deux afficheurs 7 segments à cathodes communes en utilisant deux transcodeurs, comme le montre la figure 3, et ce pour obtenir l'affichage donné par la figure 4. On se limite ici à l'étude du transcodeur 2.




Figure 4

a. D'après la structure du circuit de la figure 3 et l'analyse de son fonctionnement on peut remarquer que l'afficheur 7 segments lié au transcodeur 2 ne peut afficher que les deux chiffres 0 et 1 : le chiffre 0 si $Y_0=0$ et le chiffre 1 si $Y_0=1$. Compléter alors la table de vérité de ce transcodeur.
b. Déduire les équations de ses différentes sorties.
c. Etablir le logigramme correspondant.

-/-

République Tunisienne
Ministère de l'Enseignement Supérieur
et de la Recherche Scientifique
Direction Générale
des Etudes Technologiques

Institut Supérieur
des Etudes Technologiques
de Radès

Session : ……..…….

Nom : …….. Prénom : ……..…….. Classe : ……..……..

N°C.I.N. : ……...……..… Salle : ……..…… N° place : ……

Signature de l'étudiant

…….

Epreuve de : ……..

Date : ……

‰----------

Epreuve de : Systèmes logiques

Réponses de l'exercice N°1 :

1. Table de vérité :

	V	C	R	A	F_V	F_C	F_R	F_A
0	0	0	0	0				
1	0	0	0	1				
2	0	0	1	0				
3	0	0	1	1				
4	0	1	0	0				
5	0	1	0	1				
6	0	1	1	0				
7	0	1	1	1				
8	1	0	0	0				
9	1	0	0	1				
10	1	0	1	0				
11	1	0	1	1				
12	1	1	0	0				
13	1	1	0	1				
14	1	1	1	0				
15	1	1	1	1				


$F_V(V,C,R,A) = \Sigma_m($……..
……..


$F_C(V,C,R,A) = \Sigma_m($……..
……..

$F_R(V,C,R,A) = \Sigma_m($……..
……..

$F_A(V,C,R,A) = \Sigma_m($……..
……..


2. Simplification des équations des sorties :






F_V = …….. F_C = ……..

Ne rien écrire dans cette zone



F_R = ...




F_A = ...

3. Logigramme de la fonction F_V à base de portes NOR.

F_V = ……..


4. Réalisation de la fonction F_R à base d'un décodeur 4 vers 16.

$F_R (V,C,R,A) = \Sigma_m$(……..



5. Réalisation de la fonction F_C à base d'un multiplexeur 16 vers 1.


$F_C (V,C,R,A) = \Sigma_m$(……..




Ne rien écrire dans cette zone

6. Réalisation de la fonction F_A à base d'un multiplexeur 8 vers 1.

F_A (V,C,R,A) = Σ_m(……..





Réponses de l'exercice N°2 :

1. Additionneur complet

1.1 Table de vérité :

	R_e	a_i	b_i	R_s	S_i
0	0	0	0		
1	0	0	1		
2	0	1	0		
3	0	1	1		
4	1	0	0		
5	1	0	1		
6	1	1	0		
7	1	1	1		

1.2 Equations des sorties S_i et R_s


S_i =……

R_s =……

1.3 Schéma de réalisation à base d'un décodeur 3 vers 8.

S_i =Σ_m(……..……

R_s =Σ_m(……..……



Ne rien écrire dans cette zone

1.4 Schéma de réalisation d'un additionneur 4 bits


2.

2.1 Etude du comparateur :

a. Table de vérité :

	S_3	S_2	S_1	S_0	C
0	0	0	0	0	
1	0	0	0	1	
2	0	0	1	0	
3	0	0	1	1	
4	0	1	0	0	
5	0	1	0	1	
6	0	1	1	0	
7	0	1	1	1	
8	1	0	0	0	
9	1	0	0	1	
10	1	0	1	0	
11	1	0	1	1	
12	1	1	0	0	
13	1	1	0	1	
14	1	1	1	0	
15	1	1	1	1	

b. Equation simplifiée de la sortie C :



C = ……..…….

c. Logigramme:

2.2

a. E =…….. ; Y_0=……..

Nom : …….. Prénom : ……..…….. Classe : ……..……..

N°C.I.N. : ……...……..… Salle : ……..…… N° place : ……

Signature de l'étudiant

……

Epreuve de : ……..

Date : ……

Epreuve de : Systèmes logiques

(suite question 2.2)

b. Analyse du fonctionnement

a_3	a_2	a_1	a_0	b_3	b_2	b_1	b_0	R_3	S_3	S_2	S_1	S_0	C	E	R	Y_0	X_3	X_2	X_1	X_0
0	1	0	1	0	1	0	0													
1	0	0	0	0	0	1	0													
0	1	1	1	1	0	0	1													
1	0	0	1	1	0	0	1													

Tableau 1

c.

$A=a_3a_2a_1a_0$	$B=b_3b_2b_1b_0$	R_3	$S=S_3S_2S_1S_0$	C	E	R	$Y=Y_0$	$X=X_3X_2X_1X_0$
5	4							
8	2							
7	9							
9	9							

Tableau 2

d. Rôle du circuit……..

……

Ne rien écrire dans cette zone

2.3 Etude du transcodeur 2

a. Table de vérité

Y_0	a	b	c	d	e	f	g
0							
1							

b. Equations des sorties :

a = …..… b = …..… c = …..… d = …….

e = …… f = …… g = ……

c. Logigramme :

République Tunisienne
Ministère de l'Enseignement Supérieur
et de la Recherche Scientifique
Direction Générale
des Etudes Technologiques

Institut Supérieur
des Etudes Technologiques
de Radès

Session : ……..…….

Nom : …….. Prénom : ……..…….. Classe : ……..……..

N°C.I.N. : ……...……..… Salle : ……..…… N° place : ……

Signature de l'étudiant

……

Epreuve de : ……..

Date : ……

‰----------

Epreuve de : Systèmes logiques

CORRIGE

Réponses de l'exercice N°1 :

1. Table de vérité :

	V	C	R	A	F_V	F_C	F_R	F_A
0	0	0	0	0	0	0	0	0
1	0	0	0	1	1	0	0	1
2	0	0	1	0	1	0	1	0
3	0	0	1	1	1	0	0	1
4	0	1	0	0	1	1	0	0
5	0	1	0	1	1	1	0	0
6	0	1	1	0	1	1	0	0
7	0	1	1	1	1	1	0	0
8	1	0	0	0	1	0	0	0
9	1	0	0	1	1	0	0	1
10	1	0	1	0	1	0	1	0
11	1	0	1	1	1	0	0	1
12	1	1	0	0	1	1	0	0
13	1	1	0	1	1	1	0	0
14	1	1	1	0	1	1	0	0
15	1	1	1	1	1	1	0	0


$F_V(V,C,R,A) = \Sigma_m(1,2,3,4,5,6,7,8,9,10,11,12,13,14,15)$

$F_C(V,C,R,A) = \Sigma_m(4,5,6,7,12,13,14,15)$


$F_R(V,C,R,A) = \Sigma_m(2,10)$

$F_A(V,C,R,A) = \Sigma_m(1,3,9,11)$

2. Simplification des équations des sorties :



RA
00 01 11 10
VC
00 0 1 1 1
01 1 1 1 1
11 1 1 1 1
10 1 1 1 1
F_V

$F_V = V + C + R + A$



RA
00 01 11 10
VC
00 0 0 0 0
01 1 1 1 1
11 1 1 1 1
10 0 0 0 0
F_C

$F_C = C$

Ne rien écrire dans cette zone



$F_R = \bar{C}R\bar{A}$




$F_R = \bar{C}A$

3. Logigramme de la fonction F_V à base de portes NOR.

$F_V = \bar{V} + \bar{C} + \bar{R} + \bar{A}$


$F_V = \bar{V} \downarrow \bar{C} \downarrow \bar{R} \downarrow \bar{A}$

$F_V = (V \downarrow C \downarrow R \downarrow A) \downarrow 0$




4. Réalisation de la fonction F_R à base d'un décodeur 4 vers 16.

$F_R(V,C,R,A) = \Sigma_m(2,10)$



5. Réalisation de la fonction F_C à base d'un multiplexeur 16 vers 1.

$F_C(V,C,R,A) = \Sigma_m(4,5,6,7,12,13,14,15)$




Ne rien écrire dans cette zone

6. Réalisation de la fonction F_A à base d'un multiplexeur 8 vers 1.

F_A (V,C,R,A) = Σ_m(1,3,9,11)

CRA	000	001	010	011	100	101	110	110
0 ($\bar{V}$)	0	1	2	3	4	5	6	7
1 (V)	8	9	10	11	12	13	14	15
	I_0=0	I_1=1	I_2=0	I_3=1	I_4=0	I_5=0	I_6=0	I_7=0



Réponses de l'exercice N°2 :

1. Additionneur complet

1.1 Table de vérité :

	R_e	a_i	b_i	R_s	S_i
0	0	0	0	0	0
1	0	0	1	0	1
2	0	1	0	0	1
3	0	1	1	1	0
4	1	0	0	0	1
5	1	0	1	1	0
6	1	1	0	1	0
7	1	1	1	1	1

1.2 Equations des sorties S_i et R_s


$S_i = \bar{R}_e\bar{a}_ib_i + \bar{R}_ea_i\bar{b}_i + R_e\bar{a}_i\bar{b}_i + R_ea_ib_i$ $R_s =$

$\bar{R}_ea_ib_i + R_e\bar{a}_ib_i + R_ea_i\bar{b}_i + R_ea_ib_i$

1.3 Schéma de réalisation à base d'un décodeur 3 vers 8.


$S_i = \Sigma_m(1,2,4,7)$

$R_s = \Sigma_m(3,5,6,7)$



Ne rien écrire dans cette zone

1.4 Schéma de réalisation d'un additionneur 4 bits



2.

2.1 Etude du comparateur :

a. Table de vérité :

	S_3	S_2	S_1	S_0	C
0	0	0	0	0	0
1	0	0	0	1	0
2	0	0	1	0	0
3	0	0	1	1	0
4	0	1	0	0	0
5	0	1	0	1	0
6	0	1	1	0	0
7	0	1	1	1	0
8	1	0	0	0	0
9	1	0	0	1	0
10	1	0	1	0	1
11	1	0	1	1	1
12	1	1	0	0	1
13	1	1	0	1	1
14	1	1	1	0	1
15	1	1	1	1	1


b. Equation simplifiée de la sortie C :

S_3S_2 \ S_1S_0	00	01	11	10
00	0	0	0	0
01	0	0	0	0
11	1	1	1	1
10	0	0	1	1

C

$C = S_3S_2 + S_3S_1 = S_3(S_2 + S_1)$

c. Logigramme:



2.2

a. $E = R_3 + C$; $Y_0 = R_3 + R$

Nom : …….. Prénom : ……..…….. Classe : ……..……..

N°C.I.N. : ……...……..… Salle : ……..…… N° place : ……

Signature de l'étudiant

…….

Epreuve de : ……..

Date : ……

‰----------

Epreuve de : Systèmes logiques

(suite question 2.2)

b. Analyse du fonctionnement

a_3	a_2	a_1	a_0	b_3	b_2	b_1	b_0	R_3	S_3	S_2	S_1	S_0	C	E	R	Y_0	X_3	X_2	X_1	X_0
0	1	0	1	0	1	0	0	0	1	0	0	1	0	0	0	0	1	0	0	1
1	0	0	0	0	0	1	0	0	1	0	1	0	1	1	1	1	0	0	0	0
0	1	1	1	1	0	0	1	1	0	0	0	0	0	1	0	1	0	1	1	0
1	0	0	1	1	0	0	1	1	0	0	1	0	0	1	0	1	1	0	0	0

Tableau 1

c.

$A=a_3a_2a_1a_0$	$B=b_3b_2b_1b_0$	R_3	$S=S_3S_2S_1S_0$	C	E	R	$Y=Y_0$	$X=X_3X_2X_1X_0$
5	4	0	9	0	0	0	0	9
8	2	0	10	1	1	1	1	0
7	9	1	0	0	1	0	1	6
9	9	1	2	0	1	0	1	8

Tableau 2

d. Rôle du circuit : C'est un additionneur DCB.

Ne rien écrire dans cette zone

2.3 Etude du transcodeur 2

a. Table de vérité


Y_0	a	b	c	d	e	F	g
0	1	1	1	1	1	1	0
1	0	1	1	0	0	0	0

b. Equations des sorties :

a = $\bar{Y}_0$ b = 1 c = 1 d = $\bar{Y}_0$

e = $\bar{Y}_0$ f = $\bar{Y}_0$ g = 0

c. Logigramme :



Exercice N°4

$F_1 = \bar{A}\bar{B}\bar{C} + \bar{C}D$

$= \bar{C}(\bar{A}\bar{B} + D)$


$= \overline{\bar{C}(\bar{A}\bar{B} + D)}$

$= [\bar{C} \mid (\bar{A}\bar{B} + D)] \mid 1$

$= [\bar{C} \mid (\bar{\bar{A}\bar{B}} \mid \bar{D})] \mid 1$

$= [(C \mid C) \mid (((A \mid A) \mid (B \mid B)) \mid (D \mid D))] \mid 1$

$F_1 = [(C \mid C) \mid (((A \mid A) \mid (B \mid B)) \mid (D \mid D))] \mid 1$



$F_2 = \bar{A}B + BC + AC$

$F_2 = \bar{A}B + AC$, d'après le théorème de consensus


$= \overline{\overline{AB} + \overline{AC}}$

$= \overline{\overline{AB} \cdot \overline{AC}}$

$= (\bar{A} \mid B) \mid (A \mid C)$

$= [(A \mid A) \mid B] \mid (A \mid C)$

$F_2 = [(A \mid A) \mid B] \mid (A \mid C)$



$F_3 = (A + B).(\bar{A} + B + C)$

$= \overline{\overline{(A + B)} + \overline{(\bar{A} + B + C)}}$


$= [(A + B) \mid (\bar{A} + B + C)] \mid 1$

$= [(\bar{A} \mid \bar{B}) \mid (\overline{\bar{A} + B}) \mid \bar{C})] \mid 1$

$= [((A \mid A) \mid (B \mid B)) \mid [((A \mid \bar{B}) \mid 1) \mid (C \mid C)]] \mid 1$

$= [((A \mid A) \mid (B \mid B)) \mid [((A \mid (B \mid B)) \mid 1) \mid (C \mid C)]] \mid 1$

$F_3 = [((A \mid A) \mid (B \mid B)) \mid [((A \mid (B \mid B)) \mid 1) \mid (C \mid C)]] \mid 1$



$F_4 = (B + C).(\bar{A} + B).(\bar{B} + \bar{C})$

$= [(B + C).(\bar{A} + B)].(\bar{B} + \bar{C})$

$= ([(B + C).(\bar{A} + B)] \mid (\bar{B} + \bar{C})) \mid 1$


$= ([(B + C).(\bar{A} + B)] \mid (\bar{B} + \bar{C})) \mid 1$

$= [[((B + C) \mid (\bar{A} + B)) \mid 1] \mid (\bar{B} + \bar{C})] \mid 1$

$= [[((\bar{B} \mid \bar{C}) \mid (A \mid \bar{B})) \mid 1] \mid (B \mid C)] \mid 1$

$= [[(((B \mid B) \mid (C \mid C)) \mid (A \mid (B \mid B))) \mid 1] \mid (B \mid C)] \mid 1$

$F_4 = [[(((B \mid B) \mid (C \mid C)) \mid (A \mid (B \mid B))) \mid 1] \mid (B \mid C)] \mid 1$



Exercice N°5

$F_1 = \bar{A}\bar{B}\bar{C} + \bar{C}D$


$= \bar{C}(\bar{A}\bar{B} + D)$

$= C \dagger (\bar{\bar{A}}\bar{\bar{B}} + \bar{D})$

$= C \dagger (\bar{A}\bar{B} \dagger D)$

$= C \dagger ((A \dagger B) \dagger D)$

$F_1 = C \dagger ((A \dagger B) \dagger D)$



$F_2 = \bar{A}B + BC + AC$


$F_2 = \bar{A}B + AC$, d'après le théorème de consensus

$= \bar{A}B \dagger AC$

$= (A \dagger \bar{B}) \dagger (\bar{A} \dagger \bar{C})$

$= [A \dagger (B \dagger B)] \dagger [(A \dagger A) \dagger (C \dagger C)]$

$F_2 = [A \dagger (B \dagger B)] \dagger [(A \dagger A) \dagger (C \dagger C)]$



$F_3 = (A + B).(\bar{A} + B + C)$


$= (\bar{\bar{A}} + \bar{B}) \dagger (\bar{\bar{A}} + \bar{B} + \bar{C})$

$= (A \dagger B) \dagger [(\bar{A} + B) \dagger C]$

$= (A \dagger B) \dagger [[(\bar{A} \dagger B) \dagger 0] \dagger C]$

$= (A \dagger B) \dagger [[((A \dagger A) \dagger B) \dagger 0] \dagger C]$

$F_3 = (A \dagger B) \dagger [[((A \dagger A) \dagger B) \dagger 0] \dagger C]$



$F_4 = (B + C).(\bar{A} + B).(\bar{B} + \bar{C})$

$= (B + C).[(\bar{A} + B).(\bar{B} + \bar{C})]$


$= (\overline{\bar{B} + \bar{C}}) \dagger [\overline{(\bar{A} + B).(\bar{B} + \bar{C})}]$

$= (B \dagger C) \dagger [(\overline{\bar{A} + B}) + (\overline{\bar{B} + \bar{C}})]$

$= (B \dagger C) \dagger [[(\bar{A} \dagger B) \dagger (\bar{B} \dagger \bar{C})] \dagger 0]$

$= (B \dagger C) \dagger [[((A \dagger A) \dagger B) \dagger ((B \dagger B) \dagger (C \dagger C))] \dagger 0]$

$F_4 = (B \dagger C) \dagger [[((A \dagger A) \dagger B) \dagger ((B \dagger B) \dagger (C \dagger C))] \dagger 0]$



Exercice N°6

1. Equation logique de S en fonction de A, B et C :

$S = \bar{A}BC + AB\bar{C} + ABC$

2. Table de vérité :

A	B	C	S
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	1

3. Logigramme simplifié :

$S = \bar{A}BC + AB\bar{C} + ABC$

$= \bar{A}BC + AB(\bar{C} + C)$


$= \bar{A}BC + AB$

$= B(\bar{A}C + A)$


$= B(A + \bar{A}C)$

$= B(A + C)$

$S = B(A + C)$



4. Schéma de réalisation de la fonction S en utilisant des circuits intégrés 7408 (AND) et 7432 (OR).



5. Réalisation en utilisant un circuit intégré du type 7402 (NOR).

$S = B(A + C)$

$= \bar{B} \dagger (\bar{A} \dagger \bar{C})$

$= (B \dagger B) \dagger (A \dagger C)$

