在 FPGA 上用 PHC 實作金融微結構報價決策之確定性低延遲推論

---

1. 摘要

1.1 動機

- 動機起點：對量化程式交易感興趣 → 選擇金融時序訊號領域 → 好奇模型加速在此領域的效果 → 導聚聽導師說 PHC 這個模型後，發現其參數小的特點或許適合拿來 FPGA 實作。
- HFT 系統的風險窗口由最差情況延遲決定，因此比起平均吞吐，更關注尾端延遲與時序確定性
- 對照組：TCN 已有完整資料（scratch / distilled 對照 PHC teacher），直接可用；DeepLOB / FI-2010 目前僅完成資料下載（791MB zip，尚未解壓、無任何模型或結果），不建議放進本次報告的主線，移至 future work。

1.2 貢獻【再叫 Ai 驗證正確性以及有沒有 update】

1. 權衡 PHC 模型在短期委託簿 action-value 預測上的可行性與效果：
    - 軟體回測顯示 PHC 系列在 val/NEW3/NEW4 三個 split 上排名穩定優於簡單規則與 HGB 基準（9 組合敏感度掃描 100% 一致）。
2. 系統性的 HLS 資源優化案例：
    - 手刻 HLS 八輪迭代將 DSP 用量從初版 2636%（不可實現）降至 21%【有變？】（P&R 實測 21.36%），並定位出三個具體的工具鏈陷阱根因（雙精度 tanh、PIPELINE 強制展開、全域 pipeline_loops 閾值）。
3. 工具鏈選型的失效記錄：
    - hls4ml 在 TCN 的 ConstantPad1d 解析階段直接失敗（連 C++ 專案都無法生成），據此改採手刻 HLS，此失效記錄本身是可複用的工程知識。
4. 遞迴必要性的初步證據：【回答我目前這個部分的實驗進度，以及下周待補的部分】
    - TCN（feedforward、可平行化）scratch 訓練直接打平甚至略贏 PHC teacher 的 causal-fill PnL；消融實驗顯示優勢主要來自「序列順序＋閘控狀態結構」而非某個學到的具體 decay 值。這對「是否真的需要遞迴」提出初步質疑，也指出通往更低延遲（feedforward 可管線化）的路徑。
5. 確定性推論的優勢驗證：【最新的 LOBSTER 部分】

1.3 技術細節（對應 Methodology 三小節）

- 模型的設計方法：PHC-lite 的閘控/衰減遞迴設計、與 TCN 對照組的架構選擇
- 軟體驗證與回測方法：資料切分協定、causal-fill PnL 回測、蒸餾與消融實驗設計
- 將模型放上 FPGA 的權衡與取捨：hls4ml vs 手刻 HLS 的選型理由、資源/延遲/精度三者的優化取捨

2. Methodology

寫作原則：每小節只回答「怎麼做／為什麼這樣做」，不夾帶結果數字（數字留給 Experiments）；每個方法選擇都附一句「為什麼不用另一個做法」，這是最省字又最有說服力的寫法。

2.1 模型設計方法

PHC-lite 是 PHCSSM 論文的簡化實作：保留「可學習的閘控/衰減遞迴狀態更新」與「單一時間步內的多次訊息傳遞（within-timestep multi-transmission loop）」，捨棄 spike 機制、STDP、surrogate-gradient spiking neuron——因為目標是評估「生物啟發的極簡閘控」在 FPGA 上的可行性，而非完整複現生物神經動力學。

模型輸入：為當前特徵向量與前一時刻狀態，經 encode（linear→LayerNorm→SiLU）後，以 sigmoid 閘控與 tanh 候選值更新遞迴狀態，再透過 gain 機制（結合當前編碼與前態）調節訊息傳遞量。

16 維 causal-only 特徵：spread_ticks、bid_sz_1、ask_sz_1、top_depth、queue_imbalance、deep_imbalance、volatility_past_50、event_rate_past_50、inter_arrival_ms、imbalance_change_past、spread_change_past。

另加 5 個衍生特徵 log1p_bid_sz_1、log1p_ask_sz_1、log1p_top_depth、clipped_inter_arrival_ms、zscore_volatility_past_50_by_train_stats。【補上各特徵計算方式，並做成表格】

選擇原則是僅用當前與過去事件可得的委託簿一階/深度資訊與短窗統計量，不含未來資訊，且與 HGB/簡單規則基準共用同一組原始特徵以確保公平對照。

gain_t = sigmoid(W_g·encoded_t + U_g·state_t-1)，是介於 0-1 的純量閘門，逐元素縮放候選值對狀態更新的貢獻量，屬 STP-like 動態突觸增益機制，非完整生物短期可塑性模型【所有類似部分講得更人話】

最終輸出：bid/ask 兩維 action value 與下一狀態。非機率：bid/ask 兩個分數是迴歸式 action value，決策規則為若 max(bid,ask)大於驗證集選定的 threshold，則往分數較高的一側報價，否則不報價（no-quote）；threshold 本身是在 validation split 上搜尋得出，不是模型輸出的一部分

我們額外測試了兩個生物啟發變體作為受控消融：Dale's Law（強制興奮/抑制神經元符號約束）與 STP-like 動態突觸增益；前者實測降低效能而未採用，後者（結合 cosine learning-rate schedule 穩定收斂後）成為最終 HLS 部署版本，顯示「加入生物機制」本身不保證有益，須逐一消融驗證。

對照組採用 TCN（5 個 residual block，dilation 1/2/4/8/16，僅用 ReLU 非線性，causal，zero-padding 避免未來資訊洩漏），選擇理由是它是委託簿時序建模的常見基準，且純前饋、可平行化的結構天然適合與遞迴的 PHC 做「是否需要遞迴」的對照實驗。【對照組以及蒸餾部分怎麼設計以及怎麼進行都要補，實驗數據照慣例補在 experiment】

消融證據鏈：

(1) 05A 記憶反事實測試顯示固定 decay=0.9 與可學習 decay 幾乎打平（Δ約+470），但關閉記憶（Δ約-803,235）或打亂序列順序（Δ約-837,330/-642,420）使 PnL 大幅轉弱，說明優勢來自序列順序＋閘控狀態結構而非個別 decay 值；

(2) 07A 中 TCN scratch/distilled 三種子交叉驗證於 val/NEW3/NEW4 皆通過 matched-random 顯著性檢定（$p<0.001$），但跨 split 的 sign test 因樣本數僅 3 而無法在 5%水準下拒絕「與 PHC teacher 中位數相等」，正確措辭是「無證據顯示 feedforward 較劣」，非「證明 TCN 更優」——這是遞迴必要性的初步、非決定性證據

2.2 軟體驗證與回測方法

資料：為台指期 L2 逐筆委託簿事件，依交易日切分為 development（可調參）、used-oos-diagnostic（僅供觀察不可回頭調參）、final-holdout（終身只能開鎖一次）三類角色，避免資訊洩漏與隱性過擬合。

評估指標：為 causal-fill 序列化超額 PnL（僅使用因果可得資訊模擬撮合與庫存），而非單純的預測準確率，理由是 action-value 模型的最終價值在於交易決策品質，而非逐點預測誤差。

除主要模型比較外，另設計兩類消融：

(1) 蒸餾對照——以 PHC 為 teacher、TCN 為 student，比較 scratch 與 distilled 訓練的差異；

(2) 記憶機制反事實測試——將學到的 decay 替換為固定值、關閉記憶、或打亂序列順序，用以定位模型優勢的真正來源，而非僅報告單一最佳結果。

2.3 FPGA 部署方法與取捨

優先嘗試 hls4ml 自動轉換，但在 TCN 的 ConstantPad1d 層解析階段即失敗（連 C++ 專案都無法生成），且對入門級 FPGA（220 DSP 預算）而言，自動化工具的展開策略通常直接超出資源上限；因此改採手刻 HLS，以換取對每個 pragma 的精確控制與可除錯性，代價是工程時間成本更高。

部署流程遵循四級驗證鏈：C 模擬（csim）確認功能正確性、C 綜合（csynth）取得資源與延遲估計、RTL 協同模擬（cosim）確認 RTL 與 C 模型行為一致、最終 Vivado 布局布線（P&R）取得時序收斂與實測資源數字——本報告的每個關鍵數字都標註其達到的驗證等級，避免用 pre-synthesis 估計值冒充實測結果。

資源優化以八輪迭代收斂，核心取捨是「延遲 vs 資源」：關閉 PIPELINE（HLS PIPELINE off pragma）大幅降低資源用量，但代價是遞迴模型的下一時刻依賴當前狀態輸出，有效 II 等於 latency，無法透過 pipelining 提升吞吐——此取捨在入門級板子的資源預算下是必要的，但也是後續要逼近 1μs 級延遲時必須重新面對的架構限制。

【後來有更新框架 作法等，補上最新，如果還沒做完就先寫做法，之後再補實驗數據】

【也要補上末端抖動的部分】

---

3. Experiments【補上實驗設計方式 詳細定義 以及實作方法與圖表位置讓我把重要結果放進去】

寫作原則：把密集數字放進表格、不放進段落；段落只負責一句話結論＋驗證等級。這樣同樣的資訊量可以省下至少一半的字數。

3.1 資料與設定

台指期 L2 事件共 14,256,951 筆 development+診斷共 13 個交易日：6 天 train＋1 天 val＋2 天 test＋4 天 NEW4；

PHC-lite（hidden_dim=16，1,731 參數）與 TCN 對照組（7,874 參數，receptive field 125）皆使用 16 維 causal-only 特徵、序列長度 128。

3.2 軟體結果

Causal-fill 超額 PnL（val / NEW3 / NEW4，驗證等級：回測，非上線實測）：

Policy	val	NEW3	NEW4
Simple L2 rule	103,260	303,700	72,415
HGB (ML baseline)	142,435	411,090	97,680
PHC-lite v1	170,310	488,870	121,765
PHC-STP（HLS 部署版）	171,835	611,095	129,160
TCN scratch	172,195	565,260	126,915
TCN distilled	173,650	587,795	133,720

排名 PHC/TCN ＞ HGB ＞ simple rule 在 9 組敏感度組合（3 種庫存上限 × 3 種撮合模型）下 100% 一致。TCN（scratch 與 distilled）在三個 split 上皆優於 PHC teacher，但僅 3 個 split 樣本，符號檢定無法拒絕「中位數相等」，不宜宣稱統計顯著。

消融（記憶機制反事實，val causal-fill PnL）：固定 decay=0.9 幾乎打平可學習 decay（Δ 約+470）；關閉記憶明顯轉弱但仍為正（Δ 約-803,235）；反轉/打亂序列順序轉負（Δ 約-837,330 / -642,420）。結論：優勢主要來自序列順序與閘控狀態結構本身，而非某個學到的具體 decay 值——這也是 NEW5 尚未開鎖的三個理由之一。

3.3 硬體結果

PHC-lite 資源優化八輪迭代（DSP 用量，csynth 估計，皆已 cosim 通過）：

版本	關鍵變更	DSP	LUT	FF	BRAM
v1	初版（雙精度 tanh）	2636%	2073%	441%	—
v2	65 點 LUT 定點 tanh	1603%	839%	441%	—
v6	移除 PIPELINE pragma	247%	113%	86%	34%
v7	移除 helper ARRAY_PARTITION	121%	77%	52%	0%
v8（採用版）	顯式 PIPELINE off	21%	46%	13%	2%

v8（seed2）P&R 實測：DSP 21.36%（47/220）、LUT 14.20%（7,555/53,200，較 csynth 估計再降 70%）、FF 7.72%、BRAM 2.14%；延遲 8,316 cycles ≈ 83.16μs @ 100MHz；時序 WNS=+0.020ns、TNS=0.000ns，22,941 個 endpoint 全數收斂。功能驗證：25,600 筆測試向量，csim/cosim 零錯配，最大

絕對誤差 0.00725275；bid/ask 方向一致率 99.9375%（16 個不一致案例皆發生在 |ref|<0.00054 的近零方向時刻）。

本週新增：unroll factor=16 變體完成完整 P&R——100MHz 三次 implementation 策略嘗試（baseline／aggressive physical optimization／fanout register duplication）皆未收斂（最佳 WNS=-0.159ns），根因為高扇出 FSM 狀態暫存器驅動 144 個 DSP48E1 級聯輸入選擇邏輯造成的繞線延遲；90MHz 版本 routed timing met（WNS=+0.151ns、TNS=0.000ns、0 failing endpoints），延遲 25.733µs，較 baseline 改善 3.23 倍，資源使用 DSP 56.8%（125/220）、LUT 27.9%、FF 18.6%、BRAM 0%。另完成跨種子驗證：seed0/seed1 csynth 結果與 seed2 在 DSP/LUT/FF/BRAM/延遲數字上一致（差異在雜訊範圍內），初步支持 v8 架構的種子穩定性，但僅到 csynth 層級，尚未對 seed0/1 跑 P&R。

FPGA vs CPU（PyTorch float32, no_grad, 10,000 次計時；驗證等級：FPGA=P&R 實測固定值，CPU=軟體實測）：

指標	FPGA (v8)	CPU (PyTorch)	備註
Latency mean	83.16 µs	117.5 µs	FPGA 快 1.4×
Latency median	83.16 µs	84.2 µs	接近
Latency p99	83.16 µs	778.8 µs	FPGA 快 9.4×
Jitter	0（固定）	高（GC/排程）	FPGA 核心優勢

誠實揭露：此 CPU 基準為 Python/PyTorch 版本（非 LibTorch C++/TorchScript），p99 中有一部分是 Python 層開銷，換用 C++ 基準會是更硬的對照，列為 future work。此外，TCN 手刻 HLS（07b）目前僅完成 csim/csynth，尚未跑 cosim 與 P&R，其延遲數字仍是 pre-synthesis 估計，不可與 PHC 的 P&R 實測值直接類比。誠實更新（本週）：上表為 Python/PyTorch 版 CPU 基準，另有更嚴謹的 LibTorch C++/TorchScript 單執行緒基準（10,000 次計時）：mean 74.54µs、median 51.0µs、p99 636.7µs、min 43.8µs——換算後 FPGA 對此更硬對照組的 p99 優勢是 7.66×（原 Python 版為 9.4×），且 FPGA 平均延遲（83.16µs）其實略輸 LibTorch C++（74.54µs），這進一步印證 FPGA 的價值在確定性與尾端延遲、不在平均吞吐。並發壓力測試（N=1/2/4/8 同時執行緒，deadline=83.16µs）顯示 CPU deadline miss rate 在 N=4 達最高 15.13%，但 miss rate 隨並發數非單調成長、量測時背景負載未完全閒置，這兩點與 N=16 oversubscription 測試皆列為誠實的剩餘限制。07C streaming 重新設計工作已發起，結果尚待驗證回報。

3.4 邊界與限制

- 資料時間戳最小解析度為 1ms，而延遲數字（23.16/83.16µs）遠低於此解析度，因此無法直接用本資料集驗證「次毫秒級延遲差異」對 PnL 的因果效應；延遲注入敏感度掃描顯示在 10ms 以下多數情況無顯著 PnL 退化——這是資料解析度的限制，不是「FPGA 延遲不重要」的證明。
- PYNQ-Z2 實機驗證僅完成 wrapper 介面 preflight，尚未上板；HLS 全流程僅完成 seed2，seed0/1 尚未開始，跨種子穩定性未知。

---

4. 下一步工作

4.1 下周目標

1. PYNQ-Z2 上板實測 (如果比賽結果有上就先跑一次看看)

2. 延遲收斂路線圖——83.16μs（P&R 實測）→ 23.16μs（unroll factor=16，csynth 已驗證但未過 P&R）的既有進展，加上分析指出通往 <10μs／~1μs 需要架構層級改動（減少 dense block 數量、結構化或對角矩陣變換），而非單靠調頻或量化。（本週更新：unroll factor=16 已於 90MHz 完成 routed timing met（WNS=+0.151ns、TNS=0.000ns、0 failing endpoints），延遲 25.733μs，較 baseline 改善 3.23 倍；100MHz 目標（23.16μs）三次 P&R 嘗試（baseline／aggressive physical-opt／fanout register duplication）皆未收斂，最佳 WNS=-0.159ns，根因為高扇出 FSM 狀態暫存器同時驅動 144 個 DSP48E1 級聯輸入選擇邏輯，繞線延遲佔 42%；資源代價：DSP 用量由 21%漲至 56.8%（125/220）。）
3. Hardware-aware 特徵選擇——與隊友協作方向，可作為跨組合作亮點。
4. 公開基準對照（FI-2010/DeepLOB）
5. 更細的資料驗證末端抖動的影響
    a. TXF(台指期，優先) / 美股(APPL / NVDA 等 2-3 檔，備案，LOBSTER?)
    b. 歷史 L2 資料，價量，五檔
    c. 時間戳記到 μs ，更細當然好

4.2 日後目標

- 整理成 github / 正式的研究成果放進作品集

用 markdown 輸出，讓我直接將對應位置的文字貼過去 照著檔案位置找到圖表放進去 不要幫我直接渲染成 word 檔案