在 FPGA 上用 PHC 實作金融微結構報價決策之確定性低延遲推論

1. 摘要

1.1 動機

- 動機起點：對量化程式交易感興趣 → 選擇金融時序訊號領域 → 好奇模型加速在此領域的效果 → 導聚聽導師說 PHC 這個模型後，發現其參數小的特點或許適合拿來 FPGA 實作。
- HFT 系統的風險窗口由最差情況延遲決定，因此比起平均吞吐，更關注尾端延遲與時序確定性
- 對照組：TCN（scratch / distilled 對照 PHC teacher）；DeepLOB / FI-2010 (下周)

1.2 貢獻

1. 測試 PHC 模型在短期委託簿 action-value 預測上的可行性與效果：
    - 軟體回測顯示 PHC 系列在 val/NEW3/NEW4 三個 split 上排名穩定優於簡單規則與 HGB 基準（9 組合敏感度掃描 100% 一致）。
    - 【待驗證：在其他如 deepLOB 等資料集中去與其他模型的效果比較】
2. 驗證 PHC 遞迴設計在這個 case 上的必要性：
    - TCN（feedforward、可平行化）scratch 訓練直接打平甚至略贏 PHC teacher 的 causal-fill PnL；消融實驗顯示優勢主要來自「序列順序＋閘控狀態結構」而非某個學到的具體 decay 值。這對「是否真的需要遞迴」提出初步質疑，也指出通往更低延遲（feedforward 可管線化）的路徑。
    - 【TCN 的硬體模擬對照尚待補齊】
3. 確定性延遲之市場暴露量化：
    - 以 LOBSTER 奈秒級公開樣本（5 檔 NASDAQ、2012-06-21）直接量測 TXF 1ms 時戳無法量測的微秒級量：任意 L2 更新間隔有 43.4% 低於 FPGA 固定延遲 83.16µs（尖峰窗 57.7%）
    - stale-exposure（決策抵達前頂檔價格已變動之機率）在 FPGA 固定 83.16µs 下為已知且有界的 3.71%，CPU 尾端（p99=636.7µs）情境下升至 10.32%。
    - 此為 book 變動機率、非 PnL 影響；每次暴露的條件成本正以事件位移法（06T）估計中。
    - 【待補：近代的資料 (看看要不要的到) 因為這樣產生的效果 】
4. 系統性的 HLS 資源優化案例：
    - 調整 HLS 將 DSP 用量從初版 2636% 降至 21%（v8 採用版，P&R 實測 21.36%），並定位出三個具體的工具鏈陷阱根因（雙精度 tanh、PIPELINE 強制展開、全域 pipeline_loops 閾值）。
    - 在此基礎上以資源換延遲的 unroll16 設計點（DSP 56.8%）將延遲壓至 25.733µs（90MHz，P&R timing met），形成同一架構下「資源—延遲」兩端的已驗證設計空間

5. 工具鏈選型的失效記錄：
    - hls4ml 在 TCN 的 ConstantPad1d 解析階段直接失敗（連 C++ 專案都無法生成），據此改採手刻 HLS，此失效記錄本身是可複用的工程知識。

1.3 技術細節

- 模型的設計方法：PHC-lite 的閘控/衰減遞迴設計、與 TCN 對照組的架構選擇
- 軟體驗證與回測方法：資料切分協定、causal-fill PnL 回測、蒸餾與消融實驗設計
- 將模型放上 FPGA 的權衡與取捨：hls4ml vs 手刻 HLS 的選型理由、資源/延遲/精度三者的優化取捨

2. Methodology

寫作原則：每小節只回答「怎麼做／為什麼這樣做」，不夾帶結果數字（數字留給 Experiments）；每個方法選擇都附一句「為什麼不用另一個做法」，這是最省字又最有說服力的寫法。

2.1 模型設計方法

PHC-lite 是 PHCSSM 論文的啟發的實作：為了在 FPGA 上的可行性，保留「可學習的閘控/衰減遞迴狀態更新」與「單一時間步內的多次訊息傳遞（within-timestep multi-transmission loop）」，捨棄 spike 機制、STDP、surrogate-gradient spiking neuron 等原論文啟發的多數生物機制，將這部分保留做為未來試驗空間。

模型輸入：為當前特徵向量與前一時刻狀態，經 encode（linear→LayerNorm→SiLU）後，以 sigmoid 閘控與 tanh 候選值更新遞迴狀態，再透過 gain 機制（結合當前編碼與前態）調節訊息傳遞量。

Feature	discription
spread_ticks	(best_ask − best_bid) / tick_size
bid_sz_1 / ask_sz_1 |	最佳買/賣一檔掛單量（原始值）
top_depth	bid_sz_1 + ask_sz_1
queue_imbalance	(bid_sz_1 − ask_sz_1) / (bid_sz_1 + ask_sz_1)，分母為 0 時取 0
deep_imbalance	$(\Sigma_1^5 \text{bid_sz} - \Sigma_1^5 \text{ask_sz}) / (\Sigma_1^5 \text{bid_sz} + \Sigma_1^5 \text{ask_sz})$（五檔深度版失衡）
deep_imbalance	Δtimestamp（ns→ms），下限截 0
event_rate_past_50	逐事件瞬時速率 1e9/Δt_ns（上限 1e6）之 50 事件滾動平均 (rolling 統計 min_periods=3)
volatility_past_50	mid_price 一階差分之 50 事件滾動標準差
imbalance_change_past	Δqueue_imbalance

spread_change_past	Δspread_ticks
log1p_bid_sz_1 / log1p_ask_sz_1 / log1p_top_depth	log(1+x)，壓縮量級長尾
clipped_inter_arrival_ms	inter_arrival_ms 截尾版（抑制隔夜/開盤極端值）
zscore_volatility_past_50_by_train_stats	以 train split 之均值/標準差正規化（統計量凍結自 train，不含洩漏）

選擇原則是僅用當前與過去事件可得的委託簿一階/深度資訊與短窗統計量，不含未來資訊，且與 HGB/簡單規則基準共用同一組原始特徵。

gain_t = sigmoid(W_g·encoded_t + U_g·state_t-1)，是介於 0-1 的純量閘門，逐元素縮放候選值對狀態更新的貢獻量，屬 STP-like 動態突觸增益機制，非完整生物短期可塑性模型

模型最終輸出：bid/ask 兩個分數，迴歸式 action value

決策規則：若 max(bid,ask)大於驗證集選定的 threshold，則往分數較高的一側報價，否則不報價（no-quote）；threshold 本身是在 validation split 上一維網格掃描，對 threshold 候選值逐一計算 causal-fill 超額 PnL，取最大者搜尋得出。

另外，關於模型的部份我們額外測試了兩個生物啟發變體作為受控消融：Dale's Law（強制興奮/抑制神經元符號約束）與 STP-like 動態突觸增益；前者實測降低效能而未採用，後者（結合 cosine learning-rate schedule 穩定收斂後）成為最終 HLS 部署版本，顯示「加入生物機制」本身不保證有益，須逐一消融驗證。

對照組實驗的部分，我們有設計了 logic rule 以及 HGB 兩種對照組。對照組設計為一個由簡至繁的階層：logic rule（queue-imbalance 門檻規則）代表「零學習、可直接部署」的下界，HGB（梯度提升樹）代表「表格式、無序列記憶」的強 ML 基準。數據在下方實驗處。

而對照組模型的部分，則採用 TCN（5 個 residual block，dilation 1/2/4/8/16，僅用 ReLU 非線性，causal，zero-padding 避免未來資訊洩漏），選擇理由是它是委託簿時序建模的常見基準，且純前饋、可平行化的結構天然適合與遞迴的 PHC 做「是否需要遞迴」的對照實驗。

另外在這個部分也有使用蒸餾設計的 TCN 進行嘗試與比較：以已凍結的 PHC-STP（seed=2）為 teacher，對訓練集全事件輸出 bid/ask action-value 作為軟標籤；TCN student 以「軟標籤回歸 + 原始 excess PnL 標籤」訓練（distilled 組），對照組（scratch 組）僅用原始標籤、不接觸 teacher 輸出。兩組共用同一特徵、切分、early-stopping 協定與 3 個 random seed，唯一差異是監督訊號來源。如此若 scratch ≈ distilled，即可歸因於「任務本身可由 feedforward 學會」，而非 teacher 知識轉移。實驗數據見 §3.2。

2.2 軟體驗證與回測方法

資料：為台指期 L2 逐筆委託簿事件，依交易日切分為 development（可調參）、used-oos-diagnostic（僅供觀察不可回頭調參）、final-holdout（終身只能開鎖一次）三類角色，避免資訊洩漏與隱性過擬合。

評估指標：為 causal-fill 序列化超額 PnL（僅使用因果可得資訊模擬撮合與庫存），而非單純的預測準確率，理由是 action-value 模型的最終價值在於交易決策品質，而非逐點預測誤差。【補：庫存/成交邏輯】

另外，除主要模型比較外，另設計兩類消融實驗（數據見 §3.2）：

(1) 蒸餾對照：以 PHC 為 teacher、TCN 為 student，比較 scratch 與 distilled 訓練的差異，並檢驗 feedforward 是否需要 teacher 知識轉移；

(2) 記憶機制反事實：將學到的 decay 替換為固定值、關閉記憶、或打亂序列順序，用以定位模型優勢的真正來源，而非僅報告單一最佳結果。

2.3 FPGA 部署

FPGA 的部分，我們優先嘗試 hls4ml 自動轉換，但在 TCN 的 ConstantPad1d 層解析階段即失敗（連 C++ 專案都無法生成），且對入門級 FPGA（220 DSP 預算）而言，自動化工具的展開策略通常直接超出資源上限；因此改採直接寫 HLS，以換取對每個 pragma 的精確控制與可除錯性，代價是工程時間成本更高。

部署流程遵循四級驗證鏈：C 模擬（csim）確認功能正確性、C 綜合（csynth）取得資源與延遲估計、RTL 協同模擬（cosim）確認 RTL 與 C 模型行為一致、最終 Vivado 布局布線（P&R）取得時序收斂與實測資源數字。

【延遲收斂的後續方法（進行中）：】【待補資料】

(a) 對 16×16 矩陣乘加迴圈部分展開（unroll factor=16）並對權重陣列做對應維度切割，以 DSP 資源換 cycle 數；100MHz 下繞線未收斂（高扇出 FSM 驅動 144 個 DSP 級聯選擇邏輯），降頻 90MHz 後 timing met——此為「頻率×cycle 數」聯合優化的實例。

(b) 主鏈與 gain 鏈的 DATAFLOW 並行化（csynth 驗證中，cosim 未完成，數字暫不引用）

(c) 07C streaming 介面重設計（方法已定，結果待驗證回報）。

此外，確定性（零抖動）是 FPGA 部署的核心主張，但「抖動減少」本身不自動等於價值，必須回答「抖動讓系統暴露在什麼風險、暴露了多少」。我們將此效益拆解為兩個可分別量測的因子：**暴露機率 × 條件成本**。**暴露機率＝決策以延遲 L 抵達時 book 已過期的機率**，以 LOBSTER 奈秒級樣本直接量測（§3.4）；**條件成本＝每次拿過期 book 行動的平均價值衰減 C(k)，以事件位移法估計**：決策錨定事件 t、標籤改查第 k 個頂檔變動事件，以事件序為單位、不受時戳解析度限制，且不經過成交代理模型。

採用此拆解而非直接做延遲注入回測，是因既有實驗已證明後者不可行：TXF 時戳僅 1ms，且 fill proxy 缺乏 stale-quote 逆選擇機制、延遲注入後 proxy PnL 反而上升。此為模擬的結構性邊界，據此我們不以 proxy PnL 宣稱延遲效益。

3. Experiments

寫作原則：把密集數字放進表格、不放進段落；段落只負責一句話結論＋驗證等級。這樣同樣的資訊量可以省下至少一半的字數。

3.1 資料與設定

台指期 L2 事件共 14,256,951 筆 development+診斷共 13 個交易日：6 天 train(NEW2)＋1 天 val(NEW1)＋2 天 test NEW3＋4 天 test NEW4」

PHC-lite（hidden_dim=16，1,731 參數）與 TCN 對照組（7,874 參數，receptive field 125）皆使用 16 維 causal-only 特徵、序列窗長度 128。定點化的部分則是：輸入/權重 ap_fixed<24,12>（Q24.12），累加器 ap_fixed<40,16>，非線性（tanh/sigmoid）以 65 點分段線性查表實作；量化細節與等效性驗證見 §3.3

3.2 軟體結果


Causal-fill 超額 PnL（val / NEW3 / NEW4，驗證等級：回測，非上線實測）：


Policy	val	NEW3	NEW4
Simple L2 rule	103,260	303,700	72,415
HGB (ML baseline)	142,435	411,090	97,680
PHC-lite v1	170,310	488,870	121,765
PHC-STP（HLS 部署版）	171,835	611,095	129,160
TCN scratch	172,195	565,260	126,915
TCN distilled	173,650	587,795	133,720

訓練設定：Huber loss 回歸 excess PnL 標籤【說明 計算方式 選擇理由】；CosineAnnealingLR（T_max=200、η_min=1e-5）、上限 200 epoch、patience=20 early stopping（seed2 best_epoch=171）；3 個 random seed（0/1/2），threshold 僅於 val 選定。所有模型（含 TCN 兩變體）在三個 split 皆通過 matched-random 顯著性檢定（n=1000 重抽，p<0.001），3-seed 方向一致。

排名 PHC/TCN ＞ HGB ＞ simple rule 在 9 組敏感度組合（3 種庫存上限 × 3 種撮合模型）下 100% 一致。TCN（scratch 與 distilled）在三個 split 上皆優於 PHC teacher，但僅 3 個 split 樣本，符號檢定無法拒絕「中位數相等」，不宜宣稱統計顯著。

而消融部分（記憶機制反事實，val causal-fill PnL）：固定 decay=0.9 幾乎打平可學習 decay（Δ 約+470）；關閉記憶明顯轉弱但仍為正（Δ 約-803,235）；反轉/打亂序列順序轉負（Δ 約-837,330 / -642,420）。故可以得到，優勢主要來自序列順序與閘控狀態結構本身，而非某個學到的具體 decay 值。





3.3 硬體結果 【現在直接用 25us@90MHz 的結果全部覆寫過去？】

版本	關鍵變更	DSP	LUT	FF	BRAM
v1	初版（雙精度 tanh）	2636%	2073%	441%	—
v2	65 點 LUT 定點 tanh	1603%	839%	441%	—
v3	移除 PIPELINE pragma	247%	113%	86%	34%
v4	移除 helper ARRAY_PARTITION	121%	77%	52%	0%
v8（採用版）	顯式 PIPELINE off	21%	46%	13%	2%

v8 P&R 實測：DSP 21.36%（47/220）、LUT 14.20%（7,555/53,200，較 csynth 估計再降 70 %）、FF 7.72%、BRAM 2.14%；延遲 8,316 cycles ≈ 83.16µs @ 100MHz；時序 WNS=+0.020ns、TNS=0.000ns，22,941 個 endpoint 全數收斂。功能驗證：25,600 筆測試向量，csim/cosim 零錯配，最大絕對誤差 0.00725275；bid/ask 方向一致率 99.9375%（16 個不一致案例皆發生在 |ref|<0.00054 的近零方向時刻）。

至於策略級定點等效性：對部署 checkpoint（seed=2）以 Q24.12 模擬重跑三個 split 的完整序列回測，動作一致率 99.83–99.85%，causal-fill PnL 相對 float32 偏移 <0.7%，未觸發顯著劣化門檻。方法註記：模擬採 round-to-nearest+saturate，與 Vitis HLS 預設 truncate+wrap 存在已知近似差距，列為 HLS 層級待補驗證。【這邊講的是什麼？】

而在 unroll factor=16 變體中，已經完成 P&R。在 100MHz 三次 implementation 策略嘗試（baseline / aggressive physical optimization / fanout register duplication）皆未收斂（最佳 WNS=-0.159ns），根因為高扇出 FSM 狀態暫存器驅動 144 個 DSP48E1 級聯輸入選擇邏輯造成的繞線延遲；90MHz 版本 routed timing met（WNS=+0.151ns、TNS=0.000ns、0 failing endpoints），**延遲 25.733µs，較 baseline 改善 3.23 倍**，資源使用 DSP 56.8%（125/220）、LUT 27.9%、FF 18.6%、BRAM 0%。另完成跨種子驗證：seed0/seed1 csynth 結果與 seed2 在 DSP/LUT/FF/BRAM/延遲數字上一致（差異在雜訊範圍內），初步支持 v8 架構的種子穩定性，但僅到 csynth 層級，且尚未對 seed0/1 跑 P&R。

FPGA vs CPU 的執行時間結果如下：【這個表也要改成 25us 不要再用 83us 了 有哪些資料要改的？】

指標	FPGA (v8)	CPU (PyTorch)	備註
Latency mean	83.16 µs	74.54µs	FPGA 快 1.4×
Latency median	83.16 µs	51.0µs	接近
Latency p99	83.16 µs	636.7µs	FPGA 快 7.66×
Jitter	0（固定）	高（GC/排程）	FPGA 核心優勢

在 LibTorch C++/TorchScript 單執行緒基準（10,000 次計時）：mean 74.54µs、median 51.0µs、p99 636.7µs、min 43.8µs。換算後 FPGA 對此更硬對照組的 p99 優勢是（原 Python 版為 9.4×），且 FPGA 平均延遲（83.16µs）其實略輸 LibTorch C++（74.54µs），這進一步印證 FPGA 的價值在確定性與尾端延遲、不在平均吞吐。

並發壓力測試（N=1/2/4/8 同時執行緒，deadline=83.16µs）顯示 CPU deadline miss rate 在 N=4 達最高 15.13%，但 miss rate 隨並發數非單調成長、量測時背景負載未完全閒置，這兩點與 N=16 oversubscription 測試皆列為誠實的剩餘限制。07C streaming 重新設計工作已發起，結果尚待驗證回報。

3.4 微秒級延遲暴露分析（目前先用 LOBSTER）

因 TXF 資料時戳粒度 1ms，無法量測 P(Δt < 83.16µs)。本節改用 LOBSTER 官方免費樣本（AAPL/MSFT/INTC/AMZN/GOOG，2012-06-21，09:30–16:00， 奈秒級時戳，整數奈秒解析、無浮點精度損失）直接量測兩個量：(1) 事件間隔分布(相鄰 L2 事件的時間差)與 (2) stale-exposure——任一事件後 L µs 內頂檔最佳價已再變動的機率，也就是決策以延遲 L 抵達時，book 已過期的機率）。

結果如下：

量測	全事件流	尖峰窗（事件數前 10% 秒）
P(Δt < 83.16μs)（任意 L2 更新）	43.42%	57.65%
P(Δt < 636.7μs)	63.18%	76.89%
最小非零間隔	0.169μs	—


stale-exposure	@83.16μs（FPGA 固定）	@636.7μs（CPU p99）	差值
五檔合併	3.71%	**10.32%**	+6.61pp
區間（逐檔）	2.79–5.77%	8.25–14.52%	+5.46–9.79pp


由此可知，FPGA 的暴露是**已知且有界**的常數；CPU 的暴露是隨延遲分布變動的隨機變數，尾端情境升至 10.3%。此對比的主張是「可預算 vs 不可預算」。此外，逐檔差異反映 tick-size regime (見下表)：MSFT/INTC（large-tick，頂檔價格變動稀疏）較接近台指期性質，其 stale 差值 +5.5–6.5pp 為對 TXF 的較保守參考。

逐檔 stale-exposure

ticker	@83.16μs	@636.7μs	差值	頂檔價變次數/日	regime
AAPL	5.77%	13.70%	+7.94pp	64,350	small-tick
GOOG	4.73%	14.52%	+9.79pp	24,084	small-tick
AMZN	3.30%	9.05%	+5.75pp	27,557	中間
MSFT	3.28%	9.82%	+6.54pp	4,060	large-tick
INTC	2.79%	8.25%	+5.46pp	3,217	large-tick

邊界聲明：單日、五檔、2012 年 NASDAQ 樣本，為方法論驗證與量級參考，不得直接推論 TXF；stale-exposure 為 book 變動機率、非 PnL 影響（條件成本見 06T，進行中【補上結果】）。





---

4. 下一步工作

4.1 下周目標

1. PYNQ-Z2 上板實測 (如果比賽結果有上就先跑一次看看)
2. 延遲收斂路線圖——83.16μs（P&R 實測）→ 23.16μs（unroll factor=16，csynth 已驗證但未過 P&R）的既有進展，加上分析指出通往 <10μs／~1μs 需要架構層級改動（減少 dense block 數量、結構化或對角矩陣變換），而非單靠調頻或量化。（本週更新：unroll factor=16 已於 90MHz 完成 routed timing met（WNS=+0.151ns、TNS=0.000ns、0 failing endpoints），延遲

25.733μs，較 baseline 改善 3.23 倍；100MHz 目標（23.16μs）三次 P&R 嘗試（baseline／aggressive physical-opt／fanout register duplication）皆未收斂，最佳 WNS=-0.159ns，根因為高扇出 FSM 狀態暫存器同時驅動 144 個 DSP48E1 級聯輸入選擇邏輯，繞線延遲佔 42%；資源代價：DSP 用量由 21%漲至 56.8%（125/220）。）

3. Hardware-aware 特徵選擇——與隊友協作方向，可作為跨組合作亮點。
4. 公開基準對照（FI-2010/DeepLOB）
5. 更細的資料驗證末端抖動的影響
    a. TXF(台指期，優先) / 美股(APPL / NVDA 等 2-3 檔，備案，LOBSTER?)
    b. 歷史 L2 資料，價量，五檔
    c. 時間戳記到 μs ，更細當然更好

4.2 日後目標

- 整理成 github / 正式的研究成果放進作品集

用 markdown 輸出，讓我直接將對應位置的文字貼過去 照著檔案位置找到圖表放進去 不要幫我直接渲染成 word 檔案