
# 单周期 CPU 设计

# 一、实验要求(请写出完成实验的具体要求)


- 1、完成单周期处理器所有模块的拼接、代码调试和完成仿真测试,支持指令存储器里所有指令的执行,能通过观察仿真信号判断指令是否正常执行。
- 2、至少支持 add、sub、and、or、addi、andi、ori、lw、sw、beq、bne 和 j 十 二条指令。

### 二、设计结构(请画出设计的主要处理器结构原理图)

其中分为自己画的(图 a)和参考图(图 b),自己画的把 PC 寄存器完整了一下。



a) 自己画的结构图



b) 参考图

设计的思路是按照书上的路径,最最主要的模块是 ALU、指令存储器、寄存器堆、数据存储器、PC 寄存器以及控制部件。

# 三、主要实现代码(请给出主要的/核心的实现代码)

```
1. 四位加法器 (CLA 4):
```

```
module CLA_4 (A, B, Cin, S, Cout );
  input [3:0] A;
  input [3:0] B;
  input Cin;
  output [3:0] S;
  output Cout;
  wire PO, P1, P2, P3;
  wire GO, G1, G2, G3;
  wire C1, C2, C3;

assign P0 = A[0] ^ B[0];
  assign P1 = A[1] ^ B[1];
  assign P2 = A[2] ^ B[2];
  assign P3 = A[3] ^ B[3];
```

```
assign G1 = A[1] \& B[1];
    assign G2 = A[2] \& B[2];
    assign G3 = A[3] \& B[3];
    assign C1 = G0 \mid (P0 \& Cin);
    assign C2 = G1 \mid (P1 \& G0) \mid (P1 \& Cin);
    assign C3 = G2 \mid (P2 \& G1) \mid (P2 \& P1 \& Cin);
    assign Cout = G3 | (P3 & G2) | (P3 & P1 & Cin) | (P3 & P0 & G0);
    assign S[0] = P0 ^ Cin;
    assign S[1] = P1 ^ C1;
    assign S[2] = P2 ^ C2;
    assign S[3] = P3 ^ C3;
endmodule
    32 位加减法器 (ADDSUB 32):
2.
module ADDSUB_32(X, Y, Sub, S);
    input [31:0] X, Y;
    input Sub;
    output [31:0] S;
    wire Cout0, Cout1, Cout2, Cout3, Cout4, Cout5, Cout6, Cout7;
    CLA_4 adder 0(X[3:0], Y[3:0] ^ {4{Sub}}, Sub, S[3:0], Cout 0);
    CLA_4 adder1(X[7:4], Y[7:4] ^ {4{Sub}}, Cout0, S[7:4], Cout1);
    CLA_4 adder2(X[11:8], Y[11:8] ^ {4{Sub}}, Cout1, S[11:8], Cout2);
    CLA_4 adder3(X[15:12], Y[15:12] ^ {4{Sub}}, Cout2, S[15:12], Cout3);
    CLA_4 adder4(X[19:16], Y[19:16] ^ {4{Sub}}, Cout3, S[19:16], Cout4);
    CLA_4 adder5(X[23:20], Y[23:20] ^ {4{Sub}}, Cout4, S[23:20], Cout5);
    CLA_4 adder6(X[27:24], Y[27:24] ^ {4{Sub}}, Cout5, S[27:24], Cout6);
    CLA_4 \ adder7(X[31:28], \ Y[31:28] ^ {4{Sub}}, \ Cout6, \ S[31:28], \ Cout7);
endmodule
   移位器:
3.
module SHIFTER (in, Sa, Arith, Right, out);
    input [31:0] in;
    input [4:0] Sa;
    input Arith;
    input Right;
    output [31:0] out;
    wire [31:0] T4, S4, T3, S3, T2, S2, T1, S1, T0;
    wire [31:0] L1u, L1d, L2u, L2d, L3u, L3d, L4u, L4d, L5u, L5d;
```

```
wire a = in[31] \& Arith;
    wire [15:0] e = \{16\{a\}\};
    assign L1u = \{in[15:0], 16'b0\};
    assign L1d = \{e, in[31:16]\};
    MUX2X32 M11 (L1u, L1d, Right, T4);
    MUX2X32 M1r(in, T4, Sa[4], S4);
    assign L2u = \{S4[23:0], 8'b0\};
    assign L2d = \{e[7:0], S4[31:8]\};
    MUX2X32 M21 (L2u, L2d, Right, T3);
    MUX2X32 M2r(S4, T3, Sa[3], S3);
    assign L3u = \{S3[27:0], 4'b0\};
    assign L3d = \{e[3:0], S3[31:4]\};
    MUX2X32 M31 (L3u, L3d, Right, T2);
    MUX2X32 M3r (S3, T2, Sa[2], S2);
    assign L4u = \{S2[29:0], 2'b0\};
    assign L4d = \{e[1:0], S2[31:2]\};
    MUX2X32 M41 (L4u, L4d, Right, T1);
    MUX2X32 M4r(S2, T1, Sa[1], S1);
    assign L5u = \{S1[30:0], 1'b0\};
    assign L5d = \{e[0], S1[31:1]\};
    MUX2X32 M51 (L5u, L5d, Right, T0);
    MUX2X32 M5r(S1, T0, Sa[0], out);
endmodule
   32 位左移两位移位器:
module SHIFTER32(in, out);
    input [31:0]in;
    output [31:0]out;
    SHIFTER(in, 5'b00010, 1, 0, out);
endmodule
5. 32 位拓展器:
module EXT16T32(X, Se, Y);
    input[15:0] X;
    input Se;
```

```
output[32:0]Y;
    wire [31:0] E0, E1;
   wire [15:0] e = \{16\{X[15]\}\};
    parameter z = 16'b0;
    assign E0 = \{z, X\};
    assign E1 = \{e, X\};
    MUX2X32 i (E0, E1, Se, Y);
endmodule
   32 位二选一选择器 (MUX2X32):
   module MUX2X32 (
        input [31:0] a0,
        input [31:0] a1,
        input sel,
        output [31:0] c
   );
        function [31:0] select;
            input [31:0] a0, a1;
            input S;
            begin
                case(S)
                    1'b0: select = a0;
                    1'b1: select = a1;
                    default: select = 32'h00000000;
                endcase
            end
        endfunction
        assign c = select(a0, a1, sel);
    endmodule
   五位二选一选择器:
7.
    module MUX2X5 (A0, A1, S, Y);
        input [4:0] A0, A1;
        input S;
        output [4:0] Y;
        function [4:0] select;
        input [4:0] AO, A1;
        input S;
        case(S)
        0:select=A0;
```

```
1:select=A1;
        endcase
        endfunction
        assign Y=select(A0, A1, S);
    endmodule
   32 位 4 选 1 选择器:
8.
    module MUX4X32 (A0, A1, A2, A3, S, Y);
        input [31:0] AO, A1, A2, A3;
        input [1:0] S;
        output [31:0] Y;
        function [31:0] select;
        input [31:0] AO, A1, A2, A3;
        input [1:0] S;
        case(S)
        2'b00: select = A0;
        2'b01: select = A1;
        2'b10: select = A2;
        2'b11: select = A3;
        endcase
        endfunction
        assign Y = select (A0, A1, A2, A3, S);
    endmodule
9. 32 位译码器:
   module DEC5T32E(
        input [4:0] I,
        input En,
        output reg [31:0] Y
   );
        always @(*) begin
            if (En) begin
                Y = 32'b0;
                Y[I] = 1'b1;
            end else begin
                Y = 32'b0;
            end
        end
```

```
endmodule
10. PC 寄存器:
    module PC(Clk, Reset, R, Address);
        input Clk, Reset;
        input [31:0]R;
        output reg[31:0] Address;
        initial begin
            Address <= 0;
        end
        always @(posedge Clk or negedge Reset)
        begin
            if (!Reset)
        begin
            Address <= 0;
        end
        else
            begin
            Address = R;
        end
        end
    endmodule
11. PC+4 运算器:
   module PCadd4 (PC_o, PCadd4);
        input [31:0] PC_o;
        output [31:0] PCadd4;
        ADDSUB_32 addsub32 (PC_o, 4, 0, PCadd4);
    Endmodule
12. ALU:
   module ALU(X, Y, Aluc, R, Z);
        input [31:0]X, Y;
        input [1:0] Aluc;
        output [31:0]R;
        output Z;
        wire [31:0] d_as, d_and, d_or, d_and_or;
        ADDSUB_32 as32(X, Y, Aluc[0], d_as);
        assign d_{and} = X & Y;
        assign d_{or} = X \mid Y;
```

```
MUX2X32 select1(d_and, d_or, Aluc[0], d_and_or);
        \label{eq:mux2x32} \verb|MUX2X32| select2(d_as, d_and_or, Aluc[1], R); \\
        assign Z = {}^{\sim}|R;
    endmodule
13. 数据存储器:
    module DATAMEM (Addr, Din, Clk, We, Dout);
    input [31:0]Addr, Din;
    input Clk, We;
    output [31:0]Dout;
    reg [31:0] Ram[31:0];
    assign Dout = Ram[Addr[6:2]];
    always @(posedge Clk) begin
        if (We) Ram[Addr[6:2]] \leftarrow Din;
    end
    integer i;
    initial begin
        for (i = 0; i < 32; i = i + 1)
            Ram[i] = 0;
        end
    endmodule
14. D 锁存器:
    module D_Latch(D, En, Q, Qn);
    input D, En;
    output Q, Qn;
    wire Sn, Rn, Dn;
    not iO(Dn, D);
    nand i1(Sn, D, En);
    nand i2(Rn, En, Dn);
    nand i3(Q, Sn, Qn);
    nand i4(Qn, Q, Rn);
    endmodule
15. D 触发器:
    module D_FF(D, Clk, Q, Qn);
    input D, Clk;
    output Q, Qn;
    wire Clkn, Q0, Qn0;
    not iO(Clkn, Clk);
    D_Latch d0(D, C1kn, Q0, Qn0);
```

```
D_Latch d1(Q0, Clk, Q, Qn);
   endmodule
16. D 寄存器:
   module D_FFEC(D, Clk, En, Clrn, Q, Qn);
        input D, Clk, En, Clrn;
        output Q, Qn;
       wire YO, Y_C;
       MUX2X1 m0(.a0(Q), .a1(D), .sel(En), .c(Y0));
       and i0(Y_C, Y0, Clrn);
       D_FF dO(.D(Y_C), .Clk(Clk), .Q(Q), .Qn(Qn));
   endmodule
17. 32 位寄存器:
   module D_FFEC32(D, Clk, En, Clrn, Q, Qn);
        input [31:0] D;
        input Clk, En, Clrn;
        output [31:0] Q;
        output [31:0] Qn;
       D_FFEC d0(D[0], Clk, En, Clrn, Q[0], Qn[0]);
       D_FFEC d1(D[1], Clk, En, Clrn, Q[1], Qn[1]);
       D_FFEC d2(D[2], Clk, En, Clrn, Q[2], Qn[2]);
       D_FFEC d3(D[3], Clk, En, Clrn, Q[3], Qn[3]);
       D_FFEC d4(D[4], Clk, En, Clrn, Q[4], Qn[4]);
       D_FFEC d5(D[5], Clk, En, Clrn, Q[5], Qn[5]);
       D_FFEC d6(D[6], Clk, En, Clrn, Q[6], Qn[6]);
       D_FFEC d7(D[7], Clk, En, Clrn, Q[7], Qn[7]);
       D_FFEC d8(D[8], Clk, En, Clrn, Q[8], Qn[8]);
        D_FFEC d9(D[9], Clk, En, Clrn, Q[9], Qn[9]);
       D_FFEC d10(D[10], Clk, En, Clrn, Q[10], Qn[10]);
       D_FFEC d11(D[11], Clk, En, Clrn, Q[11], Qn[11]);
       D_FFEC d12(D[12], Clk, En, Clrn, Q[12], Qn[12]);
       D_FFEC d13(D[13], Clk, En, Clrn, Q[13], Qn[13]);
       D_FFEC d14(D[14], Clk, En, Clrn, Q[14], Qn[14]);
       D_FFEC d15(D[15], Clk, En, Clrn, Q[15], Qn[15]);
       D_FFEC d16(D[16], Clk, En, Clrn, Q[16], Qn[16]);
       D_FFEC d17(D[17], Clk, En, Clrn, Q[17], Qn[17]);
       D_FFEC d18(D[18], Clk, En, Clrn, Q[18], Qn[18]);
        D_FFEC d19(D[19], Clk, En, Clrn, Q[19], Qn[19]);
```

```
D_FFEC d20(D[20], Clk, En, Clrn, Q[20], Qn[20]);
        D_FFEC d21(D[21], Clk, En, Clrn, Q[21], Qn[21]);
        D_FFEC d22(D[22], Clk, En, Clrn, Q[22], Qn[22]);
        D_FFEC d23(D[23], Clk, En, Clrn, Q[23], Qn[23]);
        D_FFEC d24(D[24], Clk, En, Clrn, Q[24], Qn[24]);
        D_FFEC d25(D[25], Clk, En, Clrn, Q[25], Qn[25]);
        D_FFEC d26(D[26], Clk, En, Clrn, Q[26], Qn[26]);
        D_FFEC d27(D[27], Clk, En, Clrn, Q[27], Qn[27]);
        D_FFEC d28(D[28], Clk, En, Clrn, Q[28], Qn[28]);
        D_FFEC d29(D[29], Clk, En, Clrn, Q[29], Qn[29]);
        D_FFEC d30(D[30], Clk, En, Clrn, Q[30], Qn[30]);
        D FFEC d31(D[31], Clk, En, Clrn, Q[31], Qn[31]);
    endmodule
18. 基本寄存器堆模块:
    module REG32(D, En, Clk, Clrn, Q31, Q30, Q29, Q28, Q27, Q26, Q25, Q24,
Q23, Q22, Q21, Q20, Q19, Q18, Q17, Q16, Q15, Q14, Q13, Q12, Q11, Q10, Q9,
Q8, Q7, Q6, Q5, Q4, Q3, Q2, Q1, Q0);
        input [31:0] D, En;
        input Clk, Clrn;
        output [31:0]Q31, Q30, Q29, Q28, Q27, Q26, Q25, Q24, Q23, Q22, Q21,
Q20, Q19, Q18, Q17, Q16, Q15, Q14, Q13, Q12, Q11, Q10, Q9, Q8, Q7, Q6, Q5,
Q4, Q3, Q2, Q1, Q0;
        D_FFEC32 q31(D, Clk, En[31], Clrn, Q31);
        D_FFEC32 q30(D, Clk, En[30], Clrn, Q30);
        D_FFEC32 q29(D, Clk, En[29], Clrn, Q29);
        D_FFEC32 q28(D, Clk, En[28], Clrn, Q28);
        D_FFEC32 q27(D, Clk, En[27], Clrn, Q27);
        D_FFEC32 q26(D, Clk, En[26], Clrn, Q26);
        D_FFEC32 q25(D, Clk, En[25], Clrn, Q25);
        D_FFEC32 q24(D, Clk, En[24], Clrn, Q24);
        D_FFEC32 q23(D, Clk, En[23], Clrn, Q23);
        D_FFEC32 q22(D, Clk, En[22], Clrn, Q22);
        D_FFEC32 q21(D, Clk, En[21], Clrn, Q21);
        D_FFEC32 q20(D, Clk, En[20], Clrn, Q20);
        D_FFEC32 q19(D, Clk, En[19], Clrn, Q19);
        D_FFEC32 q18(D, Clk, En[18], Clrn, Q18);
        D_FFEC32 q17(D, Clk, En[17], Clrn, Q17);
        D_FFEC32 q16(D, Clk, En[16], Clrn, Q16);
```

```
D_FFEC32 q15(D, Clk, En[15], Clrn, Q15);
        D_FFEC32 q14(D, Clk, En[14], Clrn, Q14);
        D_FFEC32 q13(D, Clk, En[13], Clrn, Q13);
        D_FFEC32 q12(D, Clk, En[12], Clrn, Q12);
        D_FFEC32 q11(D, Clk, En[11], Clrn, Q11);
        D_FFEC32 q10(D, Clk, En[10], Clrn, Q10);
        D_FFEC32 q9(D, Clk, En[9], Clrn, Q9);
        D_FFEC32 q8(D, Clk, En[8], Clrn, Q8);
        D_FFEC32 q7(D, Clk, En[7], Clrn, Q7);
        D_FFEC32 q6(D, Clk, En[6], Clrn, Q6);
        D_FFEC32 q5(D, Clk, En[5], Clrn, Q5);
        D_FFEC32 q4(D, Clk, En[4], Clrn, Q4);
        D_FFEC32 q3(D, Clk, En[3], Clrn, Q3);
        D_FFEC32 q2(D, Clk, En[2], Clrn, Q2);
        D_FFEC32 q1(D, Clk, En[1], Clrn, Q1);
        D_FFEC32 q0(D, Clk, En[0], Clrn, Q0);
    endmodule
19. 指令存储器:
    module INSTMEM(Addr, Inst);
    input [31:0] Addr;
    output [31:0] Inst;
    wire [31:0]Rom[31:0];
                 Rom[5'h00]=32'b001101_00000_00001_00000_00000_001010;//ori
    assign
$1, $0, 10___$1=10
                Rom[5'h01]=32'b001000 00000 00010 00000 00000 000110;//addi
    assign
$2, $0, 6___$2=6
                 Rom[5'h02]=32'b000000\_00001\_00010\_00011\_00000\_100100;//and
    assign
$3, $1, $2___$3=2
                  Rom[5'h03]=32'b000000_00001_00010_00100_00000_100101;//or
    assign
$4, $1, $2___$4=14
                 Rom[5'h04]=32'b000000\_00100\_00010\_00101\_00000\_100010;//sub
    assign
$5, $4, $2___$5=8
                Rom[5'h05]=32'b001100 00001 00110 00000 00000 001011;//andi
    assign
$6, $1, 1___$6=10
                   Rom[5'h06]=32'b000010_00000_00000_00000_0001100;//j
    assign
01100 OC
    assign Rom[5'h07]=32'hXXXXXXXX;
```

```
assign Rom[5'h08]=32'hXXXXXXXX;
    assign Rom[5'h09]=32'hXXXXXXXX;
    assign Rom[5'h0A]=32'hXXXXXXXX;
    assign Rom[5'h0B]=32'hXXXXXXXX;
                 Rom[5'h0C]=32'b000100_00001_00010_00000_00000_000100;//beq
    assign
$1, $2, 4 OD
    assign Rom[5'h0D]=32'b000101\_00001\_00011\_00000\_00000\_000100;// bne $1
$3, 4___12
    assign Rom[5'h0E]=32'hXXXXXXXX;
    assign Rom[5'h0F]=32'hXXXXXXXX;
    assign Rom[5'h10]=32'hXXXXXXXX;
    assign Rom[5'h11]=32'hXXXXXXXX;
                 Rom[5'h12]=32'b000000_00101_00110_00111_00000_100000;//add
    assign
$7, $5, $6___$7=18
                  Rom[5'h13]=32'b101011_00111_00110_00000_00000_001010;//sw
    assign
$6, 10 ($7) ___memory [$7+10] = $6=10
    assign
                  Rom[5'h14]=32'b100011_00111_01000_00000_00000_001010;//lw
$8, 10 ($7) ____$8=memory [$7+10]=10
    assign Rom[5'h15]=32'hXXXXXXXX;
    assign Rom[5'h16]=32'hXXXXXXXX;
    assign Rom[5'h17]=32'hXXXXXXXX;
    assign Rom[5'h18]=32'hXXXXXXXX;
    assign Rom[5'h19]=32'hXXXXXXXX;
    assign Rom[5'h1A]=32'hXXXXXXXX;
    assign Rom[5'h1B]=32'hXXXXXXXX;
    assign Rom[5'h1C]=32'hXXXXXXXX;
    assign Rom[5'h1D]=32'hXXXXXXXX;
    assign Rom[5'h1E]=32'hXXXXXXXX;
    assign Rom[5'h1F]=32'hXXXXXXXX;
    assign Inst=Rom[Addr[6:2]];
    endmodule
20. 控制部件:
    module CONUNIT (Op, Func, Z, Regrt, Se, Wreg, Aluqb, Aluc, Wmem, Pcsrc, Reg2reg);
    input [5:0] Op, Func;
    input Z;
    output Regrt, Se, Wreg, Aluqb, Wmem, Reg2reg;
    output [1:0]Pcsrc; output [1:0]Aluc;
```

```
wire I_add=R_type&Func[5]&Func[4]&Func[3]&Func[2]&Func[1]&Func[0];
    wire I_sub=R_type&Func[5]&~Func[4]&~Func[3]&~Func[2]&Func[1]&~Func[0];
    wire I_and=R_type&Func[5]&~Func[4]&~Func[3]&Func[2]&~Func[1]&~Func[0];
    wire I_or=R_type&Func[5]&~Func[4]&~Func[3]&Func[2]&~Func[1]&Func[0];
    wire I_addi=~0p[5]&~0p[4]&0p[3]&~0p[2]&~0p[1]&~0p[0];
    wire I_andi=^0p[5]&^0p[4]&0p[3]&0p[2]&^0p[1]&^0p[0];
    wire I_{ori}=^{o}p[5]&^{o}p[4]&0p[3]&0p[2]&^{o}p[1]&0p[0];
    wire I_Iw=0p[5]&~0p[4]&~0p[3]&~0p[2]&0p[1]&0p[0];
    wire I_sw=0p[5]\&^0p[4]\&0p[3]\&^0p[2]\&0p[1]\&0p[0];
    wire I_beq=~0p[5]&~0p[4]&~0p[3]&0p[2]&~0p[1]&~0p[0];
    wire I_bne=^0p[5]&^0p[4]&^0p[3]&0p[2]&^0p[1]&0p[0];
    wire I_J=^0p[5]\&^0p[4]\&^0p[3]\&^0p[2]\&0p[1]\&^0p[0];
    assign Regrt=I_addi|I_andi|I_ori|I_Iw|I_sw|I_beq|I_bne|I_J;
    assign Se=I_addi|I_lw|I_sw|I_beq|I_bne;
    assign Wreg=I_add|I_sub|I_and|I_or|I_addi|I_andi|I_ori|I_lw;
    assign Aluqb=I_add|I_sub|I_and|I_or|I_beq|I_bne|I_J;
    assign Aluc[1]=I_and|I_or|I_andi|I_ori;
    assign Aluc[0]=I_sub|I_or|I_ori|I_beq|I_bne;
    assign Wmem=l_sw;
    assign Pcsrc[1]=I_beq&Z|I_bne&~Z|I_J;
    assign Pcsrc[0]=I_J;
    assign
Reg2reg=I_add|I_sub|I_and|I_or|I_addi|I_andi|I_ori|I_sw|I_beq|I_bne|I_J;
    endmodule
21. REGFILE:
    module REGFILE (Ra, Rb, D, Wr, We, Clk, Clrn, Qa, Qb);
    input [4:0] Ra, Rb, Wr;
    input [31:0]D;
    input We, Clk, Clrn;
    output [31:0]Qa, Qb;
    wire
[31:0]Y_mux, Q31_reg32, Q30_reg32, Q29_reg32, Q28_reg32, Q27_reg32, Q26_reg32, Q25
reg32, Q24_reg32, Q23_reg32, Q22_reg32, Q21_reg32, Q20_reg32, Q19_reg32, Q18_reg3_
2, Q17_reg32, Q16_reg32, Q15_reg32, Q14_reg32, Q13_reg32, Q12_reg32, Q11_reg32, Q10
reg32, Q9_reg32, Q8_reg32, Q7_reg32, Q6_reg32, Q5_reg32, Q4_reg32, Q3_reg32, Q2_re
g32, Q1_reg32, Q0_reg32;
```


wire R\_type=~|Op;

```
DEC5T32E dec (Wr, We, Y mux);
    REG32
A (D, Y_mux, Clk, Clrn, Q31_reg32, Q30_reg32, Q29_reg32, Q28_reg32, Q27_reg32, Q26_re
g32, Q25_reg32, Q24_reg32, Q23_reg32, Q22_reg32, Q21_reg32, Q20_reg32, Q19_reg32, Q
18_reg32, Q17_reg32, Q16_reg32, Q15_reg32, Q14_reg32, Q13_reg32, Q12_reg32, Q11_re
g32, Q10_reg32, Q9_reg32, Q8_reg32, Q7_reg32, Q6_reg32, Q5_reg32, Q4_reg32, Q3_reg3
2, Q2_reg32, Q1_reg32, Q0_reg32);
    MUX32X32
select1 (Q0_reg32, Q1_reg32, Q2_reg32, Q3_reg32, Q4_reg32, Q5_reg32, Q6_reg32, Q7_r
eg32, Q8_reg32, Q9_reg32, Q10_reg32, Q11_reg32, Q12_reg32, Q13_reg32, Q14_reg32, Q1
5_reg32, Q16_reg32, Q17_reg32, Q18_reg32, Q19_reg32, Q20_reg32, Q21_reg32, Q22_reg
32, Q23_reg32, Q24_reg32, Q25_reg32, Q26_reg32, Q27_reg32, Q28_reg32, Q29_reg32, Q3
0_reg32, Q31_reg32, Ra, Qa);
    MUX32X32
select2(Q0_reg32, Q1_reg32, Q2_reg32, Q3_reg32, Q4_reg32, Q5_reg32, Q6_reg32, Q7_r
eg32, Q8_reg32, Q9_reg32, Q10_reg32, Q11_reg32, Q12_reg32, Q13_reg32, Q14_reg32, Q1
5_reg32, Q16_reg32, Q17_reg32, Q18_reg32, Q19_reg32, Q20_reg32, Q21_reg32, Q22_reg
32, Q23_reg32, Q24_reg32, Q25_reg32, Q26_reg32, Q27_reg32, Q28_reg32, Q29_reg32, Q3
0_reg32, Q31_reg32, Rb, Qb);
    endmodule
22. J 型指令拼装:
    module SHIFTER_COMBINATION(X, PCADD4, Sh);
    input [25:0] X;
    input [31:0] PCADD4;
    output [31:0] Sh;
    parameter z=2'b00;
    assign Sh=\{PCADD4[31:28], X[25:0], z\};
    endmodule
23. CPU 封装:
    module CPU(Clk, Reset, Addr, Inst, Qa, Qb, ALU_R, NEXTADDR, D);
    input Clk, Reset;
    output [31:0] Inst, NEXTADDR, ALU_R, Qb, Qa, Addr, D;
    wire [31:0] Result, PCadd4, EXTIMM, InstL2, EXTIMML2, Y, mux4x32_2, R, Dout;
    wire Z, Regrt, Se, Wreg, Aluqb, Reg2reg, Cout, Wmem;
    wire [1:0] Aluc, Pcsrc;
    wire [4:0]Wr;
```

```
PC pc(Clk, Reset, Result, Addr);
    PCadd4 pcadd4 (Addr, PCadd4);
    INSTMEM instmem(Addr, Inst);
    CONUNIT
conunit(Inst[31:26], Inst[5:0], Z, Regrt, Se, Wreg, Aluqb, Aluc, Wmem, Pcsrc, Reg2reg
);
    MUX2X5 mux2x5(Inst[15:11], Inst[20:16], Regrt, Wr);
    EXT16T32 ext16t32(Inst[15:0], Se, EXTIMM);
    SHIFTER_COMBINATION shifter1(Inst[26:0], PCadd4, InstL2);
    SHIFTER32 shifter2(EXTIMM, EXTIMML2);
    REGFILE regfile (Inst[25:21], Inst[20:16], D, Wr, Wreg, Clk, Reset, Qa, Qb);
    MUX2X32 mux2x321 (EXTIMM, Qb, Aluqb, Y);
    ALU alu (Qa, Y, Aluc, R, Z);
    DATAMEM datamem (R, Qb, Clk, Wmem, Dout);
    ADDSUB_32 addsub_32 (PCadd4, EXTIMML2, 0, mux4x32_2);
    MUX2X32 mux2x322 (Dout, R, Reg2reg, D);
    MUX4X32 mux4x32 (PCadd4, 'b0, mux4x32_2, InstL2, Pcsrc, Result);
    assign NEXTADDR=Result;
    assign ALU_R=R;
    endmodule
24. 仿真代码:
    `timescale 10ns / 1ps
    module CPU_tb;
    reg Clk;
    reg Reset;
    wire [31:0] Addr, Inst, Qa, Qb, ALU_R, NEXTADDR, D;
    CPU cpu(Clk, Reset, Addr, Inst, Qa, Qb, ALU_R, NEXTADDR, D);
    initial begin
         Clk=0;
         Reset=0;
         #10;
         Reset=1;
         end
         always #10 Clk=~Clk;
    endmodule
```

### 四、仿真结果(请给出仿真波形截图和对应的结果分析阐述)


### 最终波形如下:



c) 总体波形

下面进行每条指令的分析:

第一条指令: 32'b001101\_00000\_00001\_00000\_001010;//ori \$1,\$0,10\_\_\_\$1=10



d) Ori 指令

我们应该关注的是 ALU\_R 和 D,可以看到 ALU 计算出来的结果为 10(a 转换为十进制后),写回寄存器堆的结果(也就是 D)也为 10,与预期结果相符。


第二条指令: 32'b001000\_00000\_00010\_00000\_0000110;//addi \$2,\$0,6\_\_\$2=6



e) Addi 指令

我们应该关注的是 ALU\_R 和 D, 可以看到计算出来的的结果和写回寄存器堆的结果为 6, 与预期相符。


第三条指令: 32'b000000 00001 00010 00011 00000 100100;//and \$3,\$1,\$2 \$3=2



f) And 指令

与前面相同, ALU R和D的值为2, 与与其计算结果相符。


第四条指令: 32'b000000\_00001\_00010\_00100\_00000\_100101;//or \$4,\$1,\$2\_\_\_\$4=14



g) 0r 指令

与前面相同, ALU R和D的结果为14, 与预期结果相同。


第五条指令: 32'b000000\_00100\_00010\_00101\_00000\_100010;//sub \$5,\$4,\$2\_\_\_\$5=8



h) Sub 指令

与前面相同,ALU\_R和D的结果为8,这与预期计算结果相同。

第六条指令: 32'b001100 00001 00110 00000 00000 001011;//andi \$6,\$1,1 \$6=10



i) Addi 指令

与前面相同,ALU\_R和D的结果为10,这与预期结果相符合。


第七条指令: 32'b000010\_00000\_00000\_00000\_001100;//j 01100\_\_\_00

<b>≨</b> 1 •	Msgs	
+	32'h00000018	(00000018
<b>±</b> - /CPU_tb/ALU_R	32'h00000000	,00000000
√ /CPU_tb/Clk	1'h1	
☐→ /CPU_tb/Inst	32'h0800000c	(0800000c
→ /CPU_tb/NEXTADDR	32'h00000030	00000030
⊕ → /CPU_tb/Qa	32'h00000000	00000000
<b>-</b>	32'h00000000	00000000
<pre>/CPU_tb/Reset</pre>	1'h1	
III /CPU_tb/D	32'h00000000	00000000

j) J指令

这条指令我们应该关注的是 NEXTADDR, 也就是 PC 的下一个地址, 我们得到的结果为 00000030(16 进制), 而预期结果的计算过程如下。此时 PC 地址为 00000018 (16 进制), 加 4 之后为 0000001c (16 进制), 最高四位 (2 进制)为 0000, 而 J指令的 address 字段左移两位与 0000 拼接后得到的值为\_\_(省略 26 个 0) 110000, 转换为 16 进制得到为 00000030, 与实际结果相符合。

第八条指令: 32'b000100\_00001\_00010\_00000\_000100;//beq \$1,\$2,4\_\_0D



k) Beq 指令

这是相等跳转指令,我们从寄存器堆中取值为10(Qa)和6(Qb),,可以明显知道不相等,因此不转移,PC下一次接受的地址为PC+4,和NEXTADDR的值00000034相符。

第九条指令: 32'b000101\_00001\_00011\_00000\_00000\_000100;// bne \$1 \$3,4\_\_12

4_	Msgs		, <u>-</u>	,-
•				
<b>I</b> → /CPU_tb/Addr	32'h00000034	000000	34	X
<b>I</b> +- /CPU_tb/ALU_R	32'h00000008	000000	08	
/CPU_tb/Clk	1h1			
☐→ /CPU_tb/Inst  ☐→ /CPU_tb/Inst  ☐→ /CPU_tb/Inst  ☐→ /CPU_tb/Inst  ☐→ /CPU_tb/Inst	32'h14230004	142300	04	
<u>→</u> /CPU_tb/NEXTADDR	32'h00000048	000000	148	
<b>∓</b> – <b>∜</b> /CPU_tb/Qa	32'h0000000a	0000000a		
<b>∓</b> - <b>∜</b> /CPU_tb/Qb	32'h00000002	000000	02	
/CPU_tb/Reset	1'h1			
<u>+</u> - /CPU_tb/D	32'h00000008	000000	08	

1) Bne 指令

这是不等跳转指令,可以看到从寄存器中取出的值(Qa 和 Qb)分别为 10 和 2,不相等,进行跳转,预期的结果计算如下。拓展 offset 再左移两位得到 00000010 (16 进制) 再与 PC+4 相加得到 00000048 (16 进制),而这与得到的 NEXTADDR 结果相符合。

第十条指令: 000000\_00101\_00110\_00111\_00000\_100000;//add \$7,\$5,\$6\_\_\$7=18


<b>\$1</b> →	Msgs			
<b></b> → /CPU_tb/Addr	32'h00000048	00000048		
<b>II</b> - /CPU_tb/ALU_R	32'h00000012	00000012		
<pre>/CPU_tb/Clk</pre>	1'h1		<u> </u>	
☐→ /CPU_tb/Inst	32'h00a63820	00a63820		
<u>III</u> → /CPU_tb/NEXTADDR	32'h0000004c	0000004c		
<b>∓</b> -∜ /CPU_tb/Qa	32'h00000008	00000008		
<b>II</b> - /CPU_tb/Qb	32'h0000000a	0000000a		
<pre>/CPU_tb/Reset</pre>	1'h1			
	32'h00000012	00000012		

#### m) And 指令

我们关注的 ALU\_R 和 D 都为 00000012 (16 进制),转换为 10 进制之后为 18,与 预期结果相符合。

#### 第十一条指令:

32'b101011\_00111\_00110\_00000\_00000\_001010;//sw \$6,10(\$7)\_\_\_memory[\$7+10]=\$6=10




n) Sw 指令

这是写存操作,为便于验证,直接看第十二条指令取出来的值,可以发现 D 为 0000000a (16 进制),转换为 10 进制就是 10,这与我们预期相符合。在看一下 计算出来的存储器地址  $ALU_R$  为 000000001c (16 进制) 为 28 (10 进制),这与 我们的预期\$7 (=18) +10=28 (10 进制) 相符合。

### 第十二条指令:

32'b100011\_00111\_01000\_00000\_00000\_001010;//lw \$8,10(\$7)\_\_\_\$8=memory[\$7+10]=10



o) lw 指令

为便于观察,直接查看下一个时钟周期,可以看到\$8的值(Q8)为0000000a(16进制),也就是10,可以发现写入的地方和值都是符合预期的。

最后我们看一下各个寄存器的值:



p) 寄存器值

\$0(Q0) = 0(初始值), \$1(Q1) = 10, \$2(Q2) = 6, \$3(Q3) = 2, \$4(Q4) = 14, \$5(Q5) = 8, \$6(Q6) = 10, \$7(Q7) = 18, \$8(Q8) = 10。这都是符合我们所设定的指令的。