
مشكلات حين انجام پروژه:

- تعیین زمان بندی clock و تغییر در ورودی سیگنال ها در test bench: در صورتی که در process دومی در test bench که مربوط به تغییر در سیگنال های ورودی میشد، از wait for x ns استفاده میکردیم، ممکن بود که دو تا از این تغییرات در یک period قرار بگیرند که در نتیجه باعث میشد نتیجه ی آن ها از دید ما پنهان بماند.
- با تغییر این دستور به wait until falling_edge(clock)، که بین هر تغییر قرار میگرفت، این مشکل حل شد.
 - مشکل دیگری که باعث درست کار نکردن مدار میشد، اشتباه در تعریف لیست حساسیت fsm بود که با راهنمایی استاد حل شد.


گزارش های simulation:

در زیر نمونه هایی از simulation مربوط به test bench به همراه توضیحات آورده شده است:




صویر 1: شبیه سازی 1

مشاهده میشود که در تصویر 1، با توجه به اینکه test bench ما با مقادیر ورودی صفر به ازای هر سه ورودی کار خود را اغاز میکند، با رفتن clock به مقدار 1 در نانوثانیه 5، با توجه به transition های موجود در fsm، به حالت 01 رفته و نظر به اینکه fsm ما از نوع moore است، سیگنال water به تغییر میکند و led نیز به شکل مناسبی روشن میشود.



تصویر 2: شبیه سازی 2

در تصویر 2 مشاهده می شود که در ثانیه 10 که falling clock edge است، مقادیر جدید وارد fsm در تصویر 2 مشاهده می شود که در ثانیه 10 که t_0 از صفر به یک تغییر میکنند. علت اینکه t_0 نیز تغییر میکند و منتظر میشوند و t_1 و به دنبال آن t_2 از صفر به یک تغییر میکنند. علت اینکه t_1 و منتظر clock edge به مانند سیگنال خروجی water نمیماند، این است که در clock edge دومی تعریف شده است. خروجی ها تعریف نشده است و به صورت combinational در عدر ومی تعریف شده است.



صویر 3: شبیه سازی 3

در تصویر 3، مشاهده میشود که در falling clock edge در ثانیه 120، مقادیر ا_ا از مقدار صفر به یک تغییر داده میشود که این تغییر با توجه به مقادیر قبلی m_i و t_i که برابر با 011 و صفراست، باعث میشود در ثانیه 125 در state ،rising clock edge ما به 00 تغییر داده شود و به دنبال آن سیگنال آبدهی به صفر و خروجی led نیز متقابلا تغییر داده شود.


گزارش های سنتز:

LUTs:


```
Device Utilization Summary:
Slice Logic Utilization:
                                                1 out of 126,800
 Number of Slice Registers:
   Number used as Flip Flops:
   Number used as Latches:
   Number used as Latch-thrus:
   Number used as AND/OR logics:
 Number of Slice LUTs:
                                                2 out of 63,400
                                                                    1%
   Number used as logic:
                                                2 out of 63,400
                                                                    1%
     Number using O6 output only:
                                                2
     Number using O5 output only:
     Number using 05 and 06:
     Number used as ROM:
   Number used as Memory:
                                                0 out of 19,000
   Number used exclusively as route-thrus:
```

placement & routing report:

RTL:



FPGA:



Timing:

Data Sheet report: -----All values displayed in nanoseconds (ns) Setup/Hold to clock clock _____ ----+ |Max Setup to| Process |Max Hold to | Process | | Clock | Source | clk (edge) | Corner | clk (edge) | Corner | Internal Clock(s) | Phase | _____ ----+ 1 i | -0.386(R)| FAST | 2.266(R)| SLOW | clock BUFGP 0.000 | -0.259(R)| FAST | 2.081(R)| SLOW |clock BUFGP m i < 0 >0.000| | -0.308(R)|FAST | 2.131(R)| m i < 1 >SLOW |clock BUFGP 0.000 m i < 2 >| -0.402(R)| FAST | 2.261(R)| SLOW |clock BUFGP 0.000| | -0.512(R)| FAST | 2.290(R)| SLOW |clock_BUFGP reset 0.000| | -0.550(R)| FAST | 2.491(R)| SLOW | clock BUFGP t i 0.000 ----+ Clock clock to Pad ______ ----+

Clock	Max (s	lowest) clk	Process	Min	(fastest) clk	Process
		e) to PAD Phase	Corner	(edge) to PAD	Corner
	•	·		-+	+-	+-
ssd_0<1>	1	7.928(R)	SLOW		3.329(R)	FAST
clock_BUFGP		0.000				
ssd_0<2>		8.168(R)	SLOW	1	3.460(R)	FAST
clock_BUFGP	I	0.000				
ssd_0<4>		8.095(R)	SLOW		3.416(R)	FAST
clock_BUFGP	I	0.000				
ssd_0<5>		8.194(R)	SLOW		3.471(R)	FAST
clock_BUFGP	I	0.000				
state<0>		7.658(R)	SLOW		3.173(R)	FAST
clock_BUFGP		0.000				
	+			-+	+	

Clock to Setup on destination clock clock

Source Clock	Src:Rise Dest:Rise	Src:Fall Dest:Rise	Src:Rise Dest:Fall	++ Src:Fall Dest:Fall
clock	+ 0.935 +			++

Pad to Pad

Source Pad	Destination Pad	Delay
Source Pad l_i	Destination Pad -+	Delay 4.460 5.678 5.918 5.944 4.446 5.818 6.058 5.985 6.084 4.472 5.758 5.998 5.925 6.024 4.491 5.304 5.544 5.471 5.570 5.640 5.880 5.807
t_i t_i	ssd_0<5>	5.906 4.462
	-++-	

power:

On-Chip	Power (W)	Used	Available	Utilization (%)
Clocks	0.000	1	-	
Logic	0.000	2	63400	0
Signals	0.000	8		
IOs	0.000	21	210	10
Leakage	0.082		••••••••••••	
Total	0.082			

حذيفه صالحي پور

400213015

پایان