




Architecture des Processeurs - DSP TI 66AK2H14 -


Mohammed AISSAOUI
Sebastien GARCIA
Skandar Mohamed BOULEGHEB
Hassouna AZOUZ




Plan

- Présentation de l'architecture
- Les éléments de performance
- La hiérarchie mémoire
- Pipeline
- Jeux d'instruction
- Instructions spécialisées
- Outils logiciels disponibles
- Domaine d'utilisation


Plateforme Keystone II (Texas Intrument)



- DSP Ti 66AK2H14 (SoC):
 - Libérer de la place sur le circuit imprimé
 - Réduire le nombre de composants externante




Plateforme Keystone II (Texas Intrument)






Les éléments de performance


Performances	DSP TMS320C66x	ARM Cortex A-15 MPCore					
Cœurs	8	4					
Flops	19,2 Gflops/Cœur (153)	-					
Horloge	1,2 Ghz	1,4 Ghz					
Mémoire (cache)	32 K Byte L1P / L1D/Coeur1024 K Byte L2 / Coeur	- 32 KB L1P / L1D/Coeur - 4 MB L2 pour l'ARM					
Mémoire (partagée)	- 6 Mo MSI - Mémoire de						
Voltage	- SmartReflex, tension variable (<i>DVFS</i>) 0,028 um						
Technologie CPU							



La hiérarchie mémoire

Cache:





Correspondance directe

Associative à deux sens

 Récupérer le code du programme à une vitesse d'horloge afin de maintenir une mémoire système étendue.

La hiérarchie mémoire

L1P (level 1 Program):

- Une seule possibilité d'emplacement sur le cache.
- DSP tente d'extraire un morceau de code, L1P doit vérifier



- Identifier
 l'emplacement
 physique réel de
 l'élément de données
- Adresse de la ligne de cache où les données résident
- La taille d'une ligne L1P est de 32 bytes

- Si Tag correspond et
Valid = set


= « hit » les données
sont lues directement à
partir de l'emplacement
de L1P et renvoyées au

DCD

 Dépend de la quantité de L1P configurée comme cache


Protection de la mémoire

- Cache DSP réparti en pages
- Autorisation d'accès




Pipeline

- 8 instructions traitées par cycle
- Instructions en parallèle ou en série




- Pipeline divisé en 3 étapes :
 - Fetch (4 sous-étapes)
 - Decode (2 sous-étapes)
 - Execute (1-5 sous-étapes)

Pipeline: Fetch



- PG: Program address generate
- PS: Program address send
- PW: Program access ready wait
- PR: Program fetch packet receive

Pipeline : Decode



(A) NOP is not dispatched to a functional unit.


- DP: Instruction dispatch
- DC: Instruction decode

Pipeline: Execute

	Instruction Type										
Execution Phase ^{1,2}	Single Cycle	16 × 16 Single Multiply/.M Unit Nonmultiply	Store	Multiply Extensions	Load	Branch					
E1	Compute result and write to register	Read operands and start computations	Compute address	Reads operands and start computations	Compute address	Target code in PG ³					
E2		Compute result and write to register	Send address and data to memory		Send address to memory						
E3			Access memory		Access memory						
E4				Write results to register	Send data back to CPU						
E5					Write data into register						

- 1-5 phases
- Dépend de l'instruction

Pipeline: Exemple



```
SADD.L1 A2, A7, A2; E1 Phase
        SADD.L2 B2,B7,B2
        SMPYH.M2XB3,A3,B2
        SMPY.M1XB3,A3,A2
        B .S1 LOOP1
        MVK .S2 117,B1
        LDW .D2 *B4++,B3; DC Phase
        LDW .D1 *A4++,A3
        MV .L2XA1,B0
        SMPYH.M1A2,A2,A0
        SMPYH.M2B2.B2.B10
        SHR .S1 A2, 16, A5
        SHR .S2 B2.16.B5
    LOOP1:
        STH .D1 A5, *A8++[2]; DP, PW, and PG Phases
        STH .D2 B5, *B8++[2]
        SADD.L1 A2,A7.A2
        SADD.L2 B2,B7,B2
        SMPYH.M2XB3,A3,B2
        SMPY.M1XB3,A3,A2
       [B1] B.S1LOOP1
       [B1] SUB.S2B1,1,B1
        LDW .D2 *B4++,B3: PR and PS Phases
        LDW .D1 *A4++,A3
        SADD.L1 A0,A1,A1
        SADD.L2 B10,B0,B0
        SMPYH.M1A2,A2,A0
        SMPYH.M2B2,B2,B10
        SHR .S1 A2, 16, A5
        SHR .S2 B2,16,B5
```

Jeux d'instruction


- 64 registres 32 bits, ~700 instructions
- Jusqu'à 8 instructions (codées sur 32 bit) en parallèles
- 8 unités de calcul :
 - 2 multiplieurs (1 produit 32 bit, 2 produits 16 bit ou 4 produits 8 bit par multiplieur)
 - 6 ALU
- Exécution conditionnelle des instructions
- Pipeline logicielle

Jeux d'instruction : calcul

- Données sur 8-32 bits (add, sub, mul ...)
- Normalisation et saturation
- Support Nombres complexes (64-32 bits -> 32-16 bits partie réelle, 32-16 bits partie imaginaire)
- Format virgule flottante :
 - configuration par registres : FADCR, FAUCR et FMCR
 - Simple (32 bits) et double précision (64 bits)
- Calcul vectoriel et matriciel :
 - addition, produit, conjugué, ...

Jeux d'instruction : Software Pipelined Loop

```
MVC
                                                            8, ILC
                                                                               ;Do 8 loops
                                                   NOP
                                                                                  ;4 cycle for ILC to load
for (I=0; i<val; I++)
                                                                                     ;Iteration interval is 1
                                                      SPLOOP
               dest[i]=source[i]:
                                                                                      ;Load source
                                                      LDW
                                                                  *A1++,A2
                                                      NOP
                                                                                     :Wait for source to load
                                                                                     ;Position data for write
                                                            .L1X A2, B2
                                                                                      ;End loop and store value
                                                                   6,0
                                                      SPKERNEL
                                                                B2, *B0++
```



Jeux d'instruction : Produit complexe vecteur 1x2 avec matrice 2x2

CMATMPY A7:A6,A3:A2:A1:A0,A11:A10:A9:A8

```
[A11:A10 A9:A8] = [A7 A6] *

-or-

A1:A10 = A7*A3 + A6*A1
A9:A8 = A7*A2 + A6*A0

A3 A2
A1 A0

CMPY A3,A7,A31:A30
CMPY A1,A6,A29:A28
CMPY A2,A7,A27:A26
CMPY A0,A6,A25:A24
NOP
DSADD A31:A30,A29:A28,A11:A10
DSADD A27:A26,A25:A24,A9:A8
```

Multiplication champs de Galois

Galois Field Multiply

Syntax GMPY (.unit) src1, src2, dst

Opcode

		_													
31	30	29	28	27	27 23 22								18		
0	0	0	1		dst						src2				
						5						5			
17		13	12	11	10	9	8	7	6	5	4	3	2	1	0
	src1		x	0	1	1	1	1	1	1	1	0	0	S	p
	5		1											1	1

- Théorie de Galois
- Module GMPY du DSP
- 4 cycles
- Communication : cryptographie

Outils logiciels: Développement

• Les TI 66AK2Hxx sont co-conçu par les architectes CPU, les concepteurs de compilateurs et les inc

- C / C++
- EVMK2H: * 66AK2H14
 - * LCD
 - * Sorties Ethernet / RS232 / USB
 - * MCSDK

Outils logiciels: Développement

- Ordinateur: drivers pour Windows/Linux
- DSP: Code Composer Studio Integated Development Environment (CCS)

Outils logiciels: Compilateur

• C6000 :

* généralement utiliser en conjonction avec CCStudio pour bien profiter des performances.

Calls Partial Calls Excl (%) Incl (%) Stalls (%) Excl Avg Incl Avg Stalls Avg Function 1 14.91 97.81 _____ 0.00 main 2,669 1 2.18 VoidFunc 24 2.18 0.00 16.3 16.3 2.82 2.82 0.00 IntFuncWithArgs 21.0 21.0 0.0 504 2.41 2.41 0.00 IntFunc 18.0 18.0 432 5 71.91 0.46 0.00 RecurseFunc 241 53.4 0.3 12,872 VoidFuncWithArgs 5.77 8.58 0.00 64.0 1,032

Outils logiciels: Librairies


- Bibliothèques CSL (Chip Support Library)
- Bibliothèque DSPLIB (Digital Signal Processing Library)
- Bibliothèque DSPMath
- Bibliothèque IMGLIB (Image Library)

Outils logiciels: Modèles

- BSDL Model (Boundary scan description language)
- IBIS Model (I/O Buffer Information Specification)
- Power Consumption Model
- FloTherm Model

Domaine d'utilisation

- Cryptographie
- Traitement du signal / image
 - Radars
 - Militaire
 - Médical





Conclusion

Références:

- TMS320C66x DSP Literature Number: SPRUGW0C July 2013 CorePac user guide
- 66AK2H14/12/06 Features and Description datasheet
- Cortex™-A15 MPCore™ Revision: r3p2 Technical Reference Manual
- TMS320C66x DSP Literature Number: SPRUGH7 CPU and Instruction Set