# 第4章 数字逻辑与数字系统基本实验

# 4.1 基本逻辑门逻辑实验

# 一、实验目的

- (1) 掌握 TTL 与非门、与或非门和异或门输入与输出之间的逻辑关系。
- (2) 熟悉 TTL 中、小规模集成电路的外型、管脚和使用方法。

# 二、实验所用器件和仪表

(1) TEC-8 实验系统	1台
(2) 四 2 输入与非门 74LS00	1片
(3) 四 2 输入或非门 74LS28	1片
(4) 四 2 输入异或门 74LS86	1片
(5) 万用表	1块
(6) 示波器	1台

### 三、实验内容

- (1) 测试四 2 输入与非门 74LS00 一个与非门的输入和输出之间的逻辑关系。
- (2) 测试四 2 输入或非门 74LS28 一个或非门的输入和输出之间的逻辑关系。
- (3) 测试四 2 输入异或门 74LS86 一个异或门的输入和输出之间的逻辑关系。

### 四、实验提示

- (1) 将被测器件插入实验台上的 14 芯插座中。
- (2) 将器件的引脚 7 与实验台的"地(GND)"连接,将器件的引脚 14 与实验台的+5V连接。
- (3) 用 TEC-8 实验台的逻辑电平开关 S15~S0 作为被测器件的输入。拨动 开关,则改变器件引脚的输入电平,开关拨到朝上位置时代表 1,开关拨到朝下位置时代表 0。
  - (4) 使用 TEC-8 实验台上的逻辑电平指示灯 L11~L0 观测器件输出的逻辑

电平,指示灯亮时代表1,指示灯灭时代表0。

(5) 一个 74LS00 器件包含 4 个 2 输入与非门,一个 74LS28 器件包含 4 个 2 输入或非门,一个 74LS86 包含 4 个异或门。本实验只测试 74LS00、74LS28、74LS86 中的一个逻辑们的逻辑关系。

# 五、实验步骤

# 1. 测试与非门 74LS00 逻辑关系

按图 4.1 接线, 拨动开关 S1、S0, 改变引脚 1、引脚 2 的电平。开关 S1、S0 向上时代变高电平, 向下时代表低电平。同时观测发光二极管 L0 的亮、灭。发光二极管 L0 亮时代表高电平, 灭时代表低电平。根据测试结果, 填写表 4.1。




图 4.1 测试 74LS00 逻辑关系接线

输	输出电 平	
引脚 1	引脚 2	引脚 3
L	L	
L	Н	
Н	L	
Н	Н	

# 2. 测试或非门 74LS28 逻辑关系

按图 4.2 接线, 拨动开关 S1、S0,

改变引脚 2、引脚 3 的电平。观测发光二极管的 L0 亮、灭。填写表 4.2。 表 4.2 74LS28 逻辑关系测试表




图 4.2 测试 74LS28 逻辑关系接线图

输	输出电	
引脚 2	引脚 3	引脚 1
L	L	
L	Н	
Н	L	
Н	Н	

# 3. 测试异或门 74LS86 逻辑关系

按图 4.3 接线, 拨动开关 S1、S0,

改变引脚 1、引脚 2 的电平。观测发光二极管的 L0 亮、灭。填写表 4.3。 表 4.3 74LS86 逻辑关系测试表




图 4.3 测试 74LS86 逻辑关系接线图

输	λ	输出
引脚 1	引脚 2	引脚 3
L	L	
L	Н	
Н	L	
Н	Н	

冬

4.2 TTL、HC和HCT器件的电压传输特性实验

### 一、实验目的

- (1) 掌握 TTL、HCT 和 HC 器件的传输特性。
- (2) 掌握万用表的使用方法。

### 二、实验所用器件和仪表

(1) TEC-8 实验系统	1台
(2) 六反相器 74LS04	1片
(3) 六反相器 74HC04	1片
(4) 六反相器 74HCT04	1片
(5) 万用表	1块
(6) 示波器	1台

# 三、实验说明

非门的输出电压  $U_0$ 与输入电压  $U_1$ 的关系  $U_0$  =  $f(U_1)$  叫做电压传输特性,也称电压转移特性。它可以用一条曲线表示,叫做电压传输特性曲线。从传输特性曲线可以求出非门的下列有用参数:

- (1) V<sub>OH(min)</sub>,输出为高电平的下限电压,当 U<sub>0</sub>高于 V<sub>OH(min)</sub>时表示逻辑"1"。
- (2) V<sub>OL(max)</sub>,输出为低电平的上限电压,当 U<sub>0</sub>低于 V<sub>OL(max)</sub>时表示逻辑"0"。
- (3)  $V_{IH(min)}$ ,输入为高电平的下限电压,当输出电压  $U_0$ 等于  $V_{OL(max)}$ 时对应的输入电压  $U_I$ 。
- (4)  $V_{IL(max)}$ ,输入为低电平的上限电压。当输出电压  $U_0$ 等于  $V_{OH(min)}$ 时对应的输入电压  $U_I$ 。
  - (5) V<sub>H</sub>, 表示 U<sub>0</sub>变化最陡处对应的输入电压, 称为阈值电压。

上述 5 个参数是对大量逻辑器件进行测试后得到的。本实验只是对 3 类逻辑器件中的各选出一个器件进行测试,得到对 3 类逻辑器件传输特性的一些感性认识,以便在不同类型的器件互连时能正确使用这些器件。

### 四、实验内容

- (1) 测试 TTL 器件 74LS04 一个非门的传输特性, 计算出它的  $V_{\text{OL}}$ 、 $V_{\text{IH}}$ 、 $V_{\text{LL}}$ 和  $V_{\text{T}}$ 。
- (2) 测试 HC 器件 74HC04 一个非门的传输特性,计算出它的  $V_{OL}$ 、 $V_{IL}$ 、 $V_{TL}$  和  $V_{Tc}$ 。
- (3) 测试 HCT 器件 74HCT04 一个非门的传输特性,计算出它的  $V_{OL}$ 、  $V_{TH}$ 、  $V_{TL}$ 和  $V_{To}$ 。

### 五、实验步骤

# 1. 测试 74LS04 的电压传输特性

(1) 实验接线图和实验数据表

图 4.4 是实验接线图。一个 74LS04 器件中包含 6 个非门。在图 4.4 中,74LS04A、74LS04B、74LS04C 和 74LS04D 分别是一个 74LS04 器件中的 4 个非门,而不是 4 个独立的 74LS04 器件。非门 74LS04B、74LS04C 和 74LS04D 的输入接到非门 74LS04A 的输出,作为 74LS04A 的 3 个负载。图 4.4 中的 2 个电压表指的是 2 个电压测量点,并不是需要在此接 2 个电压表,测量 A、B

两点的对地电压。

注意:接线时必须将 74LS04 的引脚 7 与实验台的"地(GND)"连接,将器件的引脚 14 与实验台的+5V 连接。

(2) 旋转 470 欧姆电位器改变非门 74LS04A 的输入电压值。 旋转 470 欧姆电位器,将改变电位器中间抽头的输出电压。电位器中间抽头 的最高输出电压为+5V,最低输出电压为 0V。从 0V 开始按步长 0. 2V 调整非 门输入电压。首先




图 4.4 测试非门 74LS04 传输特性接线图

用万用表监视非门 74LS04A 的输入电压值,调好输入电压后,用万用表测量非门 74LS04A 的输出电压值。将测试结果填入表 4.4 中。

-pC 1. 1 11.	2501, 1 HICO 1 7F		11 12 17 1/1 1/2/2/11
输 入	输 出 U₀(V)		
$U_{I}(V)$	74LS04	74HC04	4HCT04
0.0			
0. 2			
0. 4			
0.6			
0.8			
1. 0			
1. 2			
1. 4			
1.6			
1.8			
2. 0			
2. 2			

表 4.4 74LS04、74HC04 和 74HCT04 电压传输特性测试数据

2. 4		
2.6		
2.8		
3. 0		
3. 2		
3. 4		
3. 6		
3.8		
4.0		
4.2		
4.4		
4.6		
4.8		
5. 0		
	→ 1	·

- (3) 根据测试数据画出 74LS04 的电压传输特性曲线。
- (4) 根据 74LS04 的电压传输特性曲线求出 74LS04 的  $V_{\text{IH}(min)}$ 、 $V_{\text{IL}(max)}$ 、 $V_{\text{OH}(min)}$ 、  $V_{\text{OL}(max)}$ 和  $V_{\text{T}}$ 。

# 2. 测试 74HC04 的电压传输特性

- (1) 将实验台上的 74LS04 器件拔出,换成 74HC04 器件。
- (2) 仿照步骤 1 进行 74HC04 的电压传输特性测试。

# 3. 测试 74HCT04 的电压传输特性

- (1) 将实验台上的 74HC04 器件拔出,换成 74HCT04 器件。
- (2) 仿照步骤 1 进行 74HC04 的电压传输特性测试。
- 4. 比较三条电压传输特性曲线,说明 LS、HC、HCT 器件的电压传输特性的不同特点。

### 4.3 三态门实验

### 一、实验目的

- (1) 掌握三态门逻辑功能和使用方法。
- (2) 掌握用三态门构成总线的特点和方法。
- (3) 初步学会用示波器测量简单的数字波形。

# 二、实验所用器件和仪表

(1)	TEC-8 实验系统	1台
(2)	四 2 输入正与非门 7400	1片
(3)	三态输出的 4 总线缓冲门 74125	1片
(4)	万用表	1块
(5)	示波器	1台

### 三、实验内容

(1) 测试三态输出的 4 总线缓冲门 74LS125 的输出的三个状态: 高电平、低电平、三态。

三态门是一种重要的逻辑器件。它除了像一般逻辑器件那样有高电平和低电平逻辑输出外,还有第三种输出,即高阻态输出,因此这种逻辑器件称之为三态门。三态门有一个控制端,控制输出是高阻态,还是正常的输出高低电平。74LS125就是一个典型的三态门。当它的控制端接高电平时,输出为高阻态。当它的控制端接低电平时,输出是输入信号的反相,当它的输入信号为低电平时,输出为高电平;当它的输入信号为高电平时,输出为低电平。

(2) 用三态输出的 4 总线缓冲门 74LS125 中的 2 个三态门输出构成一条总线, 并对总线进行控制。

三态门的一个重要作用是构成各种总线。所谓总线一般指通过分时复用的方式,将信息从一个或多个源部件传送到一个或多个目的部件的一组传输线。许多信号在总线上传输时,何时将哪些信号送到总线上,由三态门的控制端决定。当一个三态门的控制端允许该三态门进行正常逻辑操作时,它就将输入信号(反相或者不反相)送到了总线上。当三态门的控制端使输出为高阻态时,它就切断了输入信号和总线的联系。注意:在任何时刻只允许一个信号源将它的信号放到总线上,不允许两个或者两个以上的信号源将信号同时放在同一条总线上。

### 四、实验提示

- (1) 三态门 74125 的控制端为低电平有效。
- (2) 用实验台的电平开关输出作为被测器件的输入。拨动开关,则改变器件的输入电平。

# 五、实验步骤

- 1. 测试三态输出的四总线缓冲门 74LS125 输出的三个状态: 高电平、低电平、 高阻态。
  - (1) 接线图和实验结果表

按图 4.5 进行接线。图中 S1、S2 是逻辑电平开关,电压表指示电压测量

点,测量 A、B 两点的对地电压。接线时要将 74LS00、74LS125 器件的引脚 7 接地,引脚 14 接+5V。




图 4.5 测试三态门高电平、低电平和三态接线图

表 4.5 74LS125 输出的三个状态: 高电平、低电平、高阻态实验结果

开	关值		B 点对地电压
S1	S0	A 从利地电压	D 点刈地电压
L	L		
L	Н		
Н	L		
Н	Н		

- (2) 拨动开关 S0、S1, 并测量 A 点和 B 点的电压, 将测试结果填入表 4.5 中。
- (3) 根据学过的三态门知识,对表 4.5 中测得的 A、B 两点对地电压予以解释。

# 2. 用三态门构成总线

- (1) 三态门构成总线接线图和实验结果表
- 一个 74LS125 器件中包含 4 个三态门,用三态门构成总线时,只要将三态门输出并联即可。在任何时刻,构成总线的三态门中只允许一个控制端为低电平,其余控制端应为高电平。图 4.6 是用一个 74LS125 中的 4 个三态门构成一条总线的接线图。




图 4.6 用 74LS125 构成总线接线图

表 4.6 构成总线实验结果

	开关设置			OUTDUT	
S3	S2	S1	S0		OUTPUT
Н	Н	Н	Н		
Н	Н	Н	L		
Н	Н	L	Н		
Н	L	Н	Н		
L	Н	Н	Н		

图 4.6 中,S0、S1、S2 和 S3 是逻辑电平开关输出,1MHZ、10KHz、100Hz 和 1Hz 是实验台上的时钟信号。**在任何时刻,构成总线的 74LS125 中的三态**门中只允许其中一个控制端为低电平,其余控制端应为高电平。

- (2) 拨动开关 S0、S1、S2、S3,用示波器观测 OUTPUT 的波形,将观测结果填写到表 4.6 中。
  - (1) 用所学知识解释 OUTPUT 的波形。

### 4.4 数据选择器和译码器实验

### 一、实验目的

- (1) 熟悉数据选择器的逻辑功能。
- (2) 熟悉译码器的逻辑功能。

# 二、实验所用器件和仪表

(1) TEC-8 实验系统 1 台 (2) 双 4 选 1 数据选择器 74153 1 片 (3) 双 2—4 线译码器 74139 1 片 (4) 万用表 1 块 (5) 示波器 1 台

# 三、实验内容

(1) 测试 4 选 1 数据选择器 74LS153 的逻辑功能。

数据选择器的功能是从 N 个信号中选择一个信号输出的一种逻辑器件。 74LS153 里面包含 2 个 4 选 1 数据选择器。当它的数据选通端 EN 为高电平时,4 选 1 选择器的输出为低电平;当它的数据选通端 EN 为低电平时,根据 2 个数据 选择端信号的值选择 4 个输入信号中的 1 个信号输出。

(2) 测试 74LS139 中一个 2—4 译码器的逻辑功能。

74LS139器件中包含2个2—4译码器。对于其中的任意一个2—4译码器而言,当允许端EN为高电平时,4个输出均为高电平。当允许端EN为低电平时,根据2个输入端的高电平和低电平组合,确定哪1个输出为低电平,其余3个输出为高电平。

### 四、实验步骤

### 1. 测试双 4 选 1 数据选择器 74LS153 的功能

(1) 实验接线图及实验结果表

图 4.7 是双 4 选 1 数据选择器 74LS153 功能测试实验接线图。图 4.7 中,S0、S1、S2 和 S3 是逻辑电平开关输出,1MHZ、10KHz、100Hz 和 1Hz 是实验台上的时钟信号。注意:实验时要将 74LS153 的引脚 8 接地,引脚 16 接+5V。实验结果填写到表 4.7 中。

10.11.	1 // 1 /		1十二 1110100 入	1777日ンIC-DC	1
开关设置	OUT1	OUT2	开关设置	OUT1	OUT2
S0 S1 S2 S3			S0 S1 S2 S3		
H H L L			L H L L		
H H L H			L H L H		
H H H L			L H H L		
н н н н			L H H H		
H L L L			L L L L		
H L L H			L L L H		
H L H L			L L H L		
H L H H			L L H H		

表 4.7 双 4 选 1 数据选择器 74LS153 实验结果表




图 4.7 双 4 选 1 数据选择器 74LS153 实验接线图

- (2) 拨动开关 S0、S1、S2、S3, 并观测 OUT1 和 OUT2 的波形, 将观测结果 填写到表 4.7 中。
  - (3) 根据所学知识分析实验结果。

# 2. 测试双 2-4 译码器 74LS139 功能

(1) 实验接线图和实验结果表

图 4.8 是测试双 2-4 译码器 74LS139 功能实验的接线图, 表 4.8 是实验结果表。




表 4.8 74LS139 实验结果表

开	指
关	示
S	
2	灯
S	L
1	3
S	L
0	2
	L
	1
	L
	0
L	
L	
L	
L	
L	

Н	
L	
Н	
L	
L	
Н	
Н	
Н	
L	
L	
Н	
L	
Н	
Н	
Н	
L	
Н	
Н	
Н	

图 4.8 74LS139 实验接线图

由于 74LS139 中,包含 2 个完全互相独立、功能完全一样的 2—4 译码器,因此只对其中一个 2—4 译码器的功能进行测试。图 2-8 中, S2、S1、S0 是逻辑电平开关,L0、L1、L2、L3 是发光二极管电平指示灯,灯亮表示高电平、灯灭表示低电平。注意: 74LS139 的引脚 16 接+5V,引脚 8 接地。

- (2) 拨动开关 S0、S1、S2, 同时观测指示灯 L0~L3, 将结果填入表 4.8 中。
- (3)根据所学知识分析实验结果。

### 4.5 全加器构成及测试实验

# 一、实验目的

- (1) 了解全加器的实现方法。
- (2) 掌握全加器的功能。

# 二、实验所用器件和仪表

(1) TEC-8 实验系统 1 台 (2) 四 2 输入异或门 7486 1 片 (3) 四 2 输入与非门 7400 1 片

# 三、实验内容

用数字逻辑器件完成加法是一件很重要的事情,它是计算机和其它数字系统的最重要的基础之一。全加器实现了一位加法的功能,多位加法可以由若干全加器组成。全加器有多种实现方法,本实验采用1片74LS86和1片74LS00构成1位全加器。

# 四、实验步骤

### 1. 全加器实验接线图和实验结果表

图 4.9 是全加器实验接线图,表 4.9 是实验结果表。




图 4.9 全加器实验接线图

表	4. 9	全加备	<b>多</b>	2结果表
]	输 )	\	输	出
$A_i$	$B_{\mathbf{i}}$	$C_{i-1}$	$S_{i}$	$C_{i}$
0	0	0		
1	0	0		
0	1	0		
1	1	0		
0	0	1		
1	0	1		
0	1	1		
1	1	1		

在图 4.9 中, S2、S1、S0 是实验台上的逻辑电平开关, 朝上代表 1, 朝下代表 0; L1、L2 是实验台上的发光二极管指示灯, 灯亮代表 1, 灯灭代表 0。注意: 74LS86 和 74LS00 的引脚 14 接+5V, 引脚 7 接地。

### 2. 测试全加器功能

- (1) 设置开关 S2=0, 拨动开关 S0、S1, 观测指示灯 L1、L0, 将观测结果写入表 4.9 中。
- (2) 设置开关 S2=1, 拨动开关 S0、S1, 观测指示灯 L1、L0, 将观测结果写入表 4.9 中。
  - (2) 根据所学知识,对实验结果予以解释。
  - (3) 根据图 4.9, 写出 S<sub>i</sub>、C<sub>i</sub>的逻辑表达式

### 4.6 组合逻辑中的冒险现象实验

# 一、实验目的

(1) 了解组合逻辑中的冒险现象

# 二、实验所用器件和仪表

(1)	TEC-8 实验系统		1台
(2)	六反相器 74LS04		1 片
(3)	四2输入正与非门	74LS00	1 片
(4)	示波器		1台

## 三、实验内容

在组合电路中,当逻辑们有2个或者2个以上的输入信号同时发生变化时,输出端可能产生过渡干扰脉冲的现象称为竞争冒险。本实验研究竞争冒险的成因。

- (1) 一个信号和它 3 级反相后的信号进行与非。
- (2) 一个信号和它 5 级反相后的信号进行与非。

### 四、实验步骤

# 1. 信号和它 3 级反相后的信号进行与非

(1) 实验接线图

图 4.10 是一个信号和它经过 3 级反相后产生的信号进行与非实验的接线图。图 4.10 中,1MHz 是 TEC-8 实验台上的时钟信号。注意: 74LS00 和 74LS04 的引脚 14 接+5V,引脚 7 接地。




图 4.10 信号和它 3 级反相后的信号进行与非实验接线图

- (2) 用示波器观测 74LS04 引脚 1、引脚 2、引脚 4、引脚 6 和 0UT 的波形。
- (3) 用所学知识解释观测到的 OUT 波形。

# 2. 信号和它 5 级反相后的信号进行与非

(1) 实验接线图

图 4.11 是一个信号和它经过 5 级反相后产生的信号进行与非实验的接线图。图 4.11 中,1MHz 是 TEC-8 实验台上的时钟信号。注意:74LS00 和 74LS04

的引脚 14 接+5V, 引脚 7 接地。




图 4.11 信号和它 5 级反相后的信号进行与非实验接线图

- (2) 用示波器观测 74LS04 引脚 1、引脚 2、引脚 4、引脚 6、引脚 8、引脚 10 和 OUT 的波形。
  - (3) 用所学知识解释观测到的 OUT 波形。
- 3. 比较实验 1 中观测到的 0UT 波形和实验 2 中观测到的波形的差别,并分析原因。

# 4.7 触发器实验

### 一、实验目的

- (1) 掌握 RS 触发器、D 触发器、JK 触发器的工作原理。
- (2) 学会正确使用 RS 触发器、D 触发器、JK 触发器。

# 二、实验所用器件和仪表

(1)	TEC-8 实验系统	1台
(2)	四 2 输入正与非门 74LS00	1片
(3)	双 D 触发器 74LS74	1片
(4)	双 JK 触发器 74LS107	1片
(5)	示波器	1台
(6)	万用表	1块

# 三、 实验内容

- 1. 用 74LS00 构成一个 RS 触发器。/R、/S 端接电平开关输出,Q、/Q 端接电平指示灯。改变 R、S 的电平,观测并记录 Q、/Q 的值。
- 2. 双 D 触发器 74LS74 中一个触发器功能测试。
- (1) 将 R(复位)、S(置位)引脚接实验台电平开关输出,Q、/Q 引脚接电平指示灯。改变 R、S 的电平,观察并记录 Q、/Q 的值。
- (2) 在(1)的基础上,置 R、S 引脚为高电平,D(数据)引脚接电平开关输出,C1(时钟)引脚接单脉冲。在 D 为高电平和低电平的情况,分别按单脉冲按钮,观察 Q、/Q 的值,记录下来。
  - (3) 在(1)的基础上,将 D 引脚接 100KHz 脉冲源,C1 引脚接 1MHz 脉冲源。用双踪示波器同时观测 D 端和 CP 端,记录波形;同时观测 D 端、Q 端,记录波形。分析原因。
- (4) 制定对双 JK 触发器 74LS107 中一个 JK 触发器的测试方案,并进行测试。

# 四、实验接线图、测试步骤

### 1. 实验 1 的参考接线图、测试步骤

图 4.12 是 RS 触发器测试参考接线图。图中, S1、S2 是电平开关输出, L0、L1 是电平指示灯。 RS 触发器的测试步骤及结果如下:

- (1) /R = 0, /S = 1, 测得/Q = , Q = .
- (2) /R = 1, /S = 1, 测得/Q = , Q =
- (3) /R = 1, /S = 0, 测得/Q = , Q =
- (4) / R = 1, / S = 1, 测得/Q = , Q =
- (5) /R = 0, /S = 0, 测得/Q = 0, Q = 0.
- (6) 将测试结果填入表 4.12 中。

时序电路的值与测试顺序有关, 应引起注

意。

右图 4.12 RS 触发器测试接线图




表 4.12 RS 触发器功能测试表

输	入	输	出
/R	/S	/Q	Q
0	1		
1	1		
1	0		
1	1		
0	0		

根据触发器的定义,/Q 和 Q 应互补,因此/R = 0,/S = 0 是非法状态。

# 1. 实验 2 的的参考接线图、测试步骤




图 4.13 74LS74 参考测试图 1 图 4.14 74LS74 参考测试图 2

图 4.13 和图 4.14 是测试 D 触发器 74LS74 的接线图, S1、S2、S3 是电平开关输出,L0、L1 是电平指示灯,QD 是按单脉冲按钮 QD 后产生的正单脉冲,100KHz、1MHz 是时钟脉冲源。

### 测试步骤如下:

- (1)1R = 0, 1S = 1, 测得 Q 和/Q 的值。填入表 4.13 中。
- (2)1R = 1, 1S = 1, 测得 Q 和/Q 的值。填入表 4.13 中。
- (3)1R = 1, 1S = 0, 测得 Q 和/Q 的值。填入表 4.13 中。
- (4)1R = 1, 1S = 1, 测得 Q 和/Q 的值。填入表 4.13 中。
- (5)1R = 0, 1S = 0, 测得 Q 和/Q 的值。填入表 4.13 中。
- (6)1R = 1, 1S = 1, 1D = 1, C1 接单脉冲,按单脉冲按钮,测得 Q 和/Q 的值,填入表 4.13 中。
- (7)1R = 1, 1S = 1, 1D = 0, C1 接单脉冲,按单脉冲按钮,测得 Q 和/Q 的值,填入表 4.13 中。
- (8)1R = 1, 1S = 1, 1D 接 100KHz 脉冲, C1 接 1MHz, 用双踪示波器同时测量 1D 端、Q 端波形, 并画出二者的波形图:

表 4.13 D 触发器 74LS74 功能测试结果	果表
----------------------------	----

	输	入		输出
S	R	C1	1D	Q /Q
L	Н	X	X	
Н	L	X	X	
L	L	X	X	
Н	Н	$\uparrow$	Н	
Н	Н	$\uparrow$	L	
Н	Н	L	X	

- 2. 双 JK 触发器 74LS107 中一个触发器的功能测试方案
  - (1) 74LS107 功能测试接线图如下:




图 4.15 74LS107 测试图 1

图 4.16 74LS107 测试图 2

S1、S2、S3 是电平开关输出,L0、L1 是电平指示灯,QD 是按单脉冲按钮 QD 后产生的宽单脉冲,100KHz 是时钟脉冲源。74LS107 引脚 14 接+5V,引脚 7 接地。

- (2) 1R = 0, 测得Q和/Q值,填入表4.14中。
- (3) 1R = 1, 1J = 0, 1K = 0, 按单脉冲按钮 QD, 测得 Q 和/Q 值, 填入表 4.14 中。
- (4) 1R = 1, 1J = 1, 1K = 0, 按单脉冲按钮 QD, 测得 Q 和/Q 值, 填入表 4. 14 中。
- (5) 1R = 1, 1J = 0, 1K = 0, 按单脉冲按钮 QD, 测得 Q 和/Q 值, 填入表 4. 14 中。
- (6) 1R = 1, 1J = 0, 1K = 1, 按单脉冲按钮 QD, 测得 Q 和/Q 值, 填入表 4.14 中。
- (7) 1R = 1, 1J = 0, 1K = 0, 按单脉冲按钮 QD, 测得 Q 和/Q 值, 填入表 4.14 中。
- (8) 1R = 1, 1J = 1, 1K = 1, 按单脉冲按钮 QD, 测得 Q 和/Q 的值,填入表 4.14中,再按单脉冲按钮 QD,测得 Q 和/Q 的值,填入表 4.14中。

表 4.14 JK 触发器 74LS107 功能测试表

	车	俞 ノ	\	输	i 出
R	J	K	С	Q	/Q
L	X	X	X		
Н	L	L	Л		
Н	Н	L	Л		
Н	L	L	Л		
Н	L	Н	Л		
Н	L	L	Л		
Н	Н	Н	Л		
Н	Н	Н	Л		

(9) 1R=1, 1J=1, 1K=1, C1 接 100KHz, 用双踪示波器同测量 C1 和 Q 的波形,并画出波形图。

# 4.8简单时序电路实验

# 一、实验目的

掌握简单时序电路的分析、设计、测试方法。

# 二、实验所用器件和仪器

(1)	TEC-8 实验系统	1 台
(2)	双 JK 触发器 74LS107	2 片
(3)	双 D 触发器 74LS74	2 片
(4)	四 2 输入与非门 74LS00	1片
(5)	示波器	1台
(6)	万用表	1 块

# 三、实验内容

- 1. 双 D 触发器 74LS74 构成的二进制计数器 (分频器) 实验
  - a) 参考接线图如图 4.17 所示。。




图 4.17 D 触发器 74 构成的二进制计数器

- (2) 将开关 S1 拨到 0, 使 Q<sub>0</sub>、Q<sub>1</sub>、Q<sub>2</sub>、Q<sub>3</sub> 复位,观察 L0<sup>~</sup>L3。然后将开关 S1 拨到 1。。
- (3) 按实验台上的 QD 按钮, 输入单脉冲, 观测并记录 L0、L1、L2、L3 的状态。 写出  $Q_0$ 、 $Q_1$ 、 $Q_2$ 、 $Q_3$  的状态转移表。
- (4) 将 4 个 D 触发器的时钟输入接 100 KHz 时钟,观测  $Q_0 \times Q_1 \times Q_2 \times Q_3$  的波形,并把波形画下来。
- 2. 用 2 片 JK 触发器器件 74LS107 构成一个二进制计数器, 重做内容 1 的实验。 参考接线图如图 4.18。




图 4.18 JK 触发器构成的二进制计数器参考接线图

# 3. 异步十进制计数器实验

- (1) 按图 4.19 构成一个十进制计数器。
- (2) 将 Q<sub>0</sub>、Q<sub>1</sub>、Q<sub>2</sub>、Q<sub>3</sub>复位。
- (3) 按 QD 按钮输入单脉冲,测试并记录 Qo、Q1、Q2、Q3 的状态。
- (4) 将信号 QD 换成 100KHz 输入连续脉冲, 观测并记录 Q<sub>0</sub>、Q<sub>1</sub>、Q<sub>2</sub>、Q<sub>3</sub>的




图 4.19 异步十进制计数器

# 4. 自循环寄存器实验

(1)用双 D 触发器 74LS74 构成一个四位自循环寄存器。方法是第一级的 Q 端接第二级的 D 端,依次类推,最后第四级的 Q 端接第一级的 D 端。四个 D 触发器的 CLK 端连接在一起,然后接单脉冲时钟。

(2)将触发器  $Q_0$  置 1,  $Q_1$ 、 $Q_2$ 、 $Q_3$ 清 0。按单脉冲按钮,观察并记录  $Q_0$ 、 $Q_1$ 、 $Q_2$ 、 $Q_3$ 的值。

### 一、实验提示

1. D触发器 74LS74 是上升沿触发, JK 触发器 74LS107 是下降沿触发。

2. 做自循环寄存器实验时,可将第一个 D 触发器的 S 端和后 3 个 D 触发器的 R 端接在一起,然后接一个开关,当开关向下时,给 4 个 D 触发器置位或者复位,然后按 QD 按钮,产生 QD 脉冲,使循环计数器循环。

### 4.9 计数器和数码管实验

### 一、实验目的

- (1) 掌握计数器 74LS162 的功能。
- (2) 掌握计数器的级联方法。
- (3) 掌握任意模计数器的构成方法。
- (4) 熟悉数码管的两种驱动方法及其使用。

### 二、实验说明

计数器器件是应用较广的器件之一。它有很多型号,各自完成不同的功能,供根据不同的需要选用。本实验选用 74LS162 做实验用器件。74LS162 是十进制 BCD 同步计数器。CLK 是时钟输入端,上升沿触发计数触发器翻转。允许端 ENP 和 ENT 都为高电平时允许计数,允许端 ENT 为低时禁止进位 RCO 产生。同步预置端/LOAD 加低电平时,在下一个时钟的上升沿将计数器置为预置数据端的值。清除端/CLR 为同步清除,低电平有效,在下一个时钟的上升沿将计数器复位为 0。74LS162 的进位位 RCO 在计数值等于 9 时为高,脉宽是 1 个时钟周期,可用于级联。

数码管是常用的显示数字的器件,1个数码管内部有若干个单独控制的发光二极管。根据用途不同,常用的有日字型或者米字形两类,日字型用于显示 10个数字 0~9,米字形用于显示更为复杂的符号。无论是日字型数码管还是米字形数码管,又分为共阳极和共阴极两种。顾名思义,共阳极数码管中各发光二极管使用公共的阴极(负极)。TEC-8 实验台上配置了6个日字型共阳极数码管。一个日字型数码管由8个单独控制的发光二极管构成,8个发光二极管分别命名为a、b、c、d、e、f、g和dp,其中dp代表小数点,各发光二极管的位置见图4.20。




图 4.20 TEC-8 实验系统上数码管的驱动

这种 8 个发光二极管构成的数码管用于显示数字 0 到 9。例如需要显示数字 2 时,只要点亮发光二极管 a、b、d、e、g 即可。当需要点亮数码管中的某个发

光二极管时,必须使该发光二极管通过一定的电流。图 4.20 中的各个电阻就是各发光二极管的限流电阻,由于在 TEC-8 实验系统中使用的是共阳极数码管,因此只要将限流电阻的一端接发光二极管的负极,限流电阻的另一端接低电平,就能点亮相应的发光二极管,改变限流电阻的大小,可以改变发光二极管的亮度。在 TEC-8 实验系统上数码管 LG1 (在 6 个数码管的最右边) 采用各发光二极管直接驱动的方式,因此使用了 1 个 8 线反向驱动器 74240 驱动。当 LG1-D7~LG1-D0 的任一位为 1 时,数码管 LG1 中对应的发光二极管点亮。数码管 LG6~LG2 各使用了一个 BCD—七段译码器/驱动器 74LS47 驱动。其驱动规则如下:

D	C	В	A	显示数字
0	0	0	0	0
0	0	0	1	1
0	0	1	0	2
0	0	1	1	3
0	1	0	0	4
0	1	0	1	5
0	1	1	0	6
0	1	1	1	7
1	0	0	0	8
1	0	0	1	9

短路子 DZ2 用于对数码管 LG6—LG1 的供电电源+5V 进行控制。当短路子 DZ2 短接时,数码管正常工作;当短路子 DZ2 断开时,数码管 LG6—LG1 不工作。数码管 LG1 和 LG2 的驱动信号由插孔引出,可以通过接插线和相应的控制信号连接。

### 三、实验所用器件和仪器

(1)TEC-8 实验系统	1台
(2) 同步 4 位 BCD 计数器 74LS162	2片
(3)二输入四与非门 74LS00	1片
(4) 示波器	1台
(5)万用表	1块

### 四、实验内容

(1) 将数码管 LG1 的驱动信号 LG1-D7~LG1-D0 分别接开关 S7~S0, 拨动这些开关, 观察数码管 LG1 各段发光二极管的点亮情况; 将数码管 LG2 的驱动信号 LG2-A、LG2-B、LG2-C、LG2-D 分别接开关 S0~S3, 拨动这些开关形成数字  $0^{\circ}$ 9, 观察数码管 LG2 对应的显示。**注意,在使用数码管时,短路子 DZ2 必须短接。不使用数码管时,短路子 DZ2 最好断开**。

- b) 用 1 片 74LS162 和 1 片 74LS00 采用复位法构成一个模 7 计数器。用单脉冲做计数时钟,用数码管 LG2 观测计数状态,并记录。用连续脉冲做计数时钟,观测并记录 Q<sub>0</sub>, Q<sub>c</sub>, Q<sub>8</sub>, Q<sub>4</sub>的波形。
- c) 用 1 片 74LS162 和 1 片 74LS00 采用置位法构一个模 7 计数器。用单脉冲做计数时钟,用数码管 LG3 观测计数状态,并记录。用连续脉冲做计数时钟,观测并记录 Q<sub>D</sub>, Q<sub>C</sub>, Q<sub>B</sub>, Q<sub>A</sub>的波形。
  - d) 用 2 片 74LS162 和 1 片 74LS00 构成一个模 60 计数器。2

片 74LS162 的 Q<sub>o</sub>, Q<sub>c</sub>, Q<sub>b</sub>, Q<sub>a</sub>分别接发光二极管 L7<sup>~</sup>L0。用单脉冲做计数时钟, 观测数字的变化, 检验设计和接线是否正确。

# 五、参考接线图

1. 复位法构成的模7计数器参考接线图




图 4.21 复位法 7 进制计数器参考接线图 1 图 4.22 复位法 7 进制计数器参考接线图 2

# 2. 置位法模7计数器参考接线图




图 4.23 置位法 7 进制计数器参考接线图 1 图 4.24 置位法 7 进制计数器参考接线图 2

图 4. 23 和图 4. 24 中,将开关 S3、S2、S1、S0 设置为 0011。如果设置为其他数,则为其他进制计数器。

- 3. 模60计数器接线图。
  - (1) 复位法模 60 计数器参考接线图




图 4.25 复位法模 60 计数器参考接线图

置位法模 60 计数器接线图




图 4.26 置位法模 60 计数器接线图

图 4.26 中, 须将开关 S3、S2、S1、S0 设置为 0011。

# 4.10 四相时钟分配器实验

# 一、实验目的

- (1) 学习译码器的使用。
- (2) 学习设计、调试较为复杂的数字电路。
- (3) 学会用示波器测量三个以上波形的时序关系。

# 二、实验所用器件和仪表

(1)TEC-8 实验系统	1台
(2)双 JK 触发器 74LS107	1片
(3)双 2-4 线译码器 74LS139	1片
(4) 六反相器 74LS04	1片
(5) 示波器	1台

# 三、实验内容

(1) 设计一个用上述器件构成的四相时钟分配器。要求的时序关系如下:




图 4.27 四相时钟时序图

- (2) 画出设计逻辑图。
- (3) 在实验台上按逻辑图连接线路。示波器测量 CP、A 相、B 相、C 相、D 相的时序 关系, 画出时序图, 检查是否满足要求。

# 四、实验提示

- (1) 用 74LS107 构成一个四进制计数器。
- (2) 计数器输出 Q<sub>0</sub>、Q<sub>1</sub>作为译码器的输入。
  - (3) 用示波器测量多个信号的时序关系是以测量两个信号的时序关系为基础的。本实验中,可首先测量 CP 和 A 相时钟的时序关系,然后测量其它相时钟和 A 相时钟的时序关系。

### 五、实验参考接线图




图 4.28 四相时钟分配器接线图

# 第5章 数字逻辑与数字系统综合设计实验

## 5.1 简易电子琴实验

### 5.1.1 简易电子琴实验部分

本实验是个大型实验,可作为课程设计使用,也可作为一个演示实验。

# 一、实验目的

- (1) 掌握简易电子音响的基本原理。
- (2) 通过简易电子的设计掌握数字逻辑系统的设计方法。
- (3) 掌握 EDA 软件 Quartus II 的基本使用方法。
- (4) 掌握用 VHDL 语言设计复杂数字电路的方法。

# 二、实验原理

### 1. 简易电子音响

电子音响是当今一个很时髦的物品,操作简单,声音动听。大家都知道一个基本的物理原理:振动发声。无论是何种声音,都是通过振动产生的。例如刮风时由于空气的振动产生了风声,用木棍敲击铜钟时,铜钟振动产生钟声。在 TEC-8 实验台上,通过喇叭的纸盆振动发声,只要控制纸盆的振动频率,就能控制声音的音调;只要控制纸盆振动的长短,就能控制声音的节拍;只要控制振动的幅度,就能控制声音的强度。本实验只控制声音的音调和节拍。

### 2. 小喇叭及其驱动电路

TEC-8 实验台上的喇叭及其驱动电路如图 5.1 所示。




图 5.1 喇叭及其驱动电路

图 5.1 中,当短路子 DZ1 断开时,喇叭不受控制,因此不发声。喇叭的阻抗为 8 欧姆,R30 是防止喇叭烧毁的限流电阻。R29 是晶体三极管 Q2 的基极电阻,当控制信号 SPEAKER 为高电平时,Q2 饱和,电流流过喇叭;当控制信号 SPEAKER 为低电平时,Q2 截止,没有电流流过喇叭。控制了电流流过喇叭的频率,就控制了喇叭纸盆振动的频率。本实验中,我们使用方波信号 SPEAKER 控制喇叭纸盆的振动。方波信号虽然不是正弦波,但它的基波是正弦波,而且频率同方波频率一致。基波在控制喇叭振动中起主要作用。喇叭的纸盆振动也不可能突变,因此用方波信号控制喇叭纸盆的振动也能产生出清晰的

声音。

# 3. 音调的频率

每个音调对应 1 个固定的频率,本实验中用到的 C 调的音符和对应频率见表 5.1。 表 5.1 C 调的部分音符对应频率表

音调	1	2	3	4	5	6	7	i
频率(Hz)	262	294	330	349	392	440	494	523

# 三、实验设备

序号	名 称	数 量	备 注
1	个人计算机	1台	
2	TEC-8 实验系统	1台	
3	双踪示波器	1台	
4	万用表	1 只	

# 四、实验要求

- (1) 利用 TEC-8 实验系统上的时钟信号 MF,对其进行分频,产生出表 5.1 中的 8 个音频信号。
- (2) 使用 TEC-8 实验系统上的 8 个开关 K8<sup>-</sup>K1 代表 8 个琴键。其中 K8 代表<sup>i</sup>。当 K8<sup>-</sup>K1 中的某个开关拨到向上位置时,发出对应的音调,拨到向下位置时,停止发声。任何时候,只允许 K8<sup>-</sup>K1 中的一个开关处于向上位置。
- (3) 在个人计算机 PC 上 Quartus II 环境中用 VHDL 语言设计出程序,经过编译,然后下载到 EPM7128 器件中,构成一个电子琴。
  - (4) 听喇叭发出的声音,如果不符合要求,重新修改程序、编译后下载,直到正确为止。

# 五、实验提示

# 1. EPM7128 引脚信号

喇叭控制信号 SPEAKER 由 TEC-8 实验台的 EPM7128 器件产生。本实验中,使用下列信号,对应 EPM7128 的引脚如下:

序号	信号名	管脚号	方向	信 号 意 义
1	MF	55	In	1MHz 的时钟频率。
2	CLR#	1	OUT	复位信号,低电平有效。
3	Speaker	52	Out	喇叭的控制信号
4	K1	81	IN	开关
5	K2	80	IN	开关
6	К3	79	IN	开关
7	K4	77	IN	开关
8	K5	76	IN	开关
9	К6	75	IN	开关
10	К7	74	IN	开关
11	K8	73	IN	开关

上述信号中的 MF、K8<sup>K1</sup>, EMP7128 的引脚并没有直接和时钟、开关连接,它们是通过一条扁平电缆连接的,因此做实验时,需将扁平电缆的 34 芯端插到插座 J6 中,将 6 芯端插到插座 J5 中,将 16 芯端插到插座 J8 中。**注意:扁平电缆进行插接或者拔出必须在关电源后进行**。另外,做实验时,应将短路子 DZ1 左侧短接,以使喇叭受到控制;实验完成后,应将短路子 DZ1 右侧短接,使其断开。

### 2. 音调分频程序示例

音调 1 的频率是 262Hz, 音调 i 的频率是 523Hz, 如果直接用 1MHz 的主时钟信号分频,则产生 262Hz 的信号需要对 1MHz 信号进行 3816 (十六进制 0EE8)分频,产生 523Hz 的信号需要对 1MHz 的信号进行 1912 (十六进制 778)分频。这样产生 262Hz 信号的分频器需要 12 个宏单元,产生 523Hz 信号的分频器需要 11 个宏单元,占用资源太多。为了节省资源,首先对 1MHz 信号进行 10 分频得到 100KHz 信号,作为分频的基准,其他音调的信号由 100KHz 信号通过分频产生。

驱动喇叭发声的信号 SPEAKER 应当是占空比为 50%的方波。

对 100KHz 信号进行分频产生 261Hz 的设计程序如下:

p1:process(c1r, f100k, f1 t, f1)

begin

```
if clr = '0' then
    f1_t <= x"00";
    f1 <= '0';
elsif f100k'event and f100k = '1' then
    if f1_t = x"be" then --十六进制 be 相当于 190, 因此是进行 191 分频。
```

```
f1_t <= x"00";
f1 <= not f1; --2 分频
else
f1_t <= f1_t +'1';
f1 <= f1;
end if;
end process;
```

上面的程序中首先对 100 KHz 信号进行了 191 分频得到信号  $f1_t$ ,然后对  $f1_t$  进行 2 分频得到信号 f1。 f1 实际频率为 261.7 Hz。。

3. 如果只进行演示性实验,则可以直接把电子琴文件夹中的. sof 文件下载到 EPM7128 中进行。

六、实验完成后,必须要将硬连线控制器重新装入 EPM7128 中。以备以后做其他实验使用。

# 5.1.2 实验报告

# 5.2 简易频率计实验

### 5.2.1 简易频率计实验部分

### 一、实验目的

- (1) 掌握频率计的基本原理。
- (2) 通过简易频率计的设计掌握数字逻辑系统的设计方法。
- (3) 掌握 EDA 软件 Quartus II 的基本使用方法。
- (4) 掌握用 VHDL 语言设计复杂数字电路的方法。

### 二、实验原理

频率计是一种常用的仪器,用于测量一个信号的频率或者周期。与示波器相比,它 测量频率更加准确、直观。

一个频率计总体上分为两部分:第一部分以被测信号作为计数时钟进行计数,第二部分将计数结果显示出来。频率的显示方法有两种,一种是用数码管显示,一种是用液晶显示屏显示。本实验采用的是数码管显示方法,用 6 个数码管显示,最多显示 6 位 10 进制数。 LG1 显示个位数,LG2 显示十位数,LG3 显示百位数,LG4 显示千位数,LG5 显示万位数,LG6 显示十万位数。6 个数码管中,对 LG1 采用使用 8 位数据直接驱动各发光二极管的方法,对 LG6~LG2 采用 8-4-2-1 编码的方式驱动。具体驱动方式,参看本书第 4 章 4.9 节。

频率计中,被测信号作为计数时钟进行计数时需要一个时间闸门,只有在这个时间闸门允许的时间段内才能进行计数。例如时间闸门可以是 0.001 秒、0.01 秒、0.1 秒、1 秒、10 秒等等。如果时间闸门选用 1 秒,那么对被测信号计数得到的数就是该信号的实际频率;如果时间闸门选用 0.001 秒,那么以被测信号作为计数时钟进行计数得到的计数器的值是被测信号实际频率的千分之一;如果时间闸门选用 10 秒,那么计数器的值是被测信号实际频率的 10 倍。对于选用 10 秒的时间闸门而言,在显示频率的时候,要将小数点放在最低位之前,这样可以得到 0.1Hz 的分辨率。对于选用 0.001 秒的时间闸门,显示的是 KHz 而不是 Hz,用米字型数码管显示"KHz"也不难。不过 TEC-8 实验台上的数码管不能显示"K"字符。在本实验中,只选用时间闸门为 1 秒,只显示频率的数字,不显示单位。

时间闸门要求很高的精度,精度至少要在 10<sup>-5</sup>以上。因此产生时间闸门信号时一定用到高精度石英晶体振荡器。如果石英晶体振荡器的频率是 1MHz,对其进行 1000 分频,能得到 0.001 秒的时间闸门,对其进行 1000000 分频,得到 1 秒的时间闸门。

由于人眼不能分辨眼花缭乱的显示,因此需要在计数器停止计数后需要一段较长的时间显示频率。例如可以1秒时间计数,1秒时间显示计数值。还有的做法是计数过程中随时显示,计数结束后用1秒时间显示计数结果。需要注意的是在时间闸门中计数前,首先要使计数器复位为0,以保证计数值准确。这个计数器复位工作通常在按下复位按钮后进行一次,保证第一次计数准确;在显示用的每个时间段的最后通过内部产生的复位信号进行1次复位计数器工作,为下次计数做好准备。

影响频率计计数能力的主要是计数器的速度。如果一个计数器的计数速度不高,就 无法对高频信号计数,测出的频率是不真实的。本实验中不考虑这个问题。

在测量一个信号的周期时,通常的做法是将信号的周期作为时间闸门,用一个频率

精确的信号作为计数时钟脉冲,计算在时间闸门内通过的计数时钟脉冲个数。例如,采用 1MHz 的计数时钟脉冲时,如果在一个信号周期内有 678 个计数时钟脉冲通过,则该信号的周期就是 678 微秒。

# 三、实验设备

序 号	名 称	数量	备 注
1	个人计算机	1台	
2	TEC-8 实验系统	1台	
3	双踪示波器	1台	
4	万用表	1 只	

# 四、实验要求

- (1) 使用频率为 1MHz 的主时钟产生一个时间为 1 秒的时间闸门,用于对被测信号进行计数,计数时间为 1 秒,静态显示时间为 1 秒。计数过程中对计数器的值进行显示。
- (2) 对 TEC-8 试验台上的下列频率的信号测试其频率: MF、100KHz、10KHz、1KHz、100Hz、10Hz。
  - (3) 用模式开关 SWB、SWA 选择被测信号,选择标准如下:

序号	SWB	SWA	被测信号	信 号 意 义
1	0	0	MF	既作为主时钟,又作为被测信号。
2	0	1	CP1	DZ3:100KHz,DZ4:10KHz; <b>DZ3 和 DZ4 不允许同时短接</b> 。
3	1	0	CP2	DZ5:1KHz, DZ6:100Hz 信号; DZ5 和 DZ6 不允许同时短接。
4	1	1	СР3	DZ7: 10Hz; DZ7 和 DZ8 不允许同时短接。

- (4) 频率计采用自顶向下或者自底向上的层次方法设计。
- (5) 在个人计算机 PC 上 Quartus II 用 VHDL 语言设计出程序,经过编译,然后下载到 EPM7128 器件中,构成一个频率计。
  - (6) 观察实验结果。如果不符合要求,重新修改程序、编译后下载,直到正确为止。

# 五、实验提示

### 1. EPM7128 引脚信号

本实验中使用下列信号,对应 EPM7128 的引脚如下:

信号名	引脚号	信号方向	] 信号意义
MF	55	in	主时钟及被测信号
CP1	56	in	被测信号,频率为100KHz或者为10KHz
CP2	57	in	被测信号,频率为 1KHz 或者 100Hz
CP3	58	in	被测信号,频率为 10Hz
CLR#	1	in	复位信号,低电平有效
SWA	4	in	选择被测信号
SWB	5	in	选择被测信号
LG1-D0	44	out	数码管 LG1 的驱动信号
LG1-D1	45	out	数码管 LG1 的驱动信号
LG1-D2	46	out	数码管 LG1 的驱动信号
LG1-D3	48	out	数码管 LG1 的驱动信号
LG1-D4	49	out	数码管 LG1 的驱动信号
LG1-D5	50	out	数码管 LG1 的驱动信号
LG1-D6	51	out	数码管 LG1 的驱动信号
LG1-D7	52	out	数码管 LG1 的驱动信号
LG2-A	37	out	数码管 LG2 的驱动信号
LG2-B	39	out	数码管 LG2 的驱动信号
LG2-C	40	out	数码管 LG2 的驱动信号
LG2-D	41	out	数码管 LG2 的驱动信号
LG3-A	35	out	数码管 LG3 的驱动信号
LG2-B	36	out	数码管 LG3 的驱动信号
LG3-C	17	out	数码管 LG3 的驱动信号
LG3-D	18	out	数码管 LG3 的驱动信号
LG4-A	30	out	数码管 LG4 的驱动信号
LG4-B	31	out	数码管 LG4 的驱动信号
LG4-C	33	out	数码管 LG4 的驱动信号
LG4-D	34	out	数码管 LG4 的驱动信号
LG5-A	25	out	数码管 LG5 的驱动信号
LG5-B	27	out	数码管 LG5 的驱动信号
LG5-C	28	out	数码管 LG5 的驱动信号
LG5-D	29	out	数码管 LG5 的驱动信号
LG6-A	20	out	数码管 LG6 的驱动信号
LG6-B	21	out	数码管 LG6 的驱动信号
LG6-C	22	out	数码管 LG6 的驱动信号
LG6-D	24	out	数码管 LG6 的驱动信号
ᅺᅮᆝ	14 14 I		

对于上述信号中的 MF、CP1、CP2、CP3、LG1-D7~LG1-D0 需要用扁平电缆将 EPM7128 的引脚和 TEC-8 实验台上的对应信号进行连接。将扁平电缆的 34 芯端插到插座 J6 上,将扁平电缆的 12 芯端插到插座 J1 上,将扁平电缆的 6 芯端插到插座 J5 上。**注意:扁平电缆进行插接或者拔出必须在关电源后进行**。另外,做实验时,将 DZ2 左侧短接为连通,右侧短界为短开,以使数码管正极接到+5V 上;实验结束后,将短路子 DZ2 右侧短

接,即为断开。

### 2. 异步十进制计数器

对被测信号的频率进行计数的计数器必须是十进制的计数器而不能是十六进制的计数器。一个典型的异步十进制计数器具有如下形式:

```
library ieee;
use ieee.std logic 1164.all;
use ieee.std_logic_arith.all;
use ieee.std_logic_unsigned.all;
entity counter10A is port
    (clr: in std logic;
    clk: in std_logic;
    enable: in std_logic;
    c out: out std logic;
    cnt: buffer std_logic_vector(3 downto 0));
end counter10A:
architecture behav of counter10A is
begin
process (clr, clk, cnt, enable)
   begin
       if clr = '0' then
          cnt <= "0000";
          c_out <= '0';
       elsif clk'event and clk = '1' then
          if enable = '1' then
              if cnt = "1001" then cnt <= "0000" ; cout <= '1';
                                       cnt <= cnt + '1'; c out <= '0';
                  else
              end if;
          end if:
       end if:
   end process;
end behav:
```

在上面的程序中,当复位信号 clr 为 0 时,十进制计数器 cnt 复位为 "0000",进位信号 c\_out 复位为 0。enable 信号是时间闸门,clk 是被测信号。在 enable 信号为 1 时,允许在时钟信号 clk 上升沿计数。当计数到 "1001" (十进制 9)时,下一个时钟脉冲 clk 的上升沿重新回到 "0000" (十进制 0),周而复始计数。信号 c\_out 只有在 cnt10 的值为 "0000" 的时间段内为 1。在异步计数器中,低位计数器产生的 c\_out 作为高位计数器的时钟信号。

### 3. 十进制计数器数码管的驱动

的驱动电路连接。十进制计数器的个位由于相应的数码管是按每个发光二极管驱动,因 此必须进行转换。转换使用 case 语句, 例如: library ieee; use ieee. std\_logic\_1164. all; entity display is port (counter1: in std logic vector(3 downto 0); a, b, c, d, e, f, g, h: out std\_logic); end display; architecture behave of display is signal s\_out: std\_logic\_vector(7 downto 0); begin  $a \le s \text{ out } (0);$  $b \leq s_{out}(1)$ ;  $c \leq s \text{ out } (2);$  $d \leq s_out(3)$ ;  $e \le s \text{ out } (4);$  $f \le s \text{ out } (5);$  $g \leq s_{out}(6)$ ;  $h \leq s_{out}(7)$ ; process(counter1) begin case counter1 is when "0000" => --显示数字 0 s out <= "001111111"; when "0001" => --显示数字 1 s\_out <= "00000110"; when "0010" => --显示数字 2 s out <= "01011011"; when "0011" => --显示数字 3 s\_out <= "01001111"; when "0100" => --显示数字 4 s out <= "01100110"; when "0101" => --显示数字 5 s\_out <= "01101101"; when "0110" => --显示数字 6 s out <= "01111110"; when "0111" => --显示数字 7 s\_out <= "00000111";

十进制计数器的输出除了个位之外,其他十进制位的4位二进制输出直接与数码管

```
when "1000" => --显示数字 8
s_out <= "011111111";
when "1001" => --显示数字 9
s_out <= "01101111";
when others =>
s_out <= "000000000";
end case;
end process;
end behave;
```

4. 如果只进行演示性实验,则可以直接把频率计文件夹中的. sof 文件下载到 EPM7128 中进行。

六、实验完成后,必须要将硬连线控制器重新装入 EPM7128 中。以备以后做其他实验使用。

# 5.2.2 实验报告

### 5.3 简易交通灯实验

### 5.3.1 简易交通灯实验

### 一、实验目的

- (1) 学习状态机设计。
- (2) 掌握数字逻辑系统的设计方法。
- (3) 掌握 EDA 软件 Quartus II 的基本使用方法。
- (4) 掌握用 VHDL 语言设计复杂数字电路的方法。

### 二、实验原理

交通灯控制是一种常见的控制,几乎在每个十字路口上都可以看到交通灯。本实验通过南北和东西 2 个方向上的 12 个指示灯 (4 个黄灯、4 个红灯、4 个绿灯) 模拟路口的交通灯控制情况。TEC-8 实验台上的交通灯电路如图 5.2 所示。




图 5.2 交通灯实验电路图

12 个发光二极管代表 12 个交通灯。2 个 7 引脚的排电阻向 12 个发光二极管提供电流。排电阻的引脚 1 为公共端,它和排电阻其他引脚之间的电阻值为 1K 欧姆。当短路子 DZ9 断开时,两个排电阻的引脚 1 悬空;当短路子 DZ3 短接时,两个排电阻的引脚 1 接+5V,通过排电阻给 12 个发光二极管供电。控制信号 TL0~TL11 分别控制各发光二极管的负极。由于 2 个 7404 器件对控制信号 TL0~TL11 反相后接到发光二极管的负极,因此当 TL0~TL11 中的某一个信号为 1 时,对应的发光二极管有电流流过而被点亮。只要对信号 TL0~TL11 进行合适的控制,就能使 12 个发光二极管按要求亮、灭。

### 三、实验设备

- (1) 个人计算机 1台
- (2) TEC-8 实验系统 1 台

(3) 双踪示波器 1台

(4) 万用表 1 只。

### 四、实验任务

模拟十字路口交通灯的运行情况,完成下列功能。

- (1) 按下复位按钮 CLR 后, 进入(2)。
- (2) 南、北方向的 2 个绿灯亮,允许车辆通行;东、西方向的 2 个红灯亮,禁止车辆通行。时间 10 秒。
- (3) 南、北的 2 个黄灯闪烁,已经过了停车线的车辆继续通行,没有过停车线的车辆停止通行;东、西方向的 2 个红灯亮,禁止车辆通行。时间 2 秒。
- (4) 南、北方向 2 个红灯亮,禁止车辆通行; 东、西方向 2 个绿灯亮, 允许车辆通行。时间 10 秒。
- (5) 南、北方向 2 个红灯亮,禁止车辆通行; 东、西 2 个黄灯闪烁,已经过了停车线的车辆继续通行,没有过停车线的车辆停止通行。时间 2 秒。
  - (6) 返回(2),继续运行。
- (7) 如果在(2)状态情况下,按一次紧急按钮 QD,立即结束(2)状态,进入(3)状态,以使东、西方向车辆尽快通行。如果在(4)状态情况下,按一次紧急按钮,立即结束(4)状态,进入(5)状态,以使南、北方向车辆尽快通行。

### 五、实验提示

### 1. EPM7128 器件引脚信号

本实验中使用的信号对应的 EPM7128 引脚如下:

信号名 引脚号 信号方向 信号意义

ロフロ	コルサフ	ロフカ門	[p] 与心 <b>人</b>
MF	55	in	由实验台上的石英晶体振荡器产生的频率 1MHz 的时钟。
CLR#	1	in	复位信号, 低电平有效。
QD	60	in	按下启动按钮 QD 后产生的 QD 脉冲,作为紧急情况使用。
TL0	20	out	控制北方红灯
TL1	21	out	控制北方黄灯
TL2	22	out	控制北方绿灯
TL3	24	out	控制西方红灯
TL4	25	out	控制西方黄灯
TL5	27	out	控制西方绿灯
TL6	28	out	控制南方红灯
TL7	29	out	控制南方黄灯
TL8	30	out	控制南方绿灯
TL9	31	out	控制东方红灯
TL10	33	out	控制东方黄灯
TL11	34	out	控制东方绿灯

由于信号 MF、QD 的 EPM7128 引脚和实验台上的相应信号没有直接连接,因此在实验时首先要将扁平电缆的 34 芯端插到插座 J6 上,将扁平电缆的 6 芯端插到插座 J5 上,将 DZ9 左侧短接为连通,右侧短界为短开。**注意:扁平电缆进行插接或者拔出必须在关电源后进行**。

### 2. 状态机

本实验是典型的状态机实验。首先从 1MHz 的 MF 时钟信号经过 5 次 10 分频产生 0.1 秒的计数时钟,用以对计数器计数,用计数器的值控制状态机状态之间的转换。当按下一次 QD 按钮时,直接修改计数器的值,使状态转换提前产生。

```
本实验中有的状态机有 4 个状态,分别对应四中的(2)~(5)。状态机的示例程序如下:
state p: process(clr, clk)
  begin
     if clr = '0' then
        state <= "00":
      elsif clk'event and clk = '1' then --clk 为 0.1 秒的时钟信号
         state <= next_state;</pre>
      end if;
  end process;
state_trans: process(clk, state, count)
  begin
      case state is
        when "00" => --0 状态
            if count = "1100011" then --10 秒到了吗?
               next state <= "01"; --转到1状态。
            else
               next state <= "00"; --继续 0 状态。
            end if:
        when "01" => --1 状态
            if count = "1110111" then --12 秒到了吗?
              next state <= "11";
                                  --转到 2 状态。
            else
              next state <= "01"; --继续1状态。
            end if:
        when "11" => --2 状态
            if count = "1100011" then --10 秒到了吗?
              next state <= "10"; --转到 3 状态。
            else
              next_state <= "11"; --继续2状态。
            end if:
        when "10" => --3 状态
            if count = "1110111" then --12 秒到了吗?
```

next\_state <= "00"; --转到 0 状态

```
else
next_state <= "10"; --继续 3 状态。
end if;
end case;
end process;
```

上述的状态机由 2 个 PROCESS 语句构成。第一个 PROCESS 语句给出了状态机中每 0.1 秒用 next\_state 代替 state; 第 2 个 PROCESS 语句根据时间控制 next\_state 的产生。

- 2. 黄灯闪烁可通过连续亮 0.2 秒、灭 0.2 秒实现。
- 3. 本实验中短路子 DZ9 需要左侧短接。实验完毕后,短路子 DZ9 右侧短界。
- 4. 如果只进行演示性实验,则可以直接把交通灯文件夹中的. sof 文件下载到 EPM7128 中进行。

六、实验完成后,必须要将硬连线控制器重新装入 EPM7128 中。以备以后做其他实验使用。

## 5.3.2 实验报告

### 5.4 VGA 接口设计

### 5.4.1 VGA 接口设计部分

### 一、实验目的

- (1) 学习 VGA 接口的工作原理和在显示器上显示某种特定图形的方法。
- (2) 掌握数字逻辑系统的设计方法。
- (3) 掌握 EDA 软件 Quartus II 的基本使用方法。
- (4) 掌握用 VHDL 语言设计复杂数字电路的方法。

### 二、实验原理

### 1. VGA 接口

VGA 彩色显示器 (640×480/60Hz) 显示过程中所必需的信号,除 R、G、B 三基色信号外,行同步 HS 和场同步 VS 也是非常重要的两个信号。在显示器显示过程中,HS 和 VS 的极性可正可负,显示器内可自动转换为正极性逻辑。

现以正极性为例,说明 CRT 的工作过程: R、G、B 为正极性信号,即高电平有效。当 VS=0,HS=0,CRT 显示的内容为亮的过程,即正向扫描过程约为  $26\mu$ S,当一行扫描 完毕,行同步 HS=1,约需  $6\mu$ S;其间,CRT 扫描产生消隐,电子束回到 CRT 左边下一行 的起始位置(X=0,Y=1);当扫描完 480 行后,CRT 的场同步 VS=1,产生场同步使扫描线 回到 CRT 的第一行第一列(X=0,Y=0)处(约为两个行周期),HS 和 VS 的时序如图 5.3 所示。



图 5.3 HS 和 VS 时序图

在图 5.3 中,T1 为行同步消隐(约为 6µS);T2 为行显示时间(约为 26µS);T3 为场同步消隐(两行周期);T4 为场显示时间(480 行周期)。

表 5.2 是是各种颜色的编码表。

表 5.2 颜色编码表

颜色	黑	黄	红	品红	绿	青	黄	白
R	0	0	0	0	1	1	1	1
G	0	0	1	1	0	0	1	1
В	0	1	0	1	0	1	0	1

### 2. VGA 接口驱动

TEC-8 实验系统中,对 VGA 接口的驱动如图 5.4 所示。




图 5.4 VGA 接口驱动电路

图 5.4 中,J2 是一个 15 芯的插座,与个人计算机 PC 上的显示器插座相同。VGA 接口的控制信号 VGA-R(红)、VGA-G(绿)、VGA-B(蓝)、VGA-H(行同步)、VGA-V(场同步)经74244 驱动后通过 100 欧姆电阻送往插座 J2。

### 三、实验设备

(1)	个人计算机	1台
(2)	TEC-8 实验系统	1台
(3)	个人计算机 PC 用的显示器	1台
(4)	双踪示波器	1台
(5)	万用表	1月。

### 四、实验任务

(1)在 VGA 接口显示器上显示出下列图形: 横彩条、竖彩条、彩色方格和全屏同一彩色。其中横彩条要包括黑、黄、红、品红、绿、青、黄、白 8 种颜色,每种颜色彩条宽度基本相等。同样竖彩条也要包括黑、黄、红、品红、绿、青、黄、白 8 种颜色,每种颜色彩条宽度基本相等。

(2)内部设置一个 2 位的模式计数器。当 CLR#为低电平时,模式计数器复位为 00,当 QD 的上升沿到来后,模式计数器加 1。当模式计数器为 00 时,显示横彩条;当模式计数器为 01 时,显示竖彩条;当模式计数器为 10 时,显示彩色方格;当模式计数器为 11 时,显示同一种颜色。

### 四、实验提示

1. EPM7128 器件引脚信号

本实验中使用的信号对应的 EPM7128 引脚如下:

信号名	信号属性	引脚号	信 号 说 明
VGA-R	out	34	VGA 接口的红色信号
VGA-G	out	35	VGA 接口的绿色信号
VGA-B	out	36	VGA 接口的蓝色信号
VGA-H	out	37	VGA 接口的行同步信号
VGA-V	out	39	VGA 接口的场同步信号
MF	In	55	频率为 1MHz 的主时钟信号
QD	in	60	模式计数器时钟,按QD按钮后产生,高电平有效
CLR#	in	1	复位信号,按 CLR 按钮后产生,低电平有效

由于信号 MF、QD 的 EPM7128 引脚和实验台上的相应信号没有直接连接,因此在实验时首先要将扁平电缆的 34 芯端插到插座 J6 上,将扁平电缆的 6 芯端插到插座 J5 上。 注意:扁平电缆进行插接或者拔出必须在关电源后进行。

- 2. 主时钟 MF 的频率是 1MHz,因此很容易通过计数的办法产生 26µS 和 6µS 左右的时间长度。由于每台显示器参数上略有差别,实验时需要根据显示器的参数调整时间长度。
- 3. 可以使用行同步脉冲作为行计数器的计数时钟。
- 4. 把 26µS 时间段分为 8 个小时间段,在每个小时间段内向 VGA 接口输出一个固定的 VGA-R、VGA-G、VGA-B 值,就会在显示器上显示出希望的竖彩条。
- 5. 将 480 行分为 8 部分,在每一部分向 VGA 接口输出一个固定的 VGA-R、VGA-G、VGA-B 值,就会在显示器上显示出希望的横彩条。
- 6. 将竖彩条和横彩条异或,就能得到颜色方格。
- 7. 如果只进行演示性实验,则可以直接把 VGA 文件夹中的. sof 文件下载到 EPM7128 中进行。

六、实验完成后,必须要将硬连线控制器重新装入 EPM7128 中。以备以后做其他实验使用。

## 5.4.2 实验报告

## 第6章: Quartus II 软件简易使用

## 6.1 软件安装:

安装 Quartus II 软件,步骤如下:



图 6.1

第二步:选择 I accept the terms of this license...选项,并单击 Next 按钮;




图 6.2

第三步:填写用户名和公司名称后,点击 Next 按钮;




图 6.3

第四步: 默认路径为: C:\altera\91,单击 Next 按钮;




图 6.4

第五步:点击Next 按钮;




图 6.5

第六步:点击 Next 按钮;连续几次;点击 Finish 按钮,完成安装。




图 6.6

### 6.2 实验步骤

1)使用 Quartus II 建立工程

Quartus II 是以工程(project)的方式对设计过程进行管理的,Quartus II 工程中存放创建 FPGA 配置文件所需要的所有设置和设计文件。因此,每个开发过程开始时都应建立一个 Quartus II 工程。

(1)选择"开始"—> "程序"—> Altera—> Quartus II 9.1 或单击桌面快捷方式打开 Quartus II 软件,软件界面如图 6.7 所示。




图 6.7

- (2)在图 6.7 中选择 File -> New Project Wizard 新建一项工程。新建工程向导对话框如图 6.8 所示。在该对话框中需要设置:
  - ①工程文件夹保存目录。
  - ②工程名称。
  - ③工程顶层文件设计实体名称。




图 6.8

(3) 单击 NEXT 进入图 6.9 所示对话框,由于是新建工程,暂无输入文件,直接单击 NEXT。




图 6.9

(4) 弹出图 6.10 所示选择器件对话框。这里我们选择 TEC-8 核心板上所用的 Cyclone 系列的 EPM7128SLC84-15.




图 6.10

(5)指定完器件后,单击 NEXT,进入图 9 所示对话框,本实验利用 Quartus II 集成开发环境进行开发,不使用任何第三方 EDA 工具,因此这里不作任何改动。

	/Synthesis			
Tool name:	Design Compiler			
Format:	VHDL			_
Hun this	tool automatically to synthe	size the currer	nt design	
Simulation				
Tool name:	<none></none>			¥
Format:				+
☐ Run gat	level simulation automatica	illy after comp	ilation	
Timing Analy	oio			
Tool name:	A STATE OF THE STA			-
Format				-
	r tool automatically after com	oilation		
<ul> <li>Hun this</li> </ul>	tool automatically after com			

图 6.11

(6) 在图 6.11 中单击 NEXT,设计者可以看到工程文件的配置信息报告。单击 FINISH 完成新工程的建立。




图 6.12

### 2)使用 Quartus II 建立设计文件

单击 FILE -> NEW,弹出图 6.13 所示对话框。在该对话框中选择输入文件类型,在本书所列试验中均选择 VHDL File。此时主界面中出现设计文件输入窗口。




图 6.13

在该窗口中输入设计文件如图 6.13 输入结束选择 FILE -> NEW 保存。




图 6.14

### 3)分配 FPGA 引脚

选择菜单 Assignments — Pins 打开引脚分配对话框如图 13 所示。在 TO 栏中填入与设计文件中输入输出端口名称相对应的各引脚名称,在 Location 栏中选择相应的引脚,也可以在 Location下直接输入引脚号来快速定位。(具体引脚号参考各实验说明)选择 FILE — Save 来保存分配结果,然后关闭 Assignment Editor。




图 6.15

### 4)编译整个工程

在编译过程中,编译器定位并处理所有工程文件,生成与编译相关的消息与报告,创建 SOF 文件及任何可选配置文件。

选择 Processing —> Start Compilation 进行全程编译。在编译过程中,状态窗口显示整个编译进程及每个编译阶段所用时间。编译结果显示在 Compilation Report 窗口中。编译结束后,对话框显示消息 "Full compilation was successful",单击 OK 确定。

### 5)下载硬件设计到目标 FPGA 芯片

(1) JTAG(下载后缀为 sof 的 FPGA 器件配置文件)

通过 ByteBlaster II 下载电缆连接试验箱 USB 口和计算机,接通试验箱电源。

在 Quartus II 软件中选择 Tools —> Programmer, 打开编程器窗口,并自动打开配置文件 sof,如图 15 所示。单击 sof 文件的 Program configure 方框选中下载文件。





图 6.16



.单击 Start 开始下载..。进度条完成 100%则完成下载。