HPM6800 系列高性能微控制器数据手册 Rev0.2

- 32 位 RISC-V 处理器
 - 支持 RV32-IMAFDCP 指令集
 - DSP 单元, 支持 SIMD 和 DSP 指令
 - L1 指令缓存和数据缓存各 32KB
 - 指令本地存储器 ILM 和数据本地存储器 DLM 各 256KB
- 内置存储器
 - 共 1 MB 片上 SRAM,包括通用内存和 CPU 的本地存储器
 - 4096 位 OTP
 - 192 KB BOOT ROM
- 电源和时钟
 - 多个片上电源,包括 DCDC 和 LDO
 - 低功耗模式,运行模式、等待模式、 停止模式、休眠模式和关机模式
 - 24MHz 和 32768Hz 晶体振荡器
 - 5 个 PLL, 支持小数分频、展频
- 外部存储器接口
 - 16bit DDR2-800
 - 16bit DDR3/DDR3L-1333
 - 1 个串行总线控制器 XPI,支持各类 外部串行 Flash 和 PSRAM
 - 2 个 SD/eMMC 控制器,支持 SD/SDHC/SDXC,支持 eMMC 5.1
- 图形系统
 - 2.5D OpenVG 1.1 GPU
 - 2 个 4 Lane MIPI-DSI/LVDS-Tx 显示接口
 - 2 个 DVP 摄像头接口
 - 2 ↑ 2 Lane MIPI-CSI/LVDS-Rx 摄 像头接口
 - 2D 图形加速单元
 - JPEG 编解码器
- 音频系统

- 4 个 I2S 接口
- PDM 数字麦克风接口
- 数字音频输出
- 语音检测模块
- 混音器
- 定时器
 - 5 组 32 位通用定时器
 - 3 个看门狗
 - 实时时钟
- 通讯接口
 - 9 个 UART、4 个 SPI、4 个 I2C
 - 1 个 USB 2.0 OTG,集成 HS-PHY
 - 1 个千兆以太网控制器
 - 8 个 CAN 控制器, 支持 CAN-FD
- 高性能模拟外设
 - 1 个 ADC, 16 位/2MSPS, 可配置为
 12 位/4MSPS, 共支持 15 通道模拟
 输入
- 输入输出
 - 186 个 GPIO
 - IO 支持 3.3V 和 1.8V
- 信息安全
 - AES-128/256 加解密引擎,支持 ECB,CBC 模式
 - SM2, SM3, SM4
 - SHA-1/256 哈希模块
 - 真随机数发生器
 - NOR Flash 实时解密

产品型号:	
HPM6880IBD1	
HPM6850IBD1	
HPM6830IBD1	



目录

1	产品模	既述		3
	1.1	系统框	图	3
	1.2	特性总	结	5
		1.2.1	内核与系统	5
		1.2.2	内部存储器	6
		1.2.3	电源管理	7
		1.2.4	时钟	7
		1.2.5	复位	7
		1.2.6	启动	8
		1.2.7	外部存储器	8
		1.2.8	图形系统	8
		1.2.9	音频外设	9
		1.2.10	定时器	10
		1.2.11	通讯外设	10
		1.2.12	模拟外设	10
		1.2.13	输入输出	10
		1.2.14	信息安全系统	11
		1.2.15	系统调试	12
2	引脚	及功能描	述	13
	2.1		 7 引脚分布	
	2.2	引脚配	置及功能 PINMUX	14
	2.3	特殊功		33
	2.4	IO 复位	::状态	33
3	电源			64
•	3.1		图	
	_		时序	
1				
•			件	
	7.1	4.1.1	最大值和最小值	
		412	正常工作条件	
	4.2		欠压检测	
	4.3	振荡器		
		4.3.1	24MHz 振荡器特性	
		4.3.2	32KHz RC 振荡器时钟特性	
		4.3.3	24MHz RC 振荡器时钟特性	
			PLL 特性	
	4.4		钟特性	
	4.5		式	
	4.6		流特性	
	4.7		<u> </u>	
	1.7	19 1		



HPM6800 系列

其干	RISC-V	内核的3	2 位 宫 🕆	4能微控集	器数据手	∰ Rev0	2
4	1 (100-1	P1122 L1 O	_ 17 1011	T 812 1712 1 T 111	11 5 6 7 7 1/16 T	//// I VC V O .	_

		∃ 來	
		70	
		71	
		72	

		4.7.1 I/O DC 特性	7(
		4.7.2 I/O AC 特性	71
	4.8	JTAG 接口	72
	4.9	XPI 存储器接口	73
		4.9.1 DC 特性	73
		4.9.2 AC 特性	73
	4.10	DDR 控制器特性	7
		4.10.1 DC 特性	
		4.10.2 AC 特性	78
	4.11	MIPI DSI/LVDS TX 电气特性	30
		MIPI CSI/LVDS RX 电气特性	
		显示接口	
	4.14	摄像头 (CAM) 接口	32
	4.15	音频接口	
		4.15.1 I2S接口	
		4.15.2 PDM 接口	36
	4.16	模拟接口	
		4.16.1 16 位模数转换 ADC 特性	
	4.17	通信接口	
		4.17.1 以太网接口	
		SDIO 接口	
	4.19	SPI 接口 9	
		4.19.1 SPI 主模式时序图	
		4.19.2 SPI 从模式时序图	
		I2C 接口 9	
5	封装		
	5.1	BGA417 封装尺寸)4
	5.2	封装热阻系数)4
6	订购信	意息)5
	6.1	产品命名规则)5
	6.2	订购信息 9)5
7	版本信	意息)7
R	色書言	erii cara da san da	36



表格目录

1	外设间标总结	5
2	SOC IOMUX	61
3	PMIC IOMUX	62
4	BATT IOMUX	62
5	启动配置表	63
6	特殊功能引脚配置	63
7	IO 复位状态表	63
8	最大值和最小值	65
9	正常工作条件	67
10	VPMC 欠压检测特性	67
11	24MHz 晶振	67
12	32KHz RC 振荡器	68
13	24MHz RC 振荡器	68
14	PLL 特性参数	68
15	工作模式配置表	69
16	运行模式的典型电流	69
17	IDD(VPMC) 典型电流	69
18	IDD(VANA) 典型电流	70
19	IDD(VPLL) 典型电流	70
20	IDD(VBAT) 典型电流	70
21	IO 工作条件	70
22	I/O AC 特性	71
23	JTAG 时序参数	72
24	XPI SDR 模式的输入特性(XPI_GCR0[RXCLKSRC] = 0X0)	73
25	XPI SDR 模式的输入特性(XPI_GCR0[RXCLKSRC] = 0X1)	73
26	XPI SDR 模式的输入特性(XPI_GCR0[RXCLKSRC] = 0X3 ,情形 1)	74
27	XPI SDR 模式的输入特性(XPI_GCR0[RXCLKSRC] = 0X3 ,情形 2)	74
28	XPI DDR 模式的输入特性(XPI_GCR0[RXCLKSRC] = 0X0)	75
29	XPI DDR 模式的输入特性(XPI_GCR0[RXCLKSRC] = 0X1)	75
30	XPI DDR 模式的输入特性(XPI_GCR0[RXCLKSRC] = 0X3	76
31	XPI SDR 模式的输出信号时序	76
32	XPI DDR 模式的输出信号时序	77
33	DSI 电气特性	80
34	LVDS TX 电气特性	80
35	CSI 电气特性	81
36	LVDS RX 电气特性	81
37	LCDC 时序图	
38	CAM 时序图	83
39	I2S 接口 CLK Master 时 3.3V 供电的时序	
40	I2S 接口 CLK Master 时 1.8V 供电的时序	



		_
41	I2S 接口 CLK Slave 时 3.3V 供电的时序	85
42	I2S 接口 CLK Slave 时 1.8V 供电的时序	86
43	PDM 参数	86
44	16 位 ADC 参数	87
45	RMII 参数	88
46	RGMII 参数	89
47	SDIO CLK 参数	89
48	输出 CMD, DAT (参考 CLK) 参数	90
49	输入 CMD, DAT (参考 CLK) 参数	90
50	SPI 主模式参数 (注: tperiph = 1000 / fperiph)	92
51	SPI 从模式参数 (注: tperiph = 1000 / fperiph)	93
52	I2C 工作模式及参数	93
53	各封装热阻系数表	94
54	订购信息	96
55	版本信息	97



图片目录

1	系统架构框图	3
2	BGA417 引脚分布	13
3	系统供电框图	64
4	上电时序要求	65
5	I/O AC 特性	71
6	JTAG 时序图	72
7	XPI SDR 模式的输入时序(XPI_GCR0[RXCLKSRC] = 0X0,0X1)	73
8	XPI SDR 模式的输入时序(XPI_GCR0[RXCLKSRC] = 0X3, 情形 1)	74
9	XPI SDR 模式的输入时序(XPI_GCR0[RXCLKSRC] = 0X3, 情形 2)	74
10	XPI DDR 模式的输入时序(XPI_GCR0[RXCLKSRC] = 0X0,0X1)	75
11	XPI DDR 模式的输入时序(XPI_GCR0[RXCLKSRC] = 0X3)	75
12	XPI SDR 模式的输出信号	76
13	XPI DDR 模式的输出信号	76
14	LCDC 显示接口时序图	82
15	CAM 数据下降沿发出,上升沿采样时序图	83
16	CAM 数据上升沿发出,下降沿采样时序图	83
17	I2S 输出时钟时(TXD 数据在 BCLK 上升沿发出,RXD 在 BCLK 下降沿采样)	84
18	I2S 输入时钟时(TXD 数据在 BCLK 上升沿发出,RXD 在 BCLK 下降沿采样)	85
19	PDM 时序图	86
20	RMII 接口时序	88
21	RGMII 发送信号时序图	88
22	RGMII 接收信号时序图	89
23	SDIO 数据输入输出时序图	89
24	SPI 主模式时序(CPHA=0)	91
25	SPI 主模式时序(CPHA=1)	91
26	SPI 从模式时序(CPHA=0)	92
27	SPI 从模式时序(CPHA=1)	92
28	BGA417 封装尺寸图	94
29	产品命名规则	95



1 产品概述

1.1 系统框图

本产品的系统框图如图 1。




图 1: 系统架构框图

表 1总结了图 1中所有外设简称的释义。

简称	描述
CPU0 子系统	包含 RISC-V CPU0 及其本地存储器和私有外设的子系统
CONN 子系统	包含高速通讯外设的子系统
VIS 子系统	包含显示,图像外设的子系统



简称	描述
HART	硬件线程(Hardware Thread),RISC-V 规范定义一个可以包含完整
	RISC-V 体系架构,并可以独立执行指令的单元为 HART。本手册中,
	HART 等同与 RISC-V 内核。
ILM	指令本地存储器(Instruction Local Memory)
DLM	数据本地存储器(Data Local Memory)
FGPIO	快速 GPIO 控制器(Fast General Purpose Input Output)
ENET	以太网控制器 (Ethernet)
USB	通用串行总线(Universal Serial Bus)
SDXC	SD/eMMC 控制器(Secure Digital Memory Card / Multi-Media Card)
JPEG	JPEG 编解码器
CAM	摄像接口(Camera Controller)
LCDC	显示接口(LCD Controller)
PDMA	2D 图形加速单元(Pixel DMA)
GPU	图像处理单元(Graphic Process Unit)
GWC	内容检查(Graphic Window Check)
LVB	LVDS 显示图像接口
LCB	LVDS 摄像图像接口
PIXEL MUX	图像数据互联控制
HDMA	AHB 外设总线 DMA 控制器(AHB DMA)
AXI SRAM	AXI 总线 SRAM
AHB SRAM	AHB 总线 SRAM
APB SRAM	APB 总线 SRAM
XPI	串行总线控制器
DDR	双倍数据速率存储器控制器(DDR2/DDR3/3L SDRAM Controller)
EXIP	在线解密模块(Encrypted Execution-In-Place)
ADC	模数转换器(Analog-to-Digital Convertor)
DAC	数模转换器(Digital-to-Analog Convertor)
SYSCTL	系统控制模块(System Control)
PLLCTL	锁相环控制器(PLL Controller)
ACMP	模拟比较器(Analog Comparator)
MBX	信箱(Mailbox)
DMAMUX	DMA 请求路由器
FFA	快速傅里叶变换和滤波器加速模块(FFT and Filter Accelerator)
IOC	IO 控制器(Input Output Controllor)
PIOC	电源管理域 IO 控制器
BIOC	电池备份域 IO 控制器
GPIO	通用输入输出控制器(General Purpose Input Output)
PGPIO	电源管理域 GPIO 控制器
BGPIO	电池备份域 GPIO 控制器
GPIOM	GPIO 管理器(GPIO Manager)



简称	描述
OTP	一次性可编程存储(One Time Program)
I2S	集成电路内置音频总线(Inter IC Sound)
DAO	数字音频输出(Digital Audio Output)
PDM	PDM 数字麦克风(Pulse Density Modulation)
GPTMR	通用定时器(General Purpose Timer)
PTMR	电源管理域内的通用定时器
WDG	看门狗(Watchdog)
PWDG	电源管理域内的看门狗
UART	通用异步收发器(Universal Asynchronous Receiver and Transmitter)
PUART	电源管理域内的通用异步收发器
SPI	串行外设接口(Serial Peripheral Interface)
I2C	集成电路总线(Inter-Integrated Circuit)
CAN	控制器局域网(Control Area Network)
PTPC	精确时间协议模块(Precise Time Protocol)
RNG	随机数发生器(Random Number Generator)
KEYM	密钥管理器(Key Manager)
PGPR	电源管理域的通用寄存器
BGPR	电池备份域的通用寄存器
PCFG	电源管理域配置模块
BCFG	电池备份域配置模块
SEC	安全管理器
BSEC	电池备份域安全管理器
MON	安全监视器
BMON	电池备份域监视器
VAD	语音唤醒模块(Voice Active Detector)
BKEY	电池备份域密钥模块
TAMP	侵入检测模块
MONO	单调计数器(Monolithic Counter)
RTC	实时时钟(Real Time Clock)
系统电源域	本手册中,系统电源域专指由 VDD_SOC 供电的逻辑和存储电路
电源管理域	本手册中,电源管理域专指由 VPMC 供电的逻辑和存储电路
电池备份域	本手册中,电池备份域专指由 VBAT 供电的逻辑和存储电路

表 1: 外设简称总结

1.2 特性总结

本章节介绍本产品的主要特性。

1.2.1 内核与系统

32 位 RISC-V 处理器,处理器特性如下:



- RV32-IMAFDCP 指令集
 - 整数指令集
 - 乘法指令集
 - 原子指令集
 - 单精度浮点数指令集
 - 双精度浮点数指令集
 - 压缩指令集
 - DSP 单元,支持 SIMD 和 DSP 指令,兼容 RV32-P 扩展指令集
- 性能可达 5.6 CoreMark / MHz
- 特权模式支持 Machine 模式, Supervisor 模式和 User 模式
- 支持 16 个物理内存保护(Physical Memory Protection PMP)区域
- 支持 32KB L1 指令缓存和 32KB L1 数据缓存
- 支持 256 KB 指令本地存储器 ILM 和 256 KB 数据本地存储器 DLM

处理器配备 1 个平台中断控制器 PLIC, 用于管理 RISC-V 的外部中断

- 支持多个中断源
- 支持8级可编程中断优先级
- 中断嵌套扩展和中断向量扩展

处理器内核配备 1 个软件中断控制器 PLICSW, 管理 RISC-V 的软件中断

● 生成 RISC-V 软件中断

处理器内核配备 1 个机器定时器 MCHTMR,管理 RISC-V 的定时器中断

● 生成 RISC-V 定时器中断

DMA 控制器:

- XDMA,支持32个通道,用于在存储器之间进行高带宽的数据搬移,也可以用于外设寄存器与存储器,或者外设寄存器之间的数据搬移。
- HDMA,支持 32 个通道,用于在外设寄存器和存储器之间进行低延迟的数据搬移,也可以用于存储器之间的数据搬移
- 支持 DMA 请求路由分配到任意 DMA 控制器

包括 1 个邮箱 MBX,支持处理器不同进程间的通信:

- 支持独立的信息收发接口
- 支持生成中断
- 1 个快速傅里叶变换和数字滤波器加速模块 (FFA):
 - 支持 512 点 FFT 加速
 - 支持 FIR 加速
 - 内置 DMA,直接读取数据并返回运算结果

1.2.2 内部存储器

内部存储器包括:

- 1064 KB 的片上 SRAM
 - ILM0, RISC-V CPU0 的指令本地存储器, 256KB



- DLM0, RISC-V CPU0 的数据本地存储器, 256KB
- AXI SRAMO, 512KB, 高速片上 SRAM
- AHB SRAM, 32KB, 适用于 HDMA 的低延时访问
- APB SRAM, 8KB, 位于电源管理域, 可以在系统电源域掉电时保存数据
- 通用寄存器
 - 电源管理域通用寄存器 PGPR,容量 64 字节,可以在系统电源域掉电时保存数据
 - 电池备份域通用寄存器 BGPR, 容量 32 字节, 可以在系统电源域, 电源管理域掉电时保存数据
- 内部只读存储器 ROM, 容量 192KB, ROM 存放本产品的启动代码, 闪存加载(Flashloader)和部分外设驱动程序
- 一次性可编程存储器 OTP, 4096 位,可用于存放芯片的部分出厂信息,用户密钥和安全配置,启动配置等数据

1.2.3 电源管理

本产品集成了完整的电源管理系统:

- 多个片上电源
 - DCDC 电压转换器,提供 0.9~1.3V 输出,为系统电源域的电路供电,可调节 DCDC 输出,以支持动态电压频率调整 DVFS
 - DCDCM 电压转换器, 为外部 DDR SDRAM 的 IO 供电
 - LDOPMC, 典型值 1.1V 输出的线性稳压器, 为电源管理域的电路供电
 - LDO2V5,典型值 2.5V 输出的线性稳压器,可为 OTP 供电,仅可在烧写 OTP 时打开。也可为 DDR 控制器的 PHY 供电,仅可在使用 DDR 时打开。
- 运行模式和低功耗模式: 等待模式、停止模式、休眠模式和关机模式
- 芯片集成上电复位电路
- 芯片集成低压检测电路

1.2.4 时钟

本产品时钟管理系统支持多个时钟源和时钟低功耗管理:

- 外部时钟源:
 - 24MHz 片上振荡器,OSC24M,支持 24MHz 晶体,也支持通过引脚从外部输入 24MHz 有源时钟,24MHz 外部高速振荡器是片上各个 PLL 的默认时钟源
 - 32.768KHz 片上振荡器, OSC32K, 支持 32.768KHz 晶体, 用作电池备份域外设如实时时钟 (RTC) 等的时钟源
- 内部时钟源:
 - 内部 RC 振荡器, RC24M, 频率 24MHz, 允许配置内部 RC 振荡器作为 PLL 的候补时钟源
 - 内部 32KHz RC 振荡器, RC32K, 作为 RTC 等设备的候补时钟源
- 5 个锁相环 PLL, 支持小数分频, 支持展频
- 支持低功耗管理, 支持自动时钟门控

1.2.5 复位

全局复位,可以复位整个芯片,包括电池备份域,电源管理域和系统电源域,复位源有:

■ RESETN 引脚复位 (RESETN)



电源复位,也称为电源管理域复位,可以复位电源管理域和系统电源域,即除了电池备份域以外的所有逻辑, 复位源有:

● VPMC 引脚的上电复位 (VPMC POR)

系统电源域复位可以复位系统电源域,复位源有:

- VPMC 引脚的低压复位 (VPMC BOR)
- 调试复位 (DEBUG RST)
- 看门狗复位(WDOGx RST)
- 软件复位(SW RST)

1.2.6 启动

BootROM 为该芯片上电后执行的第一段程序, 它支持如下功能:

- 从串行 NOR FLASH 启动
- eMMC 启动
- UART/USB 启动
- 在系统编程 (ISP)
- 安全启动
- 低功耗唤醒
- 多种 ROM API

1.2.7 外部存储器

外部存储器接口包括:

- 1 个 DDR 控制器:
 - 支持 DDR2-800
 - 支持 DDR3/3L-1333
- 1 个串行总线控制器 XPI,可以连接片外的各种 SPI 串行存储设备,也可以连接支持串行总线的器件,每个 XPI:
 - 支持 1/2/4/8 位数据模式,支持 2 个 CS 片选信号
 - 支持 SDR 和 DDR, 最高支持 166MHz
 - 支持 Quad-SPI 和 Octal-SPI 的串行 NOR Flash
 - 支持串行 NAND Flash
 - 支持 HyperBus, HyperRAM 和 HyperFlash
 - 支持 Quad/Oct SPI PSRAM
- 2 个 SD 控制器 SDXC
 - 支持 SD/SDHC/SDXC, 支持 4 位数据位宽, 支持 DS, HS, SDR12, SDR25, SDR50, DDR50, SDR104
 - 支持 eMMC 5.1,支持 4 位/8 位接口,支持 legacy, HS SDR, HS DDR, HS200, HS400

1.2.8 图形系统

图形系统包括:

- 1 个 Open VG GPU:
 - 支持 Vivante VGLite API,可实现两个图层的处理



- 2 个显示接口 LCDC:
 - 支持 24 位 RGB 显示接口
 - 支持可配置的分辨率显示屏,刷新率可达 1920x1080 60 fps
 - 支持多种数据格式输入 ARGB8888, RGB565, YUV422/YCbCr422, Y8, 1bpp, 2bpp, 4bpp
 和 8bpp
 - 支持多达 8 图层 Alpha Blending
- 2 个摄像接口 CAM:
 - 支持 DVP 接口
 - 支持提取 YUV422/YCbCr422 输入的灰度信息
 - 支持 YUV422/YCbCr422 输入数据转换为 1bpp 黑白格式输出
 - 支持 RGB565, YUV422/YCbCr422 输入数据转换为 ARGB8888 格式输出
- 1 个 2D 图形加速 PDMA:
 - 支持双图层输入独立缩放,支持水平和垂直方向独立缩放
 - 支持双图层输入独立旋转,90°、180°、270°旋转
 - 支持双图层输入独立水平或垂直翻转
 - 支持双图层 Alpha Blending, Porter-Duff 操作
 - 支持输入图像数据格式转换,支持多种格式的输入和输出:RGB565、YUV422/YCbCr422,ARGB8888
 - 支持图块填色
- 1 个 JPEG 编解码器:
 - 支持 JPEG 编码和解码
 - 支持多种格式输入和输出: RGB565、YUV422/YCbCr422、ARGB8888、Y8
- 2 个 MIPI DSI 控制器,每路支持 4 个 Data Lane,速率 1.5Gbps
- 2 个 MIPI CSI 控制器, 每路支持 2 个 Data Lane, 速率 1.5Gbps
- LVDS 显示接口 LVB 模块,支持 2 路 LVDS 显示,每路支持 4 个 Data Lane,速率 1.2Gbps,支持 2 路 LVDS 并联
- LVDS 摄像图接收接口 LCB 模块,支持 2 路 LVDS 图像输入,每路支持 2 个 Data Lane,速率 770Mbps,支持 2 路 LVDS 图像输入并联使用,支持 LVDS 摄像头输入和 LVDS 显示数据输入
- 2 个内容检查 GWC
- PIXELMUX

1.2.9 音频外设

音频接口包括:

- 4 个 I2S 接口,每个 I2S 支持 4 线 Tx 和 4 线 Rx,支持 I2S Philips 标准,MSB 对齐标准,LSB 对齐标准,PCM 对齐标准,支持 TDM 模式,最多 16 通道
- 1 个 PDM 数字麦克风接口,将 PDM 数据流转换为 24 位 PCM 音频数据,支持最多 8 通道数据输入
- 1 个数字音频输出 DAO,支持 2 通道输出,每个通道支持一对差分 PWM 输出引脚,直接驱动 Class D 音频放大器
- 1 个混音器 SMIX
- 1 个语音检测模块 VAD,支持语音检测,语音唤醒,可在系统电源域掉电时保持工作,PDM 数据流转换为 16 位 PCM 音频数据,支持 2 通道数据输入,支持保存 PCM 数据到 APB SRAM0



1.2.10 定时器

定时器包括:

- 9组32位通用定时器,其中一组 (PTMR) 位于电源管理域,支持低功耗唤醒,每组通用定时器包括4个32位计数器
- 3 个看门狗, 其中一个 (PWDG) 位于电源管理域
- 1 个实时时钟,位于电池备份域

1.2.11 通讯外设

支持丰富的通讯外设,包括:

- 9 个通用异步收发器 UART, 其中 1 个 (PUART) 位于电源管理域,支持低功耗唤醒
- 4 个串行外设接口 SPI
- 4 个集成电路总线 I2C,支持标准(100kbps),快速(400kbps)和快速 + (1 Mbps)
- 8 个控制器局域网 CAN, 支持 CAN FD
 - 支持 CAN 2.0B 标准, 1Mbps
 - 支持 CAN FD, 8 Mbps
 - 支持时间戳
- 1 个精确时间协议模块 PTPC, PTPC 支持 2 组时间戳模块,每组包含 64 位计数器,连接到 CAN 模块, CAN 模块可以随时从端口读取时间戳信息
- 1 个 USB OTG 控制器,集成 1 个高速 USB-PHY
 - 符合 Universal Serial Bus Specification Rev. 2.0
- 1 个以太网控制器 ENET
 - 支持 10/100/1000 Mbps 数据传输
 - 支持 RGMII/RMII 接口
 - 支持由 IEEE 1588-2002 和 IEEE 1588-2008 标准定义的以太网帧时间戳
 - MDIO 主接口,用于配置和管理 PHY

1.2.12 模拟外设

模拟外设包括:

- 1 个 16 位模拟数字转换器 ADC
 - 16 位逐次逼近型 ADC
 - 支持 16 个输入通道
 - 2M 采样率, 4M 采样率 (转换精度设置为 12 位)

1.2.13 输入输出

- 提供 PA~PZ 共 8 组最多 186 个 GPIO 功能复用引脚
- IO 支持 3V 和 1.8V 两种电压模式,分组供电
- IO 支持开漏控制、内部上下拉、驱动能力调节,内置施密特触发器
- GPIO 控制器
 - 支持读取任意 IO 的输入或者控制 IO 的输出
 - 支持 IO 输入触发中断
- 快速 GPIO 控制器 FGPIO, 作为处理器私有的 IO 快速访问接口



- 提供一个 GPIO 管理器,管理各 GPIO 控制器的 IO 控制权限
- 电源管理域专属 IO PYxx 拥有专属 GPIO 控制器和 IO 配置模块,支持低功耗模式下状态保持
- 电池备份域专属 IO PZxx 拥有专属 GPIO 控制器和 IO 配置模块,支持低功耗模式下状态保持

1.2.14 信息安全系统

信息安全模块包含:

- 安全数据处理器 SDP, 为片上加解密算法引擎:
 - 支持 AES-128/256/SM4, 支持 ECB 模式和 CBC 模式
 - 支持 SHA-1/SHA-256/SM3
- 在线解密模块 EXIP:
 - 与串行总线控制器 XPI 紧密耦合,支持外部 NOR Flash 在线解密
 - AES-128 CTR 模式,零等待周期解密
 - 支持 RFC3394 的密钥解封,通过密钥加密密钥 KEK 保护数据加密密钥 DEK
- 密钥管理器 KEYM:
 - 支持通过独立的数据通路从电池域密钥单元 BKEY 和 OTP 的密钥区载入密钥
 - 支持密钥混淆
 - 支持从真随机数发生器 RNG 载入随机密钥
 - 支持生成 Session Key
 - 支持独立的数据通路将密钥传送到安全数据处理器 SDP
- 密钥单元 BKEY:
 - 使用电池备份域的供电保存密钥
 - 受电池备份域安全管理器 BSEC 保护,在违反安全规则的事件发生时,擦除密钥
- OTP 中的密钥区,支持存放并保护;
 - SDP, EXIP 的相关密钥
 - 安全启动的相关密钥
 - 安全调试相关密钥
 - 产品生命周期配置
- 真随机数发生器 RNG:
 - 3 个独立熵源为内部模拟噪声源
- 安全管理器 SEC:
 - 监测产品生命周期
 - 配置系统安全状态,
 - 制定安全规则并监测安全规则违反的事件
 - 关联监视器 MON,监测 VPMC 供电和时钟 OSC24M
- 电池备份域安全管理器 BSEC:
 - 配置电池备份域安全状态,制定安全规则
 - 关联电池备份域监视器 BMON,监测 VBAT 供电和时钟 XTAL32K
 - 关联侵入检测模块 TAMP, 监测侵入事件
 - 关联单调计数器 MONO
- 基于 BOOT ROM 的安全启动机制,支持加密启动,支持可信的执行环境



基于 RISC-V 内核的 32 位高性能微控制器数据手册 Rev0.2

1.2.15 系统调试

系统调试模块包括:

- 支持 JTAG 接口
 - 支持 RISC-V External Debug Support V0.13 规范
 - 支持 IEEE1149.1
 - 访问 RISC-V 内核寄存器和 CSR,访问存储器
- 调试端口锁定功能
 - 开放模式,调试功能开放
 - 锁定模式,调试功能关闭,可以通过调试密钥解锁
 - 关闭模式,调试功能关闭



2 引脚及功能描述

2.1 BGA417 引脚分布

BGA417 分布 (顶部视图) 如图 2。

		2	3	4	5	. 6	7			10	11	12	13	14	15	16	17	18	. 19	20	21	22	23	24	25	26	. 27	28	29
A			VSS		PC03		PC08		VSS		PC20		PC24		VSS		PD04		PD08		VSS		PD22		PD30		VSS		
В		USB0_DP		PC01		PC06		PC10		PC18		PC22		PC26		PC28		PD06		PD10		PD20		PD24		PE01		PE00	
С	VSS		USB0_DN		PC04		PC09		VSS		PC21		PC25		VSS		PD05		PD09		VSS		PD23		PD31		PE02		VSS
D		XTAL_OUT		PC02		PC06		PC11		PC19		PC23		PC27		PC29		PD07		PD11		PD21		PD25		PE04		PE03	
E	XTAL_IN		PC00		VSS		PC07		PC12		PC15		PC30		VIO_B04		PD12		PD15		PD19		PD28		VSS		PE09		PE08
F		PB04		PB05		PB22		PB24		PC13		PC17		PD00		PD02		PD14		PD17		PD26		PE06		PE11		PE10	
G	PB06		PB07		PB25		PB23		VIO_B02		PC16		PC31		VIO_B05		PD13		PD16		VIO_B06		PD29		PE05		PE13		PE12
н		PB08		PB09		PB26		PB27		PC14		VIO_B03		PD01		PD03		VIO_B06		PD18		PD27		PE07		PE15		PE14	
J	VSS		VSS		PB28		VIO_B01		USB0_VBUS		VSS		VSS		VIO_B11		VSS		VSS		VIO_B07		VDDR		VDDR		VSS		VSS
к		PB10		PB11		PB29		PB31		VUSB		V88		VSS		VSS		VSS		VIO_B08		DDR_DM1		DDR_D9		DDR_D6		DDR_D4	
L	PB12		PB13		PA29		PB30		VSS		VUSB		VPLL		VSS		VDD_2V5CA P		VIO_B08		VSS		DDR_D11		DDR_D13		DDR_DQS0N		DDR_DQS0P
М		PB14		PB15		PA28		VIO_B01		VSS		VPLL		VDD_SOC		VDD_SOC		VDD_2V5CA P		VSS		VDDR		DDR_D15		DDR_D2		VSS	
N	PA30		PA31		PB16		PB17		VSS		VPLL		VDD_SOC		VSS		VDD_SOC		VDO_2V5CA P		VSS		DDR_D14		DDR_D12		DDR_D0		DDR_DM0
Р		PB00		PB01		PB18		PB19		VSS		VDD_SOC		VDD_SOC		VDD_SOC		VDD_SOC		VSS		DDR_DQS1N		DDR_DQS1P		DDR_D1		DDR_D3	
R	VSS		VSS		VIO_B01		VIO_B01		VDDA_MIPI		VSS		VSS		VSS		VSS		VSS		DDR_VREF		VDDR		VDDR		VSS		VSS
Т		PB02		PB03		PB21		PB20		VSS		VDD_SOC		VDD_SOC		VDD_SOC		VDD_SOC		VSSA		DDR_D10		DDR_D8		DOR_D7		DDR_D6	
U	PA12		PA13		PA26		PA27		VSS		VDD_SOC		VDD_SOC		VSS		VDD_SOC		VANA		VSS		DDR_BA2		DDR_BA0		DDR_ODT0		DDR_ODT1
v		PA10		PA11		PA25		VIO_B00		VSS		VDD_SOC		VDD_SOC		VDD_SOC		VANA		VSSA		VDDR		DDR_CS0		DDR_CS1		VSS	\vdash
w	PA08	PA06	PA09	PA07	PA23	PA21	PA24	PA22	VSS	VDD_SOC	VDD_SOC	VSS	VDD_SOC	VSS	VSS	VSS	VANA	VREFL	VREFH	VREFH	VSS	DDR_VREF	DDR_WE	DDR_RAS	DDR_CAS	DDR_A9	DDR_A7	DDR_A13	DDR_RST
AA.	VSS	PAUS	VSS	1907	PA20	PA21	VIO_B00	PAZZ	VDD_SOC	VDD_SOC	VSS	VSS	VSS	VSS	VIO_B10	VSS	VSS	VHEFL	VREFL	VNEFH	VDDR	DUK_VKEF	VDDR	DUN_HAS	VDDR	DDK_A9	VSS	DDR_A13	VSS
AB		PA04		PA05		PA18		PA19		PZ07		VPMC		PZ01		PF09		VIO_B09		PE28		VDDR		DDR_CKP		DDR_A2		DDR_A5	
AC	PA02		PA03		PA16		PA17		VDD_PMCCA		PZ05		PZ03		VBAT	-	PF07		PE30		VIO_B09		DDR_A10	-	DDR_CKN	-	DDR_A0		DDR_A3
AD		PA00		PA01		PA14		PA15		PZ06		VPMC		PZ00		PF08		PE31		PE27		PE25		DDR_A15		DDR_A12		VSS	
AE	DCDC_GND		DCDC_GND		DCDC_GND		DCDC_SNS		RESETN		PZ04		PZ02		VBAT		PF06		PE29		PE26		PE24		VSS		DDR_A1		DDR_BA1
AF		DCDC_LP		DCDC_LP		DCDC_LP		DCDC_GND		PY07		PY03		RTC_XTAL_ OUT		PF05		PF01		PE21		PE19		DDR_ZQ		DDR_A11		DDR_A4	\dashv
AG	VSS		DCDC_IN		DCDC_IN		DCDCM_SN S		VSS	\dashv	PY05		PY01		VSS		PF03		PE23		VSS		PE17		DDR_CKE0		DDR_A6		VSS
АН		DCDC_IN		DCDC_IN		DCDCM_LP		DCDC_GND		PY06		PY02		RTC_XTAL_I		PF04		PF00		PE20		PE18		VSS		DDR_A8		DDR_A14	\exists
AJ.			VSS		DCDC_IN		DCDCM_LP		VSS		PY04		PY00		VSS		PF02		PE22		VSS		PE16		DDR_CKE1		VSS		\Box
						Щ_									l min d														

图 2: BGA417 引脚分布



2.2 引脚配置及功能 PINMUX

HPM6800 系列的引脚配置及功能如下:

封装 BGA_	PIN 名称	数字功能	模拟功能	IO 电源	
417		,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,	2 ****		IO 电压/V
		GPIO_A_00(ALT0)			
		GPTMR1_COMP_0(ALT1)			
AD2	PA00	UART0_TXD(ALT2)		B00	1.8/3.3
ADZ	PAUU	LIN0_TXD(ALT6)	-	БОО	1.0/3.3
		CAN0_TXD(ALT7)			
		DAO_RN(ALT10)			
		GPIO_A_01(ALT0)			
		GPTMR1_CAPT_0(ALT1)			
AD4	PA01	UART0_RXD(ALT2)		B00	1.8/3.3
AD4	FAUT	LIN0_RXD(ALT6)	-	Боо	1.0/3.3
		CAN0_RXD(ALT7)			
		DAO_RP(ALT10)			
		GPIO_A_02(ALT0)			
		GPTMR1_COMP_1(ALT1)			
		UART0_DE(ALT2)			
AC1	PA02	UART0_RTS(ALT3)	-	B00	1.8/3.3
		LIN0_TREN(ALT6)			
		CAN0_STBY(ALT7)			
		DAO_LN(ALT10)			
		GPIO_A_03(ALT0)			
		GPTMR1_CAPT_1(ALT1)			
AC3	PA03	UART0_CTS(ALT3)	-	B00	1.8/3.3
		CAN1_STBY(ALT7)			
		DAO_LP(ALT10)			
		GPIO_A_04(ALT0)			
		GPTMR1_CAPT_2(ALT1)			
AB2	PA04	UART1_CTS(ALT3)	-	B00	1.8/3.3
		CAN1_RXD(ALT7)			
		JTAG_TDO(ALT24)			
		GPIO_A_05(ALT0)			
		GPTMR1_COMP_2(ALT1)			
		UART1_DE(ALT2)			
AB4	PA05	UART1_RTS(ALT3)	-	B00	1.8/3.3
		LIN1_TREN(ALT6)			
		CAN1_TXD(ALT7)			
		JTAG_TDI(ALT24)			



封装 BGA_ 417	PIN 名称	数字功能	模拟功能	IO 电源	IO 电压/V
		GPIO_A_06(ALT0)			
		GPTMR0_CAPT_0(ALT1)			
Y2	PA06	UART1_RXD(ALT2)	-	B00	1.8/3.3
		LIN1_TXD(ALT6)			
		JTAG_TCK(ALT24)			
		GPIO_A_07(ALT0)			
		GPTMR0_COMP_0(ALT1)			
Y4	PA07	UART1_TXD(ALT2)	-	B00	1.8/3.3
		LIN1_RXD(ALT6)			
		JTAG_TMS(ALT24)			
		GPIO_A_08(ALT0)			
		GPTMR0_COMP_1(ALT1)			
		UART2_TXD(ALT2)			
W1	PA08	I2C0_SCL(ALT4)	-	B00	1.8/3.3
		CAN2_TXD(ALT7)			
		PDM0_D_1(ALT10)			
		JTAG_TRST(ALT24)			
		GPIO_A_09(ALT0)			
		GPTMR0_CAPT_1(ALT1)			
W3	PA09	UART2_RXD(ALT2)		B00	1.8/3.3
003	PAU9	I2C0_SDA(ALT4)	-	БОО	1.0/3.3
		CAN2_RXD(ALT7)			
		PDM0_D_3(ALT10)			
		GPIO_A_10(ALT0)			
		GPTMR0_COMP_2(ALT1)			
		UART2_DE(ALT2)			
		UART2_RTS(ALT3)			
V2	DA 10	SPI0_CS_0(ALT5)		BOO	1 0/2 2
VZ	PA10	LIN2_RXD(ALT6)	-	B00	1.8/3.3
		CAN2_STBY(ALT7)			
		PDM0_CLK(ALT10)			
		DIS0_G_4(ALT20)			
		CAM0_D_3(ALT22)			



封装 BGA_ 417	PIN 名称	数字功能	模拟功能	IO 电源	IO 电压/V
V4	PA11	GPIO_A_11(ALT0) GPTMR0_CAPT_2(ALT1) UART2_CTS(ALT3) SPI0_SCLK(ALT5) LIN2_TXD(ALT6) PDM0_CLK(ALT10) DIS0_G_3(ALT20) CAM0_D_2(ALT22)	-	B00	1.8/3.3
U1	PA12	GPIO_A_12(ALT0) GPTMR1_CAPT_3(ALT1) UART3_CTS(ALT3) I2C1_SDA(ALT4) SPI0_MISO(ALT5) LIN2_TREN(ALT6) PDM0_D_0(ALT10) DIS0_G_6(ALT20) CAM0_D_4(ALT22)	-	B00	1.8/3.3
U3	PA13	GPIO_A_13(ALT0) GPTMR1_COMP_3(ALT1) UART3_DE(ALT2) UART3_RTS(ALT3) I2C1_SCL(ALT4) SPI0_MOSI(ALT5) LIN3_TREN(ALT6) CAN3_STBY(ALT7) PDM0_D_2(ALT10) DIS0_G_5(ALT20) CAM0_D_5(ALT22)	-	B00	1.8/3.3
AD6	PA14	GPIO_A_14(ALT0) GPTMR0_CAPT_3(ALT1) UART3_RXD(ALT2) LIN3_RXD(ALT6) CAN3_RXD(ALT7) I2S0_RXD_1(ALT8) DIS0_CLK(ALT20) CAM0_VSYNC(ALT22)	-	B00	1.8/3.3



封装 BGA_ 417	PIN 名称	数字功能	模拟功能	IO 电源	IO 电压/V
		GPIO_A_15(ALT0)			
		GPTMR0_COMP_3(ALT1)			
		UART3_TXD(ALT2)			
AD8	PA15	LIN3_TXD(ALT6)	_	B00	1.8/3.3
7100	17(10	CAN3_TXD(ALT7)			1.0/0.0
		I2S0_RXD_3(ALT8)			
		DIS0_R_3(ALT20)			
		CAM0_HSYNC(ALT22)			
		GPIO_A_16(ALT0)			
		GPTMR3_COMP_0(ALT1)			
		UART4_TXD(ALT2)			1.8/3.3
AC5	PA16	LIN4_TXD(ALT6)		B00	
ACS	PAIO	CAN4_TXD(ALT7)	-	В00	
		I2S0_RXD_0(ALT8)			
		DIS0_R_5(ALT20)			
		CAM0_D_9(ALT22)			
		GPIO_A_17(ALT0)		BOO	1.8/3.3
		GPTMR3_CAPT_0(ALT1)			
		UART4_RXD(ALT2)			
AC7	PA17	LIN4_RXD(ALT6)			
AC7	PAT7	CAN4_RXD(ALT7)	-	B00	1.0/3.3
		I2S0_RXD_2(ALT8)			
		DIS0_R_4(ALT20)			
		CAM0_D_8(ALT22)			
		GPIO_A_18(ALT0)			
		GPTMR3_COMP_1(ALT1)			
		UART4_DE(ALT2)			
		UART4_RTS(ALT3)			
ADG	DA 40	LIN4_TREN(ALT6)		BOO	4 0/2 2
AB6	PA18	CAN4_STBY(ALT7)	-	B00	1.8/3.3
		I2S0_FCLK(ALT8)			
		DIS0_R_7(ALT20)			
		CAM0_D_7(ALT22)			
		CPU0_NMI(ALT24)			



封装 BGA_	PIN 名称	数字功能	模拟功能	IO 电源	
417	i iiv spygv	24 1 24 NG	200,000		IO 电压/V
		GPIO_A_19(ALT0)			
		GPTMR3_CAPT_1(ALT1)			
		UART4_CTS(ALT3)			
AB8	PA19	CAN5_STBY(ALT7)	-	B00	1.8/3.3
		I2S0_MCLK(ALT8)			
		DIS0_R_6(ALT20)			
		CAM0_D_6(ALT22)			
		GPIO_A_20(ALT0)			
		GPTMR3_CAPT_2(ALT1)			
		UART5_CTS(ALT3)			
AA5	PA20	CAN5_RXD(ALT7)	-	B00	1.8/3.3
		I2S0_BCLK(ALT8)			
		DIS0_G_2(ALT20)			
		CAM0_PIXCLK(ALT22)			
		GPIO_A_21(ALT0)		B00	
		GPTMR3_COMP_2(ALT1)			
		UART5_DE(ALT2)			
Y6	PA21	UART5_RTS(ALT3)			1.8/3.3
10	FAZI	LIN5_TREN(ALT6)	-	Боо	1.0/3.3
		CAN5_TXD(ALT7)			
		I2S0_TXD_1(ALT8)			
		CAM0_XCLK(ALT22)			
		GPIO_A_22(ALT0)			
		GPTMR2_CAPT_0(ALT1)			
Y8	PA22	UART5_RXD(ALT2)	-	B00	1.8/3.3
		LIN5_TXD(ALT6)			
		I2S0_TXD_3(ALT8)			
		GPIO_A_23(ALT0)			
		GPTMR2_COMP_0(ALT1)			
		UART5_TXD(ALT2)			
W5	PA23	LIN5_RXD(ALT6)	-	B00	1.8/3.3
		I2S0_TXD_0(ALT8)			
		SDC0_RSTN(ALT17)			
		CAM0_D_4(ALT22)			



封装 BGA_ 417	PIN 名称	数字功能	模拟功能	IO 电源	IO 电压/V
		GPIO_A_24(ALT0) GPTMR2_COMP_1(ALT1) UART6_TXD(ALT2)			
W7	PA24	I2C2_SCL(ALT4) SPI1_MISO(ALT5) CAN6_TXD(ALT7) I2S0_TXD_2(ALT8) SDC1_VON(ALT17)	-	B00	1.8/3.3
		CAM0_D_5(ALT22)			
V6	PA25	GPIO_A_25(ALT0) GPTMR2_CAPT_1(ALT1) UART6_RXD(ALT2) I2C2_SDA(ALT4) SPI1_MOSI(ALT5) CAN6_RXD(ALT7) I2S0_MCLK(ALT8) SDC1_VSEL(ALT17) CAM0_D_3(ALT22) GPIO_A_26(ALT0)	-	B00	1.8/3.3
U5	PA26	GPTMR2_COMP_2(ALT1) UART6_DE(ALT2) UART6_RTS(ALT3) SPI1_CS_0(ALT5) LIN6_RXD(ALT6) CAN6_STBY(ALT7) SDC1_CDN(ALT17) CAM0_PIXCLK(ALT22)	-	B00	1.8/3.3
U7	PA27	GPIO_A_27(ALT0) GPTMR2_CAPT_2(ALT1) UART6_CTS(ALT3) SPI1_SCLK(ALT5) LIN6_TXD(ALT6) SDC1_WP(ALT17) CAM0_D_2(ALT22)	-	B00	1.8/3.3



封装 BGA_ 417	PIN 名称	数字功能	模拟功能	IO 电源	IO 电压/V
M6	PA28	GPIO_A_28(ALT0) GPTMR3_CAPT_3(ALT1) UART7_CTS(ALT3) I2C3_SDA(ALT4) LIN6_TREN(ALT6) DISO_R_0(ALT20)	MIPI0_REXT	B01	3.3
L5	PA29	GPIO_A_29(ALT0) GPTMR3_COMP_3(ALT1) UART7_DE(ALT2) UART7_RTS(ALT3) I2C3_SCL(ALT4) LIN7_TREN(ALT6) CAN7_STBY(ALT7) CAM0_XCLK(ALT22)	MIPI1_REXT	B01	3.3
N1	PA30	GPIO_A_30(ALT0) GPTMR2_CAPT_3(ALT1) UART7_RXD(ALT2) LIN7_RXD(ALT6) CAN7_RXD(ALT7) DIS0_R_2(ALT20)	MIPIO_DON LVDSO_DON	B01	3.3
N3	PA31	GPIO_A_31(ALT0) GPTMR2_COMP_3(ALT1) UART7_TXD(ALT2) LIN7_TXD(ALT6) CAN7_TXD(ALT7) DIS0_R_1(ALT20)	MIPI0_D0P LVDS0_D0P	B01	3.3
P2	PB00	GPIO_B_00(ALT0) GPTMR5_COMP_0(ALT1) UART0_TXD(ALT2) LIN0_TXD(ALT6) CAN0_TXD(ALT7) DIS0_G_1(ALT20)	MIPI0_CKN LVDS0_CKN	B01	3.3
P4	PB01	GPIO_B_01(ALT0) GPTMR5_CAPT_0(ALT1) UART0_RXD(ALT2) LIN0_RXD(ALT6) CAN0_RXD(ALT7) DIS0_G_0(ALT20)	MIPI0_CKP LVDS0_CKP	B01	3.3



封装		Net	40. I.— Ind 40.		
BGA_ 417	PIN 名称	数字功能	模拟功能	IO 电源	IO 电压/V
T2	PB02	GPIO_B_02(ALT0) GPTMR5_COMP_1(ALT1) UART0_DE(ALT2) UART0_RTS(ALT3) LIN0_TREN(ALT6) CAN0_STBY(ALT7) DIS0_B_1(ALT20)	MIPI0_D1N LVDS0_D1N	B01	3.3
T4	PB03	GPIO_B_03(ALT0) GPTMR5_CAPT_1(ALT1) UART0_CTS(ALT3) SPI3_CS_3(ALT5) CAN1_STBY(ALT7) DIS0_B_0(ALT20)	MIPI0_D1P LVDS0_D1P	B01	3.3
F2	PB04	GPIO_B_04(ALT0) GPTMR5_CAPT_2(ALT1) UART1_CTS(ALT3) SPI2_CS_0(ALT5) CAN1_RXD(ALT7) DIS0_B_2(ALT20)	MIPI2_D0N LVDS2_D0N	B01	3.3
F4	PB05	GPIO_B_05(ALT0) GPTMR5_COMP_2(ALT1) UART1_DE(ALT2) UART1_RTS(ALT3) SPI2_SCLK(ALT5) LIN1_TREN(ALT6) CAN1_TXD(ALT7) DIS0_G_7(ALT20)	MIPI2_D0P LVDS2_D0P	B01	3.3
G1	PB06	GPIO_B_06(ALT0) GPTMR4_CAPT_0(ALT1) UART1_RXD(ALT2) SPI2_MISO(ALT5) LIN1_TXD(ALT6) DIS0_B_3(ALT20)	MIPI2_D1N LVDS2_D1N	B01	3.3
G3	PB07	GPIO_B_07(ALT0) GPTMR4_COMP_0(ALT1) UART1_TXD(ALT2) SPI2_MOSI(ALT5) LIN1_RXD(ALT6) DIS0_B_4(ALT20)	MIPI2_D1P LVDS2_D1P	B01	3.3



封装 BGA_ 417	PIN 名称	数字功能	模拟功能	IO 电源	IO 电压/V
H2	PB08	GPIO_B_08(ALT0) GPTMR4_COMP_1(ALT1) UART2_TXD(ALT2) I2C0_SCL(ALT4) SPI3_CS_2(ALT5) CAN2_TXD(ALT7) DIS0_B_6(ALT20)	MIPI2_CKN LVDS2_CKN	B01	3.3
H4	PB09	GPIO_B_09(ALT0) GPTMR4_CAPT_1(ALT1) UART2_RXD(ALT2) I2C0_SDA(ALT4) SPI3_CS_1(ALT5) CAN2_RXD(ALT7) DIS0_B_5(ALT20)	MIPI2_CKP LVDS2_CKP	B01	3.3
K2	PB10	GPIO_B_10(ALT0) GPTMR4_COMP_2(ALT1) UART2_DE(ALT2) UART2_RTS(ALT3) SPI3_CS_0(ALT5) LIN2_RXD(ALT6) CAN2_STBY(ALT7) DIS0_EN(ALT20)	MIPI2_D2N LVDS2_D2N	B01	3.3
K4	PB11	GPIO_B_11(ALT0) GPTMR4_CAPT_2(ALT1) UART2_CTS(ALT3) SPI3_SCLK(ALT5) LIN2_TXD(ALT6) DIS0_B_7(ALT20)	MIPI2_D2P LVDS2_D2P	B01	3.3
L1	PB12	GPIO_B_12(ALT0) GPTMR5_CAPT_3(ALT1) UART3_CTS(ALT3) I2C1_SDA(ALT4) SPI3_MISO(ALT5) LIN2_TREN(ALT6) DIS0_HSYNC(ALT20)	MIPI2_D3N LVDS2_D3N	B01	3.3



封装 BGA_	PIN 名称	数字功能	模拟功能	IO 电源	IO 电压/V
417	PB13	GPIO_B_13(ALT0) GPTMR5_COMP_3(ALT1) UART3_DE(ALT2) UART3_RTS(ALT3) I2C1_SCL(ALT4) SPI3_MOSI(ALT5)	MIPI2_D3P LVDS2_D3P	B01	3.3
		LIN3_TREN(ALT6) CAN3_STBY(ALT7) DIS0_CLK(ALT20)			
M2	PB14	GPIO_B_14(ALT0) GPTMR4_CAPT_3(ALT1) UART3_RXD(ALT2) SPI3_DAT2(ALT5) LIN3_RXD(ALT6) CAN3_RXD(ALT7) DIS0_VSYNC(ALT20) SYSCTL_CLK_OBS_1(ALT 24)	MIPI2_REXT	B01	3.3
M4	PB15	GPIO_B_15(ALT0) GPTMR4_COMP_3(ALT1) UART3_TXD(ALT2) SPI3_DAT3(ALT5) LIN3_TXD(ALT6) CAN3_TXD(ALT7) SDC0_DS(ALT17) SYSCTL_CLK_OBS_3(ALT 24)	MIPI3_REXT	B01	3.3
N5	PB16	GPIO_B_16(ALT0) GPTMR7_COMP_0(ALT1) UART4_TXD(ALT2) LIN4_TXD(ALT6) CAN4_TXD(ALT7) CAM0_D_6(ALT22)	MIPI1_D0N LVDS1_D0N	B01	3.3
N7	PB17	GPIO_B_17(ALT0) GPTMR7_CAPT_0(ALT1) UART4_RXD(ALT2) LIN4_RXD(ALT6) CAN4_RXD(ALT7) CAM0_D_7(ALT22)	MIPI1_D0P LVDS1_D0P	B01	3.3



封装 BGA_ 417	PIN 名称	数字功能	模拟功能	IO 电源	IO 电压/V
P6	PB18	GPIO_B_18(ALT0) GPTMR7_COMP_1(ALT1) UART4_DE(ALT2) UART4_RTS(ALT3) LIN4_TREN(ALT6) CAN4_STBY(ALT7) I2S1_TXD_1(ALT8) CAM0_D_9(ALT22)	MIPI1_CKN LVDS1_CKN	B01	3.3
P8	PB19	GPIO_B_19(ALT0) GPTMR7_CAPT_1(ALT1) UART4_CTS(ALT3) SPI0_CS_3(ALT5) CAN5_STBY(ALT7) I2S1_MCLK(ALT8) CAM0_D_8(ALT22)	MIPI1_CKP LVDS1_CKP	B01	3.3
Т8	PB20	GPIO_B_20(ALT0) GPTMR7_CAPT_2(ALT1) UART5_CTS(ALT3) SPI1_CS_0(ALT5) CAN5_RXD(ALT7) I2S1_TXD_2(ALT8) CAM0_HSYNC(ALT22)	MIPI1_D1P LVDS1_D1P	B01	3.3
Т6	PB21	GPIO_B_21(ALT0) GPTMR7_COMP_2(ALT1) UART5_DE(ALT2) UART5_RTS(ALT3) SPI1_SCLK(ALT5) LIN5_TREN(ALT6) CAN5_TXD(ALT7) I2S1_TXD_0(ALT8) CAM0_VSYNC(ALT22)	MIPI1_D1N LVDS1_D1N	B01	3.3
F6	PB22	GPIO_B_22(ALT0) GPTMR6_CAPT_0(ALT1) UART5_RXD(ALT2) SPI1_MISO(ALT5) LIN5_TXD(ALT6) I2S1_TXD_3(ALT8) SDC0_DATA_6(ALT17)	MIPI3_D0N LVDS3_D0N	B01	3.3



封装 BGA_ 417	PIN 名称	数字功能	模拟功能	IO 电源	IO 电压/V
G7	PB23	GPIO_B_23(ALT0) GPTMR6_COMP_0(ALT1) UART5_TXD(ALT2) SPI1_MOSI(ALT5) LIN5_RXD(ALT6) I2S1_FCLK(ALT8) SDC0_DATA_5(ALT17)	MIPI3_D1P LVDS3_D1P	B01	3.3
F8	PB24	GPIO_B_24(ALT0) GPTMR6_COMP_1(ALT1) UART6_TXD(ALT2) I2C2_SCL(ALT4) SPI0_CS_2(ALT5) CAN6_TXD(ALT7) I2S1_MCLK(ALT8) SDC0_DATA_7(ALT17)	MIPI3_D0P LVDS3_D0P	B01	3.3
G5	PB25	GPIO_B_25(ALT0) GPTMR6_CAPT_1(ALT1) UART6_RXD(ALT2) I2C2_SDA(ALT4) SPI0_CS_1(ALT5) CAN6_RXD(ALT7) I2S1_BCLK(ALT8) SDC0_DATA_4(ALT17)	MIPI3_D1N LVDS3_D1N	B01	3.3
H6	PB26	GPIO_B_26(ALT0) GPTMR6_COMP_2(ALT1) UART6_DE(ALT2) UART6_RTS(ALT3) SPI0_CS_0(ALT5) LIN6_RXD(ALT6) CAN6_STBY(ALT7) I2S1_RXD_1(ALT8) SDC0_DATA_3(ALT17)	MIPI3_CKN LVDS3_CKN	B01	3.3
Н8	PB27	GPIO_B_27(ALT0) GPTMR6_CAPT_2(ALT1) UART6_CTS(ALT3) SPI0_SCLK(ALT5) LIN6_TXD(ALT6) I2S1_RXD_3(ALT8) SDC0_DATA_0(ALT17)	MIPI3_CKP LVDS3_CKP	B01	3.3



封装 BGA_ 417	PIN 名称	数字功能	模拟功能	IO 电源	IO 电压/V
J5	PB28	GPIO_B_28(ALT0) GPTMR7_CAPT_3(ALT1) UART7_CTS(ALT3) I2C3_SDA(ALT4) SPI0_MISO(ALT5) LIN6_TREN(ALT6) I2S1_RXD_0(ALT8) SDC0_DATA_1(ALT17) CPU0_NMI(ALT24)	MIPI3_D2N LVDS3_D2N	B01	3.3
K6	PB29	GPIO_B_29(ALT0) GPTMR7_COMP_3(ALT1) UART7_DE(ALT2) UART7_RTS(ALT3) I2C3_SCL(ALT4) SPI0_MOSI(ALT5) LIN7_TREN(ALT6) CAN7_STBY(ALT7) I2S1_RXD_2(ALT8) SDC0_DATA_2(ALT17)	MIPI3_D2P LVDS3_D2P	B01	3.3
L7	PB30	GPIO_B_30(ALT0) GPTMR6_CAPT_3(ALT1) UART7_RXD(ALT2) SPI0_DAT2(ALT5) LIN7_RXD(ALT6) CAN7_RXD(ALT7) SDC0_CLK(ALT17)	MIPI3_D3N LVDS3_D3N	B01	3.3
K8	PB31	GPIO_B_31(ALT0) GPTMR6_COMP_3(ALT1) UART7_TXD(ALT2) SPI0_DAT3(ALT5) LIN7_TXD(ALT6) CAN7_TXD(ALT7) SDC0_CMD(ALT17)	MIPI3_D3P LVDS3_D3P	B01	3.3



封装 BGA_ 417	PIN 名称	数字功能	模拟功能	IO 电源	IO 电压/V
E3	PC00	GPIO_C_00(ALT0) GPTMR1_COMP_0(ALT1) UART0_TXD(ALT2) LIN0_TXD(ALT6) CAN0_TXD(ALT7) I2S2_MCLK(ALT8) SDC0_DS(ALT17) XPI_SLV_DQS(ALT30)	-	B02	1.8/3.3
B4	PC01	GPIO_C_01(ALT0) GPTMR1_CAPT_0(ALT1) UART0_RXD(ALT2) LIN0_RXD(ALT6) CAN0_RXD(ALT7) I2S2_RXD_2(ALT8) SDC0_CMD(ALT17) CPU0_NMI(ALT24) XPI_SLV_CLK(ALT30)	-	B02	1.8/3.3
D4	PC02	GPIO_C_02(ALT0) GPTMR1_COMP_1(ALT1) UART0_DE(ALT2) UART0_RTS(ALT3) LIN0_TREN(ALT6) CAN0_STBY(ALT7) I2S2_RXD_3(ALT8) SDC0_CLK(ALT17) XPI_SLV_CSN(ALT30)	-	B02	1.8/3.3
A5	PC03	GPIO_C_03(ALT0) GPTMR1_CAPT_1(ALT1) UART0_CTS(ALT3) CAN1_STBY(ALT7) I2S2_RXD_0(ALT8) SDC0_DATA_1(ALT17) XPI_SLV_ADQ_1(ALT30)	-	B02	1.8/3.3



封装 BGA_ 417	PIN 名称	数字功能	模拟功能	IO 电源	IO 电压/V
C5	PC04	GPIO_C_04(ALT0) GPTMR1_CAPT_2(ALT1) UART1_CTS(ALT3) SPI2_CS_0(ALT5) CAN1_RXD(ALT7) I2S2_RXD_1(ALT8) SDC0_DATA_2(ALT17) XPI_SLV_ADQ_3(ALT30)	-	B02	1.8/3.3
В6	PC05	GPIO_C_05(ALT0) GPTMR1_COMP_2(ALT1) UART1_DE(ALT2) UART1_RTS(ALT3) SPI2_SCLK(ALT5) LIN1_TREN(ALT6) CAN1_TXD(ALT7) I2S2_BCLK(ALT8) SDC0_DATA_3(ALT17) XPI_SLV_ADQ_2(ALT30)	-	B02	1.8/3.3
D6	PC06	GPIO_C_06(ALT0) GPTMR0_CAPT_0(ALT1) UART1_RXD(ALT2) SPI2_MISO(ALT5) LIN1_TXD(ALT6) I2S2_FCLK(ALT8) SDC0_DATA_0(ALT17) XPI_SLV_ADQ_0(ALT30)	-	B02	1.8/3.3
E7	PC07	GPIO_C_07(ALT0) GPTMR0_COMP_0(ALT1) UART1_TXD(ALT2) SPI2_MOSI(ALT5) LIN1_RXD(ALT6) I2S2_MCLK(ALT8) SDC0_RSTN(ALT17)	-	B02	1.8/3.3



封装 BGA_ 417	PIN 名称	数字功能	模拟功能	IO 电源	IO 电压/V
		GPIO_C_08(ALT0) GPTMR0_COMP_1(ALT1)			
		UART2_TXD(ALT2)			
		I2C0_SCL(ALT4)			
A7	PC08	CAN2_TXD(ALT7)	-	B02	1.8/3.3
		I2S2_TXD_2(ALT8)			
		DAO_LN(ALT10)			
		SDC0_DATA_4(ALT17)			
		XPI_SLV_ERR(ALT30)			
		GPIO_C_09(ALT0)			
		GPTMR0_CAPT_1(ALT1)			
		UART2_RXD(ALT2)			
		I2C0_SDA(ALT4)			
C7	PC09	CAN2_RXD(ALT7)	-	B02	1.8/3.3
		I2S2_TXD_3(ALT8)			
		DAO_LP(ALT10)			
		SDC0_DATA_5(ALT17)			
		XPI_SLV_RDY(ALT30)			
		GPIO_C_10(ALT0)			
		GPTMR0_COMP_2(ALT1)			
		UART2_DE(ALT2)			
		UART2_RTS(ALT3)			
B8	PC10	LIN2_RXD(ALT6)	-	B02	1.8/3.3
		CAN2_STBY(ALT7)			
		I2S2_TXD_0(ALT8)			
		DAO_RN(ALT10)			
		SDC0_DATA_6(ALT17)			
		GPIO_C_11(ALT0)			
		GPTMR0_CAPT_2(ALT1)			
		UART2_CTS(ALT3)			
D8	PC11	LIN2_TXD(ALT6)	-	B02	1.8/3.3
		I2S2_TXD_1(ALT8)			
		DAO_RP(ALT10)			
		SDC0_DATA_7(ALT17)			



封装 BGA_	PIN 名称	数字功能	模拟功能	IO 电源	IO 电压/V
417					
		GPIO_C_12(ALT0)			
		GPTMR1_CAPT_3(ALT1)			
		UART3_CTS(ALT3)			1.8/3.3
E9	PC12	I2C1_SDA(ALT4)	_	B03	
		SPI3_MISO(ALT5)			
		LIN2_TREN(ALT6)			
		PDM0_D_0(ALT10)			
		SDC1_DATA_3(ALT17)			
		GPIO_C_13(ALT0)			1.8/3.3
		GPTMR1_COMP_3(ALT1)			
		UART3_DE(ALT2)			
		UART3_RTS(ALT3)		B03	
F10	PC13	I2C1_SCL(ALT4)	_		
		SPI3_MOSI(ALT5)			
		LIN3_TREN(ALT6)			
		CAN3_STBY(ALT7)			
		PDM0_CLK(ALT10)			
		SDC1_CMD(ALT17)			
		GPIO_C_14(ALT0)		B03	1.8/3.3
		GPTMR0_CAPT_3(ALT1)			
		UART3_RXD(ALT2)			
H10	PC14	SPI3_CS_0(ALT5)	_		
		LIN3_RXD(ALT6)			
		CAN3_RXD(ALT7)			
		PDM0_D_1(ALT10)			
		SDC1_DATA_2(ALT17)			
		GPIO_C_15(ALT0)			1.8/3.3
E11		GPTMR0_COMP_3(ALT1)		B03	
	PC15	UART3_TXD(ALT2)			
		SPI3_SCLK(ALT5)	-		
		LIN3_TXD(ALT6)			
		CAN3_TXD(ALT7)			
		PDM0_D_2(ALT10)			
		SDC1_DATA_1(ALT17)			



封装 BGA_ 417	PIN 名称	数字功能	模拟功能	IO 电源	IO 电压/V
		GPIO_C_16(ALT0)			
		GPTMR3_COMP_0(ALT1)			
		UART4_TXD(ALT2)			
G11	PC16	LIN4_TXD(ALT6)	-	B03	1.8/3.3
		CAN4_TXD(ALT7)			
		PDM0_CLK(ALT10)			
		SDC1_CLK(ALT17)			
		GPIO_C_17(ALT0)			
		GPTMR3_CAPT_0(ALT1)			
		UART4_RXD(ALT2)			
F12	PC17	LIN4_RXD(ALT6)	-	B03	1.8/3.3
		CAN4_RXD(ALT7)			
		PDM0_D_3(ALT10)			
		SDC1_DATA_0(ALT17)			
	PC18	GPIO_C_18(ALT0)			
		GPTMR3_COMP_1(ALT1)			
		UART4_DE(ALT2)			
		UART4_RTS(ALT3)			
B10		LIN4_TREN(ALT6)	-	B04	1.8/3.3
		CAN4_STBY(ALT7)			
		I2S1_RXD_2(ALT8)			
		SDC1_DATA_3(ALT17)			
		ETH0_TXD_3(ALT18)			
		GPIO_C_19(ALT0)			
		GPTMR3_CAPT_1(ALT1)			
		UART4_CTS(ALT3)			
D10		SPI1_CS_3(ALT5)			
	PC19	CAN5_STBY(ALT7)	-	B04	1.8/3.3
		I2S1_RXD_3(ALT8)			
		SDC1_DATA_2(ALT17)			
		ETH0_TXD_2(ALT18)			
		ADC0_DBG(ALT24)			



封装 BGA_	PIN 名称	数字功能	模拟功能	IO 电源	
417		-7. V 7.W-	2 *********		IO 电压/V
		GPIO_C_20(ALT0)			
		GPTMR3_CAPT_2(ALT1)			
		UART5_CTS(ALT3)			1.8/3.3
A11	PC20	SPI0_CS_0(ALT5)	_	B04	
\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \	F 020	CAN5_RXD(ALT7)	_	D04	
		I2S1_RXD_0(ALT8)			
		SDC1_CLK(ALT17)			
		ETH0_TXCK(ALT18)			
		GPIO_C_21(ALT0)			
		GPTMR3_COMP_2(ALT1)			1.8/3.3
		UART5_DE(ALT2)			
		UART5_RTS(ALT3)		B04	
C11	PC21	SPI0_SCLK(ALT5)			
011		LIN5_TREN(ALT6)	_		
		CAN5_TXD(ALT7)			
		I2S1_RXD_1(ALT8)			
		SDC1_CMD(ALT17)			
		ETH0_TXEN(ALT18)			
		GPIO_C_22(ALT0)		B04	1.8/3.3
		GPTMR2_CAPT_0(ALT1)			
		UART5_RXD(ALT2)			
B12	PC22	SPI0_MISO(ALT5)			
D12		LIN5_TXD(ALT6)	_		
		I2S1_BCLK(ALT8)			
		SDC1_DATA_1(ALT17)			
		ETH0_TXD_0(ALT18)			
		GPIO_C_23(ALT0)		B04	4.0/2.2
		GPTMR2_COMP_0(ALT1)			
		UART5_TXD(ALT2)	-		
D12		SPI0_MOSI(ALT5)			
	PC23	LIN5_RXD(ALT6)			
		I2S1_FCLK(ALT8)			1.8/3.3
		SDC1_DATA_0(ALT17)			
		ETH0_TXD_1(ALT18)			
		SYSCTL_CLK_OBS_0(ALT			
		24)			



封装 BGA_	PIN 名称	数字功能	模拟功能	IO 电源	IO 电压/V
417					10 10,22,1
		GPIO_C_24(ALT0)			
		GPTMR2_COMP_1(ALT1)			
		UART6_TXD(ALT2)			
A 40	D004	I2C2_SCL(ALT4)		D04	4.0/0.0
A13	PC24	SPI1_CS_2(ALT5)	-	B04	1.8/3.3
		CAN6_TXD(ALT7)			
		I2S1_TXD_0(ALT8)			
		SDC1_CDN(ALT17)			
		ETH0_RXD_2(ALT18)			
		GPIO_C_25(ALT0)			
		GPTMR2_CAPT_1(ALT1) UART6 RXD(ALT2)			
		I2C2 SDA(ALT4)			
C13	DC25	SPI1_CS_1(ALT5)		B04	1.8/3.3
013	PC25	CAN6_RXD(ALT7)	-	D04	1.0/3.3
		I2S1_TXD_1(ALT8)			
		SDC1_VSEL(ALT17)			
		ETH0_RXD_3(ALT18)			
		GPIO_C_26(ALT0)			
		GPTMR2_COMP_2(ALT1)			
		UART6_DE(ALT2)			1.8/3.3
		UART6_RTS(ALT3)			
544	5000	SPI1_CS_0(ALT5)			
B14	PC26	LIN6_RXD(ALT6)	-	B04	
		CAN6_STBY(ALT7)			
		I2S1_TXD_2(ALT8)			
		SDC1_WP(ALT17)			
		ETH0_RXCK(ALT18)			
		GPIO_C_27(ALT0)			
		GPTMR2_CAPT_2(ALT1)			
		UART6_CTS(ALT3)			
		SPI1_SCLK(ALT5)			
D14	PC27	LIN6_TXD(ALT6)	_	B04	1.8/3.3
	1 021	I2S1_TXD_3(ALT8)		504	1.0/0.0
		SDC1_VON(ALT17)			
		ETH0_RXDV(ALT18)			
		SYSCTL_CLK_OBS_2(ALT			
		24)			



封装 BGA_	PIN 名称	数字功能	模拟功能	IO 电源	
417					IO 电压/V
		GPIO_C_28(ALT0)			
		GPTMR3_CAPT_3(ALT1)			
		UART7_CTS(ALT3)			
B16	PC28	I2C3_SDA(ALT4)	_	B04	1.8/3.3
	. 020	SPI1_MISO(ALT5)		50.	1.0,0.0
		LIN6_TREN(ALT6)			
		I2S1_MCLK(ALT8)			
		ETH0_RXD_1(ALT18)			
		GPIO_C_29(ALT0)			
		GPTMR3_COMP_3(ALT1)			
		UART7_DE(ALT2)			1.8/3.3
		UART7_RTS(ALT3)			
D16	PC29	I2C3_SCL(ALT4)	_	B04	
	. 020	SPI1_MOSI(ALT5)			1.0,0.0
		LIN7_TREN(ALT6)			
		CAN7_STBY(ALT7)			
		I2S1_MCLK(ALT8)			
		ETH0_RXD_0(ALT18)			
		GPIO_C_30(ALT0)			
		GPTMR2_CAPT_3(ALT1)			
		UART7_RXD(ALT2)			
E13	PC30	LIN7_RXD(ALT6)	-	B05	1.8/3.3
		CAN7_RXD(ALT7)			
		DAO_LN(ALT10)			
		SDC1_CDN(ALT17)			
		GPIO_C_31(ALT0)			
		GPTMR2_COMP_3(ALT1)			
		UART7_TXD(ALT2)			
G13	PC31	LIN7_TXD(ALT6)	-	B05	1.8/3.3
		CAN7_TXD(ALT7)			
		DAO_LP(ALT10)			
		SDC1_VSEL(ALT17)			
		GPIO_D_00(ALT0)			
		GPTMR5_COMP_0(ALT1)			
		UART0_TXD(ALT2)			
F14	PD00	LIN0_TXD(ALT6)	-	B05	1.8/3.3
		CAN0_TXD(ALT7)			
		DAO_RN(ALT10)			
		SDC1_VON(ALT17)			



封装 BGA_	PIN 名称	数字功能	模拟功能	IO 电源	IO 电压/V
417					IO HJE/V
		GPIO_D_01(ALT0)			
		GPTMR5_CAPT_0(ALT1)			
		UART0_RXD(ALT2)			
H14	PD01	LIN0_RXD(ALT6)	-	B05	1.8/3.3
		CAN0_RXD(ALT7)			
		DAO_RP(ALT10)			
		SDC1_WP(ALT17)			
		GPIO_D_02(ALT0)			
		GPTMR5_COMP_1(ALT1)			
		UART0_DE(ALT2)			
F16	PD02	UART0_RTS(ALT3)	-	B05	1.8/3.3
		LIN0_TREN(ALT6)			
		CAN0_STBY(ALT7)			
		ETH0_MDC(ALT18)			
		GPIO_D_03(ALT0)			
		GPTMR5_CAPT_1(ALT1)			
H16	PD03	UART0_CTS(ALT3)	-	B05	1.8/3.3
		CAN1_STBY(ALT7)			
		ETH0_MDIO(ALT18)			
		GPIO_D_04(ALT0)			
		GPTMR5_CAPT_2(ALT1)			
		UART1_CTS(ALT3)			
A17	PD04	SPI3_CS_0(ALT5)	-	B05	1.8/3.3
		CAN1_RXD(ALT7)			
		PDM0_D_0(ALT10)			
		XPI0_CA_CS0(ALT14)			
		GPIO_D_05(ALT0)			
		GPTMR5_COMP_2(ALT1)			
		UART1_DE(ALT2)			
		UART1_RTS(ALT3)			
C17	PD05	SPI3_SCLK(ALT5)	-	B05	1.8/3.3
		LIN1_TREN(ALT6)			
		CAN1_TXD(ALT7)			
		PDM0_D_1(ALT10)			
		XPI0_CA_CS1(ALT14)			



封装 BGA_ 417	PIN 名称	数字功能	模拟功能	IO 电源	IO 电压/V
B18	PD06	GPIO_D_06(ALT0) GPTMR4_CAPT_0(ALT1) UART1_RXD(ALT2) SPI3_MISO(ALT5) LIN1_TXD(ALT6) I2S2_RXD_3(ALT8) PDM0_CLK(ALT10) XPI0_CA_SCLK(ALT14) ETH0_TXD_3(ALT18)	-	B06	1.8/3.3
D18	PD07	GPIO_D_07(ALT0) GPTMR4_COMP_0(ALT1) UART1_TXD(ALT2) SPI3_MOSI(ALT5) LIN1_RXD(ALT6) I2S2_RXD_2(ALT8) PDM0_D_3(ALT10) XPI0_CA_DQS(ALT14) ETH0_TXD_2(ALT18)	-	B06	1.8/3.3
A19	PD08	GPIO_D_08(ALT0) GPTMR4_COMP_1(ALT1) UART2_TXD(ALT2) I2C0_SCL(ALT4) SPI2_CS_2(ALT5) CAN2_TXD(ALT7) PDM0_CLK(ALT10) XPI0_CA_D_0(ALT14) ETH0_TXCK(ALT18)	-	B06	1.8/3.3
C19	PD09	GPIO_D_09(ALT0) GPTMR4_CAPT_1(ALT1) UART2_RXD(ALT2) I2C0_SDA(ALT4) SPI2_CS_1(ALT5) CAN2_RXD(ALT7) PDM0_D_2(ALT10) XPI0_CA_D_1(ALT14) ETH0_TXEN(ALT18)	-	B06	1.8/3.3



封装 BGA_	PIN 名称	数字功能	模拟功能	IO 电源	
417	1 IIV - 11/1/1/	37 1 -24 110	DC19991BB		IO 电压/V
		GPIO_D_10(ALT0)			
		GPTMR4_COMP_2(ALT1)			
		UART2_DE(ALT2)			
		UART2_RTS(ALT3)			
B20	PD10	SPI2_CS_0(ALT5)		B06	1.8/3.3
B20	PDIO	LIN2_RXD(ALT6)	-	B00	1.0/3.3
		CAN2_STBY(ALT7)			
		I2S2_TXD_2(ALT8)			
		XPI0_CA_D_2(ALT14)			
		ETH0_TXD_0(ALT18)			
		GPIO_D_11(ALT0)			
		GPTMR4_CAPT_2(ALT1)			
		UART2_CTS(ALT3)			1.8/3.3
D20	PD11	SPI2_SCLK(ALT5)		B06	
D20		LIN2_TXD(ALT6)	-		
		I2S2_TXD_3(ALT8)			
		XPI0_CA_D_3(ALT14)			
		ETH0_TXD_1(ALT18)			
		GPIO_D_12(ALT0)		B06	1.8/3.3
		GPTMR5_CAPT_3(ALT1)			
		UART3_CTS(ALT3)			
		I2C1_SDA(ALT4)			
E17	PD12	SPI2_MISO(ALT5)	-		
		LIN2_TREN(ALT6)			
		I2S2_RXD_1(ALT8)			
		XPI0_CB_CS0(ALT14)			
		ETH0_RXD_1(ALT18)			
		GPIO_D_13(ALT0)			
		GPTMR5_COMP_3(ALT1)			
		UART3_DE(ALT2)			
		UART3_RTS(ALT3)			
		I2C1_SCL(ALT4)			
G17	PD13	SPI2_MOSI(ALT5)	-	B06	1.8/3.3
		LIN3_TREN(ALT6)			
		CAN3_STBY(ALT7)			
		I2S2_MCLK(ALT8)			
		XPI0_CB_CS1(ALT14)			
		ETH0_RXD_0(ALT18)			



封装 BGA_ 417	PIN 名称	数字功能	模拟功能	IO 电源	IO 电压/V
		GPIO_D_14(ALT0)			
		GPTMR4_CAPT_3(ALT1)			
		UART3_RXD(ALT2)			
		SPI2_DAT2(ALT5)			
F18	PD14	LIN3_RXD(ALT6)	-	B06	1.8/3.3
		CAN3_RXD(ALT7)			
		I2S2_RXD_0(ALT8)			
		XPI0_CB_SCLK(ALT14)			
		ETH0_RXCK(ALT18)			
		GPIO_D_15(ALT0)			
		GPTMR4_COMP_3(ALT1)			
		UART3_TXD(ALT2)			
		SPI2_DAT3(ALT5)	-		
E19	PD15	LIN3_TXD(ALT6)		B06	1.8/3.3
		CAN3_TXD(ALT7)			
		I2S2_BCLK(ALT8)			
		XPI0_CB_D_0(ALT14)			
		ETH0_RXDV(ALT18)			
		GPIO_D_16(ALT0)			
		GPTMR7_COMP_0(ALT1)			
		UART4_TXD(ALT2)			
G19	PD16	LIN4_TXD(ALT6)		B06	1.8/3.3
Gis	PDIO	CAN4_TXD(ALT7)	-	БОО	1.0/3.3
		I2S2_FCLK(ALT8)			
		XPI0_CB_D_1(ALT14)			
		ETH0_RXD_3(ALT18)			
		GPIO_D_17(ALT0)			
		GPTMR7_CAPT_0(ALT1)			
		UART4_RXD(ALT2)			
F00	PD17	LIN4_RXD(ALT6)	-	BOG	1.8/3.3
F20	רטו <i>ו</i>	CAN4_RXD(ALT7)		B06	1.0/3.3
		I2S2_TXD_0(ALT8)			
		XPI0_CB_DQS(ALT14)			
		ETH0_RXD_2(ALT18)			



封装 BGA_ 417	PIN 名称	数字功能	模拟功能	IO 电源	IO 电压/V
H20	PD18	GPIO_D_18(ALT0) GPTMR7_COMP_1(ALT1) UART4_DE(ALT2) UART4_RTS(ALT3) LIN4_TREN(ALT6) CAN4_STBY(ALT7) I2S2_MCLK(ALT8)	-	B06	1.8/3.3
E21	PD19	XPI0_CB_D_3(ALT14) GPIO_D_19(ALT0) GPTMR7_CAPT_1(ALT1) UART4_CTS(ALT3) SPI1_CS_3(ALT5) CAN5_STBY(ALT7) I2S2_TXD_1(ALT8) XPI0_CB_D_2(ALT14)	-	B06	1.8/3.3
B22	PD20	GPIO_D_20(ALT0) GPTMR7_CAPT_2(ALT1) UART5_CTS(ALT3) SPI0_CS_0(ALT5) CAN5_RXD(ALT7) I2S3_RXD_1(ALT8) ETH0_EVTI_3(ALT19)	-	B07	1.8/3.3
D22	PD21	GPIO_D_21(ALT0) GPTMR7_COMP_2(ALT1) UART5_DE(ALT2) UART5_RTS(ALT3) SPI0_SCLK(ALT5) LIN5_TREN(ALT6) CAN5_TXD(ALT7) I2S3_RXD_3(ALT8) ETH0_EVTO_3(ALT19)	-	В07	1.8/3.3
A23	PD22	GPIO_D_22(ALT0) GPTMR6_CAPT_0(ALT1) UART5_RXD(ALT2) SPI0_MISO(ALT5) LIN5_TXD(ALT6) I2S3_RXD_0(ALT8) ETH0_EVTI_2(ALT19)	-	B07	1.8/3.3



封装 BGA_ 417	PIN 名称	数字功能	模拟功能	IO 电源	IO 电压/V
C23	PD23	GPIO_D_23(ALT0) GPTMR6_COMP_0(ALT1) UART5_TXD(ALT2) SPI0_MOSI(ALT5) LIN5_RXD(ALT6) I2S3_RXD_2(ALT8) ETH0_EVTO_1(ALT19)	-	B07	1.8/3.3
B24	PD24	GPIO_D_24(ALT0) GPTMR6_COMP_1(ALT1) UART6_TXD(ALT2) I2C2_SCL(ALT4) SPI1_CS_2(ALT5) CAN6_TXD(ALT7) I2S3_BCLK(ALT8) ETH0_EVTI_1(ALT19)	-	B07	1.8/3.3
D24	PD25	GPIO_D_25(ALT0) GPTMR6_CAPT_1(ALT1) UART6_RXD(ALT2) I2C2_SDA(ALT4) SPI1_CS_1(ALT5) CAN6_RXD(ALT7) I2S3_FCLK(ALT8) ETH0_EVTO_2(ALT19)	-	B07	1.8/3.3
F22	PD26	GPIO_D_26(ALT0) GPTMR6_COMP_2(ALT1) UART6_DE(ALT2) UART6_RTS(ALT3) SPI1_CS_0(ALT5) LIN6_RXD(ALT6) CAN6_STBY(ALT7) I2S3_TXD_1(ALT8) ETH0_MDC(ALT18)	-	B07	1.8/3.3
H22	PD27	GPIO_D_27(ALT0) GPTMR6_CAPT_2(ALT1) UART6_CTS(ALT3) SPI1_SCLK(ALT5) LIN6_TXD(ALT6) I2S3_TXD_2(ALT8) ETH0_MDIO(ALT18)	-	B07	1.8/3.3



封装 BGA_	PIN 名称	数字功能	模拟功能	IO 电源	IO 电压/V
417					الملكية المالية
		GPIO_D_28(ALT0)			
		GPTMR7_CAPT_3(ALT1)			
		UART7_CTS(ALT3)			
E23	PD28	I2C3_SDA(ALT4)	-	B07	1.8/3.3
		SPI1_MISO(ALT5)			
		LIN6_TREN(ALT6)			
		I2S3_TXD_0(ALT8)			
		GPIO_D_29(ALT0)			
		GPTMR7_COMP_3(ALT1)			
		UART7_DE(ALT2)			
		UART7_RTS(ALT3)			1.8/3.3
G23	DD30	I2C3_SCL(ALT4)		B07	
G23	PD29	SPI1_MOSI(ALT5)	-		
		LIN7_TREN(ALT6)			
		CAN7_STBY(ALT7)			
		I2S3_TXD_3(ALT8)			
		CPU0_NMI(ALT24)			
		GPIO_D_30(ALT0)		B07	1.8/3.3
		GPTMR6_CAPT_3(ALT1)			
		UART7_RXD(ALT2)			
		SPI1_DAT2(ALT5)			
A25	PD30	LIN7_RXD(ALT6)	-		
		CAN7_RXD(ALT7)			
		I2S3_MCLK(ALT8)			
		ETH0_EVTI_0(ALT19)			
		SOC_REF0(ALT24)			
		GPIO_D_31(ALT0)			
		GPTMR6_COMP_3(ALT1)			
		UART7_TXD(ALT2)			
		SPI1_DAT3(ALT5)			
C25	PD31	LIN7_TXD(ALT6)	-	B07	1.8/3.3
		CAN7_TXD(ALT7)			
		I2S3_MCLK(ALT8)			
		ETH0_EVTO_0(ALT19)			
		SOC_REF1(ALT24)			



封装 BGA_ 417	PIN 名称	数字功能	模拟功能	IO 电源	IO 电压/V
B28	PE00	GPIO_E_00(ALT0) GPTMR1_COMP_0(ALT1) UART0_TXD(ALT2) LIN0_TXD(ALT6) CAN0_TXD(ALT7) I2S3_TXD_3(ALT8) PDM0_CLK(ALT10) SYSCTL_CLK_OBS_0(ALT 24)	-	B08	1.8/3.3
B26	PE01	GPIO_E_01(ALT0) GPTMR1_CAPT_0(ALT1) UART0_RXD(ALT2) LIN0_RXD(ALT6) CAN0_RXD(ALT7) I2S3_TXD_2(ALT8) PDM0_D_1(ALT10)	-	B08	1.8/3.3
C27	PE02	GPIO_E_02(ALT0) GPTMR1_COMP_1(ALT1) UART0_DE(ALT2) UART0_RTS(ALT3) LIN0_TREN(ALT6) CAN0_STBY(ALT7) I2S3_TXD_1(ALT8) PDM0_D_0(ALT10) SYSCTL_CLK_OBS_2(ALT 24)	-	B08	1.8/3.3
D28	PE03	GPIO_E_03(ALT0) GPTMR1_CAPT_1(ALT1) UART0_CTS(ALT3) SPI2_CS_3(ALT5) CAN1_STBY(ALT7) I2S3_TXD_0(ALT8) SYSCTL_CLK_OBS_1(ALT 24)	-	B08	1.8/3.3



封装 BGA_	PIN 名称	数字功能	模拟功能	IO 电源	
417	1 114 12114	₩ 1 Ŋ IIC	- EXIX-20 HE		IO 电压/V
		GPIO_E_04(ALT0)			
		GPTMR1_CAPT_2(ALT1)			
		UART1_CTS(ALT3) SPI3_CS_0(ALT5)			
D26	PE04	CAN1 RXD(ALT7)	-	B08	1.8/3.3
		I2S3_MCLK(ALT8)			
		SYSCTL_CLK_OBS_3(ALT			
		24)			
		GPIO_E_05(ALT0)			
		GPTMR1_COMP_2(ALT1)			
		UART1_DE(ALT2)			
005	DEGE	UART1_RTS(ALT3)		B00	1.8/3.3
G25	PE05	SPI3_SCLK(ALT5)	-	B08	
		LIN1_TREN(ALT6)			
		CAN1_TXD(ALT7)			
		DAO_RP(ALT10)			
		GPIO_E_06(ALT0)		B08	
		GPTMR0_CAPT_0(ALT1)	-		
F24	PE06	UART1_RXD(ALT2)			1.8/3.3
127	1 200	SPI3_MISO(ALT5)			1.0/0.0
		LIN1_TXD(ALT6)			
		DAO_LN(ALT10)			
		GPIO_E_07(ALT0)			
		GPTMR0_COMP_0(ALT1)			
H24	PE07	UART1_TXD(ALT2)	-	B08	1.8/3.3
		SPI3_MOSI(ALT5)			
		LIN1_RXD(ALT6)			
		DAO_LP(ALT10)			
		GPIO_E_08(ALT0)			
		GPTMR0_COMP_1(ALT1)			
		UART2_TXD(ALT2)			
E29	PE08	I2C0_SCL(ALT4) SPI2_CS_2(ALT5)	-	B08	1.8/3.3
		CAN2_TXD(ALT7)			
		I2S3_FCLK(ALT8)			
		ETH0_EVTO_3(ALT19)			
		E1110_EV10_3(AL119)			



封装 BGA_ 417	PIN 名称	数字功能	模拟功能	IO 电源	IO 电压/V
E27	PE09	GPIO_E_09(ALT0) GPTMR0_CAPT_1(ALT1) UART2_RXD(ALT2) I2C0_SDA(ALT4) SPI2_CS_1(ALT5) CAN2_RXD(ALT7) I2S3_MCLK(ALT8) ETH0_EVTI_3(ALT19)	-	B08	1.8/3.3
F28	PE10	GPIO_E_10(ALT0) GPTMR0_COMP_2(ALT1) UART2_DE(ALT2) UART2_RTS(ALT3) SPI2_CS_0(ALT5) LIN2_RXD(ALT6) CAN2_STBY(ALT7) I2S3_BCLK(ALT8) ETH0_EVTO_1(ALT19)	-	B08	1.8/3.3
F26	PE11	GPIO_E_11(ALT0) GPTMR0_CAPT_2(ALT1) UART2_CTS(ALT3) SPI2_SCLK(ALT5) LIN2_TXD(ALT6) DAO_RN(ALT10) ETH0_EVTI_2(ALT19)	-	B08	1.8/3.3
G29	PE12	GPIO_E_12(ALT0) GPTMR1_CAPT_3(ALT1) UART3_CTS(ALT3) I2C1_SDA(ALT4) SPI2_MISO(ALT5) LIN2_TREN(ALT6) I2S3_RXD_1(ALT8) PDM0_D_2(ALT10) ETH0_EVTO_2(ALT19)	-	B08	1.8/3.3



封装 BGA_ 417	PIN 名称	数字功能	模拟功能	IO 电源	IO 电压/V
G27	PE13	GPIO_E_13(ALT0) GPTMR1_COMP_3(ALT1) UART3_DE(ALT2) UART3_RTS(ALT3) I2C1_SCL(ALT4) SPI2_MOSI(ALT5) LIN3_TREN(ALT6) CAN3_STBY(ALT7) I2S3_RXD_0(ALT8)	-	B08	1.8/3.3
		PDM0_D_3(ALT10) ETH0_EVTI_1(ALT19)			
H28	PE14	GPIO_E_14(ALT0) GPTMR0_CAPT_3(ALT1) UART3_RXD(ALT2) SPI2_DAT2(ALT5) LIN3_RXD(ALT6) CAN3_RXD(ALT7) I2S3_RXD_3(ALT8) PDM0_CLK(ALT10) ETH0_MDIO(ALT18) ETH0_EVTO_0(ALT19)	-	B08	1.8/3.3
H26	PE15	GPIO_E_15(ALT0) GPTMR0_COMP_3(ALT1) UART3_TXD(ALT2) SPI2_DAT3(ALT5) LIN3_TXD(ALT6) CAN3_TXD(ALT7) I2S3_RXD_2(ALT8) ETH0_MDC(ALT18) ETH0_EVTI_0(ALT19)	-	B08	1.8/3.3
AJ23	PE16	GPIO_E_16(ALT0) GPTMR3_COMP_0(ALT1) UART4_TXD(ALT2) LIN4_TXD(ALT6) CAN4_TXD(ALT7) I2S0_TXD_2(ALT8) ETH0_EVTO_0(ALT19)	ADC0_IN8	B09	1.8/3.3



封装 BGA_ 417	PIN 名称	数字功能	模拟功能	IO 电源	IO 电压/V
AG23	PE17	GPIO_E_17(ALT0) GPTMR3_CAPT_0(ALT1) UART4_RXD(ALT2) LIN4_RXD(ALT6) CAN4_RXD(ALT7) I2S0_TXD_3(ALT8) ETH0_EVTI_0(ALT19)	ADC0_IN13	B09	1.8/3.3
AH22	PE18	GPIO_E_18(ALT0) GPTMR3_COMP_1(ALT1) UART4_DE(ALT2) UART4_RTS(ALT3) LIN4_TREN(ALT6) CAN4_STBY(ALT7) I2S0_TXD_0(ALT8) ETH0_EVTO_1(ALT19) USB0_PWR(ALT24)	ADC0_IN9	B09	1.8/3.3
AF22	PE19	GPIO_E_19(ALT0) GPTMR3_CAPT_1(ALT1) UART4_CTS(ALT3) SPI1_CS_3(ALT5) CAN5_STBY(ALT7) I2S0_TXD_1(ALT8) ETH0_EVTI_1(ALT19)	ADC0_IN10 OPA0_IN2N	B09	1.8/3.3
AH20	PE20	GPIO_E_20(ALT0) GPTMR3_CAPT_2(ALT1) UART5_CTS(ALT3) SPI0_CS_0(ALT5) CAN5_RXD(ALT7) I2S0_RXD_0(ALT8) ETH0_EVTO_2(ALT19) USB0_ID(ALT24)	OPA0_EXT	B09	1.8/3.3



封装 BGA_ 417	PIN 名称	数字功能	模拟功能	IO 电源	IO 电压/V
AF20	PE21	GPIO_E_21(ALT0) GPTMR3_COMP_2(ALT1) UART5_DE(ALT2) UART5_RTS(ALT3) SPI0_SCLK(ALT5) LIN5_TREN(ALT6) CAN5_TXD(ALT7) I2S0_RXD_1(ALT8) ETH0_EVTI_2(ALT19)	ADC0_IN2 OPA0_IN3P	B09	1.8/3.3
AJ19	PE22	GPIO_E_22(ALT0) GPTMR2_CAPT_0(ALT1) UART5_RXD(ALT2) SPI0_MISO(ALT5) LIN5_TXD(ALT6) I2S0_RXD_2(ALT8) ETH0_EVTO_3(ALT19)	ADC0_IN4 OPA0_IN2P	B09	1.8/3.3
AG19	PE23	GPIO_E_23(ALT0) GPTMR2_COMP_0(ALT1) UART5_TXD(ALT2) SPI0_MOSI(ALT5) LIN5_RXD(ALT6) I2S0_RXD_3(ALT8) ETH0_EVTI_3(ALT19) USB0_OC(ALT24)	ADC0_IN6 OPA0_IN1P	B09	1.8/3.3
AE23	PE24	GPIO_E_24(ALT0) GPTMR2_COMP_1(ALT1) UART6_TXD(ALT2) I2C2_SCL(ALT4) SPI1_CS_2(ALT5) CAN6_TXD(ALT7) I2S0_FCLK(ALT8) ETH0_MDIO(ALT18)	ADC0_IN12	B09	1.8/3.3



封装 BGA_ 417	PIN 名称	数字功能	模拟功能	IO 电源	IO 电压/V
AD22	PE25	GPIO_E_25(ALT0) GPTMR2_CAPT_1(ALT1) UART6_RXD(ALT2) I2C2_SDA(ALT4) SPI1_CS_1(ALT5) CAN6_RXD(ALT7) I2S0_MCLK(ALT8) ETH0_MDC(ALT18)	ADC0_IN0	B09	1.8/3.3
AE21	PE26	GPIO_E_26(ALT0) GPTMR2_COMP_2(ALT1) UART6_DE(ALT2) UART6_RTS(ALT3) SPI1_CS_0(ALT5) LIN6_RXD(ALT6) CAN6_STBY(ALT7) I2S0_BCLK(ALT8)	ADC0_IN14 OPA0_IN3N	B09	1.8/3.3
AD20	PE27	GPIO_E_27(ALT0) GPTMR2_CAPT_2(ALT1) UART6_CTS(ALT3) SPI1_SCLK(ALT5) LIN6_TXD(ALT6) I2S0_MCLK(ALT8) USB0_PWR(ALT24)	ADC0_IN11 OPA0_IN1N	B09	1.8/3.3
AB20	PE28	GPIO_E_28(ALT0) GPTMR3_CAPT_3(ALT1) UART7_CTS(ALT3) I2C3_SDA(ALT4) SPI1_MISO(ALT5) LIN6_TREN(ALT6) DAO_RP(ALT10) USB0_ID(ALT24)	ADC0_IN1	B09	1.8/3.3



封装 BGA_ 417	PIN 名称	数字功能	模拟功能	IO 电源	IO 电压/V
AE19	PE29	GPIO_E_29(ALT0) GPTMR3_COMP_3(ALT1) UART7_DE(ALT2) UART7_RTS(ALT3) I2C3_SCL(ALT4) SPI1_MOSI(ALT5) LIN7_TREN(ALT6) CAN7_STBY(ALT7) DAO_LN(ALT10)	ADC0_IN3 OPA0_OUT	B09	1.8/3.3
AC19	PE30	GPIO_E_30(ALT0) GPTMR2_CAPT_3(ALT1) UART7_RXD(ALT2) SPI1_DAT2(ALT5) LIN7_RXD(ALT6) CAN7_RXD(ALT7) DAO_RN(ALT10) USB0_OC(ALT24)	ADC0_IN5 ADC1_INN OPA0_IN0N	B09	1.8/3.3
AD18	PE31	GPIO_E_31(ALT0) GPTMR2_COMP_3(ALT1) UART7_TXD(ALT2) SPI1_DAT3(ALT5) LIN7_TXD(ALT6) CAN7_TXD(ALT7) DAO_LP(ALT10)	ADC0_IN7 ADC1_INP OPA0_IN0P	B09	1.8/3.3
AH18	PF00	GPIO_F_00(ALT0) GPTMR5_COMP_0(ALT1) UART0_TXD(ALT2) LIN0_TXD(ALT6) CAN0_TXD(ALT7) PDM0_CLK(ALT10) USB0_PWR(ALT24)	-	VIO_10	1.8/3.3
AF18	PF01	GPIO_F_01(ALT0) GPTMR5_CAPT_0(ALT1) UART0_RXD(ALT2) LIN0_RXD(ALT6) CAN0_RXD(ALT7) PDM0_D_2(ALT10) CPU0_NMI(ALT24)	-	VIO_10	1.8/3.3



封装 BGA_	PIN 名称	数字功能	模拟功能	IO 电源	
417					IO 电压/V
		GPIO_F_02(ALT0)			
		GPTMR5_COMP_1(ALT1)			
		UART0_DE(ALT2)			
AJ17	PF02	UART0_RTS(ALT3)	_	VIO_10	1.8/3.3
7017	1102	LIN0_TREN(ALT6)	_	V10_10	1.0/0.0
		CAN0_STBY(ALT7)			
		PDM0_D_3(ALT10)			
		ETH0_EVTO_0(ALT19)			
		GPIO_F_03(ALT0)			
		GPTMR5_CAPT_1(ALT1)			
		UART0_CTS(ALT3)			
AG17	PF03	SPI3_CS_3(ALT5)	-	VIO_10	1.8/3.3
		CAN1_STBY(ALT7)			
		PDM0_D_1(ALT10)			
		ETH0_EVTO_1(ALT19)			
		USB0_OC(ALT24)			
		GPIO_F_04(ALT0)	-		1.8/3.3
		GPTMR5_CAPT_2(ALT1)			
		UART1_CTS(ALT3)			
AH16	PF04	SPI2_CS_0(ALT5)		VIO_10	
		CAN1_RXD(ALT7)			
		PDM0_CLK(ALT10)			
		ETH0_EVTO_2(ALT19)			
		USB0_ID(ALT24)			
		GPIO_F_05(ALT0)			
		GPTMR5_COMP_2(ALT1)			
		UART1_DE(ALT2)			
A E 4 C	DEOF	UART1_RTS(ALT3)		\//0.40	4.0/0.0
AF16	PF05	SPI2_SCLK(ALT5)	-	VIO_10	1.8/3.3
		LIN1_TREN(ALT6)			
		CAN1_TXD(ALT7)			
		PDM0_D_0(ALT10)			
		ETH0_EVTO_3(ALT19)			
		GPIO_F_06(ALT0) GPTMR4_CAPT_0(ALT1)			
		` ′			
AE17	PF06	UART1_RXD(ALT2) SPI2_MISO(ALT5)	-	VIO_10	1.8/3.3
		LIN1_TXD(ALT6)			
		ETH0_EVTI_0(ALT19)			
		ETTIO_EVIT_U(ALTI9)			



封装 BGA_ 417	PIN 名称	数字功能	模拟功能	IO 电源	IO 电压/V
AC17	PF07	GPIO_F_07(ALT0) GPTMR4_COMP_0(ALT1) UART1_TXD(ALT2) SPI2_MOSI(ALT5) LIN1_RXD(ALT6) ETH0_EVTI_1(ALT19)	-	VIO_10	1.8/3.3
AD16	PF08	GPIO_F_08(ALT0) GPTMR4_COMP_1(ALT1) UART2_TXD(ALT2) I2C0_SCL(ALT4) SPI3_CS_2(ALT5) CAN2_TXD(ALT7) ETH0_MDIO(ALT18) ETH0_EVTI_2(ALT19)	-	VIO_10	1.8/3.3
AB16	PF09	GPIO_F_09(ALT0) GPTMR4_CAPT_1(ALT1) UART2_RXD(ALT2) I2C0_SDA(ALT4) SPI3_CS_1(ALT5) CAN2_RXD(ALT7) ETH0_MDC(ALT18) ETH0_EVTI_3(ALT19)	-	VIO_10	1.8/3.3
AJ13	PY00	GPIO_Y_00(ALT0) GPTMR1_COMP_0(ALT1) UART0_TXD(ALT2) LIN0_TXD(ALT6) CAN0_TXD(ALT7)	-	VPMC	1.8/3.3
AG13	PY01	GPIO_Y_01(ALT0) GPTMR1_CAPT_0(ALT1) UART0_RXD(ALT2) LIN0_RXD(ALT6) CAN0_RXD(ALT7)	-	VPMC	1.8/3.3
AH12	PY02	GPIO_Y_02(ALT0) GPTMR1_COMP_1(ALT1) UART0_DE(ALT2) UART0_RTS(ALT3) LIN0_TREN(ALT6) CAN0_STBY(ALT7) PDM0_CLK(ALT10)	-	VPMC	1.8/3.3



封装 BGA_ 417	PIN 名称	数字功能	模拟功能	IO 电源	IO 电压/V
AF12	PY03	GPIO_Y_03(ALT0) GPTMR1_CAPT_1(ALT1) UART0_CTS(ALT3) CAN1_STBY(ALT7) PDM0_D_2(ALT10)	-	VPMC	1.8/3.3
AJ11	PY04	GPIO_Y_04(ALT0) GPTMR1_CAPT_2(ALT1) UART1_CTS(ALT3) SPI2_CS_0(ALT5) CAN1_RXD(ALT7) PDM0_D_3(ALT10)	-	VPMC	1.8/3.3
AG11	PY05	GPIO_Y_05(ALT0) GPTMR1_COMP_2(ALT1) UART1_DE(ALT2) UART1_RTS(ALT3) SPI2_SCLK(ALT5) LIN1_TREN(ALT6) CAN1_TXD(ALT7) PDM0_D_1(ALT10)	-	VPMC	1.8/3.3
AH10	PY06	GPIO_Y_06(ALT0) GPTMR0_CAPT_0(ALT1) UART1_RXD(ALT2) SPI2_MISO(ALT5) LIN1_TXD(ALT6) PDM0_CLK(ALT10)	-	VPMC	1.8/3.3
AF10	PY07	GPIO_Y_07(ALT0) GPTMR0_COMP_0(ALT1) UART1_TXD(ALT2) SPI2_MOSI(ALT5) LIN1_RXD(ALT6) PDM0_D_0(ALT10)	-	VPMC	1.8/3.3
AD14	PZ00	GPIO_Z_00(ALT0) GPTMR3_COMP_0(ALT1) UART4_TXD(ALT2) LIN4_TXD(ALT6) CAN4_TXD(ALT7)	-	VBAT	3.3



封装		مام السياد الالا	hills hart. Ata		
BGA_ 417	PIN 名称	数字功能	模拟功能	IO 电源	IO 电压/V
		GPIO_Z_01(ALT0)			
		GPTMR3_CAPT_0(ALT1)			
AB14	PZ01	UART4_RXD(ALT2)	-	VBAT	3.3
		LIN4_RXD(ALT6)			
		CAN4_RXD(ALT7)			
		GPIO_Z_02(ALT0)			
		GPTMR3_COMP_1(ALT1)			
		UART4_DE(ALT2)			
AE13	PZ02	UART4_RTS(ALT3)	-	VBAT	3.3
		LIN4_TREN(ALT6)			
		CAN4_STBY(ALT7)			
		DAO_RP(ALT10)			
		GPIO_Z_03(ALT0)		VBAT	
		GPTMR3_CAPT_1(ALT1)			3.3
AC13	PZ03	UART4_CTS(ALT3)	-	VBAT	
		CAN5_STBY(ALT7)			
		DAO_RN(ALT10)			
		GPIO_Z_04(ALT0)	-	VBAT	
		GPTMR3_CAPT_2(ALT1)			3.3
Λ Ε 4 4	D704	UART5_CTS(ALT3)			
AE11	PZ04	SPI0_CS_0(ALT5)			
		CAN5_RXD(ALT7)			
		DAO_LP(ALT10)			
		GPIO_Z_05(ALT0)			
		GPTMR3_COMP_2(ALT1)			
		UART5_DE(ALT2)			
0.014	D70 <i>E</i>	UART5_RTS(ALT3)		VDAT	
AC11	PZ05	SPI0_SCLK(ALT5)	-	VBAT	3.3
		LIN5_TREN(ALT6)			
		CAN5_TXD(ALT7)			
		DAO_LN(ALT10)			
		GPIO_Z_06(ALT0)			
		GPTMR2_CAPT_0(ALT1)			3.3
AD10	PZ06	UART5_RXD(ALT2)	-	VBAT	
		SPI0_MISO(ALT5)			
		LIN5_TXD(ALT6)			



封装 BGA_ 417	PIN 名称	数字功能	模拟功能	IO 电源	IO 电压/V
AB10	PZ07	GPIO_Z_07(ALT0) GPTMR2_COMP_0(ALT1) UART5_TXD(ALT2) SPI0_MOSI(ALT5) LIN5_RXD(ALT6)	-	VBAT	3.3
AE9	RESETN	-	-	VPMC	1.8/3.3
AH14	RTC_XTAL_IN	-	-	VBAT	XTAL
AF14	RTC_XTAL_O	- UT	-	VBAT	XTAL
E1	XTAL_IN	-	-	VPLL	XTAL
D2	XTAL_OUT	-	-	VPLL	XTAL
C3	USB0_DN	-	-	VUSB	USB
B2	USB0_DP	-	-	VUSB	USB
J9	USB0_VBUS	-	-	USB0_V BUS	USB
AC27	DDR_A0	-	-	VDDR	1.2/1.35/ 1.8
AE27	DDR_A1	-	-	VDDR	1.2/1.35/ 1.8
AC23	DDR_A10	-	-	VDDR	1.2/1.35/ 1.8
AF26	DDR_A11	-	-	VDDR	1.2/1.35/ 1.8
AD26	DDR_A12	-	-	VDDR	1.2/1.35/ 1.8
Y28	DDR_A13	-	-	VDDR	1.2/1.35/ 1.8
AH28	DDR_A14	-	-	VDDR	1.2/1.35/ 1.8
AD24	DDR_A15	-	-	VDDR	1.2/1.35/ 1.8
AB26	DDR_A2	-	-	VDDR	1.2/1.35/ 1.8
AC29	DDR_A3	-	-	VDDR	1.2/1.35/ 1.8
AF28	DDR_A4	-	-	VDDR	1.2/1.35/ 1.8



封装 BGA_ 417	PIN 名称	数字功能	模拟功能	IO 电源	IO 电压/V
AB28	DDR_A5	-	-	VDDR	1.2/1.35/ 1.8
AG27	DDR_A6	-	-	VDDR	1.2/1.35/ 1.8
W27	DDR_A7	-	-	VDDR	1.2/1.35/ 1.8
AH26	DDR_A8	-	-	VDDR	1.2/1.35/ 1.8
Y26	DDR_A9	-	-	VDDR	1.2/1.35/ 1.8
U25	DDR_BA0	-	-	VDDR	1.2/1.35/ 1.8
AE29	DDR_BA1	-	-	VDDR	1.2/1.35/ 1.8
U23	DDR_BA2	-	-	VDDR	1.2/1.35/ 1.8
W25	DDR_CAS	-	-	VDDR	1.2/1.35/ 1.8
AG25	DDR_CKE0	-	-	VDDR	1.2/1.35/ 1.8
AJ25	DDR_CKE1	-	-	VDDR	1.2/1.35/ 1.8
AC25	DDR_CKN	-	-	VDDR	1.2/1.35/ 1.8
AB24	DDR_CKP	-	-	VDDR	1.2/1.35/ 1.8
V24	DDR_CS0	-	-	VDDR	1.2/1.35/ 1.8
V26	DDR_CS1	-	-	VDDR	1.2/1.35/ 1.8
N27	DDR_D0	-	-	VDDR	1.2/1.35/ 1.8
P26	DDR_D1	-	-	VDDR	1.2/1.35/ 1.8
T22	DDR_D10	-	-	VDDR	1.2/1.35/ 1.8
L23	DDR_D11	-	-	VDDR	1.2/1.35/ 1.8



封装 BGA_ 417	PIN 名称	数字功能	模拟功能	IO 电源	IO 电压/V
N25	DDR_D12	-	-	VDDR	1.2/1.35/ 1.8
L25	DDR_D13	-	-	VDDR	1.2/1.35/ 1.8
N23	DDR_D14	-	-	VDDR	1.2/1.35/ 1.8
M24	DDR_D15	-	-	VDDR	1.2/1.35/ 1.8
M26	DDR_D2	-	-	VDDR	1.2/1.35/ 1.8
P28	DDR_D3	-	-	VDDR	1.2/1.35/ 1.8
K28	DDR_D4	-	-	VDDR	1.2/1.35/ 1.8
T28	DDR_D5	-	-	VDDR	1.2/1.35/ 1.8
K26	DDR_D6	-	-	VDDR	1.2/1.35/ 1.8
T26	DDR_D7	-	-	VDDR	1.2/1.35/ 1.8
T24	DDR_D8	-	-	VDDR	1.2/1.35/ 1.8
K24	DDR_D9	-	-	VDDR	1.2/1.35/ 1.8
N29	DDR_DM0	-	-	VDDR	1.2/1.35/ 1.8
K22	DDR_DM1	-	-	VDDR	1.2/1.35/ 1.8
L27	DDR_DQS0N	-	-	VDDR	1.2/1.35/ 1.8
L29	DDR_DQS0P	-	-	VDDR	1.2/1.35/ 1.8
P22	DDR_DQS1N	-	-	VDDR	1.2/1.35/ 1.8
P24	DDR_DQS1P	-	-	VDDR	1.2/1.35/ 1.8
U27	DDR_ODT0	-	-	VDDR	1.2/1.35/ 1.8



封装 BGA_ 417	PIN 名称	数字功能	模拟功能	IO 电源	IO 电压/V
U29	DDR_ODT1	-	-	VDDR	1.2/1.35/ 1.8
Y24	DDR_RAS	-	-	VDDR	1.2/1.35/ 1.8
W29	DDR_RST	-	-	VDDR	1.2/1.35/ 1.8
R21,Y 22	DDR_VREF	-	-	VDDR	1.2/1.35/ 1.8
W23	DDR_WE	-	-	VDDR	1.2/1.35/ 1.8
AF24	DDR_ZQ	-	-	VDDR	1.2/1.35/ 1.8
AF2,A F4,AF 6	DCDC_LP	-	-	DCDC	DCDC
AE7	DCDC_SNS	-	-	DCDC	DCDC
AH6, AJ7	DCDCM_LP	-	-	DCDC	DCDC
AG7	DCDCM_SNS	-	-	DCDC	DCDC
AE1,A E3,AE 5,AF8 ,AH8	DCDC_GND	-	-	DCDC	
AH2, AG3, AH4, AG5, AJ5	DCDC_IN	-	-	DCDC	
L17,M 18,N1 9	VDD_2V5CAP	-	-	VDD_2V 5CAP	
AC9	VDD_PMCCA	- P	-	VDD_P MCCAP	



封装					
BGA_	PIN 名称	数字功能	模拟功能	IO 电源	IO 电压/V
417					10 -6,511
AA9,Y					
10,U1					
1,W1					
1,P12					
,T12,					
V12,N					
13,U1					
3,W1					
3,M14	VDD_SOC			VDD_S	
,P14,	VDD_30C	-	-	oc	
T14,V					
14,M1					
6,P16					
,T16,					
V16,N					
17,U1					
7,P18					
,T18					
AA21,					
M22,					
V22,A					
B22,J					
23,R2	VDDR	-	-	VDDR	
3,AA2					
3,J25,					
R25,A					
A25					
W17,					
V18,U	VANA	-	-	VANA	
19					
AC15,	VBAT	-	_	VBAT	
AE15					
AA7,V	VIO_B00	_	_	B00	
8					
R5,J7					
,R7,M	VIO_B01	-	-	B01	
8					
G9	VIO_B02	-	-	B02	
H12	VIO_B03	-	-	B03	



封装 BGA_ 417	PIN 名称	数字功能	模拟功能	IO 电源	IO 电压/V
E15	VIO_B04	-	-	B04	
G15	VIO_B05	-	-	B05	
H18, G21	VIO_B06	-	-	B06	
J21	VIO_B07	-	-	B07	
L19,K 20	VIO_B08	-	-	B08	
AB18, AC21	VIO_B09	-	-	B09	
AA15	VIO_B10	-	-	VIO_10	
J15	VIO_B11	-	-	VIO_11	
N11, M12,L 13	VPLL	-	-	VPLL	
AB12, AD12	VPMC	-	-	VPMC	
W19, Y20	VREFH	-	-	VREFH	
Y18,A A19	VREFL	-	-	VREFL	



- 計					
封装 BGA_	PIN 名称	数字功能	模拟功能	IO 电源	
417	PIN 右你	数于切肥	快级切形		IO 电压/V
C1,J1					
,R1,A					
A1,A					
G1,A3					
,J3,R					
3,AA3					
,AJ3,					
E5,A9					
,C9,L					
9,N9,					
U9,W					
9,AG9					
,AJ9,					
M10,					
P10,T					
10,V1					
0,J11,					
R11,A					
A11,K					
12,Y1					
2,J13,					
R13,A					
A13,K					
14,Y1					
4,A15					
,C15,					
L15,N					
15,R1					
5,U15					
,W15,					
AG15,	VSS	-	-	VSS	
AJ15,					
K16,Y					
16,J1					
7,R17					
,AA17					
,K18,J					
19,R1					
9,M20					
,P20,					
A21,C					
21,L2		©2023 SI	hanghai HPMICRO S	emiconducto	Co., Ltd.
1,N21		61/98			201, 1101
,U21,					
W21,					

封装 BGA_ 417	PIN 名称	数字功能	模拟功能	IO 电源	IO 电压/V
K10,L 11	VUSB	-	-	VUSB	
R9	VDDA_MIPI	-	-	-	-
T20,V 20	VSSA	-	-	-	-

表 2: SOC IOMUX

封装				
BGA_ 417	PIN 名称	数字功能	IO 电源	IO 电压/V
		GPIO_Y_00(ALT0)		
AJ13	PY00	PURT_TXD(ALT1)	VPMC	1.8/3.3
		PTMR_COMP_0(ALT2)		
		SOC_PY_00(ALT3)		
		GPIO_Y_01(ALT0)		
AG13	PY01	PURT_RXD(ALT1)	VPMC	1.8/3.3
		PTMR_COMP_1(ALT2)		
		SOC_PY_01(ALT3)		
		GPIO_Y_02(ALT0)		
AH12	PY02	PURT_RTS(ALT1)	VPMC	1.8/3.3
		PTMR_COMP_2(ALT2)		
		SOC_PY_02(ALT3)		
		GPIO_Y_03(ALT0)		
AF12	PY03	PURT_CTS(ALT1)	VPMC	1.8/3.3
		PTMR_COMP_3(ALT2)		
		SOC_PY_03(ALT3)		
		GPIO_Y_04(ALT0)		
AJ11	PY04	PTMR_COMP_0(ALT2)	VPMC	1.8/3.3
		SOC_PY_04(ALT3)		
		GPIO_Y_05(ALT0)		
AG11	PY05	PWDG_RSTN(ALT1)	VPMC	1.8/3.3
		PTMR_CAPT_0(ALT2)		110,010
		SOC_PY_05(ALT3)		
		GPIO_Y_06(ALT0)		
AH10	PY06	VAD_CLK(ALT1)	VPMC	1.8/3.3
"		PTMR_COMP_1(ALT2)		1.0,0.0
		SOC_PY_06(ALT3)		



封装 BGA_ 417	PIN 名称	数字功能	IO 电源	IO 电压/V
AF10	PY07	GPIO_Y_07(ALT0) VAD_DAT(ALT1) PTMR_CAPT_1(ALT2) SOC_PY_07(ALT3)	VPMC	1.8/3.3

表 3: PMIC IOMUX

封装 BGA_ 417	PIN 名称	数字功能	IO 电源	IO 电压/V
		GPIO_Z_00(ALT0)		
AD14	PZ00	TAMP_PZ_00(ALT2)	VBAT	3.3
		SOC_PZ_00(ALT3)		
		GPIO_Z_01(ALT0)		
AB14	PZ01	TAMP_PZ_01(ALT2)	VBAT	3.3
		SOC_PZ_01(ALT3)		
		GPIO_Z_02(ALT0)		
AE13	PZ02	TAMP_PZ_02(ALT2)	VBAT	3.3
		SOC_PZ_02(ALT3)		
		GPIO_Z_03(ALT0)		
AC13	PZ03	TAMP_PZ_03(ALT2)	VBAT	3.3
		SOC_PZ_03(ALT3)		
		GPIO_Z_04(ALT0)		
AE11	PZ04	TAMP_PZ_04(ALT2)	VBAT	3.3
		SOC_PZ_04(ALT3)		
		GPIO_Z_05(ALT0)		
AC11	PZ05	TAMP_PZ_05(ALT2)	VBAT	3.3
		SOC_PZ_05(ALT3)		
		GPIO_Z_06(ALT0)		
AD10	PZ06	TAMP_PZ_06(ALT2)	VBAT	3.3
		SOC_PZ_06(ALT3)		
		GPIO_Z_07(ALT0)		
AB10	PZ07	TAMP_PZ_07(ALT2)	VBAT	3.3
		SOC_PZ_07(ALT3)		

表 4: BATT IOMUX



2.3 特殊功能引脚

芯片默认是通过 BOOT_MODE[0:1]=[PA02:PA03] 引脚选择三种不同的启动模式,启动配置如表 5。其他特殊引脚配置如表 6。

启动模式	选择引脚	启动模式	说明
BOOT_MODE1	BOOT_MODE0	1	PC-993
0	0	XPI NOR 启动	从连接在 XPI0/1 上的串行 NOR
			FLASH 启动
0	1	SD/eMMC 启动	从 SD 卡或 eMMC 上启动
1	0	在系统编程	从 UART0/USB0 上烧写固件,
		(ISP)/串行启动	OTP, 或从 UART0/USB0 上启动
1	1	保留模式	保留模式

表 5: 启动配置表

引脚名称	描述	建议用法
XTAL_IN	24MHz 时钟输入	接 24MHz 晶体或有源时钟
XTAL_OUT	24MHz 时钟输出	接 24MHz 晶体或悬空
RTC_XTAL_IN	32.768kHz 时钟输入	接 32.768kHz 晶体或有源时钟
RTC_XTAL_OUT	32.768kHz 时钟输出	接 32.768kHz 晶体或悬空

表 6: 特殊功能引脚配置

2.4 IO 复位状态

表 7总结了本产品所有 IO 在系统复位后的状态:

名称	复位后状态

表 7: IO 复位状态表



3 电源

该系列芯片供电是通过对 DCDC_IN 和 VPMC 脚输入 3.0-3.6V 单一电源, 并通过内置的电压调节器提供系统 所需的 VDD_SOC, VDDR, VDDA_MIPI, VDD_PMCCAP, VDD_2V5CAP 电源。当电源 DCDC_IN 和 VPMC 掉电后,通过 VBAT 脚为实时时钟 (RTC) 和备份寄存器提供电源。每个 I/O 电源 VIO_Bxx 根据相应负载接 3.3V 或 1.8V 电源。

3.1 电源框图




图 3: 系统供电框图

3.2 上下电时序

上下电时序如图 4。

上电要求 VBAT 不能迟于其他电源上电即可,下电要求 VBAT 不早于其他电源下电即可。

VBAT, VPMC 和 DCDC_IN 的输入电压从 0V 上升到 3V 以上必须在 100ms 内完成。






图 4: 上电时序要求

4 电气特性

4.1 工作条件

若无另行说明,所有电压都以 VSS 为基准。

4.1.1 最大值和最小值

表8给出了此芯片支持工作环境的最大值和最小值;超过表8所列的值,可能会对芯片造成永久伤害。

符号	描述	最小值	最大值	单位
DCDC_IN	DCDC 输入电压	-0.3	3.6	V
VPMC	VPMC 输入电压	-0.3	3.6	V
VBAT	VBAT 输入电压	-0.3	3.6	V
VDD_SOC	VDD_SOC 输入电压	-0.3	1.3	V
VDD_USB	USB CORE 输入电压	-0.3	1.3	V
VANA	VANA 输入电压	-0.3	3.6	V
VREFH	ADC 参考电压	2.4	3.6	V
USB0_VBUS	USB0 输入检测电压	-	5.5	V
VUSB	USB 输入电压	-0.3	3.6	V
VIO_Bxx(3.3V 模式)	IO 对应电源 3.3V 供电	-0.3	3.6	V
VIO_Bxx(1.8V 模式)	IO 对应电源 1.8V 供电	-0.3	1.98	V
ESD HBM	HBM 模型的抗 ESD 电压	-	2000	V
ESD CDM	CDM 模型的抗 ESD 电压	-	500	V
T_{STG}	存储温度	-40	150	°C

表 8: 最大值和最小值



4.1.2 正常工作条件

表 9列出了芯片的正常工作条件, 若超出此表所列的工作条件, 将不保证芯片的正常功能和性能。

符号	描述	工作条件	最小值	典型值	最大值	单位
		CPU 主频 <=600	1.25	1.275	1.30	V
VDD SOC	VDD COC 於)由压	MHz				
VDD_SOC	VDD_SOC 输入电压	GPU 主频				
		<=500MHz				
		DDR3/3L 时钟				
		<=1333MHz				
		DDR2 时钟				
		<=800MHz				
		CPU 主频 <=500	1.15	1.20	1.30	V
		MHz				
		GPU 主频				
		<=400MHz				
		DDR3/3L 时钟				
		<=1333MHz				
		DDR2 时钟				
		<=800MHz				
		CPU 主频 <=400	1.05	1.10	1.30	V
		MHz				
		GPU 主频				
		<=300MHz				
		DDR3/3L 时钟				
		<=1066MHz				
		DDR2 时钟				
		<=800MHz				
		休眠模式(1)	0.9	-	1.25	V
DCDC_IN	DCDC 输入电压	-	3.0	3.3	3.6	V
VPMC	VPMC 输入电压	-	3.0	3.3	3.6	V
VBAT	VBAT 输入电压	-	2.4	3.0	3.6	V
VANA	VANA 输入电压	-	3.0	3.3	3.6	V
VBUS0	VBUS0 输入电压	-	-	5.0	5.5	V
VUSB	VUSB 输入电压	-	3.0	3.3	3.6	V
VIO_Bxx (3.3V 模	对应 IO 电源 3.3V	-	3.0	3.3	3.6	V
式)						
VIO_Bxx (1.8V 模	对应 IO 电源 1.8V	-	1.62	1.8	1.98	V
式)						
T_A	工作环境温度	-	-40	-	105	°C
T_J	工作芯片结温	-	-40	-	125	°C



符号	描述	工作条件	最小值	典型值	最大值	单位

表 9: 正常工作条件

1. 休眠模式下,片上 DCDC 可保持较低电压输出,从而保存片上 SRAM 内的数据。

4.2 VPMC 欠压检测

VPMC 欠压检测 BOR 的特性如表 10。

参数	符号	最小值	典型值	最大值	单位	备注
欠压警告生效电压	VBOR Warning	-	2.8	-	V	-
	Assert					
欠压警告释放电压	VBOR Warning	-	2.9	-	V	-
	Release					
欠压复位生效电压	VBOR Reset	-	2.6	-	V	-
	Assert					
欠压复位释放电压	VBOR Reset	-	2.7	-	V	-
	Release					

表 10: VPMC 欠压检测特性

4.3 振荡器

4.3.1 24MHz 振荡器特性

参数	符号	最小值	典型值	最大值	单位	备注
频率	FREQ	-	24	-	MHz	-
等效串联电阻	ESR	-	40~80	-	Ω	-
负载电容	CL	-	6	-	pF	-

表 11: 24MHz 晶振

4.3.2 32KHz RC 振荡器时钟特性

参数	符号	最小值	典型值	最大值	单位	备注
频率	FREQ	-	32	-	KHz	-



参数	符号	最小值	典型值	最大值	单位	备注
频率准确度 (未校准)		-10	-	10	%	-

表 12: 32KHz RC 振荡器

4.3.3 24MHz RC 振荡器时钟特性

参数	符号	最小值	典型值	最大值	单位	备注
频率	FREQ	-	24	-	MHz	-
频率准确度		-2	-	2	%	-

表 13: 24MHz RC 振荡器

4.3.4 PLL 特性

参数	符号	最小值	典型值	最大值	单位	备注
参考频率	fREF	-	24	-	MHz	-
VCO 频率	fVCO	400	-	1000	MHz	-
锁定时间	tLOCK	-	-	2400	cycle	参考时钟周期

表 14: PLL 特性参数

4.4 外设时钟特性



4.5 工作模式

芯片在不同模式下的各模块电源配置如表 15

模式	CPU0 子系统电源	VDD_SOC	VPMC	VBAT
等待模式	开	开	开	开
停止模式	可选	开	开	开
休眠模式	关	关	开	开
关机模式	关	关	关	开

表 15: 工作模式配置表

4.6 供电电流特性

电流消耗受多个参数和因素影响,其中包括工作电压、环境温度、I/O 引脚负载、器件软件配置、工作频率、I/O 引脚开关速率、程序在存储器中的位置以及运行的代码等。

IDD(DCDC_IN)的供电电流如表 16所示。DCDC_IN、VPMC 由外部 3.3V 供电,VDD_SOC 由片上 DCDC 产生。CPU 运行 CoreMark 程序,代码是从指令本地存储器(ILM)执行。外设时钟打开后均处于默认频率(详情请参考本产品用户手册)。测试都是在典型工艺参数下的芯片上测试所得,仅供参考。

IDD(VPMC)的供电电流如表 17所示。

IDD(VBAT)的供电电流如表 20所示,SOC 处于关机模式。

符号	测试条件	CPU0	外设状态	<i>T</i> _A =25°C	T_A =85°C	<i>T</i> _A =105°C	单位
	VDD_SOC=1.175V	开	全开	TBD	TBD	TBD	mA
	CPU/BUS@TBD MHz	开	全关	TBD	TBD	TBD	mA
DCDC IN	VDD_SOC=1.10V	开	全开	TBD	TBD	TBD	mA
= 3.3V	CPU/BUS@TBD MHz	开	全关	TBD	TBD	TBD	mA
	VDD_SOC=1.10V	开	全开	TBD	TBD	TBD	mA
	CPU/BUS@TBD MHz	开	全关	TBD	TBD	TBD	mA
	VDD_SOC=1.05V	开	全开	TBD	TBD	TBD	mA
	CPU/BUS@TBD MHz	开	全关	TBD	TBD	TBD	mA

表 16: 运行模式的典型电流

符号	测试条件	工作状态	<i>T</i> _A =25°C	<i>T</i> _A =85°C	<i>T</i> _A =105°C	单位
IDD PMC	VPMC = 3.3V	运行模式 DCDC ON	TBD	TBD	TBD	mA
IDD PMC	VPMC = 3.3V	休眠模式 DCDC OFF	TBD	TBD	TBD	mA
IDD PMC	VPMC = 3.3V	关机模式 DGO Only	TBD	TBD	TBD	uA

表 17: IDD(VPMC) 典型电流



符号	测试条件	工作状态	<i>T</i> _A =25°C	<i>T</i> _A =85°C	<i>T</i> _A =105°C	单位
IDD VANA	VANA = 3.3V	ADC0 10KSPS	TBD	TBD	TBD	mA
IDD VANA	VANA = 3.3V	ALL Analog OFF	TBD	TBD	TBD	mA

表 18: IDD(VANA) 典型电流

符号	测试条件	工作状态	<i>T</i> _A =25°C	<i>T</i> _A =85°C	<i>T</i> _A =105°C	单位
IDD VPLL	VPLL = 3.3V	ALL PLL ON	TBD	TBD	TBD	mA
IDD VPLL	VPLL = 3.3V	PLL0 ON	TBD	TBD	TBD	mA
IDD VPLL	VPPL = 3.3V	ALL PLL OFF	TBD	TBD	TBD	mA

表 19: IDD(VPLL) 典型电流

符号	测试条件	工作状态	<i>T</i> _A =25°C	<i>T</i> _A =85°C	<i>T</i> _A =105°C	单位
IDD VBAT	VBAT = 3.3V	RTC OFF	TBD	TBD	TBD	uA
IDD VBAT	VBAT = 3.3V	RTC ON	TBD	TBD	TBD	uA

表 20: IDD(VBAT) 典型电流

4.7 I/O 特性

4.7.1 I/O DC 特性

I/O 特性如表 21。

符号	参数	最小	典型	最大	单位
VDDIO 1.8V	IO 电源	1.62	1.8	1.98	V
VDDIO 3.3V	IO 电源	2.97	3.3	3.63	V
VIL 1.8V	输入低电平	0	-	0.3*VDDIO	V
VIH 1.8V	输入高电平	0.7*VDDIO	-	VDDIO	V
VOL 1.8V	输出低电平	-	-	0.15	V
VOH 1.8V	输出高电平	VDDIO-0.15	-	-	V
VIL 3.3V	输入低电平	0	-	0.3*VDDIO	V
VIH 3.3V	输入高电平	0.7*VDDIO	-	VDDIO	V
VOL 3.3V	输出低电平	-	-	0.15	V
VOH 3.3V	输出高电平	VDDIO-0.15	-	-	V
RPU22K	上拉电阻	17.1	22	28.3	kΩ
RPU47K	上拉电阻	36	47	60	kΩ
RPU100K	上拉电阻	75	100	125	kΩ
RPD100K	下拉电阻	75	100	125	kΩ

表 21: IO 工作条件



4.7.2 I/O AC 特性




图 5: I/O AC 特性

类型	参数	符号	最小	最大	单位	测试条件
3.3/1.8V IO	上升/下降时间	tr/tf	-	4.4/4.3	ns	15pf 负载,fast slew rate,驱动
1.8V						强度 111b
3.3/1.8V IO	上升/下降时间	tf/tf	-	8.2/7.9	ns	15pf 负载,slow slew rate,驱动
1.8V						强度 111b
3.3/1.8V IO	上升/下降时间	tr/tf	-	4.6/4.4	ns	15pf 负载,fast slew rate,驱动
1.8V						强度 011b
3.3/1.8V IO	上升/下降时间	tf/tf	-	8.6/8.3	ns	15pf 负载,slow slew rate,驱动
1.8V						强度 011b
3.3/1.8V IO	上升/下降时间	tr/tf	-	2.6/2.5	ns	15pf 负载,fast slew rate,驱动
3.3V						强度 111b
3.3/1.8V IO	上升/下降时间	tf/tf	-	4.3/4.2	ns	15pf 负载,slow slew rate,驱动
3.3V						强度 111b
3.3/1.8V IO	上升/下降时间	tr/tf	-	2.9/2.7	ns	15pf 负载,fast slew rate,驱动
3.3V						强度 011b
3.3/1.8V IO	上升/下降时间	tf/tf	-	4.5/4.4	ns	15pf 负载,slow slew rate,驱动
3.3V						强度 011b
3.3V IO 3.3V	上升/下降时间	tr/tf	-	2.1/1.6	ns	15pf 负载,fast slew rate,驱动
						强度 111b
3.3V IO 3.3V	上升/下降时间	tf/tf	-	3.4/3.3	ns	15pf 负载,slow slew rate,驱动
						强度 111b
3.3V IO 3.3V	上升/下降时间	tr/tf	-	2.2/1.7	ns	15pf 负载,fast slew rate,驱动
						强度 011b
3.3V IO 3.3V	上升/下降时间	tf/tf	-	3.6/3.4	ns	15pf 负载,slow slew rate,驱动
						强度 011b

表 22: I/O AC 特性



4.8 JTAG 接口

JTAG 时序如图 6。




图 6: JTAG 时序图

符号	描述	最小值	最大值	单位
tCK	一个时钟周期持续的时间	40	-	ns
tCKH	一个时钟周期内高电平持续时间	0.48*P	0.52*P	ns
tCKL	一个时钟周期内低电平持续时间	0.48*P	0.52*P	ns
tSU(TDI-TCK)	输入建立时间,从 TCK 高到 TDI 有效	8	-	ns
tSU(TMS-TCK)	输入建立时间,从 TCK 高到 TMS 有效	8	-	ns
tHO(TCK-TDI)	输入保持时间,从 TCK 高到 TDI 有效	15	-	ns
tHO(TCK-TMS)	输入保持时间,从 TCK 高到 TMS 有效	15	-	ns
tTDO(TCK-TDO)	TCK 下降沿到 TDO 数据有效时间	-	15	ns

表 23: JTAG 时序参数



4.9 XPI 存储器接口

4.9.1 DC 特性

参考 I/O 即可

4.9.2 AC 特性

XPI 采样时钟有三种源:

- 由 XPI 控制器生成并在内部回送 (XPI GCR0[RXCLKSRC] = 0x0)
- 由 XPI 控制器生成并通过 DQS 回送 (XPI GCR0[RXCLKSRC] = 0x1)
- 来自外部 DQS 的输入 (XPI_GCR0[RXCLKSRC] = 0x3)

以下是三种采样时钟源以及 SDR、DDR 模式对应的输入读操作的特性和时序。测量数据基于电容负载为 15pF,输入 slew rate 为 1V/ns。

4.9.2.1 SDR 模式

XPI_GCR0[RXCLKSRC] = 0X0,0X1 对应时序如图 7。




图 7: XPI SDR 模式的输入时序(XPI_GCR0[RXCLKSRC] = 0X0,0X1)

符号	参数	最小值	最大值	单位
	时钟频率	_	60	MHz
tIS	输入数据的建立时间	8.67	_	ns
tIH	输入数据的保持时间	0	_	ns

表 24: XPI SDR 模式的输入特性(XPI_GCR0[RXCLKSRC] = 0X0)

符号	参数	最小值	最大值	单位
	时钟频率		133	MHz
tIS	输入数据的建立时间	2	_	ns
tIH	输入数据的保持时间	1	_	ns

表 25: XPI SDR 模式的输入特性 (XPI_GCR0[RXCLKSRC] = 0X1)

图 7所示时序基于存储器在 SCK 下降沿生成读取数据,以及 XPI 控制器在下降沿采样读取数据。 在 SDR 模式下,XPI_GCR0[RXCLKSRC] = 0X3,由存储器提供读数据和读选通时,有两种情况:

• 情形 1: 存储器在 SCK 上升沿(或下降沿)上生成读数据和读选通信号。






图 8: XPI SDR 模式的输入时序(XPI GCR0[RXCLKSRC] = 0X3, 情形 1)

符号	参数	最小值	最大值	单位
	时钟频率	_	166	MHz
tSCKD - tSCKDQS	tSCKD 和 tSCKDQS 时差	-2	2	ns

表 26: XPI SDR 模式的输入特性(XPI_GCR0[RXCLKSRC] = 0X3,情形 1)

图 8所示时序基于存储器在 SCK 上升沿生成读数据和读选通, XPI 控制器在 DQS 下降沿采样读取数据。

● 情形 2: 存储器在 SCK 下降沿产生读数据,在 SCK 上升沿产生读选通。




图 9: XPI SDR 模式的输入时序(XPI GCR0[RXCLKSRC] = 0X3, 情形 2)

符号	参数	最小值	最大值	单位
	时钟频率	_	166	MHz
tSCKD - tSCKDQS	tSCKD 和 tSCKDQS 时差	-2	2	ns

表 27: XPI SDR 模式的输入特性(XPI_GCR0[RXCLKSRC] = 0X3,情形 2)

图 9是存储器在 SCK 下降沿生成读取数据并在 SCK 上升沿生成读取选通,XPI 控制器在半周期延迟的 DQS 下降沿上采样读取数据。

4.9.2.2 DDR 模式

XPI DDR 模式的输入时序(XPI_GCR0[RXCLKSRC] = 0X0,0X1)对应时序如图 10。






图 10: XPI DDR 模式的输入时序(XPI_GCR0[RXCLKSRC] = 0X0,0X1)

符号	参数	最小值	最大值	单位
	时钟频率	_	30	MHz
tIS	输入数据的建立时间	8.67	_	ns
tlH	输入数据的保持时间	0	_	ns

表 28: XPI DDR 模式的输入特性(XPI_GCR0[RXCLKSRC] = 0X0)

符号	参数	最小值	最大值	单位
	时钟频率	_	66	MHz
tIS	输入数据的建立时间	2	_	ns
tlH	输入数据的保持时间	1	_	ns

表 29: XPI DDR 模式的输入特性(XPI_GCR0[RXCLKSRC] = 0X1)

在 DDR 模式下,XPI_GCR0[RXCLKSRC] = 0X3,存储器在 SCK 上升沿(或下降沿)上生成读数据和读选通信号。

XPI DDR 模式的输入时序(XPI GCR0[RXCLKSRC] = 0X3)对应时序如图 11。




图 11: XPI DDR 模式的输入时序(XPI_GCR0[RXCLKSRC] = 0X3)

符号	参数	最小值	最大值	单位
	时钟频率	_	166	MHz
tSCKD - tSCKDQS	tSCKD 和 tSCKDQS 时差	-1	1	ns

表 30: XPI DDR 模式的输入特性(XPI_GCR0[RXCLKSRC] = 0X3

4.9.2.3 XPI 输出/写操作

以下部分描述了 XPI 控制器的输出信号时序,包括控制信号和数据输出。

● SDR 模式

XPI SDR 模式的输出信号时序对应时序如图 12。




图 12: XPI SDR 模式的输出信号

符号	参数	最小值	最大值	单位
fCK	时钟频率	_	166	MHz
tCK	SCK 时钟周期	6	_	ns
tDVO	输出信号有效时间	_	1	ns
tDHO	输出信号保持时间	1	_	ns
tCSS	片选信号建立时间	3 x tCK - 1	_	ns
tCSH	片选信号保持时间	3 x tCK + 2	_	ns

表 31: XPI SDR 模式的输出信号时序

• DDR 模式

XPI DDR 模式的输出信号时序对应时序如图 13。




图 13: XPI DDR 模式的输出信号



符号	参数	Min	Max	Unit
fCK	时钟频率	_	166	MHz
tCK	SCK 时钟周期	6	_	ns
	(XPI_GCR0[RXCLKSRC] = 0X0)			
tDVO	输出信号有效时间	_	2.2	ns
tDHO	输出信号保持时间	0.8	_	ns
tCSS	片选信号建立时间	3 x tCK/2 - 0.7		ns
tCSH	片选信号保持时间	3 x tCK/2 + 0.8	_	ns

表 32: XPI DDR 模式的输出信号时序

4.10 DDR 控制器特性

4.10.1 DC 特性

Recommended Operating Conditions¹

Symbol	Parameter	Min	Nom	Max	Units
V_{DD}	Core supply voltage	0.99	1.1	1.21	V
VDD_PLL	PLL supply voltage	2.25	2.5	2.75	V
VDDQ_3	SSTL output supply voltage (DDR3)	1.425	1.50	1.575	V
VDDQ_3L	SSTL output supply voltage (DDR3L)	1.283	1.35	1.45	V
VDDQ_3U	SSTL output supply voltage (DDR3U)	1.19	1.25	1.31	V
VDDQ_2	SSTL output supply voltage (DDR2)	1.7	1.80	1.90	V
VDDQ_LP	SSTL output supply voltage (LVCMOS)	1.65	1.80	1.95	V
VREF	SSTL reference supply voltage	0.49 * VDDQ	0.5 * VDDQ	0.51* VDDQ	V
VTT	External termination voltage	VREF - 40mV	VREF	VREF + 40mV	V
Т	Junction temperature	-40	25	125	ōC

^{1.} Correct operation of the IP is not guaranteed if the recommended operating conditions for VpII and Vdd are exceeded.

DDR3 Mode - DC Specifications

Symbol	Parameter	Min	Nom	Max	Units
V _{IH(DC)}	DC input voltage High	V _{REF} + 0.1		VDDQ	V
V _{IL(DC)}	DC input voltage Low	V _{SSQ} -0.3		VREF -0.1	V
V _{OH}	DC output logic High	0.8 * V _{DDQ}			V
V _{OL}	DC output logic Low			0.2 * V _{DDQ}	V
R _{TT}	Input termination resistance (ODT) to VDDQ/2	100 54 36	120 60 40	140 66 44	Ω



DC Specifications - DDR3L Mode

Symbol	Parameter	Min	Nom	Max	Units
VIH(DC)	DC input voltage High	VREF + 0.09		VDDQ	V
VIL(DC)	DC input voltage Low	Vssq -0.3		VREF -0.09	V
Vон	DC output logic High	0.8 * VDDQ			V
Vol	DC output logic Low			0.2 * VDDQ	V
RTT	Input termination resistance (ODT) to VDDQ/2	100 54 36	120 60 40	140 66 44	ohm

DC Specifications - DDR2 Mode

Symbol	Parameter	Min	Nom	Max	Units
V _{IH(DC)}	DC input voltage High	VREF + 0.125		VDDQ + 0.3	V
V _{IL(DC)}	DC input voltage Low	VSSQ - 0.3		VREF - 0.125	V
V _{OH}	DC output logic High	VDDQ - 0.28			V
V _{OL}	DC output logic Low			VSSQ + 0.28	V
RTT	Input termination resistance (ODT) to VDDQ / 2	120 60 40	150 75 50	180 90 60	ohm

4.10.2 AC 特性

DDR3 Mode

Symbol	Parameter	Min	Nom	Max	Units
VIH_AC	Input logic threshold High	VREF + 175mV			mV
VIL_AC	Input logic threshold Low			VREF - 175mV	mV
T_ DRV	Output delay	509.5	736.70	1207.00	ps
SR_DRV	Output driver slew rate (at SDRAM pin)	2.88	3.43	3.91	V/ns
T_ V2Z	Output tri-state delay - valid data to Z	532.9	762.20	1233.00	ps
T_ Z2V	Output tri-state delay – Z to valid data	481.3	716.30	1189.00	ps
T_ RCV	Input delay	263.3	371.55	585.10	ps
T_ ODT_ON	TE-ON to ODT-ON delay	493.5	759.50	1371.00	ps
T_ODT_OFF	TE-OFF to ODT-OFF delay	463.5	694.70	1225.00	ps
C_IO	I/O capacitance (equivalent at VDDQ/2)	2.15	2.23	2.31	pF
F_MAX	Maximum operating frequency			800	MHz
DR_MAX	Maximum operating data rate			1600	Mb/s
PRCVQ_AC	Input mode AC power (VDDQ rail)	0.61	0.62	0.70	uW/MHz
PRCV_AC	Input mode AC power (VDD rail)	0.11	0.13	0.16	uW/MHz
PDRVQ_AC	Output mode AC power (VDDQ rail)	7.8	7.80	9.77	uW/MHz
PDRV_AC	Output mode AC power (VDD rail)	0.37	0.46	0.58	uW/MHz



DDR3L Mode

Symbol	Parameter	Min	Nom	Max	Units
VIH_AC	Input logic threshold High	VREF + 160mV			mV
VIL_AC	Input logic threshold Low			VREF - 160mV	mV
T_ DRV	Output delay	535.1	799.70	1339.00	ps
SR_DRV	Output driver slew rate (at SDRAM pin)	2.62	3.09	3.57	V/ns
T_ V2Z	Output tri-state delay - valid data to Z	554.5	828.60	1378.00	ps
T_ Z2V	Output tri-state delay – Z to valid data	506.1	777.90	1321.00	ps
T_ODT_ON	TE-ON to ODT-ON delay	519.2	845.45	1545.00	ps
T_ODT_OFF	TE-OFF to ODT-OFF delay	488.6	771.55	1387.00	ps
T_DLY_RCV	Input delay	274.7	410.90	665.50	ps
C_IO	I/O capacitance (equivalent at VDDQ/2)	2.16	2.25	2.33	pF
F_MAX	Maximum operating frequency			800	MHz
DR_MAX	Maximum operating data rate			1600	Mb/s
PRCVQ_AC	Input mode AC power (VDDQ rail)	0.53	0.57	0.68	uW/MHz
PRCV_AC	Input mode AC power (VDD rail)	0.11	0.13	0.16	uW/MHz
PDRVQ_AC	Output mode AC power (VDDQ rail)	6.58	6.97	8.24	uW/MHz
PDRV_AC	Output mode AC power (VDD rail)	0.37	0.45	0.57	uW/MHz

DDR2 Mode

Symbol	Parameter	Min	Nom	Max	Units
VIH_AC	Input logic threshold High	VREF + 250mV			mV
VIL_AC	Input logic threshold Low			VREF - 250mV	mV
T_ DRV	Output delay	459.6	650.30	1053.00	ps
SR_DRV	Output driver slew rate (at SDRAM pin)	3.94	4.58	5.33	V/ns
T_ V2Z	Output tri-state delay - valid data to Z	503.6	699.00	1083.00	ps
T_ Z2V	Output tri-state delay – Z to valid data	439.3	635.50	1050.00	ps
T_ODT_ON	TE-ON to ODT-ON delay	448	686.20	1158.00	ps
T_ODT_OFF	TE-OFF to ODT-OFF delay	418.8	617.40	1026.00	ps
T_ RCV	Input delay	237.4	321.85	490.00	ps
SR_DRV	I/O capacitance (equivalent at VDDQ/2)	2.12	2.21	2.28	pF
F_MAX	Maximum operating frequency			533	MHz
DR_MAX	Maximum operating data rate			1066	Mb/s
PRCVQ_AC	Input mode AC power (VDDQ rail)	0.72	0.80	1.11	uW/MHz
PRCV_AC	Input mode AC power (VDD rail)	0.11	0.13	0.16	uW/MHz
PDRVQ_AC	Output mode AC power (VDDQ rail)	16.55	16.97	21.50	uW/MHz
PDRV_AC	Output mode AC power (VDD rail)	0.37	0.46	0.58	uW/MHz



4.11 MIPI DSI/LVDS TX 电气特性

当 PHY 工作于 DSI 模式时, PHY 接口的电气特性如下表所示:

Synbol	Description	Min	Туре	Max	Unit
V_{CMTX}	HS-TX transmit static common-mode voltage	150	200	250	mV
$V_{CMTX(1,0)}$	HS-TX V_{CMTX} mismatch when output is Differential-1 or Differential-0			5	mV
V_{OD}	HS-TX transmit differential voltage	140	200	270	mV
DV_{OD}	HS-TX V_{OD} Mismatch when output is Differential-1 or Differential-0			14	mV
Z_{OS}	HS-TX Single ended output impedance	40	50	62.5	ohm
DZ_{OS}	HS-TX Single ended output impedance mismatch			10	%
V_{OHHS}	HS-TX output high voltage level			360	mV
V_{OH}	LP-TX Thevenin output high level	1.1	1.2	1.3	V
V_{OL}	LP-TX Thevenin output low level	-50		50	mV
Z_{OLP}	LP-TX output impedance	110			ohm
V_{IH_LP-RX}	LP-RX Logic 1 input voltage	880			mV
V_{IL_LP-RX}	LP-RX logic 0 input voltage, not in ULP state			550	mV
V_{IL_ULPS}	LP-RX logic 0 input voltage, ULP state			300	mV
V_{HYST}	LP-RX input hysteresis	25			mV
V_{IHCD}	LP-CD logic 1 contention threshold	450			mV
V_{ILCD}	LP-CD logic 0 contention threshold			200	mV

表 33: DSI 电气特性

当 PHY 工作于 LVDS 模式时,其电气特性如下表所示:

Synbol	Description	Min	Туре	Max	Unit
Vod	output differential voltage	150	400	800	mV
Ro	differential output impendance(RTERMEN=1)	80	100	120	ohm
Ro	differential output impendance(RTERMEN=0)	2000	2500	3000	ohm
I_{sexp}, I_{sexn}	output current(driver shorted to ground)			40	mA
I _{sexp_exn}	output current(driver shorted together)			12	mA
Tf/Tr	rise/fall time of output differential	265			ps
Tf/Tr	rise/fall time of output differential			0.3	ui
Takau1	The propagation delays differential skew be-			50	no
T skew1	tween High to Low and Low to High			30	ps
Tskew2	channel to channel skew			100	ps

表 34: LVDS TX 电气特性



4.12 MIPI CSI/LVDS RX 电气特性

当 PHY 工作于 MIPI 模式时, MIPI DPHY RX 的电气特性如下表所示:

Symbol	Description	Min	Тур	Max	Unit
$V_{CMR(DC)}$	Common-mode Voltage HS receive mode	70		330	mV
V_{IDTH}	Differential input high threshold			70	mV
V_{IDTL}	Differential input low threshold	-70			mV
V_{IHHS}	Single-ended input high voltage			460	mV
V_{ILHS}	Single-ended input low voltage	-40			mV
Z_{ID}	Differential input impedance	80	100	125	ohm
V_{IH_LP-RX}	LP-RX Logic 1 input voltage	880			mV
V_{IL_LP-RX}	LP-RX Logic 0 input voltage, not in ULP state			550	mV
V_{IL_ULPS}	LP-RX Logic 0 input voltage, ULP State			300	mV
V_{HYST}	LP-RX Input Hysteresis	25			mV
$V_{CMR(HF)}$	Common-mode interface beyond 450MHz			100	mV
$V_{CMR(LF)}$	Common-mode interface 50MHz- 450MHz	-50		50	mV
Espike	LP-RX input pulse rejection			300	V*ps

表 35: CSI 电气特性

当 PHY 工作于 LVDS 模式时, PHY RX 的电气特性如下表所示:

Symbol	Description	Min	Тур	Max	Unit
R_{TS}	RX Signal-End Terminal	40	50	60	ohm
R_{TD}	RX Differential-End Terminal	80	100	120	ohm
T_{SKEW_INTRA}	One Lane skew between RXP and RXN	-0.08		0.08	UI
T_{SKEW_INTER}	Any two lane skew between RXNRXP	-0.2		0.2	UI
V_{ROD}	RX Differential Input Swing	0.1	0.3	0.6	V
V_{RCM}	RX Input Common Mode Voltage	0.2	1.2	1.3	V
IIL	PAD leakage when connected GND		0.01	1	uA
IIH	PAD leakage when connected AVDH		0.01	0.1	uA

表 36: LVDS RX 电气特性



4.13 显示接口

LCD 显示接口时序如图 14。




图 14: LCDC 显示接口时序图

项目	符号	描述	最小值	最大值	单位
L1	tCLK(LCD)	LCD pixel 时钟频率	-	75	MHz
L2	tCLKH(LCD)	LCD pixel 时钟高电平(下降沿捕获时)	3	-	ns
L3	tCLKL(LCD)	LCD pixel 时钟低电平(上升沿捕获时)	3		ns
L4	td(CLKH-DV)	LCD pixel 时钟高电平至数据稳定时间	-1	1	ns
		(下降沿捕获时)			
L5	td(CLKL-DV)	LCD pixel 时钟低电平至数据稳定时间	-1	1	ns
		(上升沿捕获时)			
L6	td(CLKH-CTRLV)	LCD pixel 时钟高电平至控制信号稳定	-1	1	ns
		时间(下降沿捕获时)			
L7	td(CLKL-CTRLV)	LCD pixel 时钟低电平至控制信号稳定	-1	1	ns
		时间(上升沿捕获时)			

表 37: LCDC 时序图

4.14 摄像头 (CAM) 接口

数据下降沿发出,上升沿采样时序如图 15。






图 15: CAM 数据下降沿发出,上升沿采样时序图

CAM 数据上升沿发出,下降沿采样时序如图 16。




图 16: CAM 数据上升沿发出,下降沿采样时序图

符号	描述	最小值	最大值	单位
tV2H	CAM_VSYNC 至 CAM_HSYNC 时间	33.5	-	ns
tHSU	CAM_HSYNC 建立时间	2.6	-	ns
tDSU	CAM 数据建立时间	2.6	-	ns
tDH	CAM 数据保持时间	0	-	ns
tCLKH	CAM pixel 时钟高电平	3.75	-	ns
tCLKL	CAM pixel 时钟低电平	3.75	-	ns
fCLK	CAM pixel 时钟频率	-	80	MHz

表 38: CAM 时序图



4.15 音频接口

4.15.1 I2S 接口

I2S 为 CLK Master 时序如图 17。




图 17: I2S 输出时钟时(TXD 数据在 BCLK 上升沿发出,RXD 在 BCLK 下降沿采样)

项目	符号	描述	最小值	最大值	单位
S1	tMCLK	I2S MCLK 周期	15	-	ns
S2	tMCLKH/L	I2S MCLK 高 (低) 电平宽度	40%	60%	tMCLK
S3	tBCLK	I2S BCLK 周期	40	-	ns
S4	tBCLKH/L	I2S BCLK 高 (低) 电平宽度	40%	60%	tBCLK
S5	tFSV	I2S BCLK 至 FS 有效时间	-	4	ns
S6	tFSIV	I2S BCLK 至 FS 失效时间	-3	-	ns
S7	tTXDV	I2S BCLK 至 TXD 有效时间	-	4	ns
S8	tTXDIV	I2S BCLK 至 TXD 失效时间	-3	-	ns
S9	tRXDS	I2S RXD 输入的建立时间	13	-	ns
S10	tRXDH	I2S RXD 输入的保持时间	0	-	ns

表 39: I2S 接口 CLK Master 时 3.3V 供电的时序

项目	符号	描述	最小值	最大值	单位
S1	tMCLK	I2S MCLK 周期	15	-	ns
S2	tMCLKH/L	I2S MCLK 高 (低) 电平宽度	40%	60%	tMCLK
S3	tBCLK	I2S BCLK 周期	40	-	ns
S4	tBCLKH/L	I2S BCLK 高 (低) 电平宽度	40%	60%	tBCLK
S5	tFSV	I2S BCLK 至 FS 有效时间	-	9	ns
S6	tFSIV	I2S BCLK 至 FS 失效时间	-7	-	ns
S7	tTXDV	I2S BCLK 至 TXD 有效时间	-	9	ns



项目	符号	描述	最小值	最大值	单位
S8	tTXDIV	I2S BCLK 至 TXD 失效时间	-7	-	ns
S9	tRXDS	I2S RXD 输入的建立时间	18	-	ns
S10	tRXDH	I2S RXD 输入的保持时间	0	-	ns

表 40: I2S 接口 CLK Master 时 1.8V 供电的时序

I2S 为 CLK Slave 时序如图 18。




图 18: I2S 输入时钟时(TXD 数据在 BCLK 上升沿发出,RXD 在 BCLK 下降沿采样)

项目	符号	描述	最小值	最大值	单位
S11	tBCLK	I2S BCLK 周期	40	-	ns
S12	tBCLKH/L	I2S BCLK 高 (低) 电平宽度	40%	60%	tBCLK
S13	tFSS	I2S FS 的建立时间(相对于 BCLK)	5	-	ns
S14	tFSH	I2S FS 的保持时间(相对于 BCLK)	-1	-	ns
S15	tTXDV	I2S BCLK 至 TXD 有效时间	-	13	ns
S16	tTXDIV	I2S BCLK 至 TXD 失效时间	3	-	ns
S17	tRXDS	I2S RXD 输入的建立时间	5	-	ns
S18	tRXDH	I2S RXD 输入的保持时间	4	-	ns

表 41: I2S 接口 CLK Slave 时 3.3V 供电的时序

项目	符号	描述	最小值	最大值	单位
S11	tBCLK	I2S BCLK 周期	40	-	ns
S12	tBCLKH/L	I2S BCLK 高 (低) 电平宽度	40%	60%	tBCLK
S13	tFSS	I2S FS 的建立时间(相对于 BCLK)	6	-	ns
S14	tFSH	I2S FS 的保持时间(相对于 BCLK)	-1	-	ns
S15	tTXDV	I2S BCLK 至 TXD 有效时间	-	18	ns
S16	tTXDIV	I2S BCLK 至 TXD 失效时间	2	-	ns
S17	tRXDS	I2S RXD 输入的建立时间	6	-	ns



项目	符号	描述	最小值	最大值	单位
S18	tRXDH	I2S RXD 输入的保持时间	4	-	ns

表 42: I2S 接口 CLK Slave 时 1.8V 供电的时序

4.15.2 PDM 接口

PDM 时序如图 19。




图 19: PDM 时序图

项目	符号	描述	最小值	最大值	单位
-	fCLK	PDM 工作模式 CLK 频率	1	3.25	MHz
L1	tCLK	PDM 工作模式 CLK 周期	308	1000	ns
L2	TR.EN	PDM CLK 时钟上升沿至 R 数据稳定时间	28	-	ns
L3	TR.DIS	PDM CLK 时钟下降沿至 R 数据消失时间	-	28	ns
L4	TL.EN	PDM CLK 时钟下降沿至 L 数据稳定时间	28	-	ns
L5	TL.DIS	PDM CLK 时钟上升沿至 L 数据消失时间	-	28	ns

表 43: PDM 参数



4.16 模拟接口

4.16.1 16 位模数转换 ADC 特性

参数	符号	最小值	典型值	最大值	单位	备注
电源电压	VDDA	3	3.3	3.6	V	-
输入信号电压	Vin	VREFL	-	VREFH	V	-
输入采样电容	Cs	-	4	-	pF	-
采样开关电阻	Ron	-	300	-	ohm	-
参考高电平	VREFH	2.4	-	VDDA	V	-
参考低电平	VREFL	0	-	-	V	-
采样速率	fs	-	2	-	MHz	-
差分非线性	DNL	-	+1/-0.89	-	LSB	单端信号
积分非线性	INL	-	+3.1/-5.2	-	LSB	单端信号
偏移误差	Vos	-	4	-	LSB	单端信号输入接
						地
增益误差 (全摆	GE	-	3	-	LSB	单端信号输入接
幅误差)						VREFH
总未调整误差	TUE	-	7.2	-	-	单端信号
信号噪声失真比	SINAD	-	74	-	dB	单端信号
						(VREFH=3.0V)
有效位数	ENOB	-	12	_	位	单端信号
						(VREFH=3.0V)
总谐波失真	THD	-	93	-	dB	单端信号

表 44: 16 位 ADC 参数



4.17 通信接口

4.17.1 以太网接口

4.17.1.1 RMII 接口 RMII 接口对应时序如图 20。




图 20: RMII 接口时序

符号	描述	最小	最大	单位
tCLKH	CLK 时钟高时间	45%	55%	CLK 周期
tCLKL	CLK 时钟低时间	45%	55%	CLK 周期
tINVALID	TXD 对 CLK 数据无效时间	4	_	ns
tVALID	TXD 对 CLK 数据有效时间	_	13.5	ns
tSU	RXD 对 CLK 数据建立时间	4	_	ns
tTO	RXD 对 CLK 数据保持时间	2	_	ns

表 45: RMII 参数

4.17.1.2 RGMII 接口 RGMII 接口对应时序如图 21,图 22和图 22。




图 21: RGMII 发送信号时序图






图 22: RGMII 接收信号时序图

符号	描述	最小	典型	最大	单位
tSETUP	接收端数据到时钟建立时间	1ns	-	-	ns
tHOLD	接收端数据到时钟保持时间	1ns	-		ns
tSKEWT	发送端数据到时钟输出的抖动	-1200	-	1200	ps

表 46: RGMII 参数

4.18 SDIO 接口




图 23: SDIO 数据输入输出时序图

参数	符合	最小	最大	单位	注释
时钟频率	-	-	-	-	-
数据传输模式 (PP)	fPP	0	52(3)	MHz	CL ≤ 30 pF
容差: +100 KH	-	-	-	-	-
时钟频率	-	-	-	-	-
识别模式 (OD)	fOD	0	400	kHz	容差: +20 KHz
时钟高电平时间	tWH	6.5	-	ns	CL ≤ 30 pF

表 47: SDIO CLK 参数



参数	符合	最小	最大	单位	注释
在数据传输时输出延迟时	tODLY	-	13.7	ns	CL ≤ 30 pF
间					
输出保持时间	tOH	2.5	-	ns	CL ≤ 30 pF
信号上升时间	tRISE	-	3	ns	CL ≤ 30 pF
信号下降时间	tFALL	-	3	ns	CL ≤ 30 pF

表 48: 输出 CMD, DAT (参考 CLK) 参数

参数	符合	最小	最大	单位	注释
输入建立时间	tISU	3	-	ns	CL ≤ 30 pF
输入保持时间	tIH	3	-	ns	CL ≤ 30 pF

表 49: 输入 CMD, DAT (参考 CLK) 参数



4.19 SPI 接口

4.19.1 SPI 主模式时序图




图 24: SPI 主模式时序(CPHA=0)




图 25: SPI 主模式时序(CPHA=1)

符号	描述	最小	最大	单位
tSCK	SCK 周期	12.5	_	ns
tLEDA	CS 建立时间	1	_	tperiph
tLAG	CS 保持时间	1	_	tperiph
tWSCK	时钟高或低时间	tSCK / 2 - 3	_	ns
tSU	数据建立时间(输入)	10	_	ns
tHI	数据保持时间 (输入)	2	_	ns
tV	数据有效(SCLK 延后)	_	8	ns



符号	描述	最小	最大	单位
tHO	数据保持时间(输出)	0	_	ns

表 50: SPI 主模式参数 (注: tperiph = 1000 / fperiph)

4.19.2 SPI 从模式时序图




图 26: SPI 从模式时序(CPHA=0)




图 27: SPI 从模式时序(CPHA=1)

符号	描述	最小	最大	单位
tSCK	SCK 周期	4 x tperiph	_	ns
tLEAD	CS 建立时间	1	_	tperiph
tLAG	CS 保持时间	1	_	tperiph
tWSCK	时钟高或低时间	tSCK / 2 - 5	_	ns
tSU	数据建立时间(输入)	2.7	_	ns
tHI	数据保持时间(输入)	3.8	_	ns
tA	从访问时间	_	tperiph	ns
tDIS	从 MISO 失效时间	_	tperiph	ns



基于 RISC-V 内核的 32 位高性能微控制器数据手册 Rev0.2

符号	描述	最小	最大	单位
tV	数据有效(SCLK 延后)	_	14.5	ns
tHO	数据保持时间(输出)	0	_	ns

表 51: SPI 从模式参数 (注: tperiph = 1000 / fperiph)

4.20 I2C 接口

符号	描述	工作模式	最小值	最大值	单位
		标准模式 (Sm)	0	100	KHz
fSCL	SCL 时钟频率	快速模式 (Fm)	0	400	KHz
ISOL		快速模式加 (Fm+)	0	1000	KHz

表 52: I2C 工作模式及参数



5 封装

5.1 BGA417 封装尺寸

LQFP100 尺寸如图 28。




图 28: BGA417 封装尺寸图

5.2 封装热阻系数

 $T_J \max = T_A \max + (P_D \max x \theta_{JA})$

- T_A 指芯片工作时的环境温度, 单位是 °C;
- θ_{JA} 是指封装对工作环境的热阻系数, 单位是 °C/W;
- P_D 是指芯片的内部功耗和 I/O 功耗之和, 单位是 W;
- \bullet T_J 是指芯片表面的结温。

芯片在指定环境温度下工作时芯片内部的结温 T_J ,不可以超出芯片可容许的最大结温 T_J max 即可。

符号	参数	值	单位
$ heta_{JA}$	BGA417 17X17 mm/0.8mm 间距	TBD	°C/W

表 53: 各封装热阻系数表



6 订购信息

6.1 产品命名规则

产品命名规则如图 29

图 29: 产品命名规则

1:版本

6.2 订购信息

订购信息如表 54:

产品型号	HPM6880	HPM6850	HPM6830
CPU	RV32-IMAFDCP		
主频 MHz	600		
协处理器	FFA		
片上总内存	1024 KB		
片上闪存	/		
ROM	192 KB		



产品型号	HPM6880	HPM6850	HPM6830
OTP	4096 位		
XPI	1		
DDR SDRAM	DDR3/3L-1333, DDR2-800		
SD/eMMC	2		
2.5D GPU	Yes	1	1
LCDC	2	2	1
CAM	2	2	1
PDMA	Yes	Yes	1
JPEG	Yes	1	1
MIPI DSI	2x 4 Da	ita Lane	1
MIPI CSI	2x 2 Data Lane		1
LVDS 显示	LVB 2x 4	Data Lane	1
LVDS 图像输入	LCB 2x 2	Data Lane	1
GWC	2	2	1
PIXELMUX	Yes	Yes	1
I2S	4		
PDM	8 通道		
SDP	AES-128/256,SHA-256		
EXIP	XPI0: EXIP AES-128 CTR		
RNG	真随机数发生器		
安全启动	加密启动、可信启动		
UID	128 位		
USB	1 个, 集成 HS PHY		
以太网	1× 10/100/1000 Mbps		
CAN-FD	8		
UART	9		
SPI	4		
I2C	4		
TMR	5		
WDG	3		
RTC	1		
DMA	XDMA 32CH, HDMA 32CH		
ADC	1× 16b		
GPIO	186(HPM68XXIBD1)		
封装	17*17 BGAF417 P0.8 (HPM68XXIBD1)		
温度范围 T_A	-40∼105 °C		

表 54: 订购信息



版本信息 7

日期	版本	描述
Rev0.0	2023/09/01	内部版 Rev0.0 发布。
Rev0.1	2023/12/06	内部版 Rev0.1 发布。
		修改产品概述章节部分描述。
		增加 DDR 电气特性。
		增加 MIPI DSI/LVDS TX 电器特性。
		增加 MIPI CSI/LVDS RX 电器特性。
Rev0.2	2023/12/15	内部版 Rev0.2 发布。
		修改产品型号信息。
		修改产品概述章节部分描述。
		更正产品 PINMUX 表格。
		修正 RGMII 接口电器特性。

表 55: 版本信息



基于 RISC-V 内核的 32 位高性能微控制器数据手册 Rev0.2

8 免责声明

上海先楫半导体科技有限公司(以下简称:"先楫")保留随时更改、更正、增强、修改先楫半导体产品和/或本文档的权利, 恕不另行通知。用户可在先楫官方网站 https://www.hpmicro.com 获取最新相关信息。

本声明中的信息取代并替换先前版本中声明的信息。

