Y8960

APPLICATION MANUAL

(MSX-MUSIC/AUDIO/SCC/SSG/OPM)

Y8960 APPLICATION MANUAL

2026.10

目次

項目	ページ
第 1 章 はじめに	3
第 2 章 ハードウェア構成	6
第 3 章 I/O マップとメモリーマップ	8
第 4 章 SSG	18
第 5 章 OPLL-EX	24
第 6 章 OPL2 ＋ ADPCM	29
第 7 章 SCC	37
第 8 章 OPM	43
第 9 章 デジタルミキサー	48
第 10 章 システム機能	51
索引	60

第 1 章 はじめに

1.1 本書について

本書は、MSX 用サウンドカートリッジ **Y8960 Cartridge** のプログラマーズマニュアルです。Y8960 は、MSX の音源として広く使われた Y8950（MSX-AUDIO）の後継という位置づけで開発された音源モジュールであり、Y8960 Cartridge は、その Y8960 を MSX のカートリッジスロットで利用するための開発用カートリッジです。

本書は、Y8960 を使って音楽・効果音を鳴らすアプリケーションやドライバを開発するソフトウェア開発者を対象に、レジスタ仕様やメモリマップなど、ハードウェア寄りの情報を中心に記述します。

対応機種は、MSX、MSX2、MSX2+、MSX turbo R です。

1.2 表記規則

本書では、次の表記を用います。

- アドレスや数値の 16 進表記には、末尾に h を付けます（例：7FF0h）。2 進数には末尾に b を付けることがあります。
- メモリ空間の 8KB 単位の区切りを **BANK**、SerialSRAM 側の 8KB 単位の実体を **BANK#n**（n はバンク番号）と呼びます。
- レジスタの読み書きは、R/W の欄で RO（読み出しのみ）、WO（書き込みのみ）、RW（読み書き）で示します。
- 「SSG1」「SSG2」は、内蔵する 2 つの SSG コアを区別する呼び名です。SSG1 がレジスタ番号 00h〜0Fh、SSG2 が 10h〜1Fh に対応します。

1.3 Y8960 の概要

Y8960 は、MSX で使われてきた複数の音源チップ相当の回路を 1 つに統合した、コンボカートリッジ構成の音源です。Y8950 の後継として、従来の MSX-AUDIO 互換機能を受け継ぎながら、収録音源の追加と、全音源のステレオ化を行いました。

ステレオ化は、すべての音源についてチャンネルごとにステレオ定位（パン）を指定できる方式です。各音源の出力はデジタルミキサーでミックスされ、ステレオで出力されます。

1.4 ブロック構成

Y8960 の確定構成は次の通りです。

ブロック	個数	内容
SSG（YM2149 相当）	2	トーン 3ch＋ノイズ＋エンベロープを持つ PSG。チャンネル別パン付き。音楽用と効果音用に分けるなど、2 系統を独立に使える
OPLL-EX（YM2413 相当）	1	9ch FM＋リズム。プリセット音色バンク切替とチャンネル別パンの拡張付き
OPL2（YM3812 相当）	1	9ch FM＋リズム。タイマー 2 本と割り込みを内蔵。チャンネル別パンの拡張付き
ADPCM（ADPCM-B 相当）	1	OPL2 と同じレジスタマップ（Y8950 互換）で制御する ADPCM 再生回路。専用メモリ 256KB を使用
OPM（YM2151 相当）	1	8ch FM。チャンネルごとの L/R 出力指定を持つ
SCC	1	波形メモリ音源 5ch（A〜E）。メガ ROM バンク制御も兼ねる。チャンネル別パンの拡張付き
デジタルミキサー	1	上記 5 系統（SSG / OPLL / OPL2＋ADPCM / SCC / OPM）のステレオ入力をミックスし、I2S で出力
MSX-TIMER	4 コア	インデックス／バリュー方式のタイマー。割り込みあり
System Controller	1	カートリッジの識別と Config ROM へのアクセスを提供する管理回路（I/O 40h〜4Fh、デバイス ID = 02h）
SerialSRAM	1	512KB。プログラム／データ用 256KB と ADPCM 専用 256KB

ブロック	個数	内容
SPI ROM（Config ROM）	1	起動時に内容の一部が SerialSRAM へコピーされる

1.5 主な特長

- **SSG を 2 系統搭載**：音楽用と効果音用に分けるなど、干渉しない使い分けができます。
- **OPLL-EX のプリセット音色バンク切替**：OPLL 内蔵のプリセット音色として、OPLL（YM2413）／OPLL-X（YM2423）／OPLL-P（YMF281）／VRC7 の 4 種の音色 ROM を搭載し、チャンネルごとにバンクを選べます。【要確認】VRC7 バンクがバンクレジスタ経由で実際に選択可能かどうかは未確認です（RTL 上、切替はバンクレジスタ側で行う設計ですが、VRC7 バンクの選択可否は検証できていません）。
- **OPL2+ADPCM は Y8950（MSX-AUDIO）互換のレジスタマップ**で制御でき、既存の MSX-AUDIO 向け資産を活用できます。
- **全音源ステレオ対応**：SSG、OPLL、OPL2、ADPCM、SCC はチャンネルごとのパン指定、OPM は YM2151 互換の L/R 出力指定を持ちます。ミキサーでは系統ごとの音量とマスター音量を調整できます。
- **Memory Mapped I/O による制御**：通常の I/O ポートは電源投入直後は無効になっており、Memory Mapped I/O の手続きでブロックごとに有効化します（FM-PAC と同じ考え方の仕組みで、複数のカートリッジを個別に制御することも可能になります）。
- **MSX-TIMER を 4 コア内蔵**：楽曲のテンポ管理などに使える、割り込み付きタイマーを備えます。

各ブロックの詳細は第 4 章～第 8 章、ミキサーは第 9 章を参照してください。

第 2 章 ハードウェア構成

2.1 カートリッジの構成

Y8960 Cartridge は、FPGA（TangPrimer25K）で Y8960 の全回路を実装した MSX 用カートリッジです。内部は大きく分けて、次の要素で構成されます。

- **音源ブロック群**：SSG×2、OPLL-EX、OPL2、ADPCM、OPM、SCC（第 1 章のブロック構成表を参照）
- **デジタルミキサー**：5 系統のステレオ出力をミックスする時分割ミキサー
- **スロットインタフェース**：MSX スロット信号と内部バスの変換、アドレスデコード、I/O イネーブルの管理
- **SerialSRAM とその周辺**：512KB のシリアル SRAM、CPU（SCC バンク）／ADPCM／初期化シーケンサの 3 者を調停するアービター、SCC バンク制御
- **SPI ROM（Config ROM）**：起動用データを保持する SPI フラッシュ
- **System Controller**：カートリッジ識別と Config ROM アクセスの管理回路
- **I2S 出力**：ミキサー出力を外部へ出すデジタルオーディオ出力
- **クロック生成**：PLL と分周回路により、内部動作クロックを生成します

2.2 SerialSRAM の構成

搭載メモリは SerialSRAM 512KB です。8KB 単位で区切って BANK#0〜#63 の番号を振ると、その役割は次の通りです。

BANK#	容量	役割
#0〜#15	128KB	BIOS ROM（起動時に Config ROM からコピーされる）
#16〜#31	128KB	RAM（プログラム／データ用）
#32〜#63	256KB	ADPCM 専用 RAM

SerialSRAM のアドレス空間は最上位ビット（A18）で 2 つに分かれており、A18 = 0 が CPU から見える 256KB（BANK#0〜#31）、A18 = 1 が ADPCM 専用の 256KB です。CPU からは、SCC バンク制御（第 3 章）を通して BANK#0〜#31 の範囲だけが見えます。ADPCM 用メモリの内容は、ADPCM のレジスタ制御を通じて読み書きします（第 6 章）。

なお、BANK#32〜#62 は CPU 空間からは BANK#0〜#30 のミラーとして見え、BANK#63 は条件によって SCC レジスタバンクになります（第 3 章 3.5 節）。BANK#64 以降は未接続です。

2.3 起動時の動作

電源投入時（起動時）には、System Controller が初期化シーケンスを実行します。

1. Config ROM（SPI フラッシュ）の 7E0000h〜7FFFFFh にある **128KB を、SerialSRAM の 00000h 番地からへコピー**します。これが BANK#0〜#15 の BIOS ROM の内容になります。
2. コピー中は他のモジュールは停止し、/WAIT 信号によって MSX 本体も停止します。
3. コピーが終わるとカートリッジは通常動作に入ります。

また、電源投入直後およびリセット直後は、**音源ブロックの通常 I/O ポートはすべて無効**で、カートリッジはバスに応答しません。有効化の手続きは第 3 章 3.3 節を参照してください。リセット時の状態と推奨初期化シーケンスの詳細は第 10 章で扱います。

2.4 オーディオ出力

各音源の出力はデジタルミキサーでミックスされ、**24 ビット飽和処理**のうえ、I2S 形式で出力されます。I2S は 32 ビットスロット×2 チャンネルの構成です。

I2S のサンプリング周波数は約 94.4kHz です（PLL で生成する I2S クロック約 24.16MHz を分周。MCLK は未使用です）。詳細は第 9 章 9.4 節を参照してください。

ミキサーの系統別音量・パン・マスター音量の仕様は第 9 章を参照してください。

2.5 クロックとリセット

内部クロックは PLL で生成します（実装上は、入力クロック 28.63636MHz から 171.8MHz 系と約 24.16MHz 系を生成し、分周で 42.95MHz 系を作っています）。音源コアは原チップ相当のタイミングで動作するよう、このクロックから enable 信号を生成して駆動します。

リセットがかかると、I/O イネーブルはすべて無効（電源投入直後と同じ状態）に戻ります。

第 3 章 I/O マップとメモリーマップ

3.1 アクセス方法の概要

Y8960 Cartridge へのアクセスには、次の 3 つの経路があります。

1. **通常の I/O ポート**：各音源ブロックに割り当てられた I/O アドレスを使う方法です。ただし電源投入直後はすべて無効で、Memory Mapped I/O の手続きで有効化するまでは使えません（3.3 節）。
2. **Memory Mapped I/O（MMIO）**：メモリアドレス 7FF0h〜7FFFh に置かれた窓口です。音源レジスタへの直接アクセス、I/O ポートの有効化、ミキサーの音量設定を行います（3.4 節）。
3. **メモリ空間**：SCC がメガ ROM コントローラーを兼ねており、4000h〜BFFFh のバンク切り替えと、SCC レジスタへのアクセスを提供します（3.5 節）。

3.2 I/O ポートマップ

I/O アドレス	R/W	内容
40h〜4Fh	RW	System Controller（3.2.4 節）
7Ch	WO	OPLL レジスタアドレス（MSX-MUSIC 互換）
7Dh	WO	OPLL レジスタデータ
7Eh	WO	OPM レジスタアドレス
7Fh	RW	OPM レジスタデータ／ステータス
A0h	W	SSG レジスタアドレス（ラッチ）

I/O アドレス	R/W	内容
	O	
A1h	WO	SSGレジスタデータ書き込み（読み出すと FFh）
A2h	RO	SSGレジスタデータ読み出し
A3h	—	【要確認】正式な扱いは未確認です。RTL 上は、読み出すと FFh が返り、書き込みは作用しません
B0h	RW	MSX-TIMER：インデックス（bit3〜2 = コア選択、bit1〜0 = レジスタ選択）
B1h	RW	MSX-TIMER：インデックスが指すレジスタの値
B2h	RW	MSX-TIMER：割り込みフラグ（読み出し／書き込みでクリア）
B3h	RW	MSX-TIMER：カウンタ読み出し（書き込みで対象コアを選択）
C0h	WO	OPL2 レジスタアドレス（MSX-AUDIO 互換）
C1h	RW	OPL2 レジスタデータ／ステータス

ADPCM には独立した I/O ポートはなく、OPL2 のポート（C0h／C1h）から、Y8950（MSX-AUDIO）互換のレジスタマップで制御します。SCC にも I/O ポートはなく、メモリ空間だけに現れます。

3.2.1 SSG へのアクセス

SSG は、アドレスラッチ方式でアクセスします。

1. A0h にレジスタ番号を書きます。
2. A1h にデータを書くか、A2h からデータを読みます。

レジスタ番号と対象コアの対応は次の通りで、2 つのコアは 1 つのアドレスラッチを共有します。

レジスタ番号	対象
00h〜0Fh	SSG1 のレジスタ（YM2149 互換レジスタ）
10h〜1Fh	SSG2 のレジスタ（同上）
20h〜22h / 24h〜26h	ゲイン調整レジスタ（SSG1 / SSG2）
28h〜2Ah / 2Ch〜2Eh	パンレジスタ（SSG1 / SSG2）

レジスタの詳細は第 4 章 4.3 節を参照してください。

3.2.2 OPLL / OPL2 / OPM へのアクセス

いずれも、アドレスポートにレジスタ番号を書き、データポートで値を読み書きする 2 ポート方式です。

- OPLL：7Ch（アドレス）／7Dh（データ）。MSX-MUSIC と同じポートです。
- OPL2：C0h（アドレス）／C1h（データ）。MSX-AUDIO と同じポートで、ステータスの読み出しも C1h から行います。ADPCM のレジスタもこのマップに含まれます。
- OPM：7Eh（アドレス）／7Fh（データ）。

3.2.3 MSX-TIMER へのアクセス

MSX-TIMER は 4 コアあり、すべて B0h〜B3h の 1 組のポートでアクセスします。B0h にインデックス（bit3〜2 でコア、bit1〜0 でコア内レジスタを選択）を書き、B1h でそのレジスタの値を読み書きします。B2h は 4 コア分の割り込みフラグ（読み出し／書き込みでクリア）、B3h は選択中コアのカウンタ値の読み出しです。タイマーの仕様と割り込みについては第 10 章 10.2 節を参照してください。

3.2.4 System Controller

System Controller は I/O 40h〜4Fh に接続された管理回路で、カートリッジの識別と Config ROM への読み書きを提供します。音源とは独立に、電源投入直後からアクセスできます。

I/O アドレス	内容
40h	イネーブラ。80h を書くと有効化される。有効化後は読み出すと 7Fh（80h の全ビット反転）が返り、プログラムはこれで System Controller の存在を認識する。有効化されるまで、40h〜4Fh の読み出しには応答しない
41h	デバイスセレクト。デバイス ID を書く。Y8960 Cartridge の ID は **02h**。自 ID が書かれた場合のみ、読み出しにその反転値（FDh）を返す。他の ID の場合は応答しない（他デバイスとのバス競合回避のため）
42h	ファンクションセレクト。01h = Config ROM Reader/Writer。正しく選択された状態で読み出すと FEh が返る
43h 〜 45h	Config ROM アドレス（下位／中位／最上位 8 ビット）
46h	コマンド（00h = 読み出し、01h = 書き込み、02h = セクター消去（64KB 単位）、03h = チップ消去、04h = ステータス読み出し。読み出すと FFh）
47h	データ。読み出し／ステータスの結果は、コマンド完了後にこのポートから読む。ステータスの bit0 が BUSY
48h 〜 4Fh	予約。読み書きに応答しない

コマンド実行中（数 µs）は System Controller への I/O アクセスは受け付けられません（WAIT は出ません）。46h にコマンドを書いた後は、40h が 7Fh を返すようになるまで読み出しを繰り返してから、次のアクセスを行ってください。


3.3 電源投入時の状態と I/O ポートの有効化


電源投入直後およびリセット直後は、**音源ブロックの通常 I/O ポートはすべて無効**で、カートリッジはそれらのアドレスに応答しません。他のサウンドデバイスと競合しないための仕様で、Panasonic FM-PAC と同じ考え方に基づいています。

有効化は、Memory Mapped I/O の **I/O Enabler1（7FF6h）** と **I/O Enabler2（7FFFh）** への書き込みで、ブロックごとに行います。

アドレス	ビット	有効化するブロック
7FF6h（Enabler1）	b0	OPLL
7FFFh（Enabler2）	b0	OPL2（＋ADPCM）
	b1	SSG
	b2	OPM
	b7	MSX-TIMER

ビットに 1 を書くと有効、0 を書くと無効に戻ります。Enabler2 は読み出しも可能で、現在の設定を読み戻せます。





なお、MMIO 自体はカートリッジのメモリ空間に対するアクセスなので、複数の Y8960 Cartridge を装着した場合でも、カートリッジごとに個別に有効化・制御できます（有効化されていないカートリッジの I/O ポートは無効のままなので、I/O 空間でも競合しません）。

3.4 Memory Mapped I/O（7FF0h～7FFFh）

MMIO は、メモリアドレス 7FF0h～7FFFh の 16 バイトの窓口です。7FFFh を除いて書き込み専用です。この窓口が使えるのは、**RAM モード = 0 のとき、または BANK1 に ROM バンク（BANK#0～#15）が出現しているとき**に限ります

（3.5 節）。

アドレス	R/W	内容
7FF0h	WO	SSG レジスタアドレス
7FF1h	WO	SSG レジスタデータ書き込み
7FF2h	WO	OPL2 レジスタアドレス
7FF3h	WO	OPL2 レジスタデータ
7FF4h	WO	OPLL レジスタアドレス
7FF5h	WO	OPLL レジスタデータ
7FF6h	WO	I/O Enabler1（b0 = OPLL）
7FF7h	WO	SSG 音量
7FF8h	WO	OPLL 音量
7FF9h	WO	OPL2 音量
7FFAh	WO	SCC 音量
7FFBh	WO	OPM レジスタアドレス
7FFCh	WO	OPM レジスタデータ
7FFDh	WO	OPM 音量
7FFEh	WO	マスター音量
7FFFh	RW	I/O Enabler2（b7 = TIMER、b2 = OPM、b1 = SSG、b0 = OPL2）

音量はすべて 8 ビット値で、0 = OFF、128 = MAX です。ミキサーの詳細は第 9 章を参照してください。

MMIO 経由のレジスタアクセスは、通常 I/O ポートの有効／無効とは無関係に、いつでも使えます。ドライバの初期化

時など、I/O ポートを有効化する前に音源を初期化したい場合に便利です。

3.5 メモリーマップとバンク制御

3.5.1 バンク構成

CPU のメモリ空間 4000h～BFFFh は、8KB ごとに 4 つのバンクに分かれています。

CPU アドレス	バンク名
4000h～5FFFh	BANK0
6000h～7FFFh	BANK1
8000h～9FFFh	BANK2
A000h～BFFFh	BANK3

各バンクにはバンクレジスタがあり、値 n を書き込むと SerialSRAM の BANK#n がそのバンクに出現します。

BANK#n の内容は第 2 章 2.2 節の通り（#0～#15 = ROM、#16～#31 = RAM）で、バンク番号の上位側は次のように扱われます。

バンク番号	扱い
#32～#62	BANK#0～#30 のミラー
#63	条件を満たすと SCC レジスタバンク（3.5.3 節）。それ以外では BANK#31 のミラー
#64～#255	未接続

バンクレジスタのアドレスを読み出すと、現在選択されているバンク番号が返ります。

BANK0 は読み出し専用です。RAM バンク（#16～#31）を出現させても、BANK0 への書き込みは SRAM に届きません（後述の RAM モードレジスタへの書き込みを除きます）。

3.5.2 RAM モードとバンクレジスタの配置

バンクレジスタの配置は、RAM モード（互換モード／RAM モード）によって変わります。電源投入時は RAM モード = 0

（互換モード）です。

RAM モード = 0（互換モード） のバンクレジスタ：

アドレス	内容
5000h～57FFh	BANK0 バンクレジスタ
7000h～77FFh	BANK1 バンクレジスタ
9000h～97FFh	BANK2 バンクレジスタ
B000h～B7FFh	BANK3 バンクレジスタ

RAM モード = 1 への切り替えは、アドレス **4XFBh（X = 8～F）の b0** に 1 を書いて行います。RAM モードでは次のように変わります。

アドレス	内容
4XFBh	BANK モードレジスタ（b0：0 = 互換モード、1 = RAM モード）。常に出現している
4XFCh	BANK0 バンクレジスタ
4XFDh	BANK1 バンクレジスタ
4XFEh	BANK2 バンクレジスタ
4XFFh	BANK3 バンクレジスタ

RAM モードでは、BANK1～BANK3 への書き込みが SRAM まで届くようになり、BANK1 に SCC レジスタバンクを出現させることもできるようになります。なお、RAM モードやバンクレジスタへの書き込み自体は、出現中の BANK# の内容には書き込まれません。

3.5.3 SCC レジスタバンク

BANK#63 を出現させると、そのバンクは SCC レジスタバンクになります。出現位置は RAM モードによって異なります。

条件	SCC レジスタの出現アドレス
RAM モード = 0 で BANK2 に BANK#63	9800h～9FFFh（アドレス表は 9xxxh）
RAM モード = 1 で BANK1 に BANK#63	7800h～7FFFh（アドレス表は 7xxxh）

レジスタ配置の概要（9xxxh の場合。7xxxh の場合は上位桁が 7 になります）：

アドレス	R/W	内容
9800h～981Fh	RW	Ch.A 波形メモリ（32 バイト）
9820h～983Fh	RW	Ch.B 波形メモリ
9840h～985Fh	RW	Ch.C 波形メモリ
9860h～987Fh	RW	Ch.D/E 波形メモリ
9880h～9889h	WO	各チャンネルの周波数レジスタ
988Ah～988Eh	WO	各チャンネルの音量レジスタ
988Fh	WO	出力スイッチ
9890h～989Fh	WO	9880h～988Fh のミラー
98E0h～98FFh	WO	モードレジスタ（実体は 1 バイト）
9900h～9904h	WO	Ch.A～E のステレオ定位（パン）。1 = 左端、128 = 中央、255 = 右端。デフォルト 128
9905h～9FFFh	—	未使用（アクセス禁止。将来予約）

アドレス	R/W	内容

周波数・音量などの書き込み専用レジスタは、読み出しても値が返ることは保証されません。SCC レジスタの詳細は第7 章 7.3 節を参照してください。

第 4 章 SSG

4.1 概要

Y8960 には、YM2149（AY-3-8910 互換）相当の SSG コアが **2 個**搭載されている。本書では 1 個目を **SSG1**、2 個目を **SSG2** と呼ぶ。各コアはトーン 3 チャンネル（A / B / C）、ノイズジェネレータ 1 系統、エンベロープジェネレータ 1 系統を持ち、レジスタ構成と基本動作は YM2149 と互換である。

2 個のコアは常時同時に動作し、出力は加算されてミキサーの SSG 入力へ送られる。2 コア体制は、片方を音楽用、もう片方を効果音用に使うといった用途を想定したものである。どちらのコアをどちらの用途に割り当てるかはソフトウェアの自由であり、ハードウェア上の区別はない。ただし後述のとおり、レジスタの読み出しができるのは SSG2 側だけである点に注意すること。

Y8960 での拡張は次の 2 点である。

- **チャンネル別ステレオ定位（パン）**：A / B / C の各チャンネルに 8 ビットのパンを指定でき、左右の定位をチャンネルごとに変えられる（4.6 節）。
- **チャンネル別ゲイン**：各チャンネルの出力レベルを 8 ビットで調整できる（4.6 節）。

4.2 アクセス方法

4.2.1 I/O ポート

SSG へは I/O ポート A0h〜A3h でアクセスする。2 コアは 1 つのレジスタアドレス空間を共有しており（4.3 節）、ポートの役割は次のとおりである。

ポート	R/W	機能
A0h	W	レジスタアドレスの指定
A1h	W	レジスタへの書き込み（読み出すと FFh が返る）
A2h	R	レジスタの読み出し
A3h	—	予備。アクセスしても何も動作しない（読み出しは FFh）

ポート	R/W	機能

書き込みの手順は、A0h にレジスタアドレスを書き、続いて A1h にデータを書く。読み出しは、A0h にレジスタアドレスを書いた後、A2h を読む。

なお、電源投入直後は SSG の I/O ポートは無効化されている。使用するには I/O イネーブラ（MMIO 7FFFh の SSG ビット）を 1 にして有効化する必要がある（第 3 章参照）。

4.2.2 メモリマップド I/O（ミラー）

同じレジスタアクセスは、メモリマップド I/O 7FF0h / 7FF1h からも行える。

アドレス	R/W	機能
7FF0h	W	レジスタアドレスの指定（A0h と同じ）
7FF1h	W	レジスタへの書き込み（A1h と同じ）

ミラー側は書き込み専用であり、読み出しはできない。ミラーが利用できるメモリ状態の条件については第 3 章を参照すること。

4.3 レジスタマップ

レジスタアドレスは 6 ビットで、1 つの空間に SSG1 / SSG2 の基本レジスタと拡張レジスタが並んでいる。

アドレス	対象	内容
00h〜0Fh	SSG1	基本レジスタ（表 4.2）
10h〜1Fh	SSG2	基本レジスタ（表 4.2 と同構成）
20h〜22h	SSG1	チャンネル別ゲイン A / B / C（4.6 節）
23h	—	未接続
24h〜26h	SSG2	チャンネル別ゲイン A / B / C（4.6 節）

アドレス	対象	内容
27h	—	未接続
28h〜2Ah	SSG1	チャンネル別パン A / B / C（4.6 節）
2Bh	—	未接続
2Ch〜2Eh	SSG2	チャンネル別パン A / B / C（4.6 節）
2Fh	—	未接続
30h〜EFh	—	未接続

読み出しの可否：読み出し（A2h）ができるのは **SSG2 側のレジスタ（10h〜1Fh、24h〜26h、2Ch〜2Eh）のみ** で、SSG1 側のレジスタはすべて書き込み専用である。SSG1 側のアドレスを指定して読み出すと FFh が返る。

表 4.2 基本レジスタ（SSG1 は +00h、SSG2 は +10h のオフセット）

オフセット	内容	ビット構成
00h	Ch.Aトーン分周比 下位	分周比 [7:0]
01h	Ch.Aトーン分周比 上位	分周比 [11:8]
02h	Ch.Bトーン分周比 下位	分周比 [7:0]
03h	Ch.Bトーン分周比 上位	分周比 [11:8]
04h	Ch.Cトーン分周比 下位	分周比 [7:0]
05h	Ch.Cトーン分周比 上位	分周比 [11:8]
06h	ノイズ分周比	分周比 [4:0]

オフセット	内容	ビット構成
07h	ミキサー / I/O 制御（/ENABLE）	b7: IOB、b6: IOA、b5: NC、b4: NB、b3: NA、b2: TC、b1: TB、b0: TA
08h	Ch.A 音量	b4: M（エンベロープ選択）、b3〜b0: 音量
09h	Ch.B 音量	b4: M、b3〜b0: 音量
0Ah	Ch.C 音量	b4: M、b3〜b0: 音量
0Bh	エンベロープ周期 下位	周期 [7:0]
0Ch	エンベロープ周期 上位	周期 [15:8]
0Dh	エンベロープ波形	b3: CONT、b2: ATT、b1: ALT、b0: HOLD
0Eh	I/O ポート A	GPIO（4.5 節）
0Fh	I/O ポート B	GPIO（4.5 節）

4.4 基本レジスタの機能

基本レジスタの動作は YM2149 と同じである。要点だけを述べる。

- **トーン分周比（00h〜05h）**：各チャンネルの矩形波の周期を 12 ビットで指定する。値が大きいほど音程が下がる。
- **ノイズ分周比（06h）**：ノイズの周期を 5 ビットで指定する。ノイズは 3 チャンネルで共用される。
- **ミキサー / I/O 制御（07h）**：TA / TB / TC は各チャンネルのトーン出力、NA / NB / NC は各チャンネルへのノイズ出力の許可で、いずれも **0 で許可、1 で禁止**（負論理）。IOA / IOB は I/O ポート A / B の方向指定で、0 が入力、1 が出力である。
- **音量（08h〜0Ah）**：下位 4 ビットで 16 段階の音量を指定する。M ビットが 1 のとき、そのチャンネルの音量はエンベロープジェネレータの出力に従う。
- **エンベロープ周期（0Bh、0Ch）**：エンベロープの周期を 16 ビットで指定する。
- **エンベロープ波形（0Dh）**：CONT / ATT / ALT / HOLD の組み合わせで波形を選ぶ。このレジスタへの書き込みでエンベロープは先頭から再始動する。

4.5 I/O ポート（GPIO）

各コアのレジスタ 0Eh / 0Fh は汎用 I/O ポート A / B である。カートリッジ上での接続は次のとおりである。

コア	ポート A（0Eh / 1Eh）	ポート B（0Fh / 1Fh）
SSG 1	未接続	未接続
SSG 2	入力：カートリッジの DIP スイッチ（下位 2 ビット、上位ビットは 0）	未接続（出力は接続されていない）

SSG2 のポート A を読み出すことで、DIP スイッチの設定状態を知ることができる。07h / 17h の IOA ビットは 0（入力）にしておくこと。

4.6 Y8960 拡張レジスタ

4.6.1 チャンネル別ゲイン（20h〜26h）

各チャンネルの最終出力レベルを 8 ビットで調整するレジスタである（SSG1：A = 20h、B = 21h、C = 22h。SSG2：A = 24h、B = 25h、C = 26h）。

- 値の範囲は 0〜128 で、**128 が最大**（等倍）、0 で無音になる。
- デフォルトは 128 である。
- このゲインはコアの出力段に作用するため、音量レジスタでエンベロープを選んだチャンネルにも効く。4 ビット音量（＋エンベロープ）で作った音のバランスを、チャンネル単位で微調整する用途に使える。

ミキサー側にも SSG 系統全体のボリューム（MMIO 7FF7h、0 = OFF 〜 128 = MAX）がある。チャンネル別ゲインは各チャンネルの調整、ミキサーボリュームは SSG 系統全体の調整という役割分担である（デジタルミキサーの章を参照）。

4.6.2 チャンネル別パン（28h〜2Eh）

各チャンネルのステレオ定位を 8 ビットで指定するレジスタである（SSG1：A = 28h、B = 29h、C = 2Ah。SSG2：A = 2Ch、B = 2Dh、C = 2Eh）。

- **1 で左端、128 で中央、255 で右端**。
- デフォルトは 128（中央）である。

- ノイズとエンベロープはチャンネルの構成要素であり、そのチャンネルに設定したパンとゲインがそのまま適用される。

従来の SSG 音源はモノラルであったため、既存の曲データをそのまま演奏すれば全チャンネル中央定位で再生される。チャンネルごとにパンを振ることで、ステレオ感のある再生が可能になる。

第 5 章 OPLL-EX

5.1 概要

OPLL-EX は、YM2413（OPLL）相当の FM 音源である。メロディ 9 チャンネル、または メロディ 6 チャンネル＋リズム 5 音（バスドラム、スネアドラム、タムタム、トップシンバル、ハイハット）の構成を取る。レジスタ構成と基本動作は YM2413 と互換であり、MSX-MUSIC のソフトウェア資産がそのまま利用できる。

Y8960 での拡張は次の 2 点であり、この拡張版を OPLL-EX と呼ぶ。

- **プリセット音色バンクの追加**：YM2413 純正のプリセット音色に加え、OPLL-X（YM2423）、OPLL-P（YMF281）、VRC7 のプリセット音色セットを内蔵し、チャンネルごとに切り替えて使える（5.4 節）。
- **チャンネル別ステレオ定位（パン）**：9 チャンネルのそれぞれに 8 ビットのパンを指定できる（5.6 節）。YM2413 はモノラル出力であったため、これは Y8960 独自の拡張である。

5.2 アクセス方法

5.2.1 I/O ポート

ポート	R/W	機能
7Ch	W	レジスタアドレスの指定
7Dh	W	レジスタへの書き込み

OPLL のレジスタは読み出しできない。書き込みの手順は、7Ch にレジスタアドレスを書き、続いて 7Dh にデータを書く。

電源投入直後は OPLL の I/O ポートは無効化されている。使用するには I/O イネーブラ 1（MMIO 7FF6h の OPLL ビット）を 1 にして有効化する必要がある（第 3 章参照）。

5.2.2 メモリマップド I/O（ミラー）

アドレス	R/W	機能
7FF4h	W	レジスタアドレスの指定（7Ch と同じ）

アドレス	R/W	機能
7FF5h	W	レジスタへの書き込み（7Dh と同じ）

ミラーが利用できるメモリ状態の条件については第 3 章を参照すること。

【要確認】レジスタ書き込み時に必要なウェイト（アドレス書き込み後・データ書き込み後の待ち時間）の規定値。原チップ YM2413 には規定があるが、Y8960 の実装で同じウェイトが必要かは未確認。

5.3 レジスタマップ

レジスタはすべて書き込み専用である。00h～38h が YM2413 互換部、40h～48h と 50h～58h が Y8960 の新設レジスタである。

アドレス	内容	主なビット構成
00h	ユーザー音色：モジュレータ特性	AM、VIB、EGT、KSR、MULTI [3:0]
01h	ユーザー音色：キャリア特性	AM、VIB、EGT、KSR、MULTI [3:0]
02h	ユーザー音色：モジュレータ出力レベル	KSL [7:6]、TL [5:0]
03h	ユーザー音色：変調度・フィードバック	KSL [7:6]、DC、DM、FB [2:0]
04h	ユーザー音色：モジュレータ EG	AR [7:4]、DR [3:0]
05h	ユーザー音色：キャリア EG	AR [7:4]、DR [3:0]
06h	ユーザー音色：モジュレータ EG	SL [7:4]、RR [3:0]
07h	ユーザー音色：キャリア EG	SL [7:4]、RR [3:0]
08h～	未使用	―

アドレス	内容	主なビット構成
0Dh		
0Eh	リズム制御	b5: R（リズムモード）、b4: BD、b3: SD、b2: TOM、b1: TC、b0: HH（各リズム音のキーオン）
0Fh	テスト	常に 0 を書くこと
10h～18h	Ch.1～9 F ナンバー下位	F# [7:0]
19h～1Fh	未使用	―
20h～28h	Ch.1～9 制御	SUS [5]、KEY [4]、BLOCK [3:1]、F# [0]（最上位ビット）
29h～2Fh	未使用	―
30h～38h	Ch.1～9 音色・音量	INST [7:4]（音色番号）、VOL [3:0]（音量）
39h～3Fh	未使用	―
40h～48h	**Ch.1～9 プリセット音色バンク（新設）**	BANK [1:0]（5.4 節）
49h～4Fh	未使用	―
50h～58h	**Ch.1～9 パン（新設）**	PAN [7:0]（5.6 節）

アドレス	内容	主なビット構成
59h〜FFh	未使用	—

各レジスタの意味は YM2413 と同じである。音色パラメータの詳細や F ナンバーと音程の関係は、YM2413 の資料を参照すること。なお 30h〜38h の VOL は値が小さいほど音量が大きい（0 が最大）点に注意すること。

5.4 プリセット音色バンク

YM2413 系のプリセット音色は、チップごとに収録内容が異なる。OPLL-EX には次の 4 種類のプリセット音色セット（バンク）が内蔵されている。

バンク	内容
OPLL	YM2413 のプリセット音色
OPLL-X	YM2423 のプリセット音色
OPLL-P	YMF281 のプリセット音色
VRC7	VRC7 のプリセット音色

チャンネルごとに、追加レジスタ 40h〜48h（Ch.1 用が 40h、…、Ch.9 用が 48h）の **BANK（下位 2 ビット）** で、そのチャンネルが使うバンクを選択する。30h〜38h の INST（音色番号）は、選択したバンク内のプリセット音色を指す。INST = 0 のユーザー音色（00h〜07h で定義する音色）はバンクによらず共通である。



バンクをチャンネルごとに変えられるため、たとえばメロディに VRC7 の音色、伴奏に YM2413 の音色、といった混在使用ができる。

【要確認】BANK の値（0〜3）と 4 種類のバンク（OPLL / OPLL-X / OPLL-P / VRC7）の対応関係。実装上、プリセット音色 ROM の切替は BANK レジスタで行う設計であることは確認済みだが、値とバンク名の対応表は未確定。また、

VRC7 バンクが BANK レジスタ経由で実際に選択可能かどうかも未確認である（IKAOPLL の ALTPATCH_EN ピンは無効側に固定されており、ピン経由の切替は使われていない）。

5.5 リズムモード

レジスタ 0Eh の R ビットを 1 にするとリズムモードになり、メロディ Ch.7〜9 がリズム音（BD / SD / TOM / TC / HH）に置き換わる。各リズム音の発音は 0Eh の各ビットで行い、音色と音量は対応するチャンネル（Ch.7〜9）の INST / VOL の指定に従う。動作は YM2413 と同じである。

5.6 ステレオ定位（パン）

追加レジスタ 50h〜58h（Ch.1 用が 50h、…、Ch.9 用が 58h）で、チャンネルごとにステレオ定位を指定する。

- **1 で左端、128 で中央、255 で右端**。
- デフォルトは 128（中央）である。

ミキサー側にも OPLL 系統全体のボリューム（MMIO 7FF8h、0 = OFF 〜 128 = MAX）がある（デジタルミキサーの章を参照）。

【要確認】リズムモード時に、リズム音 5 音のパンがどのレジスタに従うか（Ch.7〜9 のパン 56h〜58h を共用するか）は未確認。

第 6 章 OPL2 + ADPCM

6.1 概要

このブロックは、YM3812（OPL2）相当の FM 音源と、ADPCM-B 相当の ADPCM 再生部を 1 つにまとめたものである。レジスタマップは **MSX-AUDIO（Y8950）と互換** に構成されており、MSX-AUDIO 用のソフトウェア資産が利用できる。

- **FM 部**：2 オペレータ FM、9 チャンネル。リズムモード時はメロディ 6 チャンネル＋リズム 5 音。タイマー 2 本（タイマー 1 / タイマー 2）を内蔵し、割り込みを発生できる。Y8960 の実装はステレオ出力のコアを用いており、チャンネル別パンの拡張が追加されている（6.7 節）。
- **ADPCM 部**：ADPCM-B 方式のサンプル再生。専用の 256KB メモリを持ち、メモリ上の波形データをデルタ変調で再生する。録音系とメモリ読み書きのためのデータポートも Y8950 と同じ配置にある。

FM 部と ADPCM 部の出力はブロック内で加算・飽和され、ミキサーの「OPL2」入力として 1 系統にまとめられる。したがってミキサー側のボリュームや定位は FM 部と ADPCM 部で共通である（チャンネル別のパンは各部で個別に設定できる）。

Y8950 にあって Y8960 で廃止された機能（キーボード I/O、プリスケーラ、DAC 直接出力など）については 6.5 節に明記する。

6.2 アクセス方法

6.2.1 I/O ポート

ポート	R/W	機能
C0h	W	レジスタアドレスの指定
C0h	R	ステータスレジスタの読み出し（6.3 節）
C1h	W	レジスタへの書き込み

書き込みの手順は、C0h にレジスタアドレスを書き、続いて C1h にデータを書く。レジスタ値そのものは読み出せない。

電源投入直後は OPL2 の I/O ポートは無効化されている。使用するには I/O イネーブラ 2（MMIO 7FFFh の OPL2 ビ

ット）を 1 にして有効化する必要がある（第 3 章参照）。

6.2.2 メモリマップド I/O（ミラー）

アドレス	R/W	機能
7FF2h	W	レジスタアドレスの指定（C0h と同じ）
7FF3h	W	レジスタへの書き込み（C1h と同じ）

ミラー側は書き込み専用であり、ステータスの読み出しはできない。ミラーが利用できるメモリ状態の条件については第 3 章を参照すること。

【要確認】レジスタ書き込み時に必要なウェイトの規定値。原チップ YM3812 / Y8950 には規定があるが、Y8960 の実装で同じウェイトが必要かは未確認。

6.3 ステータスレジスタ

C0h を読むとステータスレジスタが得られる。割り込み要因の確認に使う。

ビット	名称	意味
b7	INT	割り込み発生（いずれかのフラグが立ち、割り込みが許可されている）
b6	T1	タイマー 1 のフラグ
b5	T2	タイマー 2 のフラグ
b4	EOS	ADPCM がストップアドレスに到達した
b3	BUF_RDY	バッファレディ（ADPCM データレジスタへのアクセス可）
b2〜b1	―	1 固定
b0	PCM_BSY	再生中（コントロール 1 の START が立っている間）1

フラグのマスクとクリアはレジスタ 04h（フラグコントロール）で行う（6.4 節）。割り込み全体の扱いは割り込みの章を参照すること。

ADPCM 関係のフラグの振る舞いは次の通りである。

- リセット直後は EOS / BUF_RDY の各フラグがマスクされており、ステータスの読み値は 06h になる（ADPCM による割り込みも発生しない）。マスクはレジスタ 04h で解除する。
- EOS は、再生がストップアドレスに到達したときに立つ。リピート再生時も、ループの終端ごとに立つ。
- リピートなしの再生が終了すると、コントロール 1 の START などは自動的にクリアされ、PCM_BSY も 0 に戻る。

- BUF_RDY は、待機中とメモリ転送モード中は 1 を保持する。データレジスタ経由の読み書きでは、SRAM への処理が完了するまで 0 になる。

6.4 FM 部レジスタ

レジスタはすべて書き込み専用である。FM 部のアドレス配置は YM3812 と同じであり、各パラメータの意味は YM3812 の資料を参照すること。ここでは Y8960 での配置と、タイマー／フラグ関係を示す。

アドレス	内容	主なビット構成
01h	テスト	テストレジスタ。通常は 0 を書くこと
02h	タイマー 1	カウンタ値（8 ビット）
03h	タイマー 2	カウンタ値（8 ビット）
04h	フラグコントロール	b7: IRQRST（フラグリセット）、b6: T1MSK、b5: T2MSK、b4: MSKEDS（EOS マスク）、b3: MSKBR（BUF マスク）、b1: ST2（タイマー 2 始動）、b0: ST1（タイマー 1 始動）
08h	CSM / ノートセレクト	b7: CSM（複合正弦波モード）、b6: NSEL。ADPCM コントロール 2 と共用（6.5 節）
20h〜35h	オペレータ特性 1	AM、VIB、EGT、KSR、MULTI [3:0]
40h〜55h	オペレータ特性 2	KSL [7:6]、TL [5:0]
60h〜	オペレータ EG	AR [7:4]、DR [3:0]

アドレス	内容	主なビット構成
75h	1	
80h〜95h	オペレータ EG 2	SL [7:4]、RR [3:0]
A0h〜A8h	Ch.1〜9 F ナンバー下位	F# [7:0]
B0h〜B8h	Ch.1〜9 制御	KON [5]、BLOCK [4:2]、F# [1:0]
BDh	リズム / AM・VIB 深さ	AM 深さ [7]、VIB 深さ [6]、R（リズムモード）[5]、BD [4]、SD [3]、TOM [2]、TC [1]、HH [0]
C0h〜C8h	Ch.1〜9 接続	FB [3:1]、C（アルゴリズム）[0]
E0h〜F5h	オペレータ波形選択	WS [1:0]（4 波形から選択）

リズムモード（BDh の R ビット = 1）では、メロディ Ch.7〜9 がリズム音に置き換わる。動作は YM3812 と同じである。

6.5 ADPCM 部レジスタ

ADPCM 部のレジスタは Y8950 と同じ配置である。

アドレス	R / W	内容	ビット構成・説明
07	W	コントロー	b7: START（メモリ再生の開始）、b6: REC（録音用だが Y8960 では録音は未対応。メモリ書き込みモ

アドレス	R/W	内容	ビット構成・説明
h		ル 1	ードの選択に使う)、b5: MEMD(データソース選択: 1 でメモリ、0 でデータレジスタ)、b4: REPT(リピート再生)、b3: SPOFF(1 で ADPCM の出力を止める)、b0: RST(フラグ・カウンタのリセット)
08h	W	コントロール 2	b1: 64K、b0: ROM(メモリ種別指定。効果は本文参照)。SMPL / DA/AD は無効。FM 部の CSM / NSEL と共用アドレス
09h	W	スタートアドレス下位	アドレス [7:0]
0Ah	W	スタートアドレス上位	アドレス [15:8](6.6 節)
0Bh	W	ストップアドレス下位	アドレス [7:0]
0Ch	W	ストップアドレス上位	アドレス [15:8](6.6 節)
0Fh	RW	ADPCM データ	ADPCM メモリの読み書きに使うデータポート(6.6 節)
10h	W	DELTA-N 下位	再生レート [7:0]
11h	W	DELTA-N 上位	再生レート [15:8]
12h	W	EG コントロール	再生レベルのエンベロープ制御



廃止されたレジスタ

次の Y8950 の機能は Y8960 には存在しない。書き込んでも動作しない。

アドレス	Y8950 での機能	備考
05h / 06h	キーボード入出力	廃止
0Dh / 0Eh	プリスケーラ	廃止（再生レートは DELTA-N で直接設定する）
15h / 16h	DAC データ	廃止
17h	シフトレジスタ	廃止
18h / 19h / 1Ah	I/O コントロール、I/O データ、PCM データ	廃止

レジスタ 08h のメモリ種別指定は、Y8960 でも有効である。**64K** を立てると、メモリアクセスのアドレスは下位 16 ビットにマスクされ、64KB の範囲内で折り返す。**ROM** を立てると、メモリ読み出しは 0 を返し、書き込みは無視される（ROM バンクを模した動作）。SMPL / DA/AD のビットは無効であり、データレジスタから直接サンプルを供給する再生（CPU 直接合成）は未対応である。

録音（REC）は未対応である。START と REC を立てても録音は行われず、アナログ入力の経路もない。REC ビットは、メモリ書き込みモードの選択（6.6 節）にのみ使われる。

6.6 ADPCM メモリ

ADPCM 部は、SerialSRAM の中に **専用の 256KB メモリ**を持つ。この領域は CPU バンク領域（BANK#0〜31）とは別の領域であり、容量や構成の切り替えはない（固定）。

- **アドレス指定**：スタートアドレス（09h / 0Ah）とストップアドレス（0Bh / 0Ch）は **4 バイト単位** で指定する。レジスタに書いた 16 ビットの値 × 4 がバイトアドレスとなり、256KB の全域を指せる。再生・転送の範囲はスタートアドレス × 4 からストップアドレス × 4 ＋ 3 までで、ストップ側は末尾の 4 バイトを含む。
- **再生**：START を立てると（MEMD = 1、REC = 0）、スタートアドレスからストップアドレスまでのデータを順に読み出して再生する。REPT を立てるとストップアドレス到達後にスタートアドレスへ戻って繰り返す。到達時はステータスの EOS フラグが立つ。再生はメモリからのみで、データレジスタ経由の直接再生は未対応である。
- **CPU からの読み書き**：レジスタ 0Fh（ADPCM データ）を通じて行う。書き込みモード（START = 0、REC = 1、MEMD = 1）では、0Fh への書き込みのたびに内部アドレスが自動で進み、ストップアドレスの末尾に達すると EOS フラグが立ってポインタはスタートアドレスに戻る（末尾を超える書き込みは無視される）。読み出しモード（START = 0、REC = 0、MEMD = 1）では、コントロール 1 を設定した直後の 2 回の読み出しがダミーとなり、3 回目からプリフェッチされたデータが返る。ストップアドレスを超えて読むと 0 が返り、EOS フラグが立つ。読み書きの開始前に、スタート／ストップアドレスとコントロール 1 の MEMD 等を設定しておくこと。ステータスの BUF_RDY フラグがデータ転送の可否を示す。
- **再生レート**：DELTA-N（10h / 11h、16 ビット）で設定する。値が大きいほど再生が速く（サンプリングレートが高く）なる。
- 再生中でも CPU からのメモリアクセスは可能であり、SRAM へのアクセスは内部で調停される。

6.7 パンとボリューム

6.7.1 チャンネル別パン（新設）

Y8960 で新設されたレジスタで、チャンネルごとにステレオ定位を指定する。

アドレス	内容
F6h〜FEh	FM Ch.1〜9 のパン
FFh	ADPCM のパン

- **1 で左端、128 で中央、255 で右端。**

- デフォルトは 128（中央）である。

6.7.2 系統ボリューム

ミキサー側に OPL2 系統（FM 部＋ADPCM 部の合算）のボリューム（MMIO 7FF9h、0 = OFF 〜 128 = MAX）がある（デジタルミキサーの章を参照）。チャンネル別の音量は FM 部の TL や ADPCM の EG コントロールで調整し、系統全体の音量はミキサーボリュームで調整する、という役割分担である。

6.8 割り込み

このブロックは割り込み要因として、タイマー 1 / タイマー 2 のタイムアウト、ADPCM の EOS、BUF を持つ。各フラグはレジスタ 04h でマスクでき、フラグが立ってマスクされていない要因があると割り込み信号がアサートされる。詳細は割り込みの章を参照すること。

第 7 章 SCC

本章では、Y8960 に搭載された SCC（波形メモリ音源）と、そのレジスタについて説明します。SCC はメモリーマップド I/O 専用のブロックであり、メガ ROM のバンク制御も兼ねています。バンク制御の仕組みそのものは第 3 章「3.5 メモリーマップとバンク制御」で説明しました。本章では主に音源としてのレジスタを扱い、バンク制御については音源と関係する範囲で触れます。

7.1 概要

Y8960 の SCC は、IKASCC（コナミ SCC の再現コア）をベースにしています。主な仕様は次のとおりです。

- 波形メモリ音源 5 チャンネル（Ch.A～Ch.E）
- 各チャンネルは 32 バイトの波形メモリを持ち、その内容を繰り返し読み出して発音します。ただし Ch.D と Ch.E は 1 つの波形メモリを共有します（原 SCC と同じ構成です）
- チャンネルごとに周波数（12 ビット周期値）と音量（4 ビット）を設定できます
- Y8960 独自の拡張として、チャンネルごとにステレオ定位（パン）を指定できます（7.7 節）
- メガ ROM バンク制御（SCC バンク）を兼ねており、カートリッジの SerialSRAM を MSX のメモリー空間に出現させる役割を持ちます

SCC には I/O ポートは割り当てられていません。すべてのレジスタは、SCC レジスタバンクをメモリー空間に出現させてアクセスします。

7.2 SCC レジスタバンクの出現方法

SCC のレジスタは、BANK#63 を出現させたバンク内に現れます（第 3 章 3.5.3 参照）。

条件	出現場所	レジスタのベースアドレス
RAM モード = 0 で BANK2 に BANK#63 を出現	8000h～9FFFh	9800h～9FFFh
RAM モード = 1 で BANK1 に BANK#63 を出現	6000h～7FFFh	7800h～7FFFh

以降の説明では BANK2 に出現させた場合のアドレス（98xxh）を主に記し、BANK1 の場合は 78xxh と読み替えてください。

7.3 レジスタマップ

SCC レジスタバンク内のレジスタ配置は次のとおりです。アドレスは BANK2 出現時／BANK1 出現時の順に記しています。

アドレス	R/W	内容
9800h～981Fh ／ 7800h～781Fh	R/W	Ch.A 波形メモリ（32 バイト）
9820h～983Fh ／ 7820h～783Fh	R/W	Ch.B 波形メモリ（32 バイト）
9840h～985Fh ／ 7840h～785Fh	R/W	Ch.C 波形メモリ（32 バイト）
9860h～987Fh ／ 7860h～787Fh	R/W	Ch.D／Ch.E 波形メモリ（32 バイト、共有）
9880h～9881h ／ 7880h～7881h	W	Ch.A 周波数レジスタ
9882h～9883h ／ 7882h～7883h	W	Ch.B 周波数レジスタ
9884h～9885h ／ 7884h～7885h	W	Ch.C 周波数レジスタ
9886h～9887h ／ 7886h～7887h	W	Ch.D 周波数レジスタ
9888h～9889h ／ 7888h～7889h	W	Ch.E 周波数レジスタ
988Ah ／ 788Ah	W	Ch.A 音量
988Bh ／ 788Bh	W	Ch.B 音量
988Ch ／ 788Ch	W	Ch.C 音量
988Dh ／ 788Dh	W	Ch.D 音量
988Eh ／ 788Eh	W	Ch.E 音量
988Fh ／ 788Fh	W	出力スイッチ
9890h～989Fh ／ 7890h～789Fh	W	9880h～988Fh のミラー

アドレス	R/W	内容
98A0h〜98BFh ／ 78A0h〜78BFh	−	未使用（アクセス禁止）
98C0h〜98DFh ／ 78C0h〜78DFh	−	未使用（アクセス禁止）
98E0h〜98FFh ／ 78E0h〜78FFh	W	モードレジスタ（実体は 1 バイト）
9900h ／ 7900h	W	Ch.A ステレオ定位（パン）
9901h ／ 7901h	W	Ch.B ステレオ定位（パン）
9902h ／ 7902h	W	Ch.C ステレオ定位（パン）
9903h ／ 7903h	W	Ch.D ステレオ定位（パン）
9904h ／ 7904h	W	Ch.E ステレオ定位（パン）
9905h〜9FFFh ／ 7905h〜7FEFh	−	未使用（アクセス禁止。将来予約）

波形メモリ以外のレジスタは書き込み専用です。読み出した場合の結果は未定義です。アクセス禁止の領域には読み書きしないでください。

7.4 波形メモリ

各チャンネルの波形メモリは 32 バイトで、1 サンプル 8 ビットの符号付き波形データを格納します。発音中、チャンネルは波形メモリを先頭から繰り返し読み出し、1 周期 32 サンプルの波形として出力します。

- 波形メモリは読み書き可能です。発音中に書き換えると、その時点から波形が変化します
- Ch.D と Ch.E は波形メモリを共有します。9860h〜987Fh への書き込みは両チャンネルの音色を同時に変えます。独立した波形を持たせたい場合は、どちらか一方のチャンネルだけを使うなどの工夫が必要です

7.5 周波数レジスタと音量

周波数レジスタは各チャンネル 2 バイトで、下位アドレスに周期値の下位 8 ビット、上位アドレスに上位 4 ビットを書き

込みます（12ビット値）。

発音周波数は原 SCC と同様に次の式で決まります。

発音周波数 ＝ 3.579545 MHz ÷（32 ×（周期値 ＋ 1））


周期値が大きいほど低い音になります。

音量レジスタは各チャンネル 1 バイトで、下位 4 ビットが有効です（0＝無音、15＝最大）。

7.6 出力スイッチ

988Fh の出力スイッチは、チャンネルごとの出力オン／オフを制御します。

ビット	対象	意味
bit0	Ch.A	1 ＝ 出力オン、0 ＝ 出力オフ
bit1	Ch.B	同上
bit2	Ch.C	同上
bit3	Ch.D	同上
bit4	Ch.E	同上
bit7〜5	—	使用しません



リセット時の値は全ビット 0 で、全チャンネルが出力オフです。周波数と音量を設定しただけでは音は出ません。発音したいチャンネルのビットを 1 にしてください。

7.7 ステレオ定位（パン）

9900h〜9904h は、Y8960 で追加されたチャンネルごとのステレオ定位レジスタです。各チャンネルに 8 ビットで定位を指定します。

- 1 ＝ 左端
- 128 ＝ 中央（リセット時の初期値）
- 255 ＝ 右端

書き込み専用です（読み出し結果は未定義）。リセット時は全チャンネル 128（中央）に戻ります。

7.8 モードレジスタ

98E0h〜98FFh はモードレジスタです。領域全体で実体は 1 バイトであり、範囲内のどのアドレスに書き込んでも同じレジスタが更新されます。これは原 SCC のテスト系レジスタに相当するもので、通常の演奏プログラムでは書き換える必要はありません（リセット時の値 00h のまま使用してください）。

- 【要確認】モードレジスタの各ビットの機能定義は、現行の仕様資料に記載がありません。詳細が判明し次第、本節に追記します。

7.9 バンク制御との関係

SCC コアは音源であると同時に、カートリッジ全体のメモリーバンク制御を担っています。プログラミング上の要点だけを挙げます。詳細は第 3 章 3.5 を参照してください。

- バンクは 4000h〜5FFFh（BANK0）、6000h〜7FFFh（BANK1）、8000h〜9FFFh（BANK2）、A000h〜BFFFh（BANK3）の 4 つで、各 8KB です
- バンクレジスタの配置は RAM モードで変わります。RAM モード = 0 では各バンク内のアドレス（5000h〜57FFh、7000h〜77FFh、9000h〜97FFh、B000h〜B7FFh）への書き込み、RAM モード = 1 では 4XFCh〜4XFFh への書き込みです。モードレジスタ（RAM モード指定）は 4XFBh で、常に出現しています
- BANK#0〜#15 は ROM 扱い、BANK#16〜#31 は RAM 扱いのバンクです。RAM バンクへの書き込みは RAM モード = 1 のときだけ有効です
- BANK#63 は SCC レジスタバンク専用です（7.2 節）。それ以外のバンクに出現させてもレジスタとしては機能しません
- リセット時は BANK0〜BANK3 に BANK#0〜#3 が順に出現し、RAM モード = 0 になっています

7.10 発音までの手順

1. BANK#63 を BANK2（または RAM モード = 1 で BANK1）に出現させる
2. 波形メモリに波形データを書き込む
3. 周波数レジスタと音量を設定する
4. 必要に応じてステレオ定位（9900h〜9904h）を設定する
5. 出力スイッチ（988Fh）で発音するチャンネルのビットを 1 にする

第 8 章 OPM

本章では、Y8960 に搭載された OPM（YM2151 相当）の FM 音源について説明します。OPM は Y8960 の音源ブロックの中でも後から追加されたもので、旧来の書きかけ資料には記載がありませんでした。本章が本書での正式な解説となります。

8.1 概要

Y8960 の OPM は、IKAOPM（YM2151 の再現コア）をベースにしています。主な仕様は次のとおりです。

- 4 オペレーター FM 音源、8 チャンネル
- チャンネルごとにアルゴリズム（接続形態）とフィードバックを設定可能
- ステレオ出力。チャンネルごとに左右への出力可否（RL ビット）を指定できます
- LFO（ビブラート／トレモロ用）とノイズジェネレーターを搭載
- タイマー A／タイマー B を内蔵し、割り込みを発生できます

レジスタ構成は YM2151 と互換です。YM2151 の資料で説明されているレジスタの意味は、そのまま Y8960 の OPM にも当てはまります。本章ではアクセス方法と Y8960 固有の実装（書き込みキューなど）を中心に説明し、レジスタマップは概要を示します。

8.2 アクセス方法

OPM には I/O ポートとメモリーマップド I/O の 2 系統のアクセス方法があります。

アクセス先	アドレスレジスタ	データレジスタ	備考
I/O ポート	7Eh	7Fh	データ側の読み出しでステータスを取得可能
メモリーマップド I/O	7FFBh	7FFCh	書き込み専用

レジスタへの書き込み手順は次のとおりです。

1. アドレスレジスタに、書きたい OPM レジスタの番号を書く
2. データレジスタに、値を書く

I/O ポート（7Eh／7Fh）を使う場合は、あらかじめ I/O ポートを有効化しておく必要があります（I/O Enabler2 の OPM ビット。第 3 章 3.3 参照）。電源投入直後は無効です。メモリーマップド I/O は、第 3 章 3.4 のウィンドウが開いているときに使えます。

8.3 書き込みキューと /WAIT

YM2151 には「前の書き込みの処理が終わる前に次の書き込みが来ると、その書き込みが取りこぼされる」という性質があり、実チップではステータスの BUSY を見ながら書き込む必要がありました。

Y8960 の OPM では、この制約をハードウェア側で吸収しています。

- CPU からの書き込みは、内部のキュー（16 件分）に順に蓄えられます
- キューからは YM2151 の処理タイミングに合わせて 1 件ずつ取り出され、コアへ書き込まれます（アドレス書き込み・データ書き込みそれぞれに必要な保持時間が確保されます）
- キューが満杯になると、スロットの /WAIT 信号で CPU を待たせます。書き込みが取りこぼされることはありません

したがって、プログラムは BUSY を厳密に監視しなくても、通常の OUT 命令のペースで続けて書き込めます。ただし、キューの深さには限りがあるため、短時間に大量のレジスタ書き換えを行うと /WAIT による待ちが発生し、CPU の処理時間が延びる点に留意してください。

ステータスレジスタの BUSY ビット（8.4 節）は、キューに未処理の書き込みが残っている間、またはコアが処理中の間 1 になります。「すべての書き込みがコアへ反映されたこと」を確認したい場合は、BUSY が 0 になるのを待ってください。

8.4 ステータスレジスタ

I/O ポート 7Fh を読み出すと、ステータスレジスタが得られます（メモリーマップド I/O 側からは読み出せません）。

ビット	名称	意味
bit7	BUSY	1 ＝ 書き込み処理中（キュー残量あり、またはコア処理中）
bit1	FBT	タイマー B のオーバーフローフラグ
bit0	FTA	タイマー A のオーバーフローフラグ

ビット	名称	意味
その他	—	0

タイマーフラグのクリア方法は 8.7 節を参照してください。

8.5 レジスタマップ（概要）

OPM のレジスタは YM2151 と同じ配置です。主要なものを抜粋します。各パラメーターの詳細な意味は YM2151 の資料を参照してください。

レジスタ	内容
01h	テストレジスタ（通常は 00h のまま）
08h	キーオン／キーオフ（チャンネルとオペレーターを指定）
0Fh	ノイズ制御（NE：ノイズ有効、NFRQ：ノイズ周波数）
10h	タイマー A カウンタ（上位 8 ビット）
11h	タイマー A カウンタ（下位 2 ビット）
12h	タイマー B カウンタ
14h	タイマー制御（CSM、フラグリセット、割り込み許可、ロード）
18h	LFO 周波数
19h	LFO 振幅変調深度（AMD）／位相変調深度（PMD）。bit7 で対象を選択して 2 回に分けて書く
1Bh	LFO 波形選択
20h〜27h	チャンネル制御（RL：左右出力、FL：フィードバック量、CON：アルゴリズム）
28h〜2Fh	チャンネルごとのキーコード（KC）
30h〜37h	チャンネルごとのキー・フラクション（KF）

レジスタ	内容
38h～3Fh	チャンネルごとの PMS（位相変調感度）／AMS（振幅変調感度）
40h～5Fh	オペレーターの DT1（デチューン 1）／MUL（周波数倍率）
60h～7Fh	オペレーターの TL（トータルレベル）
80h～9Fh	オペレーターの KS（キースケーリング）／AR（アタックレート）
A0h～BFh	オペレーターの AME（AM 有効）／D1R（第 1 ディケイレート）
C0h～DFh	オペレーターの DT2（デチューン 2）／D2R（第 2 ディケイレート）
E0h～FFh	オペレーターの D1L（第 1 ディケイレベル）／RR（リリースレート）

チャンネル別レジスタ（20h～3Fh）はアドレスの下位 3 ビットでチャンネルを、オペレーター別レジスタ（40h～FFh）はアドレスの下位 5 ビットでチャンネルとオペレーターを選択します（YM2151 と同じ規則です）。

8.6 ステレオ出力（RL ビット）

レジスタ 20h～27h の RL ビットで、チャンネルごとに左右どちらの出力へ送るかを指定します。

bit7（R）	bit6（L）	出力
0	0	左右とも出力しない
0	1	左のみ
1	0	右のみ
1	1	左右（中央）

OPM のステレオ定位はこの RL ビットによるものがすべてで、ミキサー側にチャンネル単位の細かいパン設定はありません（ミキサーについては第 9 章）。きめ細かい定位が必要な場合は、同じ音色を 2 チャンネルに割り当て、左右の TL を変えて再現するなどの方法が考えられます。

8.7 タイマーと割り込み

OPM はタイマー A とタイマー B を内蔵しています。

- タイマー A は 10 ビット、タイマー B は 8 ビットのカウンタ値を持ち、レジスタ 10h〜12h で設定します
- レジスタ 14h で各タイマーのロード（カウント開始）と割り込み許可、フラグのリセットを制御します
- カウンタがオーバーフローすると、ステータスレジスタ（8.4 節）の対応するフラグ（FTA／FBT）が立ちます。割り込みを許可している場合は、カートリッジの割り込み出力もアクティブになります（第 10 章 10.4 参照）
- フラグはレジスタ 14h のフラグリセットビットでクリアします。クリアするまでフラグは立ったままで、割り込みも継続します

周期的な処理のタイミング源として使うほか、CSM モード（タイマー A のオーバーフローに同期してキーオンする機能）も YM2151 と同様に利用できます。

第 9 章 デジタルミキサー

本章では、Y8960 の全音源の出力をまとめるデジタルミキサーと、最終段の I2S 出力について説明します。

9.1 概要

Y8960 の音源ブロックはすべてステレオ化されており、その出力は FPGA 内部のデジタルミキサーで合算され、I2S インタフェースで DAC（PCM5102A）へ送られます。アナログ段でのミキシングは行われません。

ミキサーの入力は次の 5 系統です。

系統	内容	ステレオ化の方式	詳細
SSG	SSG × 2 コアの出力を加算したもの	チャンネルごとのパン	第 4 章
OPLL	OPLL-EX	チャンネルごとのパン	第 5 章
OPL2	OPL2 と ADPCM を内部で加算したもの	チャンネルごとのパン（ADPCM も含む）	第 6 章
SCC	SCC 5 チャンネル	チャンネルごとのパン	第 7 章
OPM	OPM 8 チャンネル	チャンネルごとの RL ビット（左右出力指定）	第 8 章

パン（ステレオ定位）の設定は各音源ブロック側で行います。ミキサー側の役割は、系統ごとの音量調整と合算、マスター音量の適用です。

なお、ADPCM には独立した系統音量はありません。ADPCM の音量は OPL2 系統の音量（9.2 節）に従います。

9.2 系統別ボリュームとマスターボリューム

音量レジスタはメモリーマップド I/O です（第 3 章 3.4 のウィンドウが開いているときに書き込めます）。すべて書き込み

専用です。

アドレス	内容
7FF7h	SSG Volume
7FF8h	OPLL Volume
7FF9h	OPL2 Volume（ADPCM も含む）
7FFAh	SCC Volume
7FFDh	OPM Volume
7FFEh	Master Volume

各レジスタは 8 ビットで、値の意味は次のとおりです。

- 0 ＝ OFF（その系統は無音になります）
- 1〜128 ＝ 音量。128 が最大です
- 129〜255 を書いた場合は 128 と同じ（最大）として扱われます

リセット時の初期値は、全レジスタとも 128（最大）です。

ミキサー内部の処理は次の順序で行われます。

1. 各系統の入力に、その系統のボリュームを掛ける
2. 5 系統を合算し、24 ビットで飽和（サチュレーション）させる
3. 合算結果にマスターボリュームを掛けて出力する

9.3 飽和とクリップについて

合算は 24 ビットの飽和処理です。範囲を超えた値は最大値／最小値に張り付く（クリップする）ため、ラップアラウンドによる異常な音にはなりませんが、波形が潰れて歪みます。

合算後の減衰は行われません。系統ボリューム 128（×1）で 16 ビットフルスケールの音源を 1 系統だけ鳴らした場合でも出力は −6dBFS に達するため、複数系統を大きな音量で同時に鳴らすとクリップしやすくなります。

全系統を大きな音量で同時に鳴らすとクリップしやすくなります。歪みが気になる場合は、マスターボリュームではなく系統別ボリュームの側でバランスを取りながら下げると、各音源の相対バランスを保ちやすくなります。

9.4 I2S 出力

ミキサーの出力（24 ビットステレオ）は、I2S インタフェースで DAC へ送られます。

項目	仕様
フォーマット	I2S（MSB ファースト）
スロット構成	32 ビット × 2 チャンネル。有効データは 24 ビット
BCLK	約 6.04 MHz
LRCLK（サンプリング周波数）	約 94.4 kHz（I2S クロック約 24.16 MHz を分周）
MCLK	出力されません（DAC は MCLK なしで動作する設定です）

プログラムから I2S を意識することは通常ありません。音量とパンに関する設定は、9.2 節のレジスタと各音源ブロックのレジスタで行います。

第 10 章 システム機能

本章では、音源ブロック以外のシステム機能――System Controller と MSX-TIMER――を説明し、あわせてリセット動作、割り込みの全体像、使用上の注意をまとめます。

10.1 System Controller

System Controller は、カートリッジの識別と、内蔵 Config ROM（SPI フラッシュ）へのアクセスを提供するブロックです。I/O ポート 40h〜4Fh を使います。このポート範囲は音源ブロックの I/O イネーブラ（第 3 章 3.3）の対象外で、System Controller 独自の有効化手順を持ちます。

10.1.1 有効化とデバイスの識別

電源投入時、System Controller は無効状態であり、40h〜4Fh の読み出しには応答しません。有効化と識別の手順は次のとおりです。

1. I/O 40h に 80h を書き込むと、System Controller が有効になる
2. 有効状態では、I/O 40h を読み出すと 7Fh（80h の全ビット反転）が返る。プログラムはこの値で System Controller の存在を確認できる
3. I/O 41h（デバイスセレクト）にデバイス ID を書き込む。自身の ID と一致したデバイスだけが、41h の読み出しに「ID の全ビット反転」で応答する（他のデバイスが応答する場合があるため、一致しないデバイスは応答しない設計になっている）
4. Y8960 Cartridge の ID は 02h である。41h に 02h を書いた後、41h を読み出して FDh が返れば、Y8960 の System Controller が選択されたことになる

デバイス ID の割り当ては次のとおりです。

ID	デバイス
00h	N/A
01h	V9968 Cartridge
02h	Y8960 Cartridge（本カートリッジ）

ID	デバイス
03h	FPGA MSXtR CPU Board
04h	FPGA MSXtR VDP Board
05h	FPGA MSXtR SND Board
06h～FEh	Reserved
FFh	N/A

10.1.2 ファンクションセレクト

I/O 42h はファンクションセレクトです。System Controller が有効で、かつ 41h に 02h（自デバイス）が選択されているときに機能します。

42h への書き込み	機能
01h	Config ROM Reader/Writer
その他	N/A

01h を書いた後に 42h を読み出すと FEh が返ります。01h 以外を書いた場合は FFh が返ります。System Controller が無効、または他デバイスが選択されている間は、42h の読み出しに応答しません。

10.1.3 Config ROM Reader/Writer

ファンクション 01h を選択すると、I/O 43h～47h が次のように割り当てられます。

I/O	意味
43h	アドレス最下位 8 ビット
44h	アドレス中位 8 ビット
45h	アドレス最上位 8 ビット

I/O	意味
46h	コマンド（読み出すと FFh）
47h	データ
48h～4Fh	Reserved（読み書きに応答しません）

43h～45h で Config ROM のアドレス（24 ビット）を設定し、46h にコマンドを書き込むことで動作します。

コマンド	動作
00h	読み出し。完了後、47h からデータを読める
01h	書き込み
02h	セクター消去（64KB 単位。アドレス下位 16 ビットは無視される）
03h	チップ消去
04h	ステータス読み出し。完了後、47h から Config ROM のステータスレジスタ 1 が読める（bit0 ＝ BUSY）
05h～FFh	Reserved（無視される）

書き込み／セクター消去／チップ消去は、コマンドを発行するだけです。完了は、ステータス読み出しを繰り返して BUSY ＝ 0 になったことで確認してください。

注意点として、コマンド実行中（数 µs）は System Controller が I/O アクセスを受け付けません（この間 /WAIT は出ません）。46h にコマンドを書いた後は、40h を読み続けて 7Fh が返るようになってから、次のアクセスを行ってください。

- 【要確認】バージョン表示レジスタ、ブートモードの設定機能、Config ROM の書き込みプロテクト機能については、現行の仕様資料および RTL では確認できませんでした。有無を確認中です。

10.1.4 起動時のブートコピー

電源投入時、System Controller は Config ROM の 7E0000h～7FFFFFh（128KB）を SerialSRAM の 00000h～1FFFFh へ自動的にコピーします。コピー中は他のモジュールが停止し、スロットの /WAIT 信号によって MSX 本体も停

止します。したがって、MSX 側のプログラムが動き出す時点ではコピーは完了しており、プログラム側で待つ必要はありません。

この仕組みにより、カートリッジのプログラム／データは電源投入直後から SerialSRAM 上に配置され、SCC バンク（第 3 章 3.5）経由で実行・参照できるようになります。

10.2 MSX-TIMER

MSX-TIMER は、独立したタイマーコアを 4 個内蔵するブロックです。周期割り込みの発生や、経過時間の計測に使えます。

10.2.1 ポートとアクセス方法


I/O ポート B0h～B3h を使います。電源投入時は無効なので、あらかじめ I/O Enabler2 の TIMER ビット（bit7）を 1 にして有効化してください（第 3 章 3.3 参照）。


ポート	読み出し	書き込み
B0h	インデックス（現在の値）	インデックスの設定
B1h	インデックスが指すレジスタの値	インデックスが指すレジスタへの値の設定
B2h	割り込みフラグ（bit3～0 がコア 3～0 に対応、上位 4 ビットは 0）	フラグクリア（bit3～0 に 1 を書くと対応するコアのフラグがクリアされる）
B3h	選択中コアの現在のカウント値	カウンタ読み出し対象のコア選択（値 0～3）

インデックスの形式は次のとおりです。

ビット	意味
bit3～2	コア番号（0～3）

ビット	意味
bit1〜0	コア内レジスタ番号（0〜2、次節）






B3h のコア選択で 0〜3 以外の値（bit7〜2 のいずれかが 1 の値）を書いた場合、B3h の読み出しは FFh を返します。

レジスタの読み出し（B1h）には内部処理のために数サイクルを要し、その間はハードウェアがウェイトを挿入します。プログラム側で特別な待ち処理は不要です。

10.2.2 コア内レジスタ

各タイマーコアは次のレジスタを持ちます。

レジスタ番号	名称	内容
0	モードレジスタ	bit7：割り込み許可、bit6〜4：分解能（RESO）、bit0：リピート
1	カウントレジスタ	タイムアップまでのカウント値（8 ビット）
2	コントロールレジスタ	bit0：カウント許可、bit1：カウンタクリア（1 を書くとカウンタが 0 に戻る）
3	—	未実装（読み出しは 00h）



モードレジスタとカウントレジスタ、コントロールレジスタはいずれも読み戻しが可能です。

10.2.3 動作

- コントロールレジスタの bit0 を 1 にするとカウントを開始します
- RESO はプリスケーラの選択で、1 カウントの単位時間を決めます。カウンタは内部で広いビット幅を持ち、RESO によって比較に使う範囲が切り替わるため、単位時間は RESO が 1 上がるごとに 4 倍になります
- カウント値がカウントレジスタの値に達するとタイムアップとなり、割り込みフラグが立ちます
- リピート（モードレジスタ bit0）が 0 の場合はワンショットで、タイムアップと同時にカウントが停止します。1 の場合はカウンタが自動的に 0 に戻り、カウントを繰り返します
- 割り込みフラグは、割り込み許可の有無にかかわらず立ちます。フラグは B2h への書き込みで明示的にクリアするまで保持されます。割り込み許可が 1 の間、フラグが立っているコアがあるとカートリッジの割り込み出力がアクティブになります（10.4 節）
- 現在のカウント値は B3h で読み出せます（10.2.1 参照）

単位時間は、コアのクロックを f とすると 2^(10 + 2×RESO) ÷ f です。タイムアップまでの時間はおおよそ（カウント値 + 1）× 単位時間になります。下表は f = 42.95454 MHz として計算した参考値です。

RESO	単位時間（参考）	カウント値 255 のときの周期（参考）
0	約 23.8 µs	約 6.1 ms
1	約 95.4 µs	約 24 ms

RESO	単位時間（参考）	カウント値 255 のときの周期（参考）
2	約 382 µs	約 98 ms
3	約 1.53 ms	約 391 ms
4	約 6.10 ms	約 1.56 s
5	約 24.4 ms	約 6.25 s
6	約 97.7 ms	約 25 s
7	約 391 ms	約 100 s

- 【要確認】タイマーコアの実クロックについて確認中です。トップレベルでは 42.95454 MHz が接続されていますが、タイマーコア側の設計資料には 85.90908 MHz の記載があり、実周期が上表の 2 倍の速度になる可能性があります。

10.2.4 使用手順の例

コア 0 を周期タイマーとして使う場合の流れです。

1. I/O Enabler2 の TIMER ビットを有効化する
2. B0h に 00h（コア 0、モードレジスタ）を書き、B1h にモード（割り込み許可、RESO、リピート）を書く
3. B0h に 01h（コア 0、カウントレジスタ）を書き、B1h にカウント値を書く
4. B0h に 02h（コア 0、コントロールレジスタ）を書き、B1h に 03h（カウンタクリア＋カウント許可）を書く
5. 割り込みハンドラでは B2h を読んでフラグを確認し、処理したコアのビットに 1 を書いてフラグをクリアする

10.3 リセット動作

電源投入時およびリセット時の各ブロックの状態は次のとおりです。

対象	リセット時の状態
音源ブロックの I/O ポート（SSG／OPLL／OPL2／OPM／MSX-	すべて無効（I/O Enabler1／2 が全 0）。アクセスしても応

対象	リセット時の状態
TIMER）	答しない
ミキサーのボリューム（系統別・マスター）	すべて 128（最大）
SCC バンクレジスタ	BANK0〜BANK3 に BANK#0〜#3、RAM モード ＝ 0
SCC ステレオ定位	全チャンネル 128（中央）
SCC 出力スイッチ	全チャンネル オフ
OPM 書き込みキュー	空（BUSY はやがて 0 になる）
MSX-TIMER	全コア停止、割り込みフラグ クリア、割り込み許可 0
System Controller	無効（使用時に 10.1.1 の手順で有効化する）
Config ROM → SerialSRAM のブートコピー	電源投入時に実行される（10.1.4 参照）

I/O ポートが無効の間は音源チップへアクセスできないため、実質的に音は出ません。推奨する初期化の流れは次のとおりです。

1. 使用する音源の I/O ポートを I/O Enabler1／2 で有効化する
2. 各音源チップのレジスタを初期化し、音色・音量を設定する
3. 必要に応じて、ミキサーの系統別ボリュームと各チャンネルのパンを設定する
4. タイマーや割り込みを使う場合は、最後にそれらを設定・許可する

- 【要確認】MSX 本体のリセット時に、ブートコピーが再実行されるか、System Controller の有効状態がどうなるかは確認中です。

10.4 割り込み

Y8960 がカートリッジの割り込み出力（/INT）をアクティブにする要因は、次の 3 系統です。

要因	発生条件	フラグの確認とクリア
MSX-TIMER	いずれかのコアがタイムアップし、割り込みが許可されている	B2h で確認し、B2h への書き込みでクリア（10.2 節）
OPL2 内蔵タイマー	タイマー A／B のオーバーフロー（割り込み許可時）	OPL2 のステータスレジスタで確認し、リセットビットでクリア（第 6 章）
OPM 内蔵タイマー	タイマー A／B のオーバーフロー（割り込み許可時）	ステータスレジスタ（7Fh 読み出し）で確認し、レジスタ 14h でクリア（第 8 章）

3 系統の割り込み出力は内部で合成されてスロットの /INT に出ます。/INT は要因が 1 つでも残っている間アクティブなままです。割り込みハンドラでは 3 系統すべてのフラグを確認し、発生したものをすべてクリアしてから復帰してください。クリアし忘れた要因があると、復帰直後に再び割り込みがかかります。

SSG、OPLL、SCC には割り込み出力はありません。

10.5 使用上の注意

- **I/O アドレスの競合**: Y8960 の音源ポートは、電源投入時はすべて無効になっています。これは、他のカートリッジや MSX 本体のデバイスとアドレスが重なっても競合しないようにするための仕様です。使用するポートだけを有効化してください。特に SSG の A0h～A3h は MSX 本体内蔵 PSG と同じアドレス範囲であり、有効化すると内蔵 PSG と同時に書き込まれる点に注意してください（第 4 章参照）
- **メモリーマップド I/O の有効条件**: ボリュームや I/O イネーブラなどのメモリーマップド I/O（7FF0h～7FFFh）は、RAM モードと BANK1 の状態によってはウィンドウが閉じてアクセスできない場合があります（第 3 章 3.4 参照）。設定が反映されない場合は、ウィンドウの状態を確認してください
- **OPM の連続書き込み**: OPM は書き込みキューと /WAIT により取りこぼしを防ぎますが、大量のレジスタ書き換えを短時間に行うと CPU が待たされ、演奏処理などが遅れる場合があります（第 8 章 8.3 参照）
- **Config ROM の書き換え**: Config ROM Reader/Writer はカートリッジの保守・更新のための機能です。通常の演奏プログラムからは使用しないでください。消去は 64KB セクター単位またはチップ全体であり、誤った操作はカートリッジの起動に必要なデータを失わせます
- **SCC のアクセス禁止領域**: SCC レジスタバンク内の未使用領域（98A0h～98DFh、9905h～9FFFh など）はアクセス禁止です（第 7 章 7.3 参照）
- **高速な連続アクセス**: 高速ループでの連続アクセスは、バスの占有により音切れの原因となる場合があります。レジスタ書き換えは必要最小限にとどめることを推奨します

索引

本書の重要な用語と、その用語を主に説明しているページの一覧である。ページ番号はリンクになっており、クリックすると該当箇所へ移動する。

用語	ページ
ADPCM	32, 35
Config ROM	52
Enabler1	11
Enabler2	11
GPIO	22
I2S	50
MMIO	12
MSX-TIMER	54
OPL2	29
OPLL-EX	24
OPM	43
SCC	37
SerialSRAM	6
SPI ROM	52
SSG	18

用語	ページ
System Controller	10, 51
書き込みキュー	44
起動時コピー	53, 7
系統ボリューム	36, 48
ゲイン	22
出力スイッチ	40
ステレオ出力（RL ビット）	46
デジタルミキサー	48
デバイス ID	51
波形メモリ	39
バンク切り替え	14
バンクレジスタ	14
パン	22, 28
ファンクションセレクト	52
プリセット音色バンク	27
飽和・クリップ	49
マスターボリューム	48
メモリマップ	14

用語	ページ
メモリマップド I/O	12
モードレジスタ（SCC）	41
リズムモード	28
リセット動作	57
レジスタバンク（SCC）	15, 37
割り込み	58

Y8960 APPLICATION MANUAL

2026 年 10 月 31 日 発行

著作 原 貴幸 (HRA!)