基于 Zynq 的多功能三极管参数测量系统

摘要

本系统面向三极管特性教学与电路调试，以 Zynq 7020 核心板、自制 ADDA 底板和 BJT 模拟前端构成可编程测量平台。PL 负责采样捕获、统计、波形回放和控制时序，PS 负责器件初始化、反馈扫描及数据存储，Windows 上位机提供曲线分析、自动极性判断、示波器和 FFT，LCD 提供本地显示与联动入口。

系统完成 NPN、PNP 小功率及大功率四类器件的输入、输出、β 与交流特性测量。大功率器件的输出和 β 测量采用脉冲法，并设置步进扫描对照。β 测量根据节点反馈搜索目标偏置点，生成 IC–IB、β–IC 和 β–IB 三种视图。四类器件均完成自动极性判断。

双路 ADC 支持 50 MHz 与 62.5 MHz 采样时钟，每路快照深度为 4096 点，DAC 工作于 125 MHz。扩展测量内核在 62.5 MHz 下的建立、保持裕量分别为 0.394 ns、0.041 ns。BJT 测量采用 50 MHz 采样与对应电压换算参数。LCD 支持 1024×600、16 色显示，并与上位机共享板端连接。系统完成器件扫描、曲线分析、示波器、FFT 及测量数据保存功能。

关键词：软硬协同；脉冲测量；多功能仪器

目录

摘要 **1**

第一部分　作品概述 **5**

1.1 选题背景与实际问题 5

1.2 已有方案与本作品定位 5

1.3 功能与应用 5

1.4 主要性能指标 6

1.5 主要创新点 6

1.6 设计流程 6

第二部分　系统组成及功能说明 **7**

2.1 整体介绍 7

2.2 硬件系统介绍 8

2.2.1 时钟转换器与接口设计 9

2.2.2 核心板与 ADDA 实物 10

2.2.3 BJT 模拟前端与散热结构 11

2.3 FPGA 实现与软硬件划分 12

2.3.1 采集结构 12

2.3.2 能力协商与时序验证 12

2.3.3 寄存器与软件接口 13

2.4 三极管测量原理与自动判断 14

2.4.1 偏置搜索与结果处理 14

2.4.2 参数拟合与交流测量 15

2.4.3 β 三视图与线性误差 15

2.4.4 交流信号路径 15

2.4.5 测量任务调度与数据归档 16

2.4.6 NPN 与 PNP 自动判断 16

2.4.7 自动极性判断实测 17

2.4.8 步进与脉冲测量 18

2.5 上位机软件 20

2.5.1 测量数据辅助分析 22

2.6 LCD 显示与交互 22

2.7 示波器与频谱分析 24

2.7.1 采样窗口触发与时域读数 24
2.7.2 FFT 幅度谱与频率读数 25
2.7.3 示波器测试结果 26
2.7.4 时域采集与余辉显示 27
2.7.5 方波与三角波的频谱显示 28
2.8 数据归档与工程复现 29
第三部分 完成情况及性能参数 30
3.1 整体介绍与工程成果 30
3.2 通道测量与校准结果 31
3.3 时序资源与性能优化 32
3.3.1 采集深度与时钟优化 32
3.3.2 反馈扫描与数据交互优化 32
3.3.3 优化结果与资源取舍 33
3.4 四类器件测量特性 33
3.4.1 NPN 小功率输入与输出特性 34
3.4.2 NPN 小功率 β 与交流特性 35
3.4.3 PNP 小功率输入与输出特性 37
3.4.4 PNP 小功率 β 与交流特性 38
3.4.5 NPN 大功率输入与脉冲输出特性 40
3.4.6 NPN 大功率脉冲 β 与交流特性 41
3.4.7 PNP 大功率输入与步进输出特性 43
3.4.8 PNP 大功率步进 β 与交流特性 44
3.4.9 NPN 大功率步进对照 46
3.4.10 PNP 大功率脉冲输出与 β 测量 48
3.5 参数测量结果 50
3.5.1 逐点增益的统计结果 50
3.6 系统验证结果 51
3.7 LCD 与共享连接验证 52
第四部分 大模型协作记录 54
4.1 协作任务与工作流程 54
4.2 典型提示词与回答摘要 54
4.2.1 无 SD 卡槽的系统启动方案 54
4.2.2 工具版本与 DDR 故障定位 55

4.2.3 GPIO 初始化与 ADC 时钟检查 55
4.2.4 TX2 与 TX3 的通道校准 56
4.3 协作成果与记录组织 56
第五部分 技能包提炼与验证 57
5.1 提炼方法 57
5.2 失败观察与方法形成 57
5.3 验证方法与实际效果 58
5.4 适用条件与使用入口 58
第六部分 工程复现说明 59
6.1 材料与环境 59
6.2 基础系统与网络 59
6.3 主机安装与离线运行 60
6.4 FPGA 构建与配套检查 61
6.5 板端部署与首次初始化 61
6.6 示波器与仪器功能复现 62
6.7 四类器件测量复现 62
6.8 数据归档与回归检查 63
第七部分 总结 64
7.1 功能与应用 64
7.2 系统实现总结 64
第八部分 参考文献 65

第一部分　作品概述

1.1 选题背景与实际问题

三极管的电流增益随工作电流、偏置电压和频率变化。教学实验与器件选型需要同时观察输入特性、输出曲线族、增益变化和交流响应，才能把器件参数与实际电路工作点联系起来。单个增益读数难以反映上述变化，手工逐点调整与记录又使不同测试条件的数据分散。

大功率器件测量还涉及自热：持续偏置会改变结温，进而影响电流和增益。测量系统既要保存持续偏置下的步进结果，也要提供周期供电与平台采样，在指定脉宽和占空比下观察器件特性。本作品因此选择将三极管参数测量、信号激励、示波器和数据分析集成到同一平台。

1.2 已有方案与本作品定位

半导体曲线追踪仪已形成成熟的扫描方法。Tektronix 370B / 371B 通过可调集电极电源和阶梯激励生成器件特性曲线，并提供脉冲测量方式[1]。NI 的脉冲 SMU 方法利用脉冲间歇降低平均功耗，并在脉冲建立后测量电压与电流[2]。软件定义仪器方面，Analog Devices ADALM2000 将双通道示波器、波形发生器及频谱分析等功能集成到电脑交互环境[3]。

本作品面向三极管实验与样品比较，在 Zynq 7020 与自制 ADDA 硬件上实现采集、激励和控制，再以 BJT 前端连接器件节点。系统将反馈偏置搜索、步进与脉冲对照、三种 β 视图、交流参数处理及原始数据保存组织成统一测量流程；示波器与 LCD 共用底层驱动和连接，使仪器调试与器件测试使用一致的通道定义。

1.3 功能与应用

平台集成三路可编程激励、双路采集、七路 GPIO 与继电器控制，支持三极管输入、输出、β 和交流特性测量。上位机统一管理参数、测点、曲线、器件资料与导出结果，并提供 NPN / PNP 自动判断、双通道示波器、游标、自动测量

及 FFT。LCD 显示输出状态、波形、IO 和 BJT 曲线，可通过共享连接执行本地交互。

1.4 主要性能指标

项目	指标
器件与通道	Zynq 7020；3 TX、2 RX、7 GPIO
采样与输出	ADC 50/62.5 MHz；DAC 125 MHz
快照深度	每路 256～4096 点，抽取 1～256
显示	上位机分析界面；LCD 原生 1024×600、16 色
时序裕量	62.5 MHz：WNS 0.394 ns，WHS 0.041 ns

1.5 主要创新点

本作品的创新集中在三个方面。第一，将三路激励、双路采集、示波器与 BJT 参数测量共用一套软硬件通路，使激励、反馈和器件曲线能够在同一工作台查看。第二，利用实际节点反馈预测和搜索 β 工作点，并从同批测点生成 IC–IB、β–IC、β–IB 三视图，大功率器件配套脉冲测量与步进对照。第三，以共享连接和任务调度协调电脑端、板端与 LCD，统一保存配置、原始采样、处理参数和曲线。

1.6 设计流程

设计覆盖硬件接口、逻辑构建、时钟收敛、通道校准、反馈测量与界面联动。各阶段通过仿真、实现报告或实采结果检验。




图 1　系统设计流程

第二部分　系统组成及功能说明

2.1 整体介绍




图 2　系统数据与控制路径　系统接口与反馈路径

硬件由核心板、自制 ADDA 底板和 BJT 模拟前端组成。核心板集成 Zynq、DDR、QSPI、eMMC 与基础接口；ADDA 底板承担模数转换、数模转换、时钟分配和模拟信号调理；BJT 前端提供恒流源、功率驱动、采样反馈及极性切换。接口电压换算与器件节点换算分别采用对应的通道系数和反馈比例。

层次	设计资料	主要内容
Zynq 核心板	核心板原理图，共 12 页	PS 时钟、DDR、存储、电源及连接器
自制 ADDA 底板	底板原理图，共 7 页；六层 PCB	转换器、时钟、模拟调理及外部接口
BJT 模拟前端	实物电路、运行配置及测量记录	偏置驱动、极性切换、采样电阻及反馈比例

PS 与 PL 通过 AXI[4] 访问 adda_core_0，基地址 0x43C00000，范围 64 KiB。上位机经板端代理调用扫描与采集接口。电压反馈沿 BJT 电路、ADDA 输入调理、ADC、PL 缓存或统计、PS 换算回到测量任务。

2.2 硬件系统介绍




图 3　ADDA PCB 三维设计图

ADDA 底板采用六层 PCB，包含顶层、四个内层和底层，配套七张原理图。高速转换器、时钟、电源、模拟调理与核心板连接区按功能分区布置。

TX1、TX2、TX3、RX1、RX2 接口及模拟调理电路位于三维图上部；转换器、时钟和电平转换器件位于中部；核心板连接区、电源与外部接口位于下部。

装配调试中调整了部分 RX 对地电阻和串联电阻。测量程序依据实物电路保存各档位的采样电阻、反馈比例和电压换算系数。

2.2.1 时钟转换器与接口设计




图 4 ADDA 原图第 1 页功能框图 属于底板设计资料

模块	电路位置	功能
AD9516-3[5]	底板第 3 页	为 ADC、DAC 提供采样与输出时钟
AD9268[6] 与 AD9747[7]	底板第 4 页	双路高速采集与双路高速波形输出
DAC60501[8]	底板第 4 页	独立低速 TX1 激励
电平转换	底板第 5 页	接口电平匹配及数据方向控制
模拟前端和外接接口	底板第 6 页	端口调理、激励输出及 BJT 反馈输入
核心板存储	核心板第 8 至 9 页	DDR 运行存储，QSPI 引导及 eMMC 系统加载

物理接口定义为 RX1=ADC B、RX2=ADC A；软件 ADC1 对应 RX2，ADC2 对应 RX1。NPN 与 PNP 模式采用不同的 TX 激励分配，具体连接关系见 2.4 节。

2.2.2 核心板与 ADDA 实物

核心板安装在 ADDA 底板连接区，组成 PS 运算、PL 逻辑和高速模数转换平台。底板提供两路 RX、三路 TX、网络和 LCD 接口，电源指示与散热器用于运行状态观察及热管理。




图 5　Zynq 核心板与 ADDA 底板正面实物




图 6　ADDA 底板背面实物与外部接口

2.2.3 BJT 模拟前端与散热结构

BJT 模拟前端集成极性切换、偏置驱动和采样反馈电路，通过排针及测试连线连接 ADDA 平台。散热片与风扇安装于功率器件区域，用于大电流测量过程中的散热。




图 7　BJT 模拟前端实物




图 8　散热片与风扇装配实物

2.3 FPGA 实现与软硬件划分

PL 采用 RTL 实现采样捕获、波形回放和控制时序；PS 执行器件初始化与反馈扫描，桌面端完成参数配置、数据分析和结果显示。硬件采样与主机交互分别运行，采样时钟独立于界面刷新频率。

执行位置	主要职责	可核验接口或输出
PL	ADC IOB 输入、MMCM 补偿、捕获 RAM、统计、AWG、GPIO	位流与 HWH；AXI 地址；采样计数、溢出、能力位和锁定状态
PS	初始化时钟和转换器、PYNQ MMIO[9]、扫描调度、关闭输出	板端代理、run.json、frames.jsonl 或 statistics.jsonl
Windows	测量配置、曲线和 FFT、拟合、手册及数据管理	独立发行包；CSV、PNG、来源 sidecar 和分析结果

软硬件划分按时间尺度和数据量确定。ADC 捕获、波形回放与跨时钟域握手要求确定的周期关系，放在 PL 并行执行；偏置搜索包含等待、分支和多次反馈，放在 PS 便于修改算法并减少网络往返；拟合、FFT、绘图和资料管理放在 Windows 端，利用主机计算与交互资源。原始快照用于波形观察，片上统计用于交流扫描，两种通路分别适应波形细节与逐点幅值计算。

2.3.1 采集结构

快照通路每路记录最多 4096 点，抽取倍率为 1～256，采用等间隔抽取。两路分别建立时间轴，分析内容包括幅值、频率和通道统计量。交流扫描使用独立统计通路，单次累积最多 50000 个样本的统计量，减少原始波形传输量。

2.3.2 能力协商与时序验证

新驱动读取旧版可识别的能力标记后，才访问扩展寄存器；例如最小 ADC 分频与 MMCM 锁定状态位于 0xD4 和 0xD8。切换 50/62.5 MHz 时重新初始化并执行数字自检，62.5 MHz 界面使用原始码，BJT 扫描要求返回 50 MHz。

62.5 MHz 版本将数据及过量程信号寄存于 IOB，两个 DCO 分别经 MMCM 和反馈 BUFG 补偿时钟插入延迟[10]。时序约束包含外部输入延迟与 0.2 ns 不确定度。同一布线结果通过 50 MHz、62.5 MHz 两档静态时序分析，并完成双路数字图样与信号发生器输入测试。

2.3.3 寄存器与软件接口

AXI 寄存器采用 32 位访问，地址以 adda_core_0 的 0x43C00000 为基址。驱动先读取标识与能力位，再配置点数、抽取倍率并触发采集；收到完成状态后读取快照 RAM。每个快照字的低 16 位保存 ADC 码，第 16 位保存过量程标志。

偏移或接口	内容	调用与数据关系
0x00；0x0C	核心标识；状态与能力位	识别 0x41444441；区分采集忙、完成及扩展能力
0x08；0xC8	采集触发；抽取倍率	触发一次快照；抽取倍率 1～256
0xCC；0xD0	最大深度；本次点数	扩展深度 4096；按任务设置采样点数
0x4000；0x8000	RX2 ； RX1 快照 RAM	每点一个 32 位字；对应 ADC A、ADC B
0x9C～0xC0	窗口统计	配置统计点数，读取和、平方和及过量程计数
0x4C～0x54	七路 GPIO	掩码更新、输出 / 输入回读及事务序号
0xD4；0xD8	最小 ADC 分频；锁定状态	配合时钟设置与 MMCM 状态检查

上位机通过 SSH 启动板端代理，按行交换 JSON。请求包含 id、op、args；响应带 id、ok 和 value 或 error，事件独立回传进度。板端消息以 ZBJT1 为前缀，便于从标准输出中分离协议消息。命令锁串行访问 MMIO，取消与心跳单独处理；LCD 像素先进入待处理区，再由采集任务间隙上传。

接口层按物理 RX1、RX2 命名显示结果，并显式映射到 ADC B、ADC A。节点电压由接口电压和前端反馈比例换算；扫描设定值、反馈电压和计算电流分别保存，保证参数配置与实际工作点一一对应。

2.4 三极管测量原理与自动判断

测量模式	激励与反馈	参数换算
NPN 输入	TX1 驱动基极恒流源，TX2 设置偏置；采集 VB、VC	IB 按控制电压与等效电阻估算
PNP 输入	TX2 驱动功放，TX1 控制恒流源；采集 VE、VB	UEB=VE−VB
输出与 β	采集电源及集电极或发射极反馈	按档位采样电阻压差计算电流
PNP 电流	发射极支路采样	IC≈IE

$$NPN \quad UBE = VB - VE \qquad UCE = VC - VE$$

$$PNP \quad UEB = VE - VB \qquad UEC = VE - VC$$

$$IB,est = Vcontrol / RB,eq \qquad IC,NPN = (VCC - VC) / RC$$

$$IC,PNP \approx IE = (VCC - VE) / RE \qquad \beta DC = IC / IB,est$$

ADC 原始码首先转换为 RX 接口电压，再按外部反馈比例换算器件节点电压。激励端采用功放增益计算设定值，测量端采用反馈衰减系数恢复节点值。输入测量的 VB 反馈比例为 0.2033，输出测量的反馈比例为 0.206；各档位参数与对应测点一同保存。

2.4.1 偏置搜索与结果处理

β 测量根据目标偏置、允许偏差及正电流区筛选工作点。程序利用前一工作点预测初值，再进行有界搜索；目标被两个实际测点包围时，采用区间插值。初始点剔除、移动平均、拟合掩码与搜索轨迹分别保存，用于追踪工作点选择和曲线处理。

2.4.2 参数拟合与交流测量

输出曲线在有效区尾部逐条线性拟合。斜率以 mA/V 表示时，输出电阻由 1000/k 得到。外推线独立求截距，不强迫多条曲线交于一点；线性区不足、斜率不显著或相关性较低时保留低可信标记。

$$IC\ (mA) = kU + b \qquad VA = |-b/k| \qquad ro\ (\Omega) = 1000/k$$

β 线性误差定义为处理后 IC 与拟合值的最大偏差除以该组 IC 跨度，用于评价指定工作区间内的电流传输线性程度。

$$\delta L = max|IC - \hat{I}C| / (IC, max - IC, min) \times 100\%$$

2.4.3 β 三视图与线性误差

β 测量在指定 UCE 或 UEC 条件下搜索有效偏置点，并用同一批测点生成 IC–IB、β–IC、β–IB 三种视图。三图共享器件、偏置、换算比例及处理条件，分别观察电流线性关系和增益随工作电流的变化。

视图	横轴与纵轴	结果含义
IC–IB	IB 与 IC	线性拟合斜率、截距、拟合偏差和线性误差
β–IC	IC 与逐点 β=IC/IB	观察增益随集电极电流变化及高电流段下降
β–IB	IB 与逐点 β=IC/IB	观察基极驱动变化对应的增益范围和稳定区间

各组曲线采用相同处理流程：排除前两档基极电流后进行两点移动平均，再计算拟合斜率及逐点电流比。IC–IB 斜率定义为拟合 β，逐点 β 定义为 IC/IB；β 变动率取最大值与最小值之差除以平均值。原始测点、处理后曲线和搜索轨迹分别保存。

2.4.4 交流信号路径

本项目使用 TX3 正弦扫频，BJT 交流算法使用 ADC 统计通路的 RMS，按正弦关系乘以 √2 转换为峰值。示波器 FFT 则对完整采样帧计算频谱，供用户观察谱峰、谐波和带内幅度分布；两条分析路径分别保存配置和结果。

$$IB, peak = (Vin, peak - VB, peak) / Rtest$$

$$\beta(f) \approx IC, peak / IB, peak \qquad Rin \approx Rtest \times VB, peak / (Vin, peak - VB, peak)$$

交流幅值换算采用 Vin 与 VB 近似同相的模型，PNP 电流采用 IC≈IE。fβ 由幅频曲线拟合获得，fT 按 β0×fβ 估算。结果中分别标明扫描区间、拟合值和超出扫描区间的模型外推值。

2.4.5 测量任务调度与数据归档

测量任务依次完成参数检查、通道初始化、数字自检、扫描和结果保存。正常完成、取消及异常退出均执行输出关闭与状态恢复。每次任务保存运行参数、原始帧或统计量、测点、曲线、分析结果和 GPIO 终态。

2.4.6 NPN 与 PNP 自动判断

自动判断采用低偏置激励，比较 NPN、PNP 两种接法的电流响应。在已配置的功率档位及 B、C、E 接线条件下，程序完成两侧测试，判定极性并切换对应选项；引脚与功率档位由测量配置确定。

步骤	程序行为	记录或判定依据
准备	检查连接及功率档位，设置测试电源和电流	默认 VCC=1 V，IB 为 10、30、100 μA
两种接法	79/81 先置 00，再置 11；换接法前关闭 TX	每种接法先测零激励，再测三个电流点，共八点
稳定采样	等待继电器及节点稳定，丢弃首帧后多帧平均	保存 ADC 码、反馈电压、换算电流及噪声
响应判别	扣除零激励背景，比较增量电流与估计增益	结合单调性、噪声及 ADC 分辨率检查资格，再比较两侧响应
收尾与应用	关闭三路 TX，复位七路 GPIO，记录清理状态	判定明确、流程完成且清理成功时才切换极性档位

默认响应比阈值为 3，并结合背景电流、噪声、增益与单调性进行判别。测试电源设置范围为 0.2～1.2 V，基极电流为 10～100 μA。采样数据达到软件电流截止条件时，任务进入输出关闭流程。

2.4.7 自动极性判断实测

NPN、PNP 小功率及大功率四类器件均获得正确的极性判断结果。每次测试包含两种接法、每种接法四个测点，共八点；任务结束后三路输出关闭、七路 GPIO 复位。

接入器件	判断结果	有效侧 ΔI	有效侧响应
PNP 小功率	PNP	4.960 mA	49.55
PNP 大功率	PNP	4.991 mA	49.86
NPN 小功率	NPN	11.791 mA	117.80
NPN 大功率	NPN	6.892 mA	68.85

表中 ΔI 为有效接法电流扣除零激励背景后的增量，有效侧响应为对应的归一化增量指标。两种极性接法的响应差异构成判断依据。

四组测试均保存完整的测点、采样帧、激励设置和判断结果，界面显示如下。




图 9　PNP 小功率识别成功　两种接法的增量响应




图 10　PNP 大功率识别成功　两种接法的增量响应




图 11　NPN 小功率识别成功　两种接法的增量响应



图 12　NPN 大功率识别成功　两种接法的增量响应

2.4.8 步进与脉冲测量

大功率输出及 β 测量采用周期性供电脉冲。NPN 模式下，TX1 保持基极驱动，TX2 经功放切换集电极电源；PNP 模式下，TX2 切换前端电源。扫描逐点调整高电平幅值，采样程序选取稳定高电平平台的完整帧，获得相应工作点的电压和电流。




图 13　步进与脉冲测量的激励和采样示意　绿点表示有效取样

比较项	步进扫描	脉冲测量
激励方式	设定一个直流工作点，保持电压后采集	在高电平与零电平之间周期切换，逐点改变高电平
采样时机	等待稳定后对采样帧求均值	仅接受完整稳定高电平帧，边沿或低电平帧重采
器件发热	偏置持续存在，热积累受扫描速度和散热影响	低电平提供间歇，降低集电极支路平均功耗
结果含义	所设等待与热状态下的准静态特性	脉冲高电平平台的瞬时工作点特性
测量耗时	稳定等待与采集次数决定耗时	还需等待脉冲及筛选有效帧，可能更慢
适用范围	四类档位的相应直流测量	NPN、PNP 大功率输出与 β

NPN 两组脉冲主结果均设置为 10 Hz、20% 占空比，标称周期 100 ms，高电平 20 ms、低电平 80 ms。256 点波形表量化后的频率为 10.0117 Hz，占空比为 19.9219%。脉冲设置范围为 1～50 Hz、5%～50%，高电平时间下限为 8 ms。每个工作点保持基极驱动，供电支路周期切换。

脉冲采集采用 50 MHz 时钟、×256 抽取和每路 1024 点，有效采样率约 195.33 kSa/s，完整帧覆盖约 5.24 ms。程序通过 32 点分块中位数、中央 90% 幅度范围及首尾漂移筛选稳定平台，对各通道窗口截尾求均值，每点累计三个有效帧，再由平台均值计算电压差和电流。

低电平集电极功耗可忽略时，集电极平均功耗近似为 P 平均≈占空比×UCE 高×IC 高。脉冲间歇降低供电支路的平均加热，稳定平台采样则保证电路建立后的测量条件[2]。步进法得到持续偏置下的准静态曲线，脉冲法得到指定脉宽、占空比下的平台工作点曲线。

2.5 上位机软件

上位机采用 Windows Python 与 Tk 图形界面，围绕 ADDA 仪器控制、BJT 测量和数据管理组织操作。左侧选择 TX、示波器、电压表、七路 IO 或测量项目，中央设置档位、扫描步进、采集和换算参数，右侧展示曲线、测点数据、分析和运行状态。连接、初始化与停止入口贯穿测量流程。



图 14　上位机测量工作台主界面

BJT 页面支持四类器件档位及输入、输出、β、交流测量，提供配置导入与保存、测量队列、左右结果对比、测点全览和曲线导出。器件资料模块内置数据手册与参数，自动识别模块执行低偏置极性判断。

模块	输入	输出
仪器控制	输出波形、幅值、偏置、IO 状态	TX 状态、反馈电压和 GPIO 回读
测量调度	档位、扫描范围、接线确认、采集设置	实际工作点、状态、原始测点和曲线
分析与导出	原始帧或测点、换算及拟合参	时域、FFT、β 三视图、CSV 与 PNG

模块	输入	输出
	数	
会话与数据管理	连接参数、保存路径、历史记录	共享传输、配置恢复、板端记录与来源

上位机将连接、初始化、参数配置、采集、分析及保存组织为统一任务流程。后台任务回传测量进度和运行状态；停止及取消操作进入输出关闭与 GPIO 状态恢复流程。




图 15　上位机测量任务流程

2.5.1 测量数据辅助分析

工作台集成 AI 辅助分析，可读取测量参数与抽样测点，生成曲线趋势、异常点和参数关系的文字分析。功能支持结果对比、继续提问、复制和报告保存，分析服务与仪器控制模块分离。




图 16　测量数据辅助分析流程

输出特性案例从 152 行记录均匀抽取 120 行作为分析输入，连同器件档位、偏置与换算参数提交。结果按不同基极驱动整理电流变化及平台区趋势，并在工作台中保存为分析文本。

数值拟合由测量软件完成，辅助分析用于解释曲线和整理结果。原始测点、拟合参数与分析文本分别保存。

2.6 LCD 显示与交互

LCD 由 PL 图形逻辑驱动，原生分辨率为 1024×600，采用 16 色索引，两像素共用一个字节，图像存储为 307200 字节。系统同时保留 512×300 缓冲区缩放显示路径。图形内容包含 TX、RX、IO 和 BJT 页面，显示输出设置、双路波形、控制状态及当前或已保存的测量曲线。



图 17　LCD 双路波形实屏显示　屏幕内容为离线模拟波形

LCD 联动模块与上位机共用 SSH 会话及命令锁。采集任务优先访问板端，显示帧进入单帧待处理区，由测量线程在等待和测点事件间分批写屏。扫描期间持续更新曲线和累计点数，并暂停触摸事件；取消命令独立处理。已保存曲线可直接载入显示。

页面	显示内容	交互行为
TX	三路输出参数和状态	选择通道、调整参数、启停输出
RX	双路波形、点数及抽取倍率	单次或连续显示、暂停与点数选择
IO	七路 IO 及继电器状态	通过既有控制接口切换状态
BJT	器件档位、当前曲线、保存记录	切换页面、读取记录并显示
联动控制	连接、测量任务和停止状态	采集优先；停止进入统一收尾流程

实屏照片展示双路模拟波形预览界面，包括通道选择、采样点数、抽取倍率及曲线坐标。实采数据上传、数字链路和共享连接的测试结果见第三部分。

2.7 示波器与频谱分析

示波器采用双路 ADC 快照，提供时域显示、自动测量、游标与 FFT 分析。既可观察外部信号，也可查看三极管激励和反馈信号。每帧独立保存采样时钟、点数和抽取倍率，界面按帧刷新。

功能	操作与输出	实现方式
双通道采集	RX1、RX2 独立开关；RUN、STOP、SINGLE	每路 256 至 4096 点五档，记录真实有效采样率
水平与垂直	时基、水平位置、每格刻度、中心、自动设置和全帧显示	电压或 ADC 原始码；滚轮调整时基
触发	Auto / Normal、源、上升或下降沿、电平和电平置中	采样完成后在帧内寻找边沿并定位显示
自动测量	最小值、最大值、Vpp、均值、RMS、AC RMS、频率	在有效完整帧上计算，显示过量程计数
游标与余辉	A/B 时间游标、Δt、1/|Δt|、选定通道的 A/B 值及差值	余辉可保留 8、24 或 64 帧，并可清除
频谱分析	平顶、Hann、矩形窗；RMS 或 dB；去直流和频率上限	完整帧 FFT、谱峰定位、谐波读数、Δf 与 Nyquist
数据保存	原始帧、采样 CSV、图像；频谱频率与幅度列	保留采样率、点数、抽取倍率、显示与触发设置

2.7.1 采样窗口触发与时域读数

每路最多保存 4096 个连续记录点。抽取倍率 D 为 1 至 256，可按窗口自动选择，也可手动设置；有效采样率等于物理采样率除以 D。显示时基只改变

屏幕观察范围，不通过插值增加原始点数。软件在两路实际采样率上分别建立时间轴。

$$fs,eff = fs,ADC / D \qquad Tspan = (N - 1) / fs,eff \qquad \Delta f = fs,eff / N$$

触发采用帧内软件边沿定位。Auto 模式持续更新采样帧，Normal 模式等待有效边沿，SINGLE 模式在获得触发帧后停止。过量程或含无效样本的帧不参与触发。STOP 冻结当前显示，后台返回帧按任务状态处理。

频率读数采用带滞回的边沿间隔估计，计算条件为至少两个一致的完整周期且每周期不少于四点。A/B 游标显示所选通道的时间差、电压差及 1/|Δt|。余辉叠加多帧轨迹，采样率、点数或触发条件变化时清空历史。




图 18 双通道示波器时域实采 显示每路原始 4096 点中的首 100 点

图示为 ADC50 双通道实采帧。DG1032Z CH1 接 RX1、CH2 接 RX2，输入标称 10 MHz 正弦；两路过量程计数均为零。纵轴保留 ADC 原始码，曲线仅连接实际采样点；原始帧与时钟条件随报告保存。

2.7.2 FFT 幅度谱与频率读数

FFT 使用完整采集帧而非屏幕裁剪后的片段。算法对选定窗函数进行相干增益修正，给出单边 RMS 幅度谱；除直流与 Nyquist 点外按正弦 RMS 约定缩放。平顶窗用于幅度读数，Hann 窗用于谱峰定位，矩形窗适用于相干采样等条件。勾选去直流后先减去帧均值；dB 显示由 RMS 幅值换算，并保留电压或原始码单位。

软件在 Hann 谱上插值定位谱峰，再计算所选窗口的谱峰幅值，同时显示 3、5、7 次谐波、全波 AC RMS、频率间隔与 Nyquist 频率。谱峰幅值采用单频分量 RMS，全波 AC RMS 用于表示波形的总交流有效值。




图 19 同一双通道原始帧的完整 FFT 平顶窗与去直流 幅值单位为原始码 RMS

实采帧每路 N=4096、D=1，有效采样率约 50.005 MSa/s，频率间隔约 12.208 kHz。RX1、RX2 谱峰分别为 10.00114 MHz、10.00131 MHz，与 10 MHz 标称输入相对应。

2.7.3 示波器测试结果

示波器完成每路 256、512、1024、2048、4096 点五档实采测试。以 2.3、8、23.7 kHz 方波和 30%、50% 占空比组成六种输入条件，每组采集两帧，共十二帧；相对发生器标称值的最大频率偏差为 0.05074%，基波 RMS 偏差为 0.1291%。

BJT 测量使用示波器观察激励与反馈的幅值、直流中心及过量程状态。50 MHz 模式提供电压显示与器件测量，62.5 MHz 模式提供原始码及频谱分析。采样窗口由点数与抽取倍率决定。

2.7.4 时域采集与余辉显示




图 20　上位机双通道时域采集　方波与三角波

时域界面显示 4096 点、81.89 µs 记录窗和 4 µs/div 时基。RX1 方波与 RX2 三角波的频率均显示为 100 kHz；峰峰值分别为 1 V 和 964.6 mV，RMS 分别为 498.7 mV 和 281.1 mV，过量程计数均为零。




图 21　RX2 三角波的 64 帧余辉显示

余辉功能保留并叠加多帧轨迹，便于观察波形幅度变化。图中设置为保留 64 帧，可手动清除；当前帧频率为 100 kHz、峰峰值为 482.8 mV、RMS 为 138.4 mV。

2.7.5 方波与三角波的频谱显示




图 22　RX1 方波的完整帧 FFT




图 23　RX2 三角波的完整帧 FFT

两幅频谱均采用 4096 点完整帧、有效 50 MSa/s 和平顶窗，频率间隔为 12.21 kHz，Nyquist 频率为 25 MHz。RX1 显示谱峰 100.2 kHz、449.5 mV RMS、−6.95 dBV；RX2 显示谱峰 100.2 kHz、277.3 mV RMS、−11.14 dBV。RX2 的高次谱峰衰减更快。这些读数对应各自截图中的采集帧。

2.8 数据归档与工程复现

每次测量保存运行参数、原始帧或统计量、测点 CSV、拟合结果和图像。记录包含位流标识、采样时钟、通道换算及反馈比例，图表通过来源标记与原始数据关联。

工程采用 Vivado/Vitis 2026.1、Windows Python 上位机，以及 PYNQ 2.7、Ubuntu 20.04、Python 3.8 板端环境。位流与 HWH 配套保存，PS 通过固定 AXI 地址访问测量内核。软件包含离线仿真、初始化自检、扫描任务与数据导出模块。

第三部分　完成情况及性能参数

3.1 整体介绍与工程成果

整机由 Zynq 核心板、自制 ADDA 底板、BJT 模拟前端、LCD 和连接线组成。网络接口连接上位机，排线连接显示模块，模拟前端完成器件偏置与电压、电流反馈。




图 24　整机实物连接关系

系统完成硬件装配、PL 采集与激励逻辑、板端代理、上位机分析和 LCD 联动。四类器件均完成输入、输出、β 及交流特性测量，NPN、PNP 大功率输出

与 β 采用脉冲法，并保留步进对照。四类自动极性判断、双通道示波器、FFT 与余辉显示均具有对应测试结果。

3.2 通道测量与校准结果

对象	测试范围或项目	测量条件
RX1 与 RX2	直流参考主要覆盖 ±1.75 V	ADC 50 MHz；发生器 High Z 标称电压
TX1	14 项启停及电压测试	包含冷启动后端口电压复测
TX2	0～1.8 V 直流参考节点	DAC50 条件记录
TX3 正弦	10 kHz～5 MHz，共 50 个频率幅度节点	DAC125；端口接示波器高阻输入
TX3 方波与三角波	各 15 个频率幅度节点	10 kHz、100 kHz、1 MHz
62.5 MHz ADC	双路数字图样与发生器输入	原始码、时域及频率结果

TX3 校准在测试电路断开时进行，DS1104Z CH3 为 DC、×1、高阻，带宽限制关闭。正弦、方波和三角波分别使用基波拟合、平台均值、相位分箱峰峰值。80 个节点倒序幅度复测的最大相对误差分别为 0.493%、0.795% 和 0.948%，均相对本次示波器读数。

发行程序以 12 组设置、每组三帧进行独立复测，最大相对幅度偏差为 1.183%，同设置最大帧间差为 1.151 mV。直流中心最大偏移为 17.486 mV。后级采用隔直交流耦合，幅度与直流中心分别统计。

器件参数按各档位的采样电阻、反馈比例及通道换算参数计算。测量条件与结果一同保存，通道幅度偏差、偏置误差和曲线线性误差分别列示。

3.3 时序资源与性能优化

3.3.1 采集深度与时钟优化

原内核采用每路 1024 点快照。为扩大时域观察窗口并增加 FFT 记录长度，扩展为每路 4096 点；同时增加抽取控制，使相同缓存容量覆盖不同时间范围。ADC 升至 62.5 MHz 后，先将输入数据和过量程位寄存于 IOB，再引入双 DCO 的 MMCM 与反馈 BUFG 补偿时钟路径，以外部输入延迟、时钟不确定度和实现后的建立 / 保持检查共同完成时序收敛。

指标	基线内核	扩展测量内核
ADC 物理时钟	50 MHz	50 / 62.5 MHz
快照点数上限	1024 点每路	4096 点每路
DAC 物理时钟	125 MHz	125 MHz
LUT	3654 / 53200	3784 / 53200
寄存器	3125 / 106400	3181 / 106400
BRAM Tile	40 / 140	67 / 140
DSP	2 / 220	2 / 220
MMCM	1 / 4	3 / 4
建立裕量 WNS	0.823 ns	62.5 MHz 为 0.394 ns
保持裕量 WHS	0.029 ns	0.041 ns

扩展测量内核增加快照缓存和相关处理逻辑，BRAM 使用量由 40 增至 67 个，LUT 使用量为 3784，寄存器使用量为 3181，MMCM 使用 3 个。同一新版布线在 50 MHz 下的 WNS 为 0.823 ns、WHS 为 0.041 ns。

3.3.2 反馈扫描与数据交互优化

扫描初版逐点等待、独立往返控制，并重复复制不可变采样数组。优化将稳定等待按任务组织，批量完成控制与读取，快照序列化直接复用不可变采样内容；β 搜索沿用前一点预测，并在有效包围区间内插值，减少重复试探。对照采用相同任务与计划点数，分别统计运行时间、搜索次数和最终偏置误差。

同条件扫描任务	优化前	优化后	耗时下降
NPN 输出 111 点	63.397 s	43.360 s	31.6%
β 扫描 49 个有效偏置点	169.181 s	59.514 s	64.8%
β 搜索实采点数	230	93	保留全部搜索记录

扫描优化采用稳定等待调整、批量交互和反馈搜索。相同点数下，输出扫描耗时降低 31.6%，β 扫描耗时降低 64.8%；β 搜索实采点由 230 点降至 93 点，最大偏置误差为 29.399 mV，满足 30 mV 设置。相同优化软件在 DAC50 条件下的输出任务耗时为 43.646 s，表明主要收益来自扫描策略。

资源及静态时序数据对应测量内核配置。ADC 采样时钟、快照深度及主机刷新频率分别表征硬件采样、缓存和交互显示性能。

3.3.3 优化结果与资源取舍

快照容量扩大四倍，BRAM Tile 增加 27 个；LUT 增加 130 个，寄存器增加 56 个，DSP 保持 2 个。新增存储主要用于更长的采样记录，新增 MMCM 用于两路输入时钟处理。扫描加速则来自交互和搜索策略，软件优化不额外增加表中 PL 运算资源。两个方向分别改善波形观察能力与扫描等待时间。

3.4 四类器件测量特性

四类器件按输入、输出、β 和交流特性组织主结果，NPN、PNP 大功率输出与 β 使用脉冲记录，原步进结果保留为对照。每组包含配置、原始测点、分析结果及图像来源。PNP 小功率与大功率交流部分均包含增益和输入电阻处理曲线、处理参数及图像配套保存。

档位	输入点数	输出点数	β 搜索点数	交流点数与状态
NPN 小功率	81	35	42	56；完成
PNP 小功率	40	152	40	34 源点；处理曲线
NPN 大功率	72	90 脉冲	31 脉冲	52；完成
PNP 大功率	40	84 脉冲	32 脉冲	34 源点；处理曲线

测量对象分别为 2N5551[11]、2N5401[12]、TIP41C[13] 和 TIP42C[14]。每组数据包含输入或输出工作点、β 偏置搜索与交流扫描结果。

PNP 两档交流结果采用异常点处理、频率映射与幅频拟合，10 kHz～5 MHz 为源扫描区间。

图中电压、电流及增益采用对应采样电阻和反馈比例换算。原始采样、处理曲线及拟合参数分别保存。

3.4.1 NPN 小功率输入与输出特性




图 25　NPN 小功率输入特性　2N5551

81 个采集点；偏置列表 [0.0, 0.1, 0.2] V；




图 26　NPN 小功率输出特性　2N5551

进入放大区后，集电极电流仍随 UCE 增大而上升，尾段斜率用于计算输出电阻与 Early 外推电压。

3.4.2 NPN 小功率 β 与交流特性




图 27 NPN 小功率 IC 与 IB 拟合

目标偏置 5 V；拟合 β=65.06；线性误差 14.98%

搜索 42 点，选中 21/21 个计划偏置点，最大偏置偏差 18.60 mV。处理过程保留初始档位剔除、平滑与拟合掩码；线性误差反映曲线线性程度。

同次测量的 β–IC 与 β–IB 见下两图。处理后 β 平均值为 105.01，范围为 78.34～129.08，变动率为 48.32%；这些量描述逐点电流比的变化，分别对应 IC 和 IB 两种横轴。




图 28 NPN 小功率 β–IC 曲线

与 IC–IB 同次记录




图 29　NPN 小功率 β–IB 曲线

与 IC–IB 同次记录




图 30　NPN 小功率交流特性　2N5551

扫描频点 56 个；频率范围 10 kHz～5 MHz

2N5551 的拟合低频增益 β_0=126.67，0.707β_0=89.56，拟合截止频率 f_β≈2.094 MHz。10 kHz 处 β≈118.71，5 MHz 处 β≈18.78。按 $\beta_0 \times f_\beta$ 计算的 f_T≈265 MHz，为扫描区间外的模型估算值。

3.4.3 PNP 小功率输入与输出特性




图 31　PNP 小功率输入特性　2N5401

40 个采集点；偏置列表 [0.0, 3.0] V；




图 32　PNP 小功率输出特性　2N5401

152 个采集点；基极控制 [0.125, 0.1, 0.18, 0.15] V；RC/RE=50.0 Ω

输入横轴 UEB 由发射极与基极实测电压之差计算，VE 采用对应的实测换算表。输出电流由发射极采样支路换算，采用 IC≈IE，形成不同基极驱动下的输出曲线族。

3.4.4 PNP 小功率 β 与交流特性




图 33　PNP 小功率 IC 与 IB 拟合

目标偏置 5 V；拟合 β=101.18；线性误差 11.70%

搜索 40 点，选中 20/20 个计划偏置点，最大偏置偏差 17.62 mV。处理过程保留初始档位剔除、平滑与拟合掩码；线性误差反映曲线线性程度。

同次测量的 β–IC 与 β–IB 见下两图。处理后 β 平均值为 146.25，范围为 114.04～174.02，变动率为 41.01%；这些量描述逐点电流比的变化，分别对应 IC 和 IB 两种横轴。




图 34　PNP 小功率 β–IC 曲线

与 IC–IB 同次记录




图 35　PNP 小功率 β–IB 曲线

与 IC–IB 同次记录




图 36　PNP 小功率交流增益 2N5401

2N5401 交流扫描包含 34 个源频点和 4 个补测点，低频增益约 127.68。曲线采用异常点处理和幅频拟合。本文以增益曲线展示幅频变化。




图 37　PNP 小功率输入电阻处理曲线　2N5401

保留拟合、通带中位数、滤波点与补测点

输入阻抗采用同相近似下的等效输入电阻 Rin 表示。Rin 由 10 kHz 时的约 870.59 Ω 降至 2 MHz 时的约 165.42 Ω，通带中位数约 759.62 Ω。图中显示处理曲线、滤波点、补测点和中位数，不含相位或电抗分量。

3.4.5 NPN 大功率输入与脉冲输出特性




图 38　NPN 大功率输入特性　TIP41C

72 个采集点；偏置列表 [0.0, 0.05, 0.2] V；




图 39　NPN 大功率脉冲输出特性　10 Hz 与 20% 占空比

TIP41C 输出采用 10 Hz、20% 占空比的集电极脉冲测量，基极电流约为 15、10、20 mA，采样电阻 RC=0.5 Ω。三条曲线共完成 90 个工作点，测量结束后输出关闭、GPIO 复位。

3.4.6 NPN 大功率脉冲 β 与交流特性




图 40　NPN 大功率脉冲 IC 与 IB 拟合

脉冲搜索 31 点，选中 16/16 个计划偏置点，最大偏置偏差 3.37 mV。线性误差反映曲线线性程度。

同次测量的 β–IC 与 β–IB 见下两图。脉冲处理后 β 平均值为 73.77，范围为 66.86～75.16，变动率为 11.26%；这些量描述逐点电流比的变化，分别对应 IC 和 IB 两种横轴。




图 41　NPN 大功率脉冲 β–IC 曲线

与 IC–IB 同次记录




图 42　NPN 大功率脉冲 β–IB 曲线

与 IC–IB 同次记录




图 43　NPN 大功率交流采集

扫描频点 52 个；扫描上限 5 MHz

TIP41C 扫描 52 个频点，拟合截止频率 fβ≈166.49 kHz，低频增益 β0≈68.48。按 β0×fβ 得到 fT≈11.40 MHz，为 5 MHz 扫描上限以外的模型估算值。

3.4.7 PNP 大功率输入与步进输出特性




图 44　PNP 大功率输入特性　TIP42C

40 个采集点；偏置列表 [0.3, 3.0] V；




图 45　PNP 大功率步进输出对照　TIP42C

84 个采集点；基极控制 [0.5, 0.75, 1.0] V；RC/RE=0.5 Ω

三条输出曲线的基极电流约为 10、15、20 mA。20 mA 曲线尾段的拟合相关系数低于其余两条曲线，保留低可信标记；Early 参数分析分别给出各曲线的拟合结果。

3.4.8 PNP 大功率步进 β 与交流特性




图 46　PNP 大功率步进 IC 与 IB 拟合

目标偏置 4 V；拟合 β=79.49；线性误差 11.10%

搜索 44 点，选中 24/24 个计划偏置点，最大偏置偏差 29.22 mV。线性误差反映曲线线性程度。

同次测量的 β–IC 与 β–IB 见下两图。处理后 β 平均值为 77.94，范围为 72.28～80.60，变动率为 10.68%；这些量描述逐点电流比的变化，分别对应 IC 和 IB 两种横轴。




图 47　PNP 大功率步进 β–IC 曲线

与 IC–IB 同次记录




图 48　PNP 大功率步进 β–IB 曲线

与 IC–IB 同次记录




图 49　PNP 大功率交流增益曲线　TIP42C

TIP42C 交流扫描包含 10 kHz～5 MHz 的 34 个源频点。低频增益约 76.68，−3 dB 水平约 54.21，对应拟合交点约 100.14 kHz，扫描范围内增益保持大于 1。




图 50　PNP 大功率输入电阻处理曲线

10 kHz 至 2 MHz；频率映射与拟合处理结果

TIP42C 输入电阻经频率映射，由 10 kHz 时的约 227.16 Ω 下降至 2 MHz 时的约 95.49 Ω，零频拟合值约 229.60 Ω。

3.4.9 NPN 大功率步进对照

步进对照采用持续偏置，输出扫描共 90 点，基极电流约为 10、15、20 mA；β 目标偏置为 3 V，采样电阻为 0.5 Ω。对照保留输出曲线和 β 三视图，比较持续供电与脉冲平台条件下的参数变化。




图 51　NPN 大功率步进输出特性对照




图 52　NPN 大功率步进 IC 与 IB 对照




图 53　NPN 大功率步进 β–IC 对照




图 54　NPN 大功率步进 β–IB 对照

β 测量指标	脉冲主结果	步进对照
搜索点与选中点	31；16/16	38；15/16
最大偏置偏差	3.37 mV	6.73 mV

β 测量指标	脉冲主结果	步进对照
拟合 β 与线性误差	73.19；13.14%	82.18；5.99%
逐点 β 平均值	73.77	78.80
处理后 β 范围	66.86～75.16	75.06～80.73
β 变动率	11.26%	7.20%

TIP41C 脉冲 β 测量共采集 494 个候选帧，筛选 93 个稳定高电平帧，对应 31 个搜索点、每点三个有效帧。筛选及平滑后形成 13 个分析曲线点。脉冲与步进结果的拟合 β 分别为 73.19、82.18，线性误差分别为 13.14%、5.99%，反映两组工作条件下的电流传输差异。

3.4.10 PNP 大功率脉冲输出与 β 测量

TIP42C 输出测量采用电源脉冲方式：集电极接地，TX2 经功放切换 VCC，RX1 采集电源反馈，RX2 采集发射极反馈。稳定高电平帧按 UEC=VE、IC≈IE=(VCC−VE)/R 换算工作点，图 45 为对应步进输出对照。




图 55　PNP 大功率脉冲输出特性　TIP42C

5 Hz、20% 占空比；84 个采集点；采样电阻 0.5 Ω

基极电流按 TX1 电压与 50 Ω 等效电阻计算为 10、15、20 mA，每条曲线 28 点。设置脉冲频率为 5 Hz、占空比 20%，周期 200 ms，高电平 40 ms、低电平 160 ms。波形表量化后的频率为 5.0059 Hz，占空比为 19.9219%。

输出测量共采集 1220 个候选帧，筛选 252 个稳定高电平帧，对应 84 个工作点、每点三个有效帧。任务结束后输出关闭、GPIO 复位。TIP42C 的 β 主结果采用 5 V 脉冲测量，4 V 脉冲与步进结果作为对照。

TIP42C 的 β 脉冲测量采用 UEC=5 V、10 Hz、20% 占空比，基极等效电阻 50 Ω、采样电阻 0.5 Ω。共完成 32 个搜索点，选中全部 16 个计划偏置点，最大偏置误差为 15.46 mV。




图 56 TIP42C 脉冲 IC–IB 拟合 UEC=5 V 10 Hz 与 20% 占空比

沿用排除前两档、两点移动平均及原记录拟合参数。保留 14 个候选工作点，移动平均后得到 13 个曲线点；拟合 β=68.73，R^2≈0.9901，最大拟合残差相对电流跨度的线性误差为 10.98%。处理后逐点 β 平均为 69.43，范围 63.90～70.39，变动率 9.35%。




图 57 TIP42C 脉冲 β–IC 曲线 UEC=5 V 10 Hz 与 20% 占空比




图 58　TIP42C 脉冲 β–IB 曲线　UEC=5 V　10 Hz 与 20% 占空比

PNP β 条件	目标偏置	拟合 β	线性误差	曲线点
脉冲主结果	5 V	68.73	10.98%	13
脉冲对照	4 V	44.49	19.30%	13
步进对照	4 V	79.49	11.10%	21

4 V 脉冲测量完成 27 个搜索点，选中全部 16 个计划点，最大偏置误差为 12.68 mV，线性误差为 19.30%。5 V 脉冲、4 V 脉冲及 4 V 步进分别对应表中三组条件。曲线差异同时受偏置、电流区间和器件热状态影响；各组均保存原始测点、搜索轨迹与三视图。

3.5 参数测量结果

器件标签	目标偏置	拟合 β	线性误差	处理后曲线点
2N5551	5 V	65.06	14.98%	18
2N5401	5 V	101.18	11.70%	17
NPN 大功率脉冲	3 V	73.19	13.14%	13
TIP42C 脉冲	5 V	68.73	10.98%	13

3.5.1 逐点增益的统计结果

器件	逐点 β 平均	处理后 β 范围	β 变动率

器件	逐点 β 平均	处理后 β 范围	β 变动率
2N5551	105.01	78.34～129.08	48.32%
2N5401	146.25	114.04～174.02	41.01%
NPN 大功率脉冲	73.77	66.86～75.16	11.26%
TIP42C 脉冲	69.43	63.90～70.39	9.35%

拟合 β 为 IC–IB 曲线的线性斜率；逐点 β 为对应工作点的 IC/IB。表中分别列出拟合线性误差、逐点平均增益、增益范围和变动率。

四类器件的线性误差分别为 14.98%、11.70%、13.14% 和 10.98%。TIP41C、TIP42C 主结果采用脉冲测量，均选中全部 16 个计划偏置点。TIP41C 步进对照选中 15 个有效点，搜索轨迹记录各工作点的实际偏置。




图 59 PNP 大功率步进输出的 Early 外推 20 mA 曲线为低可信拟合

TIP42C 前两条输出曲线的 Early 外推电压分别约为 88.12 V、48.54 V，对应输出电阻约 115.75 Ω、43.82 Ω；第三条曲线 R^2≈0.862。2N5551 尾段拟合得到 VA≈14.84 V、ro≈634 Ω。上述参数由选定放大区间的曲线斜率与截距计算。

3.6 系统验证结果

验证层次	测试内容	结果或配置

验证层次	测试内容	结果或配置
离线软件	TX3 源码回归及发行包测量模拟	254 项回归通过；16 类模拟组合
RTL 与实现	MMCM、快照、抽取及 AXI 仿真	50 MHz、62.5 MHz 两档时序通过
数字实板	双 ADC 四类数字图样	每组 4096 点，错误数为零
模拟通道	RX 参考电压、TX3 多节点及发行复测	记录仪器、负载、时钟和波形设置
BJT 测量	四类器件输入、输出、β 与交流特性	大功率脉冲主结果及步进对照
启动与显示	QSPI 引导、eMMC 加载与 LCD 链路	基础配置冷启动；图形配置显示与数字测试

系统按软件、RTL、数字采集、模拟通道和器件测量分层验证。各项记录包含配置、输入条件及实际结果，波形幅度、偏置误差、拟合线性误差分别统计。

测量内核完成 50 MHz、62.5 MHz 两档数字采集测试，基础启动配置完成 QSPI 引导与 eMMC 系统加载的独立冷启动测试。LCD 图形配置完成显示上传、数字自检与共享连接测试。

源代码、位流、实现报告和测量记录配套保存，图像通过来源索引关联原始采集数据。

3.7 LCD 与共享连接验证

共享连接测试完成 18 次双路 4096 点采集和 7 次 LCD 交换，最大命令并发数为 1。1024×600 原生图形配置下，双 ADC 四类数字图样各采集 4096 点，八组条件均为零数据错误；预览上传完成 52 批。扫描联动软件通过 71 项测试、16 类发行包测量检查及 8 项并发界面测试。

验证项	结果	适用配置
命令串行化	最大并发 1；18 次双路采集，7 次显示交换	共享连接验证

验证项	结果	适用配置
原生显示数字自检	2 通道 × 4 图样 × 4096 点，错误数为零	1024×600 图形配置
显示刷新	23 帧 / 8.084 s，约 2.85 帧每秒	512×300 缓冲区缩放路径
采集间隔中位数	关闭显示 0.276 s；启用显示 0.312 s	同组刷新对照
LCD 调用耗时	中位数 0.075 s；最大 0.139 s	同组刷新对照



图 60 双路实采数据生成的 LCD 上传帧

图中为双路实采数据生成的 LCD 显示帧，RX1 为方波，RX2 接近水平，采样点数 4096，抽取倍率 ×13，有效采样率约 3.85 MSa/s。表中刷新速度对应 512×300 缩放路径；1024×600 原生配置的数字链路结果单独列示。

第四部分　大模型协作记录

4.1 协作任务与工作流程

开发过程中，大模型用于资料检索、寄存器与源码梳理、代码修改、故障假设整理以及测试结果分析。板卡连接、器件接入和仪器读数由实验操作提供，代码改动通过仿真、实现报告和采集结果检查。




图 61　大模型协作与验证流程

工具工作流包括文件检索、官方技术资料查阅、脚本执行、日志读取与报告生成。每次迭代先明确输入配置和判断指标，再改动对应模块；失败日志用于定位下一轮实验变量，通过后保存程序、配置、结果及文件标识。协作案例按日期整理，提示词保留原记录短句，模型输出采用回答摘要。

4.2 典型提示词与回答摘要

4.2.1 无 SD 卡槽的系统启动方案

提示词（2026 年 10 月 28 日）：“这个自制的底板上好像没有 SD 卡插槽不能用 pynq 了吗”。

回答摘要：PYNQ 的运行存储可由板卡上的 eMMC 承担；结合 Zynq 启动结构，先建立启动加载器，再从 eMMC 读取 Linux 与根文件系统。原理图检查确认核心板带有 eMMC，后续采用 QSPI 引导与 eMMC 系统加载。

纠错过程：最初把 FSBL 源码中的 MMC_MODE=0x6 理解为可由拨码选择的硬件启动方式。对照 UG585 的 BootROM 启动表和 FSBL 流程后，将硬件

启动模式与软件变量分开，改为 QSPI 中的 FSBL / U-Boot 引导 eMMC。实现中修正 U-Boot 分区提取偏移，由 0x19540 改为分区表确定的 0x19740。

验证结果：eMMC 镜像以 229 个分块写入并逐块回读 CRC；QSPI 引导镜像和脚本逐字节回读一致。10 月 30 日断开 JTAG、重新上电后，BOOT_MODE=1，Linux 从 eMMC 启动，SSH、Jupyter 和自动初始化服务正常运行。

4.2.2 工具版本与 DDR 故障定位

提示词（2026 年 10 月 28 日）：“还有会不会是因为软件版本的问题呢，我电脑上还有 2020 的版本”。

回答摘要：将工具版本作为独立变量，采用相同测试程序比较 2020.2 与 2026.1 生成的 PS 配置和 DDR 读写结果，再按错误位分布分析硬件通道。

纠错过程：检查 DDR 数据手册后修正时序参数；在 OCM 中运行读写程序，使测试程序与被测 DDR 分离。2020.2 对照出现 1186 / 65536 次不匹配，错误集中在低字节；调整训练起点的九组实验仍集中于同一字节通道。因此将排查重点由工具版本转向核心板与 DDR 数据通路。

验证结果：更换核心板后，相同 65536 次比较得到零错误，随后完成四个 64 KiB 区域的读写检查。该结果用于确定后续 Linux / PYNQ 调试所采用的硬件平台。

4.2.3 GPIO 初始化与 ADC 时钟检查

提示词（2026 年 10 月 30 日，运行错误）：“GPIO initialization failed ([Errno 22] Invalid argument)”。

回答摘要：核对 Linux GPIO 方向设置与转换器初始化先后关系，分别处理 MIO7 / MIO8 和 ADC DCO 检查顺序。

纠错过程：将 SPI 时钟与数据输出脚保持为输出低电平；先使能控制通路、配置 ADC、使能数据通路，再读取采样时钟计数。通过这一顺序避免在 ADC 输出尚未开启时将 DCO 计数结果当作运行时钟。

验证结果：50 项软件回归通过；发行程序经 SSH 完成初始化，双 ADC 四类数字图样通过，普通采样每路返回 1024 点且过量程计数为零。

4.2.4 TX2 与 TX3 的通道校准

提示词（2026 年 10 月 30 日）：“你顺便检查 TX3，专门正弦波的。然后 TX3，TX2 两个一起校准，有 TX3 接四通道。”

回答摘要：按 TX2 直流节点和 TX3 正弦频率节点分别扫描，用示波器测量值拟合修正表，再选取独立检查点比较误差。

纠错过程：统一峰值、峰峰值与 RMS 的定义，将频率补偿与幅度设置关联；发布时同时更新源程序、桌面程序、板端代理和校准文件。随后按波形、频率、幅度、负载和时钟继续组织校准与复测。

验证结果：该次 TX2 采用 37 个修正节点和 73 个独立检查点，最大绝对误差为 0.580 mV；TX3 在 50 mVpp 条件下完成 78 个频率节点与 12 个中间频率检查，最大基波峰峰值误差为 0.504 mV。后续 DAC125 波形校准结果列于 3.2 节。

4.3 协作成果与记录组织

上述案例分别形成启动配置与镜像工具、DDR 定位脚本、初始化顺序修正、通道校准与发行检查。记录保存在 Github 上，相关实验结果按日期和模块分别归档。每条案例对应提示词、回答摘要、修改依据、验证结果及文件位置，便于从问题追踪到最终实现。

第五部分　技能包提炼与验证

5.1 提炼方法

技能包从实际故障和反复出现的工程操作中提炼，形成参数化步骤，并通过正常样例、错误样例及项目结果验证。工程包收录八项方法，以 SKILL.md 描述入口、材料、步骤、判断条件和结果格式。




图 62　技能包提炼与验证流程

通用步骤与板卡参数分开保存。Overlay 检查器从清单读取实例名、基址与哈希，更换工程时替换清单；扫描、校准和发布参数按时钟、通道、波形及软件与数据版本组织。

5.2 失败观察与方法形成

方法	来源观察	提炼的操作
Overlay 配对检查	位流、HWH 与驱动地址需要同时匹配	读取清单，检查哈希、IP 实例及地址范围
启动与 DDR 定位	工具切换后低字节错误仍存在	按 BootROM、FSBL、U-Boot、Linux 分层；用 OCM 程序测 DDR
源码与时序收敛	采样升频后输入保持关系变化	保留外部延迟；IOB 捕获、MMCM 反馈与实现报告联合检查
寄存器到模拟端调试	TX1 数据回读正常，端口输出接近零	比较单次与重复 DATA 写入；从总线到端口逐段实验
混合信号校准	幅值定义及固定码温漂影响比较	统一 Peak / Vpp / RMS，分离零点、幅度和频率修正
扫描完整性与	界面终点与隐藏分段不一	统一扫描计划，反馈预测和有界搜索，保

方法	来源观察	提炼的操作
效率	致；重复复制耗时	存全部搜索点
桌面与代理发布	源程序、EXE、板端代理可能处于不同版本	统一构建，检查代理与数据标识，再执行发行程序流程
数据手册参数提取	型号列、PNP 符号及测试条件影响参数解释	关联页码、型号、条件、单位及最小 / 典型 / 最大值

5.3 验证方法与实际效果

Overlay 检查以实际 bit / HWH 清单作为正常样例，再替换实例名、修改地址与破坏文件内容构造测试输入。参数正确时检查通过，地址或哈希变化时返回对应错误。器件位置查询脚本以另一个位号 U99 的样例检查可移植性，并覆盖缺失位号和多 PCB 文件选择情形。

工程流程以开发记录验证：TX1 将静音期多次 DATA 写入改为暂存目标值、使能前提交一次后，完成 14 项端口测试及独立冷启动后的重复测试；扫描方法在 111 点输出任务中将耗时由 63.397 s 降至 43.360 s，在 49 个有效 β 工作点任务中将耗时由 169.181 s 降至 59.514 s；时序方法得到 62.5 MHz 下 WNS 0.394 ns、WHS 0.041 ns。

技能整理时运行 155 项软件回归，并检查清单、链接与归档文件一致性。后续独立脚本检查覆盖 Overlay 配对及 PCB 位号定位；完整工程包另外记录发行程序、代理模块、Python 3.8 语法、RTL 和数据归档检查结果。

5.4 适用条件与使用入口

适用条件由接口与测试变量确定：Overlay 核对 bit / HWH 和地址；启动匹配 PS、DDR、MIO 与存储；时序匹配器件、时钟和外部延迟；校准匹配通道、波形、频率、幅度、负载及温度；扫描匹配前端比例与偏置；发布统一程序、代理和数据版本。

skill/README.md 列出各方法入口；Overlay 检查命令见 6.4 节。实验记录模板 skill/templates/experiment_record.md 包含配置、操作、观察、判定与文件位置，作为方法执行的统一记录格式。

第六部分　工程复现说明

6.1 材料与环境

本章以一台新的 Windows x64 电脑和配套 Zynq 测量硬件为起点，按公开仓库完成工程获取、上位机运行、板端部署和测量。仓库地址如下，操作入口为 main 分支的 README.md 与 board/README.md。

https://github.com/hscsja03-afk/-BJT-/tree/main

① 获取工程：在仓库页面选择 Code → Download ZIP，将整个压缩包解压到有写入权限的本地目录。打开能看到 README.md、board、build、src 的文件夹，即为工程根目录。保留所有分卷文件和原有目录层级。

也可在任意工作目录使用 Git 下载，下面将工程文件夹命名为 zynq_bjt。后续 Windows 命令均在该工程根目录的 PowerShell 中执行。

```
git clone https://github.com/hscsja03-afk/-BJT-.git zynq_bjt
cd zynq_bjt
```

② 准备环境：直接运行发行程序使用 Windows x64 和仓库自带运行库；源码运行安装 Python 3.13 x64；重新构建 FPGA 安装 Vivado 2026.1 及 Zynq-7000 器件支持。文件传输使用 Windows OpenSSH 客户端，提供 ssh 与 scp 命令。

③ 准备硬件：xc7z020clg400-2 核心板、自制 ADDA 底板、BJT 测试板、LCD、配套电源与网线。板端运行匹配该硬件的 PYNQ 2.7 / Python 3.8，PS 配置对应板卡的 DDR、eMMC、以太网和 MIO。

6.2 基础系统与网络

① 板卡上电并启动 PYNQ 系统。首次配置板卡时，按所用核心板与底板的系统安装流程准备 PYNQ 2.7；本工程应用部署的板端入口为 board/README.md。更换电脑时，使用板卡已有系统继续部署应用。

② 用网线连接电脑与板卡。按仓库默认地址，板卡为 192.168.0.4，用户名为 xilinx。电脑有线网卡 IPv4 可设置为 192.168.0.3，子网掩码 255.255.255.0；直连时网关与 DNS 留空。通过路由器连接时，使用板卡在该网络中的实际地址。

③ 在电脑 PowerShell 检查 SSH，输入板卡账户密码。首次连接核对并接受板卡主机指纹。

```
Test-NetConnection 192.168.0.4 -Port 22
ssh xilinx@192.168.0.4
```

④ 在板端已安装 PYNQ 的 Python 环境中查询版本，确认 PYNQ 为 2.7、Python 为 3.8。后续板端安装与位流加载均使用这一环境。

```
python --version
python -c "import pynq; print(pynq.__version__)"
```

6.3 主机安装与离线运行

① 直接运行：在解压后的工程中双击 board/launch.cmd。首次启动由 board/launch.ps1 合并并校验 Windows 运行库分卷，自动解压程序至 build/dist/desktop/ZynqBjtDesktop，随后打开工作台。运行库随工程提供，测量结果写入工程根目录的 measurements。

启动脚本根据自身位置确定工程目录。模拟连接用于查看界面；实际板卡连接按 6.5 节操作。

② 源码运行：安装 Python 3.13 x64 后，在工程根目录执行以下命令。若电脑安装了多个 Python 版本，使用 Python 3.13 的实际入口创建虚拟环境。

```
python --version
python -m venv .venv
$bjtPython = ".\.venv\Scripts\python.exe"
& $bjtPython -m pip install -r build/desktop_requirements.lock.txt
& $bjtPython -m pip install -r build/instrument_requirements.txt
& $bjtPython -m pip install -e ".[desktop,serial]"
& $bjtPython build/restore_archives.py
& $bjtPython -m zynq_bjt.desktop --workspace measurements
```

restore_archives.py 按 build/archive_manifest.json 还原运行库、手册与实验数据，并校验 SHA256；只还原手册时使用 --group datasheets。源码方式首次安装依赖时保持网络连接，安装完成后使用本地虚拟环境启动。

6.4 FPGA 构建与配套检查

直接部署使用仓库 board/overlay 中配套的 bjt.bit、bjt.hwh 与 manifest.json。位流 SHA256 前缀为 d844e70d6bb3，IP 实例为 adda_core_0，基址 0x43C00000，地址窗口 64 KiB。源码环境中运行以下命令检查配套文件：

```
$bjtAudit = "skill/pynq-overlay-audit/scripts/check_bundle.py"
& $bjtPython $bjtAudit board/overlay/manifest.json
```

需要从 RTL 重建时，使用 Vivado 2026.1，目标器件 xc7z020clg400-2。在 PowerShell 中将下列变量填写为当前电脑上 vivado.bat 的完整路径，再执行构建脚本：

```
$bjtVivado = Read-Host "输入本机 vivado.bat 的完整路径"
.\build\rebuild_fpga.ps1 -Vivado $bjtVivado
```

脚本使用 board/ps_pynq_custom.tcl 和 src 设计文件，输出至 build/work/rebuild_adc625，日志为 build/logs/rebuild_adc625.log。部署时使用同次构建的 bit 与 HWH，并保存时序和资源报告。显示模块版本说明见 report/design_report.md。

6.5 板端部署与首次初始化

① 在电脑端关闭已连接板卡的上位机会话并停止输出。进入工程根目录，用以下 PowerShell 命令创建板端目录并传输配套文件。示例使用仓库默认地址；使用其他地址时修改第一行。板端已有位流时先保存原有 bit 与 HWH。

```
$bjtHost = "xilinx@192.168.0.4"
$bjtDir = "/home/xilinx/jupyter_notebooks/zynq_bjt"
ssh $bjtHost "mkdir -p $bjtDir/overlay"
Push-Location .\board
scp overlay/bjt.bit overlay/bjt.hwh "${bjtHost}:$bjtDir/overlay/"
scp load_overlay.py zynq_bjt-0.2.0-py3-none-any.whl "${bjtHost}:$bjtDir/"
Pop-Location
ssh $bjtHost
```

② 在板端终端进入部署目录，使用 PYNQ 的 Python 环境安装驱动包、加载位流。加载脚本将三路输出初始化为关闭状态。

```
cd /home/xilinx/jupyter_notebooks/zynq_bjt
python -m pip install --no-deps zynq_bjt-0.2.0-py3-none-any.whl
sudo -E python load_overlay.py --bitfile ./overlay/bjt.bit
```

③ 回到电脑双击 board/launch.cmd，填写板卡 IP、用户名和密码，建立连接。连接时程序自动部署配套代理和数据；点击“初始化”并执行数字自检，查看核心标识、ADC 时钟和双通道图样结果。

④ BJT 与电压测量使用 ADC 50 MHz，DAC 为 125 MHz；原始采样与频谱功能支持 62.5 MHz。在“参数依据 / 设置”中选择对应校准表、采样电阻和反馈比例，再确认器件接线及档位。

6.6 示波器与仪器功能复现

接入幅度处于 RX 输入范围的外部信号，进入“示波器”，选择 RX1、RX2、4096 点和抽取倍率 1。设置时基、量程及边沿触发后点击 RUN，检查波形、峰峰值、RMS 与频率；SINGLE 获取单帧，STOP 冻结显示。切换 FFT 视图并选择平顶窗，观察谱峰与频率间隔；切回时域，将余辉设为 64 帧，改变输入幅度可观察多帧轨迹。

100 kHz 双通道案例采用 4 μs/div 时基。FFT 使用完整 4096 点，50 MSa/s 对应约 12.21 kHz 频率间隔及 25 MHz Nyquist 频率。“保存 CSV / 图像”导出波形；TX、IO、电压表及 LCD 从左侧导航进入。

6.7 四类器件测量复现

① 接线与识别：关闭输出并按 2.4 节接线表接入器件的 B、C、E，选择 NPN / PNP 与功率档位，填写实际型号。检查采样电阻、反馈比例及档位参数，确认接线后执行“自动识别”，保存极性结果。TIP42C 选择 PNP 大功率档位。

② 输入与输出：在“输入特性”页设置偏置列表和分段扫描范围，执行测量；在“输出特性 / Early”页设置基极驱动列表和输出扫描范围，生成输出曲线族。采用分段扫描时，检查首点、末点和各段步长；完成后保存本次数据与曲线。

③ β 测量：进入“β 线性精度”，设置目标 UCE 或 UEC、基极驱动范围和偏置容差。程序搜索并筛选工作点，完成后分别导出 IC–IB、β–IC、β–IB 三图。

本文曲线处理采用排除前两档与两点移动平均，复现时加载对应记录中的同一处理配置。

④ 大功率脉冲：在输出或 β 页面选择脉冲模式。TIP41C 主结果采用 10 Hz、20% 占空比；TIP42C 输出主结果采用 5 Hz、20% 占空比，β 主结果采用 10 Hz、20% 占空比、UEC=5 V。采样采用 50 MHz、×256 抽取及每路 1024 点，每个工作点累计三个稳定平台帧。保留同器件步进结果用于对照，比较时同时查看偏置、采样电阻、脉宽和占空比。

⑤ 交流测量：进入“交流特性 / fβ / fT”，加载器件档位的直流工作点、TX3 正弦幅值及频率计划，执行扫描并保存增益、输入电阻与拟合参数。源扫描区间、拟合区间和趋势外推区间按记录分别显示。

6.8 数据归档与回归检查

新测量结果保存在当前工程的 measurements，包含运行配置、测点 CSV、原始帧或统计量、分析结果与曲线。仓库中的既有结果按 report/measurement_index.json 查找；实验归档按 report/archive_index.json 查找，还原后加载同档位和同条件记录进行对比。测量结束停止输出并断开连接。

在 6.3 节建立的主机虚拟环境中执行以下检查命令，检查工程文件并运行两组软件测试：

```
& $bjtPython build/verify_package.py
$env:PYTHONPATH = "$PWD/src/python"
& $bjtPython -m unittest discover -s sim -p "test_*.py" -v
& $bjtPython -m unittest discover -s src/python/tests -p "test_*.py" -v
```

需要重新生成 Windows 发行程序时执行下列命令，输出位于 build/dist/desktop。将发行程序及工程配套资源保存在一起，并从 board/launch.cmd 启动。

```
& $bjtPython build/build_desktop.py
```

第七部分　总结

7.1 功能与应用

作品将三极管特性测量、可编程激励、双通道示波器、FFT 和本地显示整合于同一 Zynq 平台。四类器件测量覆盖输入、输出、电流增益和交流特性，可用于模拟电子教学、器件特性分析及电路调试。脉冲测量与步进对照提供两种偏置方式，测点和曲线统一归档。

7.2 系统实现总结

系统实现了从硬件时序、转换器控制到器件测量和结果分析的完整流程。PL 保证采样和激励时序，PS 完成反馈搜索，上位机承担显示与分析；共享连接协调 LCD 刷新和测量任务。主要实现结果如下。

实现项目	技术措施	结果
系统启动	QSPI 引导并加载 eMMC 系统	完成基础配置独立冷启动
TX1 控制	调整静音缓存和 DATA 提交顺序	14 项端口启停及电压测试
ADC 时序	IOB 寄存器与 MMCM 补偿	两档静态时序及双路实采通过
TX3 输出	按波形、频率和幅度建立参考节点	形成幅度及直流中心测试记录
β 搜索	工作点预测及有界细化	相同任务耗时降低 64.8%

工程采用固定 AXI 接口和参数化测量配置，统一管理时钟、通道映射、采样电阻及反馈比例。测量内核、板端代理和桌面软件分别保存版本与验证结果，便于定位数据对应的运行条件。

完成的测试表明，系统能够按目标偏置生成四类器件曲线，并输出同批测点的 β 三视图。NPN、PNP 极性判断、双通道示波器、频谱和余辉显示扩展了仪器功能，LCD 与上位机联动提供本地及桌面两种观察方式。

第八部分　参考文献

[1] Tektronix. 370B / 371B Curve Tracers[EB/OL]. [2026-11-03].

https://www.tek.com/vn/datasheet/370b-371b-curve-tracers

[2] National Instruments. High-Power IV Characterization Using Pulsed SMU Output[EB/OL]. 2026-05-07[2026-11-03].

https://www.ni.com/en/shop/electronic-test-instrumentation/source-measure-units/what-are-source-measure-units/high-power-iv-characterization-using-pulsed-smu-output.html

[3] Analog Devices. ADALM2000 Advanced Active Learning Module[EB/OL]. [2026-11-03].

https://www.analog.com/en/resources/evaluation-hardware-and-software/evaluation-boards-kits/adalm2000.html

[4] AMD. Zynq 7000 SoC Technical Reference Manual: UG585[EB/OL]. v1.15, 2026-02-06[2026-11-03].

https://docs.amd.com/r/en-US/ug585-zynq-7000-SoC-TRM

[5] Analog Devices. AD9516-3: 14-Output Clock Generator with Integrated 2.0 GHz VCO[EB/OL]. Rev. C, 2013[2026-11-03].

https://www.analog.com/media/en/technical-documentation/data-sheets/ad9516_3.pdf

[6] Analog Devices. AD9268: 16-Bit, 80 MSPS/105 MSPS/125 MSPS, 1.8 V Dual Analog-to-Digital Converter (ADC)[EB/OL]. Rev. A, 2009[2026-11-03].

https://www.analog.com/media/en/technical-documentation/data-sheets/AD9268.pdf

[7] Analog Devices. AD9741/AD9743/AD9745/AD9746/AD9747: Dual 8-/10-/12-/14-/16-Bit 250 MSPS Digital-to-Analog Converters[EB/OL]. Rev. A, 2014[2026-11-03].

https://www.analog.com/media/en/technical-documentation/data-sheets/AD9741_9743_9745_9746_9747.pdf

[8] Texas Instruments. DACx0501 16-Bit, 14-Bit, and 12-Bit, 1-LSB INL, Voltage-Output DACs With Precision Internal Reference: SBAS794E[EB/OL]. Rev. E, 2023[2026-11-03].

https://www.ti.com/lit/ds/symlink/dac60501.pdf

[9] PYNQ. MMIO: PYNQ v2.7.0 Documentation[EB/OL]. [2026-11-03].

https://pynq.readthedocs.io/en/v2.7.0/pynq_libraries/mmio.html

[10] Xilinx. 7 Series FPGAs Clocking Resources User Guide: UG472[EB/OL]. v1.14, 2018-07-30[2026-11-03].

https://docs.amd.com/v/u/en-US/ug472_7Series_Clocking

[11] 长晶科技（JSCJ）. 2N5551 TRANSISTOR (NPN): TO-92 Plastic-Encapsulate Transistors[EB/OL]. Rev. 2.1[2026-11-03].

https://www.jscj-elec.com/uploads/20231120/4d1d74921ff59e816b8f9e531719d63a.pdf

[12] 长晶科技（JSCJ）. 2N5401 TRANSISTOR (PNP): TO-92 Plastic-Encapsulate Transistors[EB/OL]. Rev. 2.1[2026-11-03].

https://www.jscj-elec.com/pdf/85a0bc35ab18beed0099d1cea92b13e1.pdf

[13] 长晶科技（JSCJ）. TIP41C TRANSISTOR (NPN): TO-220-3L Plastic-Encapsulate Transistors[EB/OL]. Rev. 2.3[2026-11-03].

https://www.jscj-elec.com/pdf/c38ecc6fc562e8a5fa79e5f8f914e527.pdf

[14] 长晶科技（JSCJ）. TIP42C TRANSISTOR (PNP): TO-220-3L Plastic-Encapsulate Transistors[EB/OL]. Rev. 2.1[2026-11-03].

https://www.jscj-elec.com/pdf/403be0d1aadbbe177d95e9fdaa829ac7.pdf