
tags: 2024 年 下學期讀書計畫 Computer Organization

Lab3_111652017


1.Experimental Result

(1)



(2)

- addi \$s1, \$0, 8
- 因為給的測資沒有 addi



2.

(1) 1.

- must stall
- 不然 add 會讀到錯誤的 \$t0
- 因為 load 要在 memory accesss 完, 才有 data
- 即使有 forward, 也需要 stall

指令	時間 1	時間 2	時間 3	時間 4	時間 5	時間 6	時間 7
lw \$t0, 0(\$t0)	IF	ID	EX	MEM	WB		
stall		bubble	bubble	bubble	bubble	bubble	
add \$t1, \$t0, \$t0			IF	ID	EX	MEM	WB

(1) 2.

- 不需要 stall, 但需要透過 forwarding 解決
- forward MEM 是從指令 add 到第二個 addi 的 EX
- 如下圖紅色部分所示
- 如果沒有用 forwarding, 那第二個 addi 會讀到錯誤的 \$t1
- 因為第一個指令的 \$t1 還沒有被寫回去

指令	時間 1	時間 2	時間 3	時間 4	時間 5	時間 6	時間 7
add \$t1, \$t0, \$t0	IF	ID	EX	MEM	WB		
addi \$t2, \$t0, #5		IF	ID	EX	MEM	WB	
addi \$t4, \$t1, #5			IF	ID	EX	MEM	WB

(1) 3.

- 不需要 stall, 也不需要 forwarding
- 因為沒有 Hazard

指令	時間 1	時間 2	時間 3	時間 4	時間 5	時間 6	時間 7	時間 8	時間 9
addi \$t1, \$t0, #1	IF	ID	EX	MEM	WB				
addi \$t2, \$t0, #2		IF	ID	EX	MEM	WB			
addi \$t3, \$t0, #2			IF	ID	EX	MEM	WB		
addi \$t3, \$t0, #4				IF	ID	EX	MEM	WB	
addi \$t5, \$t0, #5					IF	ID	EX	MEM	WB

(2)

- throughput 是指系統在單位時間內, 處理或傳輸 data 的速率
- latency 是指從輸入 data 到輸出 data 之間的時間延遲

(3) 1.

- True
- 因為我們可以少掉一些 stage, 如 MEM stage
- 而且我們不考慮 Hazard 的情況
- 那就少掉一些 stage 就會跑比較快

(3) 2.

- False
- number ofpipe stages 也會影響 throughput

(3) 3.

- False
- 因為每個 stage 還是只能為一個 instruction 做事
- 就算 jump, branch 不用用到 WB 這個 stage
- 我們還是不能把下一個沒有 Hazard 的指令往前搬一個 stage
- 因為那個 stage 在算 jump, branch 的資訊

(3) 4.

- False
- 錯的
- 我們應該是要讓每個 stage 的所需時間接近
- 減少 idle time

3.

- MIPS Converter
- https://www.eg.bucknell.edu/~csci320/mips_web/_(https://www.eg.bucknell.edu/~csci320/mips_web/)

4.

no