

comments: true

개요

비동기(UART) 통신에 대해서 알아보는 실험이다. 다른것으로 USART 가 있는데 이것은 동기화 통신이라고 UART, 즉 비동기까지 지원하는 통신방법이다. 이번 실험에서는 UART 를 이용하여 테스트를 해왔다. UART 통신 동작의 이해는 여러 응용장치를 만드는데, 매우 필요한 기술이다. 비동기 통신 방법이 플레그 체크에 의한 Polling, 인터럽트 방식 등등이 있는데 우리가 실험해본 방식은 Polling 방식이다.


이 과정에서 오실로스코프 파형 관찰을 통한 전자적 신호에 대한 디버깅도 배울 수 있다.

세팅

eclipse

이전의 실험에서 rvc 나 기타 db 는 이미 생성되었다고 가정하고, eclipse 에서 추가적으로 stm32 에 대한 library 를 include 에 넣어놓는다. scatter 를 이용한 방식이 아닌 첫 실험때 사용한 방식으로 flash load 를 시킨다.

UART 통신 케이블




UART 통신을 위해 보드와 PC 를 케이블로 연결한다. 통신 전 "PL2303ProlificDriverInstaller_v130" 을 설치한다.

오실로스코프

먼저 커패시터 DC 를 선택한다. 그리고 프로브를 보드 확장 포트의 GND 에 연결하고, 나머지 하나의 연결 고리를 우리가 측정하고자 하는 port 에 접촉시킨다. GND 는 공유되어있기 때문에 확장포트의 아무곳이나 프로브로 집으면 되고, PortA8, PortA9, PortA10 중에 하나에 연결하여 원하는 전압을 측정하면 된다.

RS-232C



위 그림과 같은 RS-232C 포트는 양방향 통신이 가능하며 각 단말에 TX, RX 가 쌍으로 있다. 그래서 한쪽에서 보내는것도 가능하고, 받는 것도 가능하다. (1:1 통신만 가능하다.) 컴퓨터와 기기와 RS-232C 를 연결하면 컴퓨터의 장치관리자에 보면 COM port 가 추가로 잡힘모습을 볼 수 있는데, 만약 com port 의 번호가 우리가 원하는 번호로 잡혀있다면 com port 수정을 해줄 수 있다. 터미널프로그램이 높은 번호의 com port 는 인지 못하는 경향이 있으니 꼭 체크한다.

D9	41	67	PA8	I/O	FT	PA8	USART1_CK/OTG_FS_SOF / TIM1_CH1 ⁽⁸⁾ /MCO	-
C9	42	68	PA9	I/O	FT	PA9	USART1_TX ⁽⁷⁾ /TIM1_CH2 ⁽⁷⁾ /OTG_FS_VBUS	-
D10	43	69	PA10	I/O	FT	PA10	USART1_RX ⁽⁷⁾ /TIM1_CH3 ⁽⁷⁾ /OTG_FS_ID	-
C10	44	70	PA11	I/O	FT	PA11	USART1_CTS / CAN1_RX / TIM1_CH4 ⁽⁷⁾ /OTG_FS_DM	-

USART 통신에 맞게 port를 연결하고 모드를 설정한다. MCO, TX, RX 에 해당하는 PA8, PA9, PA10에 연결한다.




전체적인 기계 연결 모습

기본 개념


동기식 / 비동기식 통신

동기식 통신



동기식 통신은 그림과 같이 데이터와는 별도로 송/수신 측이 하나의 기준 클럭으로 동기신호를 맞춰 동작한다. 수신측에서 클럭에 의해 비트를 구별하기 때문에 데이터와 클럭을 위한 2회선을 필요로 한다.
미리 정해진 수 만큼의 문자열을 한 묶음(블록 단위) 으로 하여 동시에 전송할 수 있다. 그래서 동기식은 고속 통신이다.

비동기식 통신



비동기식 통신은 동기식과 달리 클럭과 상관 없이 데이터는 송/수신간 동기를 맞추지 않고 문자 단위로 전송된다. 문자는 데이터 비트 부분과 시작비트(0), 정지비트(1)로 이루어져 전송된다.
한번에 한 문자씩 송/수신할 수 있다. 그래서 비동기식은 저속 통신이다.

시리얼 통신

시리얼 통신

시리얼 통신이란, 데이터를 직렬 형태로 한 bit 씩 전송하는 통신을 말한다.


비동기식 시리얼 통신

비동기식 시리얼 통신이란, 데이터가 외부 클럭 신호 도움 없이 몇 가지 규칙에 기반해 동작하는 통신을 말한다.

- Data bits : 전송되는 데이터
- Synchronization bits : 데이터의 시작과 끝, start/stop bit가 이에 해당된다.
- Parity bits : 단순한 error 보정 bit
- Baud rate : 시리얼 라인으로 전송되는 데이터 속도(bps), 보통 115200을 상한선으로 사용한다.

UART 와 USART

UART




UART(Universal Asynchronous Receiver/Transmitter) 는 범용 비동기화 송수신기로 병렬 데이터를 직렬 형식으로 전환하여 데이터를 전송하는 컴퓨터 하드웨어의 일종이다.
시리얼 기반 통신 방식으로 보통 RS_232 를 통해 통신을 지원한다.

USART

USART(Universal Syn/Asynchronous Receiver/Transmitter) 는 범용 동기화 송수신기로 동기화 통신까지 지원하는 UART이다.

USART 흐름



USARTDIV = DIV_Mantissa + (DIV_Fraction / 16)


그림에서 CR1, 2, 3 을 이용하여 통신 설정을 변경할 수 있다. Baud rate 를 설정하여 BRR 값을 구한다.

Baud rate 를 구하는 식은 다음과 같다.

$$Tx/ Rx \text{ baud} = \frac{f_{CK}}{(16 \cdot \text{USARTDIV})}$$

legend: f_{CK} - Input clock to the peripheral (PCLK1 for USART2, 3, 4, 5 or PCLK2 for USART1)

USART 데이터 송수신간



** LBCL bit controls last data clock pulse

- Start bits : 통신의 시작을 의미하는 것으로 0으로 설정된다.
- Data Bits : 송/수신되는 데이터를 8-9 bit 로 나타낸다.
- Parity bits : 오류 검증을 위한 값으로 레지스터 설정에 따라 짝/홀/사용안함 으로 선택된다.
- Stop bits : 통신 종료를 의미하는 것으로 레지스터 설정에 따라 비트 수가 나뉜다.


Clock

STM32 MCU 의 clock 은 SYSCLK 으로 나타나 있는 system clock 을 기반으로 결정된다.

우리가 사용하는 Cortex-M3 보드에서는 2가지 clock 이 발생된다.

1. HSE clock : Cortex-M3 보드의 Oscillator 에서 발생되는 clock으로 25Mhz 의 값을 가진다.
2. HSI clock : 보드의 내부 클럭으로 8Mhz 의 값을 가진다.

Clock Tree



Clock 의 이동 경로를 보여주는 Clock Tree 이다.

Tree를 보면, SYSCLK(System Clock) 은 HSI, HSE, PLL 의 출력 중 하나를 사용한다.


PLL은 HSI 와 HSE 를 곱하거나 나누어서 원하는 주파수 값을 만들 수 있다.

만약 48Mhz 가 필요하다면 기본으로 25Mhz 의 주파수가 HSE OSC 에서 나오게 되는데, 가능한 조합의 수중에 하나가 $25\text{Mhz} / 5 / 5 * 12 * 4 = 48\text{Mhz}$ 이 된다.

$$\text{PREDIV2} = 5, \text{PLL2MUL} = *12, \text{PREDIV1} = 5, \text{PLL2MUL} = *4$$

위 박스의 값을 통해 최종적으로 SYSCLK 이 48Mhz 이 된다.

1. System Clock




2. Clock 이용



- FCLK : CPU 에서 사용되는 Clock.
- HCLK : AHB 버스에 사용되는 Clock 으로 memroy controller, interrupt controller 등에 사용된다.
- PCLK : APB 버스에 사용되는 Clock 으로 GPIO, UART, SPI 등에 사용된다.

3. MCO



구현

register 초기화

8.3.1 Clock control register (RCC_CR)

Address offset: 0x00

Reset value: 0x0000 XX83 where X is undefined.

Access: no wait state, word, half-word and byte access

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	
Reserved		PLL3 RDY	PLL3 ON	PLL2 RDY	PLL2 ON	PLLRDY	PLLON	Reserved					CSSON	HSEBYP	HSESRDY	HSEON
		r	rw	r	rw	r	rw						rw	rw	r	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
HSICAL[7:0]								HSITRIM[4:0]					Res.	HSIRDY	HSION	
r	r	r	r	r	r	r	r	rw	rw	rw	rw	rw		r	rw	

7.3.2 Clock configuration register (RCC_CFGR)

Address offset: 0x04

Reset value: 0x0000 0000

Access: $0 \leq \text{wait state} \leq 2$, word, half-word and byte access

1 or 2 wait states inserted only if the access occurs during clock source switch.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved					MCO[2:0]			Res.	USB PRE	PLLMUL[3:0]				PLL XTPRE	PLL SRC
					r/w	r/w	r/w		r/w	r/w	r/w	r/w	r/w	r/w	r/w
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ADCPRE[1:0]		PPRE2[2:0]			PPRE1[2:0]			HPRE[3:0]				SWS[1:0]		SW[1:0]	
r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r	r	r/w	r/w

RCCCR 과RCC CFGR 을 이용하여 clock 관련 레지스터를 초기화 한다.

RCC_CR 로 HSI 를 enable,HSE 와 PLL 을 OFF 시키는 것으로 초기화.

RCC_CFGR 로 MCO 가 clock을 받지 않고 HSI 가 SYSCLK 가 되도록 초기화한다. 또, 각각의 레지스터가 급하거나 나누는 동작을 하지 않도록 초기화한다.

```
void SysInit(void) {
    /* Set HSION bit */
    /* Internal Clock Enable */
    RCC->CR |= (uint32_t) 0x00000001;

    /* Reset SW, HPRE, PPRE1, PPRE2, ADCPRE and MCO bits */
    RCC->CFGR &= (uint32_t) 0xF0FF0000;

    /* Reset HSEON, CSSON and PLLON bits */
    RCC->CR &= (uint32_t) 0xFEFFFFFF;

    /* Reset HSEBYP bit */
    RCC->CR &= (uint32_t) 0xFFBFFFFFF;

    /* Reset PLLSRC, PLLXTPRE, PLLMUL and USBPRE/OTGFSPRE bits */
    RCC->CFGR &= (uint32_t) 0xFF80FFFF;

    /* Reset PLL2ON and PLL3ON bits */
    RCC->CR &= (uint32_t) 0xEBFFFFFF;

    /* Disable all interrupts and clear pending bits  */
    RCC->CIR = 0x00FF0000;

    /* Reset CFGR2 register */
    RCC->CFGR2 = 0x00000000;
}
```

초기화 시킨 코드

Clock 값 설정

이번 실험에서 주어진 Clock 값은 다음과 같다.

System Clock : 48MHz
HCLK : 24MHz
PCLK1 : 24MHz
PCLK2 : 12MHz

먼저 HSE,HSI 값을 가지고 SYSCLK(System Clock) 값을 48MHz 로 설정해야 한다.

이를 위해서는 HSE = 25MHz 값을 이용하여 아래와 같은 단계로 code 의 Configure PLLs 부분을 수정한다.


1. PREDIV2 에서 /5
2. PLL2MUL 에서 *12
3. PREDIV1 에서 /5
4. PLLMUL 에서 *48
5. SW multiplexer 에서 PLLCLK 값 선택

```
1  /* Configure PLLs -----*/
2  /* PLL configuration: PLLCLK = ???? */
3  // HSE = 25, PREDIV1_div2 : /2 , PLLMULL4: *4
4
5  //HSE, PLL, PLLMUL 사용을 위한 초기화
6  RCC->CFGR &= (uint32_t)~(RCC_CFGR_PLLXTPRE | RCC_CFGR_PLLSRC | RCC_CFGR
7  _PLLMULL);
8
9  //아래 코드에서 계산한 값에 *4
10 RCC->CFGR |= (uint32_t)(RCC_CFGR_PLLXTPRE_PREDIV1 | RCC_CFGR_PLLSRC_PREDIV1
11 |
12   RCC_CFGR_PLLMULL4);
13
14 /* PLL2 configuration: PLL2CLK = ???? */
15 /* PREDIV1 configuration: PREDIV1CLK = ???? */
16
17 //PREDIV2, PLL2MUL, PREDIV1 사용을 위한 초기화
18 RCC->CFGR2 &= (uint32_t)~(RCC_CFGR2_PREDIV2 | RCC_CFGR2_PLL2MUL |
19   RCC_CFGR2_PREDIV1 | RCC_CFGR2_PREDIV1SRC);
20
21 //HSE /5, *12, /5
RCC->CFGR2 |= (uint32_t)(RCC_CFGR2_PREDIV2_DIV5 | RCC_CFGR2_PLL2MUL12 |
   RCC_CFGR2_PREDIV1SRC_PLL2 | RCC_CFGR2_PREDIV1_DIV5);
```


요구 조건에 따라 수정한 코드.

Bits 26-24 **MCO**: Microcontroller clock output
Set and cleared by software.
0xx: No clock
100: System clock (SYSCLK) selected
101: HSI clock selected
110: HSE clock selected
111: PLL clock divided by 2 selected

RCC_CFGR 명령어에서 MCO 관련 명령어를 통해 MCO 값으로 SYSCLK 가 선택되도록 설정하여 오실로스코프로 원하는 클럭 값 SYSCLK = 48MHz 가 나오는지 확인한다.



오실로스코프를 이용하여 SYSCLK = 48MHz 확인.



설정된 SYSCLK 값을 prescaler 를 이용하여 HCLK, PCLK1, PCLK2 값을 생성한다.

SYSCLK 값이 48MHz 임으로 먼저 AHB precaler 를 통해 /2 연산을 해준다.

그리고 PCLK2 를 위해 APB2 prescaler 에서 /2 를 추가로 해준다.

```
/* HCLK = SYSCLK */
RCC->CFGR |= (uint32_t)RCC_CFGR_HPRE_DIV2;

/* PCLK2 = HCLK */
RCC->CFGR |= (uint32_t)RCC_CFGR_PPRE2_DIV2;

/* PCLK1 = HCLK */
RCC->CFGR |= (uint32_t)RCC_CFGR_PPRE1_DIV1;
```

수정한 코드는 다음과 같다.

USART 사용

```
1 void UartInit(void) {
2     /*----- RCC Configuration -----
3     */
4     /* GPIO RCC Enable */
5     /* USART RCC Enable */
6     RCC->APB2ENR |= RCC_APB2ENR_IOPBEN | RCC_APB2ENR_IOPCEN | RCC_APB2ENR_IOPDEN;
7     RCC->APB2ENR |= RCC_APB2ENR_USART1EN;
8
9     /* USART Pin Configuration */
10    GPIOA->CRH = (GPIO_CRH_MODE8 | GPIO_CRH_CNF8_1 | GPIO_CRH_MODE9 | GPIO_CRH_CN
11    F9_1);
12
13    /*----- USART CR2 Configuration -----
14    */
15    /* Clear STOP[13:12] bits */
16
17    /* Configure the USART Stop Bits, Clock, CPOL, CPHA and LastBit -----
18    */
19    /* Set STOP[13:12] bits according to USART_StopBits value */
20    USART1->CR2 &= ~(USART_CR2_STOP | USART_CR2_CPOL | USART_CR2_CPHA);
21
22
23    /*----- USART CR1 Configuration -----
24    */
25    /* Clear M, PCE, PS, TE and RE bits */
26    USART1->CR1 &= ~(USART_CR1_M | USART_CR1_PCE | USART_CR1_PS | USART_CR1_TE |
27    USART_CR1_RE);
28
29    /* Configure the USART Word Length, Parity and mode -----
30    */
31    /* Set the M bits according to USART_WordLength value */
32    /* Set PCE and PS bits according to USART_Parity value */
33    /* Set TE and RE bits according to USART_Mode value */
34    USART1->CR1 |= (USART_CR1_RE | USART_CR1_TE);
35
36
37    /*----- USART CR3 Configuration -----
38    */
39    /* Clear CTSE and RTSE bits */
40    USART1->CR3 &= ~(USART_CR3_CTSE | USART_CR3_RTSE);
41
42    /* Configure the USART HFC -----
43    */
44    /* Set CTSE and RTSE bits according to USART_HardwareFlowControl value */
45
46    /* Write to USART CR3 */
47
48 }
```


```

59  /*----- USART BRR Configuration -----*/
/* Configure the USART Baud Rate -----*/
/* Determine the integer part */
/* Determine the fractional part */
USART1->BRR = 0x00;
/*----- USART Enable -----*/
/* USART Enable Configuration */
USART1->CR1 |= USART_CR1_UE;
/*----- USART DATA output -----*/
/* USART DATA Transmission */
}


```

실험 결과

terminal 에서 해당하는 Port Number 와 코드에서 설정한 값들을 맞게 옵션을 선택한 뒤 Connect 를 눌러 결과를 확인한다.



terminal 을 통해 확인한 결과.



오실로스코프로 확인한 결과.

문자의 ASCII 값에 맞는 binary 형태의 파형을 얻을 수 있다. 값은 오른쪽에서 왼쪽 방향으로 읽어야 한다.

그림을 보면, 01010111(2) 값을 나타냄으로 이 값은 10진수로 87 즉, "W"에 해당된다.

결론

System 내부/외부 클럭을 조절하여 원하는 클럭을 생성하고 이를 이용하여 UART(비동기식) 통신을 할 수 있었다. eclipse 를 통해 보드에 애드 생성된 코드를 terminal 이라는 실행 프로그램으로 확인할 수 있었다. 그리고 오실로스코프를 이용하여 보드의 내부 클럭에 해당하는 ASCII 값을 binary 데이터의 파형으로 보아 알아 쉽게 확인할 수 있었다. 이때 UART 0, Stop bit 1, 1. 원래 이걸 보던 비동기 방식에 대한 설명에선 clock tree 를 많이 다루어 tree 구조, 내부의 multiplexer, divider, mco 등의 기능 그리고 클럭의 흐름을 잘 이해할 수 있었다. 또, 새 모듈을 개발하면 UART, USART 의 용도와 차이점을 알 수 있었다.

전체 소스

```
1 #include "stm32f10x_gpio.h"
2 #include "stm32f10x.h"
3 #include "stm32f10x_usart.h"
4 #include <vector>
5 #include <string>
6 using namespace std;
7 #define STM32F10X_CL
8
9 void delay(){
```

```

10   for(int i = 0; i < 1000000; i++);
11 }
12
13 void SysInit(void) {
14     /* Set HSION bit */
15     /* Internal Clock Enable */
16     RCC->CR |= (uint32_t) 0x00000001;
17
18     /* Reset SW, HPRE, PPRE1, PPRE2, ADCPRE and MCO bits */
19     RCC->CFGR &= (uint32_t) 0xF0FF0000;
20
21     /* Reset HSEON, CSSON and PLLON bits */
22     RCC->CR &= (uint32_t) 0xFEFFFFFF;
23
24     /* Reset HSEBYP bit */
25     RCC->CR &= (uint32_t) 0xFFBFFFFFF;
26
27     /* Reset PLLSRC, PLLXTPRE, PLLMUL and USBPRE/OTGFSPRE bits */
28     RCC->CFGR &= (uint32_t) 0xFF80FFFF;
29
30     /* Reset PLL2ON and PLL3ON bits */
31     RCC->CR &= (uint32_t) 0xEBFFFFFF;
32
33     /* Disable all interrupts and clear pending bits */
34     RCC->CIR = 0x00FF0000;
35
36     /* Reset CFGR2 register */
37     RCC->CFGR2 = 0x00000000;
38 }
39
40 void SetSysClock(void)
41 {
42     /*
43     * volatile uint32_t StartUpCounter = 0, HSEStatus = 0;
44     */
45     /* SYSCLK, HCLK, PCLK2 and PCLK1 configuration -----*/
46     /* Enable HSE */
47     RCC->CR |= ((uint32_t)RCC_CR_HSEON);
48
49     /* Wait till HSE is ready and if Time out is reached exit */
50     do
51     {
52         HSEStatus = RCC->CR & RCC_CR_HSERDY;
53         StartUpCounter++;
54     } while((HSEStatus == 0) && (StartUpCounter != HSE_STARTUP_TIMEOUT));
55
56     if ((RCC->CR & RCC_CR_HSERDY) != RESET)
57     {
58         HSEStatus = (uint32_t)0x01;
59     }
60     else
61     {
62         HSEStatus = (uint32_t)0x00;
63     }
64
65     if (HSEStatus == (uint32_t)0x01)
66     {
67         /* Enable Prefetch Buffer */
68         FLASH->ACR |= FLASH_ACR_PRFTBE;
69
70         /* Flash 0 wait state */
71         FLASH->ACR &= (uint32_t)((uint32_t)-FLASH_ACR_LATENCY);
72         FLASH->ACR |= (uint32_t)FLASH_ACR_LATENCY_0;
73
74         /* HCLK = SYSCLK */
75         RCC->CFGR |= (uint32_t)RCC_CFGR_HPRE_DIV2;
76
77         /* PCLK2 = HCLK */
78         RCC->CFGR |= (uint32_t)RCC_CFGR_PPRE2_DIV2;
79
80         /* PCLK1 = HCLK */
81         RCC->CFGR |= (uint32_t)RCC_CFGR_PPRE1_DIV1;
82
83         /* Configure PLLs -----*/
84         /* PLL configuration: PLLCLK = ??? */
85         /* HSE = 25, PREDIV1 div2 : /2, PLLMULL4: *4
86         RCC->CFGR &= (uint32_t)~(RCC_CFGR_PLLXTPRE | RCC_CFGR_PLLSRC | RCC_CFGR_PL
87         LMULL);
88         RCC->CFGR |= (uint32_t)(RCC_CFGR_PLLXTPRE_PREDIV1 | RCC_CFGR_PLLSRC_PREDIV
89         1 |
90         RCC_CFGR_PLLMULL4);
91
92         /* PLL2 configuration: PLL2CLK = ??? */
93         /* PREDIV1 configuration: PREDIV1CLK = ??? */
94         /* HSE, MUL_0,
95         RCC->CFGR2 &= (uint32_t)~(RCC_CFGR2_PREDIV2 | RCC_CFGR2_PLL2MUL |
96         RCC_CFGR2_PREDIV1 | RCC_CFGR2_PREDIV1SRC);
97         RCC->CFGR2 |= (uint32_t)(RCC_CFGR2_PREDIV2_DIV5 | RCC_CFGR2_PLL2MUL12 |
98         RCC_CFGR2_PREDIV1SRC_PLL2 | RCC_CFGR2_PREDIV1_DIV5);
99
100        /* Enable PLL2 */
101        RCC->CR |= RCC_CR_PLL2ON;
102        /* Wait till PLL2 is ready */
103        while((RCC->CR & RCC_CR_PLL2RDY) == 0)
104        {
105        }
106
107        /* Enable PLL */
108        RCC->CR |= RCC_CR_PLLON;
109
110        /* Wait till PLL is ready */
111        while((RCC->CR & RCC_CR_PLLRDY) == 0)
112        {
113        }
114
115        /* Select PLL as system clock source */
116        RCC->CFGR &= (uint32_t)((uint32_t)~(RCC_CFGR_SW));
117        RCC->CFGR |= (uint32_t)RCC_CFGR_SW_PLL;
118        RCC->CFGR |= (uint32_t)RCC_CFGR_MCO_2;
119
120        /* Wait till PLL is used as system clock source */
121        while ((RCC->CFGR & (uint32_t)RCC_CFGR_SWS) != (uint32_t)0x08)
122        {
123        }
124    }
125    else
126    {
127        /* If HSE fails to start-up, the application will have wrong clock
128        configuration. User can add here some code to deal with this error */
129    }
130 }
131
132 void UartInit(void) {
133     /*----- RCC Configuration -----*/
134     /* GPIO RCC Enable */
135     /* USART RCC Enable */
136     RCC->APB2ENR |= RCC_APB2ENR_IOPBEN | RCC_APB2ENR_IOPCEN | RCC_APB2ENR_IOPDEN
137 ;
138     RCC->APB2ENR |= RCC_APB2ENR_USART1EN;
139
140     /* USART Pin Configuration */
141     GPIOA->CRH = (GPIO_CRH_MODE8 | GPIO_CRH_CNF8_1 | GPIO_CRH_MODE9 | GPIO_CRH_C
142     NF9_1);
143
144     /*----- USART CR2 Configuration -----*/
145     /* Clear STOP[13:12] bits */
146
147     /* Configure the USART Stop Bits, Clock, CPOL, CPHA and LastBit -----*/
148 }
149

```



```

150  /* Set STOP[13:12] bits according to USART_StopBits value */
151  USART1->CR2 &= ~(USART_CR2_STOP | USART_CR2_CPOL | USART_CR2_CPHA);
152
153  /*----- USART CR1 Configuration -----
154  */
155  /* Clear M, PCE, PS, TE and RE bits */
156  USART1->CR1 &= ~(USART_CR1_M | USART_CR1_PCE | USART_CR1_PS | USART_CR1_TE |
157  USART_CR1_RE);
158
159  /* Configure the USART Word Length, Parity and mode -----
160  */
161  /* Set the M bits according to USART_WordLength value */
162  /* Set PCE and PS bits according to USART_Parity value */
163  /* Set TE and RE bits according to USART_Mode value */
164  USART1->CR1 |= (USART_CR1_RE | USART_CR1_TE);
165  /*----- USART CR3 Configuration -----
166  */
167  /* Clear CTSE and RTSE bits */
168  USART1->CR3 &= ~(USART_CR3_CTSE | USART_CR3_RTSE);
169
170  /* Configure the USART HFC -----
171  */
172  /* Set CTSE and RTSE bits according to USART_HardwareFlowControl value */
173
174  /* Write to USART CR3 */
175
176  /*----- USART BRR Configuration -----
177  */
178  /* Configure the USART Baud Rate -----
179  */
180  /* Determine the integer part */
181  /* Determine the fractional part */
182  USART1->BRR = 0xd0;
183  /*----- USART Enable -----
184  */
185  /* USART Enable Configuration */
186  USART1->CR1 |= USART_CR1_UE;
187  /*----- USART DATA output -----
188  */
189  /* USART DATA Transmission */
190  }
191
192  void SendData(int data){
193      while(!(USART1->SR&USART_SR_TXE));
194      USART1->DR = data & 0xFF;
195      //데이터를 다 보내는 것을 기다린다.
196      // while(!USART1->SR | !USART_SR_TXE));
197  }
198
199  int main() {
200      RCC->APB2ENR = (RCC_APB2ENR_IOPAEN | RCC_APB2ENR_AFIOEN); //0x3c;
201      GPIOA->CRH = GPIO_CRH_MODE8 | GPIO_CRH_CNF8_1;
202      GPIOC->CRH = (GPIO_CRH_MODE8 | GPIO_CRH_MODE9 | GPIO_CRH_MODE10 | GPIO_CRH_M
203      ODE11);
204      GPIOC->IDR = 0x00000000;
205
206      SysInit();
207      SetSysClock();
208      UartInit();
209
210  /*----- USART DATA output -----
211  */
212  // char* names[] = {"hks", "lhw", "hsh"};
213
214  int count = 0;
215  while (1) {
216      // if((~GPIOC->IDR & (GPIO_IDR_IDR2) ) ){
217      //     for(int i=0; i<strlen(names[count]); i++){
218      //         SendData(names[count][i]);
219      //     }
220      //     delay();
221      //     count++;
222      //     if(count >= 3){
223      //         count = 0;
224      //     }
225      // }
226
227  if((~GPIOC->IDR & (GPIO_IDR_IDR2)) && count == 0){
228      SendData('W');
229      SendData('e');
230      SendData('d');
231      SendData('T');
232      SendData('e');
233      SendData('a');
234      SendData('m');
235      SendData('7');
236      SendData(' ');
237      SendData('H');
238      SendData('K');
239      SendData('S');
240      SendData(' ');
241
242      delay();
243      count = (count+1)%3;
244  }
245
246  if((~GPIOC->IDR & (GPIO_IDR_IDR2)) && count == 1){
247      SendData('W');
248      SendData('e');
249      SendData('d');
250      SendData('T');
251      SendData('e');
252      SendData('a');
253      SendData('m');
254      SendData('7');
255      SendData(' ');
256      SendData('H');
257      SendData('H');
258      SendData('H');
259      SendData(' ');
260
261      delay();
262      count = (count+1)%3;
263  }
264
265  if((~GPIOC->IDR & (GPIO_IDR_IDR2)) && count == 2){
266      GPIOD->BSRR = GPIO_BSRR_BS2;
267      SendData('W');
268      SendData('e');
269      SendData('d');
270      SendData('T');
271      SendData('e');
272      SendData('a');
273      SendData('m');
274      SendData('7');
275      SendData(' ');
276      SendData('L');
277      SendData('H');
278      SendData('W');
279      SendData(' ');
280
281      delay();
282      count = (count+1)%3;

```

