

ĐẠI HỌC BÁCH KHOA HÀ NỘI

ĐỒ ÁN TỐT NGHIỆP

**Thiết kế bộ điều khiển LED
sử dụng phương pháp dòng điện định
ứng dụng cho hệ thống VLC**

TRẦN ĐÌNH QUỐC BẢO

bao.tdq190011@sis.hust.edu.vn

Lớp: CTTN – Điện tử Truyền thông – Khóa 64

NGUYỄN THỊ HÒA

hoa.nt182532@sis.hust.edu.vn

Lớp: Điện tử 09 – Khóa 63

Giảng viên hướng dẫn: PGS.TS. Nguyễn Tài Hưng

TS. Phạm Nguyễn Thanh Loan

Chữ ký của GVHD

KHOA:

Truyền thông - Trường Điện – Điện tử

HÀ NỘI, 08/2023

ĐẠI HỌC BÁCH KHOA HÀ NỘI

ĐỒ ÁN TỐT NGHIỆP

Thiết kế bộ điều khiển LED sử dụng phương pháp dòng điện định ýng dụng cho hệ thống VLC

TRẦN ĐINH QUỐC BẢO

bao.tdq190011@sis.hust.edu.vn

Lớp: CTTN – Điện tử Truyền thông – Khóa 64

NGUYỄN THỊ HÒA

hoa.nt182532@sis.hust.edu.vn

Lớp: Điện tử 09 – Khóa 63

Giảng viên hướng dẫn: PGS.TS. Nguyễn Tài Hưng

TS. Phạm Nguyễn Thanh Loan

Chữ ký của GVHD

KHOA:

Truyền thông - Trường Điện – Điện tử

HÀ NỘI, 08/2023

ĐẠI HỌC BÁCH KHOA HÀ NỘI
TRƯỜNG ĐIỆN – ĐIỆN TỬ

ĐÁNH GIÁ ĐỒ ÁN TỐT NGHIỆP
(DÀNH CHO CÁN BỘ HƯỚNG DẪN)

Tên đề tài:

Họ tên SV: MSSV:

Cán bộ hướng dẫn:

STT	Tiêu chí (Điểm tối đa)	Hướng dẫn đánh giá tiêu chí	Điểm tiêu chí
1	Thái độ làm việc (2,5 điểm)	Nghiêm túc, tích cực và chủ động trong quá trình làm ĐATN Hoàn thành đầy đủ và đúng tiến độ các nội dung được GVHD giao	
2	Kỹ năng viết quyển ĐATN (2 điểm)	Trình bày đúng mẫu quy định, bô cục các chương logic và hợp lý: Bảng biểu, hình ảnh rõ ràng, có tiêu đề, được đánh số thứ tự và được giải thích hay đê cập đến trong đồ án, có cẩn lè, dấu cách sau dấu chấm, dấu phẩy, có mở đầu chương và kết luận chương, có liệt kê tài liệu tham khảo và có trích dẫn, v.v. Kỹ năng diễn đạt, phân tích, giải thích, lập luận: Cấu trúc câu rõ ràng, văn phong khoa học, lập luận logic và có cơ sở, thuật ngữ chuyên ngành phù hợp, v.v.	
3	Nội dung và kết quả đạt được (5 điểm)	Nêu rõ tính cấp thiết, ý nghĩa khoa học và thực tiễn của đề tài, các vấn đề và các giả thuyết, phạm vi ứng dụng của đề tài. Thực hiện đầy đủ quy trình nghiên cứu: Đặt vấn đề, mục tiêu đề ra, phương pháp nghiên cứu/ giải quyết vấn đề, kết quả đạt được, đánh giá và kết luận. Nội dung và kết quả đạt được trình bày một cách logic và hợp lý, được phân tích và đánh giá thỏa đáng. Biện luận phân tích kết quả mô phỏng/ phần mềm/ thực nghiệm, so sánh kết quả đạt được với kết quả trước đó có liên quan. Chỉ rõ phù hợp giữa kết quả đạt được và mục tiêu ban đầu đề ra đồng thời cung cấp lập luận để đề xuất hướng giải quyết có thể thực hiện trong tương lai. Hàm lượng khoa học/ độ phức tạp cao, có tính mới/tính sáng tạo trong nội dung và kết quả đồ án.	
4	Điểm thành tích (1 điểm)	Có bài báo KH được đăng hoặc chấp nhận đăng/ đạt giải SV NCKH giải 3 cấp Trường trở lên/ Các giải thưởng khoa học trong nước, quốc tế từ giải 3 trở lên/ Có đăng ký bằng phát minh sáng chế. (1 điểm) Được báo cáo tại hội đồng cấp Trường trong hội nghị SV NCKH nhưng không đạt giải từ giải 3 trở lên/ Đạt giải khuyến khích trong cuộc thi khoa học trong nước, quốc tế/ Kết quả đồ án là sản phẩm ứng dụng có tính hoàn thiện cao, yêu cầu khối lượng thực hiện lớn. (0,5 điểm)	
		Điểm tổng các tiêu chí:	
		Điểm hướng dẫn:	

Cán bộ hướng dẫn
(Ký và ghi rõ họ tên)

ĐẠI HỌC BÁCH KHOA HÀ NỘI
TRƯỜNG ĐIỆN – ĐIỆN TỬ

ĐÁNH GIÁ ĐỒ ÁN TỐT NGHIỆP
(DÀNH CHO CÁN BỘ PHẢN BIỆN)

Tên đề tài:

Họ tên SV: MSSV:

Cán bộ phản biện:

STT	Tiêu chí (Điểm tối đa)	Hướng dẫn đánh giá tiêu chí	Điểm tiêu chí
1	Trình bày quyển ĐATN (4 điểm)	<p>Đồ án trình bày đúng mẫu quy định, bố cục các chương logic và hợp lý: Bảng biểu, hình ảnh rõ ràng, có tiêu đề, được đánh số thứ tự và được giải thích hay đề cập đến trong đồ án, có cẩn lè, dấu cách sau dấu chấm, dấu phẩy, có mở đầu chương và kết luận chương, có liệt kê tài liệu tham khảo và có trích dẫn, v.v.</p> <p>Kỹ năng diễn đạt, phân tích, giải thích, lập luận: cấu trúc câu rõ ràng, văn phong khoa học, lập luận logic và có cơ sở, thuật ngữ chuyên ngành phù hợp, v.v.</p>	
2	Nội dung và kết quả đạt được (5,5 điểm)	<p>Nêu rõ tính cấp thiết, ý nghĩa khoa học và thực tiễn của đề tài, các vấn đề và các giả thuyết, phạm vi ứng dụng của đề tài. Thực hiện đầy đủ quy trình nghiên cứu: Đặt vấn đề, mục tiêu đề ra, phương pháp nghiên cứu/ giải quyết vấn đề, kết quả đạt được, đánh giá và kết luận.</p> <p>Nội dung và kết quả được trình bày một cách logic và hợp lý, được phân tích và đánh giá thỏa đáng. Biện luận phân tích kết quả mô phỏng/ phần mềm/ thực nghiệm, so sánh kết quả đạt được với kết quả trước đó có liên quan.</p> <p>Chỉ rõ phù hợp giữa kết quả đạt được và mục tiêu ban đầu đề ra đồng thời cung cấp lập luận để đề xuất hướng giải quyết có thể thực hiện trong tương lai. Hàm lượng khoa học/ độ phức tạp cao, có tính mới/ tính sáng tạo trong nội dung và kết quả đồ án.</p>	
3	Điểm thành tích (1 điểm)	<p>Có bài báo KH được đăng hoặc chấp nhận đăng/ đạt giải SV NCKH giải 3 cấp Trường trở lên/ các giải thưởng KH quốc tế/ trong nước từ giải 3 trở lên/ Có đăng ký bằng phát minh sáng chế. (1 điểm)</p> <p>Được báo cáo tại hội đồng cấp Trường trong hội nghị SV NCKH nhưng không đạt giải từ giải 3 trở lên/ Đạt giải khuyến khích trong các kỳ thi quốc gia và quốc tế khác về chuyên ngành. (0,5 điểm)</p>	
		Điểm tổng các tiêu chí:	
		Điểm phản biện:	

Cán bộ phản biện
(Ký và ghi rõ họ tên)

ĐỒ ÁN TỐT NGHIỆP

Sinh viên 1: Trần Đinh Quốc Bảo MSSV: 20190011
Sinh viên 2: Nguyễn Thị Hòa MSSV: 20182532

1. Đề tài

Thiết kế bộ điều khiển LED sử dụng phương pháp dòng điện định ứng dụng trong hệ thống VLC

2. Nội dung

- Tìm hiểu về hệ thống truyền thông bằng ánh sáng nhìn thấy (Visible light communication-VLC).
- Tìm hiểu bộ chuyển đổi hạ áp và các phương pháp điều khiển.
- Thiết kế bộ điều khiển LED trên phần mềm Cadence Virtuoso với công nghệ $0.18\mu m$ XFAB High-Voltage Silicon-On-Insulator (HV SOI).

3. Phân công công việc

Số thứ tự	Công việc	Người thực hiện
1	Tìm hiểu hệ thống truyền thông bằng ánh sáng nhìn thấy	Hòa, Bảo
2	Tìm hiểu về bộ điều khiển LED	Hòa, Bảo
3	Tối ưu hiệu suất, thiết kế khói công suất (mạch hạ áp)	Hòa
4	Thiết kế, mô phỏng khói điều khiển cực cổng	Hòa
5	Thiết kế, mô phỏng khói điều khiển	Bảo
6	Thiết kế, mô phỏng khói PWM Dimming	Bảo

4. Thời điểm bắt đầu: tháng 3, 2023

5. Thời điểm hoàn thành: tháng 8, 2023

LỜI CẢM ƠN

Để hoàn thành được Đồ án tốt nghiệp này, em xin được gửi lời cảm ơn chân thành nhất tới bố mẹ - người đã tạo điều kiện cho em được học tập tại Đại học Bách khoa Hà Nội và cũng là động lực, hậu phương vững chắc của em trong suốt thời gian theo học tại trường. Tiếp theo em xin gửi lời cảm ơn tới Trường Điện - Điện tử, Đại học Bách khoa đã tạo điều kiện, môi trường cho em được học tập và nghiên cứu. Em xin được gửi lời cảm ơn tới PGS.TS. Nguyễn Tài Hưng và TS. Phạm Nguyễn Thanh Loan đã hướng dẫn, chỉ dạy nhiệt tình giúp em có thể hoàn thành đồ án của mình. Em cảm ơn anh chị, các bạn và các em phòng nghiên cứu BKIC đã giúp đỡ giúp em có thể hoàn thiện tốt nhất đồ án của mình.

TÓM TẮT ĐỒ ÁN

Truyền thông bằng ánh sáng nhìn thấy (Visible Light Communication - VLC) là một phương pháp truyền thông không dây cho phép truyền dữ liệu tốc độ cao bằng ánh sáng nhìn thấy được. Dữ liệu được truyền đi bằng cách điều chỉnh cường độ ánh sáng phát ra từ đèn LED. Đề tài tập trung vào việc nghiên cứu và thiết kế bộ điều khiển đèn LED cho thiết bị phát của hệ thống VLC, cụ thể là mạch chuyển đổi hạ áp DC – DC (Buck Converter) giúp chuyển đổi từ điện áp 48VDC thành điện áp 12VDC. Bộ điều khiển LED sử dụng phương pháp điều khiển dòng điện định tĩnh nhằm đảm bảo sự ổn định của dòng điện chạy qua LED, cải thiện thời gian đáp ứng khi có sự thay đổi dòng qua tải đồng thời kết hợp với kỹ thuật làm mờ (Dimming) để điều khiển ánh sáng của đèn. Bộ điều khiển LED được thiết kế và mô phỏng trên phần mềm Cadence Virtuoso với công nghệ $0.18\mu\text{m}$ XFAB High-Voltage Silicon-On-Insulator (HV SOI) đạt hiệu suất cao nhất 97.1% tại dòng tải 1A.

Hà Nội, ngày 03 tháng 08 năm 2023

Sinh viên

Trần Đinh Quốc Bảo

MỤC LỤC

DANH MỤC KÝ HIỆU VÀ CHỮ VIẾT TẮT	i
DANH MỤC HÌNH VẼ	v
DANH MỤC BẢNG BIỂU	vi
CHƯƠNG 1. TỔNG QUAN HỆ THỐNG VLC	1
1.1 Tổng quan hệ thống VLC và các ứng dụng	1
1.2 Kiến trúc hệ thống truyền thông bằng ánh sáng nhìn thấy	3
1.2.1 Khối phát	4
1.2.2 Khối thu	4
1.3 Các kỹ thuật điều chế	7
1.3.1 Các yếu tố ảnh hưởng đến việc điều chế trong VLC	7
1.3.2 Kỹ thuật điều chế	13
1.4 Kết luận chương	15
CHƯƠNG 2. GIỚI THIỆU VỀ BỘ ĐIỀU KHIỂN ĐÈN LED	17
2.1 Tổng quan về bộ chuyển đổi DC-DC	17
2.1.1 Nguyên lý hoạt động của bộ chuyển đổi hạ áp trong điều kiện lý tưởng	18
2.1.2 Nguyên lý hoạt động mạch hạ áp không lý tưởng	22
2.2 Hàm truyền mạch hạ áp	24
2.3 Phương pháp điều khiển dòng điện định	27
2.3.1 Giới thiệu các phương pháp điều khiển bộ chuyển đổi DC-DC .	27
2.3.2 Giới thiệu về phương pháp điều khiển dòng điện định	28
2.4 Hao phí của bộ chuyển đổi DC-DC	39
2.4.1 Hao phí do dẫn	40
2.4.2 Hao phí do chuyển mạch	41

2.5	Kết luận chương	42
-----	---------------------------	----

CHƯƠNG 3. THIẾT KẾ BỘ ĐIỀU KHIỂN ĐÈN LED SỬ DỤNG PHƯƠNG PHÁP ĐIỀU KHIỂN DÒNG ĐIỆN ĐỈNH

3.1	Khối công suất	44
3.1.1	Khảo sát L, C của khối công suất	44
3.1.2	MOSFET công suất	45
3.2	Khối điều khiển công tắc	49
3.2.1	Mạch Bootstrap	50
3.2.2	Mạch Level Shifter	52
3.2.3	Mạch Buffer	57
3.3	Khối điều khiển	60
3.3.1	Mạch đo dòng	60
3.3.2	Mạch cộng	66
3.3.3	Mạch bù	68
3.3.4	Mạch tạo xung răng cưa	71
3.3.5	Mạch PWM	75
3.3.6	Mạch Deadtime	76
3.4	Khối PWM Dimming	77
3.5	Kết quả mô phỏng mạch hạ áp sử dụng phương pháp điều khiển dòng điện đỉnh	78
3.6	Kết luận chương	81
	KẾT LUẬN	82
	Kết luận chung và các hướng phát triển	82
	Kiến nghị và đề xuất	82
	TÀI LIỆU THAM KHẢO	83

DANH MỤC VÀ CHỮ VIẾT TẮT

Từ viết tắt	Tên tiếng Anh	Nghĩa tiếng Việt
VLC	Visible Light Communication	Truyền thông tin sử dụng ánh sáng nhìn thấy
LED	Light Emitting Diode	Điốt phát sáng
FPS	Fame Per Second	Số khung hình mỗi giây
Wifi	Wireless Fidelity	Mạng không dây
RF	Radio Frequency	Tần số vô tuyến
MRI	Magnetic Resonance Imaging	Chụp cộng hưởng từ
AC	Alternating Current	Dòng điện xoay chiều
DC	Direct Current	Dòng điện một chiều
CMOS	Complementary Metal-Oxide Semiconductor	MOSFET tích hợp
PWM	Pulse width modulator	Điều chế độ rộng xung
CCR	Continuous current reduction	Giảm dòng điện liên tục
RLL	Run length limited	Mã Giới hạn Độ dài Chạy
OOK	On–Off Keying	Điều chế khóa bật - tắt
CS	Compensation Symbols	Ký hiệu bù
PWM	Pulse Width Modulation	Điều chế độ rộng xung
CSK	Color Shift Keying	Khóa dịch màu
HS	High Side	Công tắc điều khiển bên trên
LS	Low Side	Công tắc điều khiển bên dưới
SRA	Small Ripple Approximation	Xấp xỉ độ gợn sóng nhỏ
CCM	Continuous Conduction Mode	Chế độ dòng liên tục
IC	Integrated Circuit	Mạch tích hợp
NMOS	n type Metal Oxide Semiconductor	Bán dẫn kim loại-oxit loại n
PMOS	p type Metal Oxide Semiconductor	Bán dẫn kim loại-oxit loại p
GND	Ground	Đất
VTC	Voltage Transfer Characteristics	Đặc tuyến chuyển đổi điện áp
OTA	Operational Transconductance Amplifier	Bộ khuếch độ hổ dẫn

DANH MỤC HÌNH VẼ

Hình 1.1	Phổ tần số VLC	1
Hình 1.2	Ứng dụng VLC	2
Hình 1.3	Sơ đồ khái niệm VLC	3
Hình 1.4	Cơ chế chụp ảnh đèn LED cho máy ảnh màn trập lăn	5
Hình 1.5	Ảnh hưởng của f_{LED} tới tốc độ màn chập	6
Hình 1.6	Ánh sáng đo được so với cảm nhận bằng mắt người	8
Hình 1.7	Mối quan hệ phi tuyến tính giữa điện áp và dòng điện	9
Hình 1.8	Các phương pháp Dimming	10
Hình 1.9	Tỷ số làm mờ trong phương pháp điều chế độ rộng xung	10
Hình 1.10	PWM enable dimming	11
Hình 1.11	PWM series dimming	12
Hình 1.12	PWM shunt dimming	12
Hình 1.13	Mã hóa Manchester	14
Hình 1.14	Biểu đồ sắc độ[1]	15
Hình 2.1	Ứng dụng bộ chuyển đổi DC-DC	17
Hình 2.2	Mạch hạ áp lý tưởng	18
Hình 2.3	Mạch hạ áp lý tưởng pha 1	19
Hình 2.4	Dạng sóng thực tế của điện áp đầu ra	19
Hình 2.5	Mạch hạ áp lý tưởng pha 2	20
Hình 2.6	Đồ thị hàm M(D)	21
Hình 2.7	Đồ thị dòng điện qua cuộn cảm theo thời gian	22
Hình 2.8	Mạch hạ áp không lý tưởng	22
Hình 2.9	Mạch hạ áp không lý tưởng tại pha 1	23
Hình 2.10	Mạch hạ áp không lý tưởng tại pha 2	23
Hình 2.11	Mạch hạ áp tại 2 pha hoạt động	24
Hình 2.12	Mô hình tín hiệu nhỏ mạch hạ áp	26
Hình 2.13	Mô hình mạch hạ áp và khôi điều khiển	28

Hình 2.14 Sơ đồ khối cơ bản bộ hạ áp sử dụng phương pháp dòng điện đỉnh	28
Hình 2.15 Mối tương quan tín hiệu điều khiển $i_c(t)$ và tín hiệu dòng điện cuộn cảm $i_s(t)$	29
Hình 2.16 Dạng đồ thị dòng điện cuộn cảm hoạt động ở trạng thái ổn định	30
Hình 2.17 Dòng điện cuộn cảm khi xét thêm thành phần biến thiên	31
Hình 2.18 Mô hình phóng to dòng điện cuộn cảm ở trạng thái ổn định	32
Hình 2.19 Dòng điện cuộn cảm với $D = 0.6$	33
Hình 2.20 Dòng điện cuộn cảm với $D = 1/3$	33
Hình 2.21 Sơ đồ khối và xung răng cưa ảo	34
Hình 2.22 Đồ thị tín hiệu điều khiển khi thêm xung răng cưa	35
Hình 2.23 Đồ thị dòng điện cuộn cảm khi thêm xung răng cưa ảo	36
Hình 2.24 Mô hình tín hiệu nhỏ mạch hạ áp sử dụng phương pháp điều khiển dòng điện đỉnh	37
Hình 2.25 Mô hình tín hiệu nhỏ của tầng công suất	38
Hình 2.26 Mô hình vòng phản hồi điện áp thu gọn	39
Hình 2.27 Mô hình biến áp DC-DC.	40
Hình 2.28 Mạch hạ áp với tụ ký sinh C_{ds}	41
Hình 3.1 Sơ đồ khối bộ điều khiển	43
Hình 3.2 Sơ đồ khảo sát MOSFET	46
Hình 3.3 Đặc tuyến I/V của MOSFET tại vùng hoạt động tuyến tính	46
Hình 3.4 Khảo sát hiệu suất theo n và f_n	48
Hình 3.5 Sơ đồ khối mạch điều khiển công tắc	49
Hình 3.6 Mạch Bootstrap cơ bản	50
Hình 3.7 Mạch Bootstrap hoạt động ở pha 1	50
Hình 3.8 Mạch Bootstrap hoạt động ở pha	51
Hình 3.9 Sơ đồ theo thời gian của mạch Bootsatrap	51
Hình 3.10 Mạch Level shifter cho công tắc HS [2]	52
Hình 3.11 Sơ đồ khối mạch Level shifter	53
Hình 3.12 Sơ đồ theo thời gian của mạch tạo xung kích hoạt	53
Hình 3.13 Kết quả mô phỏng mạch tạo xung kích hoạt	54

Hình 3.14 Kết quả mô phỏng mạch tạo xung kích hoạt chi tiết	54
Hình 3.15 Sơ đồ theo thời gian của mạch Level shifter	55
Hình 3.16 Kết quả mô phỏng mạch Level shifter	56
Hình 3.17 Kết quả mô phỏng độ trễ mạch Level shifter tại sườn lên	56
Hình 3.18 Kết quả mô phỏng độ trễ mạch Level shifter tại sườn xuống	57
Hình 3.19 Cấu trúc mạch Buffer	57
Hình 3.20 Bảng chân lý và cấu trúc cổng đảo	58
Hình 3.21 Đặc tính truyền điện áp voltage transfer characteristics(VTC) . . .	59
Hình 3.22 Kết quả tối ưu cổng đảo	59
Hình 3.23 Mô hình cơ bản mạch đo dòng	61
Hình 3.24 Đồ thị tín hiệu mạch đo dòng	62
Hình 3.25 Mạch đo dòng tích hợp	64
Hình 3.26 Đồ thị dạng tín hiệu mạch đo dòng	64
Hình 3.27 Kết quả mô phỏng tín hiệu điều khiển mạch đo dòng	66
Hình 3.28 Kết quả mô phỏng mạch đo dòng	66
Hình 3.29 Mô hình mạch cộng cơ bản	67
Hình 3.30 Mô hình mạch cộng cơ bản cải tiến	67
Hình 3.31 Kết quả mô phỏng mạch cộng cải tiến	68
Hình 3.32 Đồ thị hàm truyền chưa có bù	69
Hình 3.33 Mạch bù loại II	69
Hình 3.34 Đồ thị hàm truyền khi có bù	71
Hình 3.35 Mô hình mạch tạo xung ramp lý tưởng	72
Hình 3.36 SR latch sử dụng hai cổng NOR	73
Hình 3.37 Cấu trúc mạch so sánh vòng hở với đầu vào NMOS	73
Hình 3.38 Kết quả mô phỏng mạch tạo xung răng cưa	75
Hình 3.39 Tín hiệu đầu ra của bộ điều chế độ rộng xung	76
Hình 3.40 Cấu trúc mạch Deadtime	76
Hình 3.41 Cấu trúc mạch Deadtime	77
Hình 3.42 Cấu trúc mạch Dimming	77

Hình 3.43 Sơ đồ mạch mô phỏng	78
Hình 3.44 a) Đồ thị dạng tín hiệu đầu ra; b)Đồ thị phóng to dạng tín hiệu đầu ra	78
Hình 3.45 Đồ thị dạng tín hiệu điều khiển	79
Hình 3.46 Đồ thị dạng tín hiệu đầu ra khi có Dimming	80

DANH MỤC BẢNG BIỂU


Bảng 1.1	Khảo sát shutter speed của một số hãng điện thoại trên thị trường	6
Bảng 1.2	Độ rọi tiêu chuẩn cho từng không gian	8
Bảng 3.1	Bảng chỉ tiêu kỹ thuật	44
Bảng 3.2	Bảng thông số khảo sát MOSFET với kích thước đơn vị	47
Bảng 3.3	Bảng thông số khảo sát hiệu suất	47
Bảng 3.4	Bảng thông số MOSFET công suất	49
Bảng 3.5	Bảng so sánh các loại mạch đo dòng	60
Bảng 3.6	Bảng giá trị linh kiện của mạch bù	71
Bảng 3.7	Bảng kết quả mô phỏng chưa có Dimming	79
Bảng 3.8	Bảng kết quả mô phỏng có Dimming	80
Bảng 3.9	Bảng so sánh kết quả mô phỏng với các nhiệt độ khác nhau	81

CHƯƠNG 1. TỔNG QUAN HỆ THỐNG VLC

Chương 1 giới thiệu tổng quan về hệ thống VLC (Visible Light Communication) - hệ thống truyền thông bằng ánh sáng nhìn thấy. Phần đầu chương khái quát ngắn gọn về khái niệm, các ưu điểm cũng như các ứng dụng hiện nay của hệ thống truyền thông bằng ánh sáng nhìn thấy. Tiếp theo, trình bày kiến trúc của hệ thống, phân tích các khối, chỉ ra các thông số quan trọng ảnh hưởng tới thiết kế bộ điều khiển LED. Cuối cùng là các kỹ thuật điều chế cơ bản được sử dụng cho hệ thống.

1.1 Tổng quan hệ thống VLC và các ứng dụng

Hiện nay, hệ thống truyền thông không dây với băng thông rộng, cho phép tốc độ truyền dữ liệu lên đến hàng megabyte mỗi giây, đang được ứng dụng rộng rãi. Hệ thống truyền thông không dây cung cấp một loạt dịch vụ đa dạng, từ truyền thông di động, truy cập internet qua 3G và 4G, mạng WiFi (Wireless Fidelity), phát sóng video kỹ thuật số cho truyền hình truyền thống, đến mạng diện tích nhỏ sử dụng Bluetooth, v.v. Hầu hết các dịch vụ này sử dụng dải tần vô tuyến (Radio Frequency – RF) để truyền tải dữ liệu. Quyền truy cập vào phổ RF được quản lý chặt chẽ bởi các cơ quan quản lý khác nhau để đảm bảo các dịch vụ này hoạt động mà không gây nhiễu tới nhau hoặc gây ảnh hưởng tới các hệ thống khác như hệ thống radar. Đồng thời, trong các môi trường cụ thể như hàng không, bệnh viện, nhà máy điện hạt nhân, việc sử dụng phổ RF bị hạn chế. Do đó, cần có sự nghiên cứu các hệ thống truyền thông không dây khác thay thế. Vì vậy, hệ thống truyền thông bằng ánh sáng nhìn thấy đã xuất hiện và trở thành một phần không thể thiếu của các hệ thống truyền thông không dây thế hệ mới.




Hình 1.1 Phổ tần số VLC

Truyền thông bằng ánh sáng nhìn thấy sử dụng các nguồn sáng hiệu quả như đèn LED (Light Emitting Diode) thực hiện đồng thời hai nhiệm vụ chiếu sáng và truyền tín hiệu bằng cách đổi cường độ sáng của đèn LED. Trong đó dữ liệu được gửi qua việc điều chế sóng ánh sáng có bước sóng từ 380nm đến 750nm tương ứng với băng thông lớn từ

430THz-790THz (như hình 1.1) giải quyết được vấn đề băng thông thấp trong giao tiếp RF [1].

Với các ưu điểm như băng thông lớn, tốc độ truyền dữ liệu ngày càng cao, không gây nguy hiểm cho sức khỏe, tiêu thụ điện năng thấp và không cần được cấp phép, VLC đang thu hút sự quan tâm và trở thành một phương pháp truyền thông không dây tiềm năng trong nhiều lĩnh vực thay thế cho các phương pháp truyền thông truyền thống [3] được thể hiện ở hình 1.2.




Hình 1.2 Ứng dụng VLC [4]

Các ứng dụng của VLC hiện nay phải kể đến như: ứng dụng trong nhà thông minh, trong giao thông, trong bệnh viện, các trung tâm thương mại, dịch vụ hàng không. Giao tiếp giữa xe với xe: VLC có thể được sử dụng để liên lạc giữa các phương tiện giao thông do nhiều xe có đèn LED và cơ sở hạ tầng đèn giao thông hiện sử dụng đèn LED. Các ứng dụng bao gồm cảnh báo va chạm phía trước, cảm biến va chạm, đèn phanh điện tử khẩn cấp, cảnh báo chuyển làn đường, hỗ trợ di chuyển biển báo dừng, hỗ trợ rẽ trái, cảnh báo vi phạm tín hiệu giao thông và cảnh báo tốc độ ở khúc cua... Trong thông tin liên lạc dưới nước, giao tiếp dựa trên RF không hoạt động dưới nước, nhưng VLC có thể hỗ trợ truyền dữ liệu tốc độ cao trong môi trường này. Ứng dụng ở bệnh viện, giao tiếp dựa trên RF không được phép sử dụng ở nhiều nơi trong bệnh viện, chẳng hạn như xung quanh máy quét MRI (Magnetic Resonance Imaging) và trong phòng mổ. Do đó,

giải pháp thay thế tốt cho giao tiếp dựa trên RF trong bệnh viện là việc sử dụng VLC. Trong các hệ thống định vị, VLC có thể được sử dụng làm hệ thống nhận dạng ở những nơi khác nhau như tòa nhà và tàu điện ngầm, bệnh viện, sân bay, trung tâm thương mại... Ví dụ, nếu chúng ta đang đứng ở phòng 12 trong một tòa nhà nào đó. Hệ thống có thể xác định số phòng và tòa nhà vị trí ta đang đứng.

1.2 Kiến trúc hệ thống truyền thông bằng ánh sáng nhìn thấy

VLC là một công nghệ sử dụng ánh sáng nhìn thấy để giao tiếp và truyền tải thông tin. Hệ thống VLC thực hiện đồng thời hai nhiệm vụ là cung cấp ánh sáng và truyền thông. Do đó, hệ thống VLC luôn có các thành phần để truyền và nhận ánh sáng.



Hình 1.3 Sơ đồ khái niệm VLC

Hình 1.3 thể hiện sơ đồ kiến trúc của một hệ thống VLC bao gồm hai khái chính là khái phát và khái thu. Khái phát của VLC thực hiện nhiệm vụ chuyển đổi dữ liệu thành tín hiệu ánh sáng, sử dụng ánh sáng nhìn thấy làm phương tiện truyền thông. Trước khi truyền qua ánh sáng, dữ liệu cần được mã hóa theo các phương pháp điều chế tương ứng để biểu diễn dữ liệu số dưới dạng biến thiên cường độ ánh sáng. Việc truyền dữ liệu không được ảnh hưởng đến chức năng chiếu sáng chính của đèn LED. Điều chế ánh sáng phải được thực hiện sao cho không gây ra hiện tượng nhấp nháy để tránh làm phiền và gây khó chịu cho người sử dụng. Khái thu sử dụng các cảm biến ánh sáng như diode quang (photodiode) hoặc máy ảnh để thu nhận tín hiệu ánh sáng. Sau khi nhận được tín hiệu ánh sáng, bộ thu tiến hành giải mã và xử lý tín hiệu để khôi phục dữ liệu gốc.


1.2.1 Khởi phát

Như trên hình 1.3, khôi phát bao gồm bộ xử lý tín hiệu có nhiệm vụ mã hóa và điều chế tín hiệu cung cấp cho bộ điều khiển đèn LED nhằm thay đổi độ sáng của đèn LED phụ thuộc vào tín hiệu đầu vào. Để đảm bảo ánh sáng đạt cường độ, màu sắc và tuổi thọ ổn định của đèn LED, cần sử dụng một máy biến áp với bộ chuyển đổi AC-DC để chuyển đổi điện áp xoay chiều AC từ nguồn điện dân dụng thành điện áp một chiều DC. Sau đó, bộ chuyển đổi DC-DC được sử dụng để điều chỉnh điện áp DC đầu ra từ bộ biến áp sao cho phù hợp với các loại đèn LED cụ thể. Trong các ứng dụng nhà thông minh hiện nay, nguồn 48VDC đang trở nên phổ biến và được sử dụng rộng rãi nhờ tính an toàn cao trong việc cung cấp điện cho các thiết bị và đèn LED. Bên cạnh đó, các bộ LED Driver đang phát triển với tốc độ nhanh chóng dựa trên cấu trúc của các bộ chuyển đổi DC-DC. Trong ứng dụng truyền thông bằng ánh sáng nhìn thấy (VLC), LED đóng vai trò đồng thời là nguồn sáng và công cụ truyền thông, điều này đòi hỏi việc điều chỉnh cường độ sáng thông qua phương pháp làm mờ (Dimming). Tuy nhiên, điều quan trọng là bộ phát VLC phải đảm bảo không gây hiện tượng nhấp nháy ảnh hưởng tới hiệu suất chiếu sáng của LED. Trong quá trình điều chế ánh sáng trong ứng dụng VLC, phương pháp làm mờ được áp dụng để điều chỉnh công suất quang của LED. Điều này cho phép truyền thông dữ liệu qua ánh sáng mà không làm ảnh hưởng đến chức năng chiếu sáng của LED. Các kỹ thuật điều chế này cần được phát triển sao cho tối ưu, đảm bảo tính ổn định và không gây ra bất kỳ hiện tượng nhấp nháy hoặc biến đổi đáng kể trong cường độ sáng, nhằm đảm bảo sự ổn định và hiệu quả của hệ thống truyền thông VLC.

1.2.2 Khởi thu

Có thể sử dụng hai loại bộ thu VLC để nhận tín hiệu được truyền bởi đèn điện LED: bộ tách sóng quang còn được gọi là đi-ốt quang hoặc bộ thu không tạo ảnh và cảm biến hình ảnh còn gọi là cảm biến camera. Các bộ tách sóng quang thương mại hiện tại có thể dễ dàng lấy mẫu ánh sáng khả kiến nhận được ở tốc độ hàng chục MHz. Cảm biến hình ảnh cũng có thể được sử dụng để nhận tín hiệu ánh sáng nhìn thấy được truyền đi. Do các cảm biến hình ảnh như vậy có sẵn trên hầu hết các thiết bị di động ngày nay như điện thoại thông minh để quay video và hình ảnh nên nó có khả năng chuyển đổi các thiết bị di động thành các bộ thu VLC sẵn có. Sau khi tiền xử lý và mã hóa, luồng bit nhị phân điều khiển nguồn sáng (LED/LD) và tín hiệu điện được chuyển đổi thành tín hiệu quang thông qua điều chế. Tuy nhiên, hạn chế của cảm biến hình ảnh là để cho phép chụp ảnh có độ phân giải cao, số lượng bộ tách sóng quang có thể rất nhiều. Điều này làm giảm đáng kể số khung hình mỗi giây (frame per second - fps) có thể được chụp bởi cảm biến máy ảnh. Ví dụ: tốc độ khung hình trên giây của cảm biến máy ảnh thường được sử dụng trong điện thoại thông minh không quá 40 fps. Điều này có nghĩa là việc sử dụng trực tiếp cảm biến máy ảnh để nhận thông tin liên lạc bằng ánh sáng khả kiến

có thể cung cấp tốc độ dữ liệu rất thấp [5]. Hiện tại, hầu hết các máy ảnh trên thị trường đều có cảm biến CMOS (Complementary Metal-Oxide Semiconductor), bao gồm cơ chế màn trập lăn (rolling shutter) để nhận dữ liệu với tốc độ nhanh hơn. Kỹ thuật đọc tuần tự là một tính năng chính của máy ảnh màn trập lăn. Trong đó, các khung hình không được chụp chính xác tại cùng một thời điểm [6]. Cảnh được chụp bằng cách quét nhanh, theo chiều ngang hoặc chiều dọc. Trong máy ảnh màn trập lăn, mỗi hàng pixel được phơi sáng đồng thời tại thời điểm phơi sáng. Thời gian đọc bảo vệ các hàng pixel khỏi chồng chéo. Trong một hình ảnh được chụp, màn trập lăn cho phép phơi sáng nhiều lần. Điều này cho phép thu được nhiều trạng thái đèn LED cùng lúc trong một khung hình khi mỗi hàng được chiếu sáng một lần. Do đó, đối với một đèn LED nhấp nháy bật và tắt theo luồng bit nhị phân được điều chế, hình ảnh được chụp chứa một loạt các dải màu đen và trắng.




Hình 1.4 Cơ chế chụp ảnh đèn LED cho máy ảnh màn trập lăn

Hình 1.4 cho thấy kỹ thuật tạo ảnh trong máy ảnh màn trập lăn với $T_{row-exposure}$ là thời gian phơi sáng của một hàng, $T_{read-out}$ là thời gian đọc dữ liệu ra. Tại đây, trạng thái đèn LED được xác định bằng cách sử dụng các khối màu đen và trắng và hình ảnh đèn LED đã chụp được hiển thị sau khi xoay 270° theo chiều kim đồng hồ. Ví dụ: vùng được đánh dấu trong ảnh để hiển thị điều gì xảy ra trong thời gian phơi sáng cho hàng n và hàng n+1. Trong trường hợp thứ hai, chúng ta có một vùng chuyển tiếp cho đèn LED giữa bật và tắt, vì nó thay đổi trạng thái trong thời gian phơi sáng.

Tốc độ màn trập (Shutter speed) cho biết khoảng thời gian mà khung hình tiếp xúc

với ánh sáng. Tốc độ cửa trập thấp dẫn đến hiện tượng mờ khi đèn LED chuyển đổi ở tốc độ cao. Điều này làm tăng đáng kể tỷ số bit lỗi. Tốc độ màn trập phải cao hơn gấp đôi tốc độ khung hình để liên lạc an toàn. Ngoài ra, tốc độ màn trập phải được đồng bộ hóa với tốc độ nhấp nháy của đèn LED vì quá trình đồng bộ hóa thiết lập số lượng bit được truyền trong một lần phơi sáng. Đồng thời, để đảm bảo sự tương phản rõ ràng giữa các khu vực ánh sáng và bóng tối, tốc độ màn chập của mỗi hàng cần được giữ ở mức thấp hơn $\frac{1}{2}$ lần tần số nháy của đèn LED (f_{LED}). Bằng cách thực hiện điều này, ta sẽ đảm bảo rằng mỗi hàng cảm biến chỉ được chiếu sáng trong một trạng thái duy nhất của đèn LED, như được minh họa trong hình 1.5.



Hình 1.5 Ảnh hưởng của f_{LED} tới tốc độ màn chập

Do vậy để giúp quá trình giải mã dễ dàng hơn, tốc độ màn chập của một hàng cảm biến phải nhỏ hơn $\frac{1}{2f_{LED}}$ hay

$$f_{LED} \leq \frac{1}{2 \times \text{shutter speed}} \quad (1.1)$$

Khảo sát shutter speed của một số hãng điện thoại có trên thị trường hiện nay ta thu được bảng số liệu 1.1.

Bảng 1.1 Khảo sát shutter speed của một số hãng điện thoại trên thị trường

Tên điện thoại	Shutter speed (s)	Tần số dimming giới hạn (Hz)
Samsung galaxy Note 9	$\frac{1}{24000}$	12k
Iphone 13	$\frac{1}{8000}$	4k
Vsmart Aris Pro	$\frac{1}{8000}$	4k
LG G8	$\frac{1}{8000}$	4k

Từ khảo sát ta giới hạn được tần số nhấp nháy của LED như phương trình 1.2:

$$200Hz \leq f_{LED} \leq 4kHz \quad (1.2)$$

1.3 Các kỹ thuật điều chế

Điều chế trong VLC khác với điều chế trong truyền thông RF do tính năng không mã hóa của thông tin về pha và biên độ của tín hiệu ánh sáng. Do đó, không thể sử dụng điều chế biên độ và pha trong VLC. Điều chế trong VLC đạt được bằng cách sử dụng các biến thiên về cường độ ánh sáng tương ứng với thông tin trong tín hiệu bản tin.

1.3.1 Các yếu tố ảnh hưởng đến việc điều chế trong VLC

Hai yếu tố được xem xét trong thiết kế sơ đồ điều chế cho VLC bao gồm làm mờ (dimming) và nhấp nháy (flickering).

1.3.1.1 Làm mờ (Dimming)

Việc sử dụng các mức độ chiếu sáng khác nhau tại mỗi khu vực là cần thiết khi thực hiện các hoạt động khác nhau. Ví dụ, đối với các tác vụ trực quan đơn giản tại các địa điểm công cộng, mức độ rọi trong khoảng 30-100lux thường là đủ. Tuy nhiên, trong các ứng dụng văn phòng hoặc nhà ở, mức độ rọi cao hơn trong khoảng 300-1000lux là cần thiết để đảm bảo hiệu quả hoạt động. Để đảm bảo sự chiếu sáng đồng đều và hiệu quả tại các vị trí khác nhau, việc tuân thủ các tiêu chuẩn về độ sáng là vô cùng quan trọng. Các chuẩn đo lường độ rọi giúp định lượng mức độ sáng tại mỗi điểm và đảm bảo rằng ánh sáng được phân phối một cách cân đối và phù hợp với yêu cầu cụ thể. Việc thực hiện các tiêu chuẩn về độ rọi giúp đảm bảo rằng không có sự chênh lệch quá lớn về độ sáng giữa các vị trí, tránh tình trạng chiếu sáng quá mạnh hoặc quá yếu tại một số khu vực. Điều này đảm bảo môi trường ánh sáng thích hợp, tối ưu hóa hiệu quả sử dụng năng lượng và mang lại trải nghiệm người dùng tốt nhất. Phương trình 1.3 biểu diễn công thức tính độ rọi.


$$\text{Độ rọi}(lux) = \frac{\text{Công suất}(W) \times \text{Quang hiệu}\left(\frac{Lm}{W}\right) \times \text{Số lượng đèn sử dụng}}{\text{Diện tích cần chiếu sáng}(m^2)} \quad (1.3)$$

Bảng 1.2 trình bày độ rọi theo Tiêu chuẩn Việt Nam TCVN 7114-1:2012 của một số không gian nhất định và các hoạt động cụ thể được quy định:

Bảng 1.2 Độ rọi tiêu chuẩn cho từng không gian

Loại phòng, công việc, hoạt động	Độ rọi duy trì (lux)
1. Khu vực trong nhà	
Phòng nghỉ	100
Cầu thang	150
Phòng đợi	200
Phòng y tế	500
2. Khu vui chơi giải trí	
Nhà hát, phòng nhạc	200
Bảo tàng (Nơi trưng bày chung)	300
3. Lớp học, giảng đường	
Lớp mẫu giáo	300
Giảng đường	500

Nhờ những tiến bộ trong mạch trình điều khiển LED, hiện nay chúng ta có khả năng điều chỉnh độ sáng của đèn LED ở mức tùy ý, phù hợp với yêu cầu của từng ứng dụng và tiết kiệm năng lượng. Việc điều chỉnh độ sáng linh hoạt này đòi hỏi chúng ta cũng cần hiểu rõ tác động của nó đối với cảm nhận ánh sáng của con người. Mắt người phản ứng với mức độ ánh sáng yêu bằng cách mở rộng đồng tử, cho phép nhiều ánh sáng đi vào mắt hơn. Phản ứng này dẫn đến sự khác biệt giữa mức độ ánh sáng cảm nhận và đo được.




Hình 1.6 Ánh sáng đo được so với cảm nhận bằng mắt người

Mỗi quan hệ giữa ánh sáng cảm nhận và đo được được đưa ra bởi phương trình 1.4:

$$\text{Ánh sáng cảm nhận được}(\%) = 100 \times \sqrt{\frac{\text{Ánh sáng đo được}(\%)}{100}} \quad (1.4)$$

Mỗi quan hệ phi tuyến tính giữa ánh sáng đo được và ánh sáng cảm nhận được thể hiện trong hình 1.6. Điều này có nghĩa là nếu một chiếc đèn bị mờ đi 1% ánh sáng đo được của nó, thì mắt người cảm nhận sự mờ đi lên đến 10%. Điều này rất quan trọng đối với ứng dụng truyền thông ánh sáng sử dụng VLC, vì người dùng có thể tùy chỉnh mức độ làm mờ tùy thuộc vào yêu cầu ứng dụng hoặc mục tiêu tiết kiệm năng lượng [7]. Điều quan trọng là việc làm mờ ánh sáng không ảnh hưởng đến hiệu suất giao tiếp.




Hình 1.7 Mối quan hệ phi tuyến tính giữa điện áp và dòng điện

Độ sáng của đèn LED có tỷ lệ với dòng điện thuận (forward current). Với mỗi quan hệ phi tuyến tính giữa điện áp và dòng điện, một sự biến thiên điện áp nhỏ có thể gây ra sự thay đổi đáng kể của dòng điện thuận (được thể hiện trong hình 1.7) do đó dẫn đến thay đổi độ sáng của đèn LED. Vì vậy, để kiểm soát tốt hơn độ sáng của đèn LED và tiết kiệm năng lượng, cần điều khiển bộ điều khiển dòng điện không đổi bằng cách sử dụng phương pháp điều chỉnh độ sáng tương ứng để điều khiển đèn LED. Chủ yếu có hai loại phương pháp làm mờ đèn LED (Dimming) là: làm mờ bằng phương pháp điều chế độ rộng xung (PWM Dimming) và làm mờ tương tự (Analog Dimming) như hình 1.8.

Analog Dimming

Phương pháp làm mờ tương tự còn được gọi là giảm dòng điện liên tục (continuous current reduction-CCR), là phương pháp đơn giản nhất trong các phương pháp làm mờ. Bằng cách điều chỉnh biên độ dòng điện quang thông bức xạ được giảm trực tiếp. Nó tương đối dễ thực hiện và cường độ sáng giảm tỷ lệ thuận với cường độ dòng điện. Tuy nhiên, việc thay đổi trực tiếp dòng điện thuận qua đèn LED sẽ làm thay đổi bước sóng




Hình 1.8 Các phương pháp Dimming

phát ra của ánh sáng, gây ra sự thay đổi màu sắc. Vì vậy, phương pháp làm mờ tương tự không được khuyến nghị cho các ứng dụng sử dụng màu sắc của đèn LED.

PWM Dimming

Phương pháp PWM dimming điều chỉnh độ sáng của đèn LED bằng cách thay đổi tỷ lệ thời gian mà đèn LED được bật so với thời gian nó tắt trong một chu kỳ điều khiển [8]. Khi đèn LED bật lâu hơn trong một chu kỳ, nó sẽ cho ra mức ánh sáng cao hơn. Ngược lại, khi đèn LED bật ít thời gian hơn trong một chu kỳ, nó sẽ cho ra mức ánh sáng thấp hơn.




Hình 1.9 Tỷ số làm mờ trong phương pháp điều chế độ rộng xung

Trong kỹ thuật PWM Dimming, hình 1.9 trình bày ba mức làm mờ của đèn LED. Chúng ta có tỷ lệ làm mờ lần lượt là 25%, 50% và 75%. Phương pháp PWM Dimming cho phép điều chỉnh cường độ sáng bằng cách thay đổi tỷ lệ thời gian đèn LED được bật so với thời gian đèn tắt, tạo ra hiệu ứng giảm thiểu sự phát ra của đèn LED mà vẫn duy trì được hiệu suất chiếu sáng tương đương. Điều này giúp cân bằng giữa tiết kiệm năng lượng và đáp ứng yêu cầu về cường độ ánh sáng trong ứng dụng sử dụng VLC. Trong ví dụ, đèn LED sẽ được sáng ở mức tối đa trong một khoảng thời gian T_{on} , với một chu kỳ bật - tắt của đèn LED là T , tỉ số làm mờ (tỉ số Dimming) được thể hiện trong phương trình 1.5:

$$\text{Tỷ số Dimming} = \frac{T_{on}}{T} \quad (1.5)$$

Hiện nay, có ba phương pháp chính trong kỹ thuật PWM Dimming: phương pháp làm mờ bằng cách kích hoạt PWM (PWM enable dimming), phương pháp làm mờ nối tiếp PWM (PWM series dimming) và phương pháp làm mờ Shunt PWM (PWM shunt dimming) [9].


Phương pháp làm mờ bằng cách kích hoạt PWM (PWM enable dimming): đèn LED được bật và tắt nhanh chóng theo chu kỳ với tần số cố định thường rất cao từ vài kilohertz (KHz) hoặc megahertz (MHz), và độ sáng của đèn LED được điều chỉnh bằng cách thay đổi tỷ lệ thời gian mà đèn LED được bật so với tổng thời gian trong một chu kỳ PWM (hình 1.10). Tỷ lệ này còn được gọi là Duty Cycle. Phương pháp này cho phép tạo ra các cấp độ sáng khác nhau một cách chính xác cùng hiệu suất cao. Với tần số bật/tắt của đèn LED cao phương pháp không gây ra hiện tượng nhấp nháy không mong muốn. Tuy nhiên, ở mức độ sáng thấp (tỷ lệ Duty Cycle thấp), đèn LED có thể bị giảm hiệu suất và không thể điều chỉnh độ sáng một cách chính xác như ở mức độ cao hơn. Để thực hiện phương pháp PWM Enable Dimming, cần sử dụng mạch điều khiển phức tạp hơn so với các phương pháp dimming khác.



Hình 1.10 PWM enable dimming


Phương pháp làm mờ nối tiếp PWM (PWM series dimming) là một phương pháp làm mờ dựa trên điều khiển điện áp LED (hình 1.11). Khi đó, Đèn LED được kết nối

tiếp với nguồn cấp điện và mạch điều khiển PWM. Vì dao động điện áp LED có thể dễ dàng gây ra dao động dòng điện LED nên cần có một tụ điện đầu ra lớn để lưu trữ năng lượng.



Hình 1.11 PWM series dimming

Phương pháp làm mờ shunt PWM thực hiện làm mờ bằng cách kết nối song song tải với một công tắc (hình 1.12). Phương pháp này có thể đạt được tần số mờ cao và phạm vi mờ rộng. Nhưng chuyển mạch nhanh, làm ngắn mạch có thể gây ra vấn đề mất ổn định của hệ thống, cũng như tăng đột biến dòng điện LED và dao động kỵ sinh.



Hình 1.12 PWM shunt dimming

1.3.1.2 Nhấp nháy (flicker)

Trong hệ thống VLC sử dụng LED để truyền tải dữ liệu qua ánh sáng, hiện tượng nhấp nháy có thể xảy ra và gây ảnh hưởng đến hiệu suất và trải nghiệm của hệ thống. Nhấp nháy ánh sáng có thể gây ra những thay đổi sinh lý bất lợi ở con người. Do đó, việc điều chỉnh cường độ ánh sáng trong sơ đồ điều chế phải xảy ra với tốc độ nhanh hơn so với mắt người có thể cảm nhận được. Tiêu chuẩn IEEE 802.15.7 đề xuất rằng tốc độ nhấp nháy (hoặc thay đổi cường độ ánh sáng) nên nhanh hơn 200Hz để tránh mọi tác động có hại tới con người. Điều này đảm bảo rằng sơ đồ điều chế cho VLC sẽ giảm thiểu hiện tượng nhấp nháy và cung cấp tốc độ dữ liệu cao hơn.

Hiện tượng nhấp nháy thường xảy ra khi có các số 0 hoặc 1 chạy liên tiếp trong thời gian dài, dẫn đến giảm tốc độ thay đổi cường độ ánh sáng và gây ra hiện ứng nhấp nháy. Mã giới hạn độ dài chạy (Run Length Limited-RLL) được sử dụng để giảm thiểu hiện tượng này bằng cách đảm bảo rằng các ký hiệu đầu ra có sự lặp lại cân bằng giữa các số 0 và 1. Một số mã RLL phổ biến được áp dụng là mã hóa Manchester, 4B6B và 8B10B. Trong mã hóa Manchester, ký hiệu "0" được thay thế bằng chuỗi "10" và "1" được thay thế bằng chuỗi "01", giúp đảm bảo cân bằng lặp lại. Mã hóa 4B6B chuyển đổi ký hiệu 4 bit thành ký hiệu 6 bit có sự lặp lại cân bằng. Tương tự, mã hóa 8B10B chuyển đổi ký hiệu 8 bit thành ký hiệu 10 bit. Mã hóa Manchester được ưu tiên sử dụng cho các dịch vụ tốc độ dữ liệu thấp yêu cầu cân bằng tốt hơn do có số lượng bit bổ sung cao nhất. Trong khi đó, mã hóa 8B10B giảm số lượng bit bổ sung (phù hợp với tốc độ dữ liệu cao), nhưng có hiệu suất kém hơn về cân bằng DC.


Nhờ sử dụng các mã RLL như Manchester, 4B6B và 8B10B, chúng ta có thể giảm thiểu hiện tượng nhấp nháy trong sơ đồ điều chế VLC và đồng thời đảm bảo cung cấp tốc độ truyền dữ liệu cao hơn mà không gây ảnh hưởng đến sức khỏe và trải nghiệm của người dùng.

1.3.2 Kỹ thuật điều chế

1.3.2.1 Điều chế khóa bật - tắt (On-Off Keying -OOK)

Phương pháp điều chế ánh sáng sử dụng kỹ thuật OOK (On-Off Keying) biểu thị tín hiệu bật và tắt bằng hai giá trị bit nhị phân 1 và 0 tương ứng. Tuy nhiên, việc chuyển sang chế độ TẮT không có nghĩa là đèn LED hoàn toàn tắt đi. Đây là một trong những phương pháp điều chế đơn giản và dễ thực hiện nhất và chính vì điều đó, nó thường được ứng dụng trong các hệ thống truyền thông VLC. Có hai cách để thực hiện điều chỉnh độ sáng của LED sử dụng kỹ thuật OOK. Cách thứ nhất là thay đổi mức độ bật, tắt của các ký tự (nghĩa là không cần tắt hoàn toàn nguồn sáng, chỉ cần giảm độ sáng để phân biệt rõ ràng giữa hai mức). Ở cách thứ hai có thể chèn thêm các ký hiệu bù (Compensation Symbols - CS) để điều chỉnh độ sáng để giữ nguyên các mức bật, tắt và thay đổi thời gian tín hiệu ở mức cao (duty cycle). Mỗi cách thực hiện đều có những ưu điểm và những hạn chế riêng. Cách thứ nhất tác động đến quá trình điều khiển LED gây ra hiện tượng thay đổi màu sắc. Tuy nhiên cách này cho phép giữ nguyên tốc độ truyền dữ liệu. Cách thứ hai giữ nguyên mức độ sáng, nhưng làm chậm tốc độ truyền dữ liệu do phải chèn thêm các bit phụ không mang thông tin. Khi các bit "0" liên tiếp nhau, đèn sẽ bị tắt trong thời gian dài có thể gây ra hiện tượng nhấp nháy. Để tránh tình trạng trên, trước khi tín hiệu được điều chế OOK, áp dụng phương pháp mã hóa Manchester Coding. Cách này biểu diễn các bit dữ liệu "0" thành "01" và bit dữ liệu "1" thành "10" như hình 1.13 sẽ giúp cân bằng số lượng bit "0" và "1" từ đó, tránh hiện tượng nhấp nháy gây hại cho mắt người.

Như vậy, phương pháp mã hóa Manchester Coding kết hợp với điều chế OOK giúp cải thiện hiệu suất truyền thông VLC, đảm bảo độ sáng ổn định và tránh tình trạng nháy không mong muốn.




Hình 1.13 Mã hóa Manchester

1.3.2.2 Kỹ thuật điều chế xung (PWM)

Pulse Width Modulation (PWM) là một kỹ thuật điều chế số được sử dụng rộng rãi trong truyền thông bằng ánh sáng nhìn thấy (Visible Light Communication - VLC). Trong VLC, PWM là một trong những phương pháp quan trọng để điều chỉnh cường độ ánh sáng và truyền tải dữ liệu thông qua việc điều chỉnh độ rộng xung sáng. PWM cho phép kiểm soát cường độ ánh sáng ở mức độ rất cao, từ 0% (tắt) đến 100% (tối đa). Trong PWM, một chu kỳ thời gian được chia thành các khoảng thời gian (time slots) nhỏ, và độ rộng của xung sáng được điều chỉnh trong mỗi khoảng thời gian này. Điều này cho phép điều chỉnh cường độ ánh sáng tại mỗi khoảng thời gian và tạo ra mức giảm sáng mong muốn. Mỗi khoảng thời gian trong chu kỳ biểu diễn một bit dữ liệu. Nếu xung sáng bật trong một khoảng thời gian cụ thể, nó đại diện cho một bit 1; ngược lại, nếu không có xung sáng, nó đại diện cho một bit 0. Bằng cách sắp xếp các xung sáng tương ứng, dữ liệu được mã hóa và truyền đi qua cường độ ánh sáng biến đổi. PWM với nhiều ưu điểm như hiệu quả băng thông, kiểm soát giảm sáng và ổn định. Tuy nhiên, vẫn tồn tại một số hạn chế như tốc độ dữ liệu hạn chế và yêu cầu đồng bộ hóa chính xác giữa bộ phát và bộ thu.

1.3.2.3 Khóa dịch màu (Color Shift Keying-CSK)

Khóa dịch màu (Color Shift Keying - CSK) là một phương pháp điều chế trong hệ thống Visible Light Communication (VLC), trong đó, các màu sắc của ánh sáng được sử dụng để mã hóa thông tin dữ liệu. Thay vì sử dụng cường độ hay tần số như các phương pháp điều chế khác, CSK sử dụng tính chất đặc biệt của các màu sắc để biểu thị các bit dữ liệu 1.14.



Hình 1.14 Biểu đồ sắc độ [1]

Khi sử dụng phương pháp CSK, mỗi màu sắc được gán cho một giá trị bit cụ thể. Ví dụ, màu đỏ có thể biểu thị bit 0, màu xanh lam biểu thị bit 1. Trong quá trình truyền tải, hệ thống LED sẽ thay đổi màu sắc theo thông tin dữ liệu để tạo thành chuỗi các màu sắc khác nhau, mỗi màu biểu thị một bit dữ liệu tương ứng. CSK cho phép truyền thông đồng thời nhiều kênh thông tin trên cùng một tần số nhờ sử dụng các màu sắc khác nhau. Điều này làm tăng dung lượng hệ thống và cải thiện hiệu suất truyền dữ liệu. Đồng thời, CSK có khả năng chống lại nhiễu trong môi trường ánh sáng, bởi vì nhiễu thường không ảnh hưởng đến màu sắc của ánh sáng. Do đó, thông tin dữ liệu truyền tải qua CSK có khả năng bền vững hơn trong môi trường nhiễu ánh sáng. Bên cạnh những ưu điểm vừa liệt kê trên, phương pháp CSK cũng tồn tại một vài nhược điểm như: Để hỗ trợ nhiều kênh thông tin, CSK yêu cầu băng thông lớn hơn so với các phương pháp điều chế dựa trên cường độ ánh sáng, điều này có thể ảnh hưởng đến khả năng sử dụng tài nguyên truyền thông. Hệ thống cần đảm bảo rằng các màu sắc không bị mờ hoặc trùng lặp nhau trong các điều kiện ánh sáng khác nhau để đảm bảo độ tin cậy và chính xác trong việc phân biệt các màu sắc khác nhau.

1.4 Kết luận chương

Chương một đã trình bày tổng quan về hệ thống VLC, những ưu và nhược điểm của hệ thống VLC so với những hệ thống truyền thông không dây khác, các ứng dụng của VLC hiện nay. Đồng thời đưa ra kiến trúc VLC cơ bản, các kỹ thuật sử dụng để điều chế tín hiệu được hệ thống sử dụng với mục đích tăng tốc độ truyền tin, tiết kiệm năng lượng nhưng không ảnh hưởng tới chức năng chiếu sáng. Từ đó giới hạn được tần số nhấp nháy


của đèn LED nằm trong khoảng từ $200Hz \leq f_{LED} \leq 4kHz$ làm căn cứ để xây dựng, tính toán thiết kế bộ điều khiển LED ở chương 3.

CHƯƠNG 2. GIỚI THIỆU VỀ BỘ ĐIỀU KHIỂN ĐÈN LED

Chương 1 đã tổng quan về LED Driver cũng như vai trò của nó trong hệ thống VLC. Bộ LED Driver gồm hai tầng chính: tầng đầu tiên thực hiện chuyển đổi AC-DC và tầng thứ hai thực hiện chuyển đổi DC-DC. Nghiên cứu này chú trọng vào việc thiết kế mạch chuyển đổi DC-DC theo cấu trúc Buck Converter. Chương 2 tập trung vào giới thiệu về Buck Converter cùng với các phương pháp điều khiển cho thiết bị này.

2.1 Tổng quan về bộ chuyển đổi DC-DC

Bộ chuyển đổi DC-DC là một thiết bị điện tử được sử dụng để chuyển đổi mức điện áp DC từ một nguồn điện sang một nguồn khác có mức điện áp khác nhau. Nó được sử dụng rộng rãi trong các ứng dụng yêu cầu chuyển đổi công suất hiệu quả. Chức năng chính của bộ chuyển đổi DC-DC là cung cấp điều chỉnh và chuyển đổi điện áp. Hệ thống nhận điện áp đầu vào từ một nguồn điện DC, như pin hoặc nguồn cung cấp điện, và chuyển đổi thành mức điện áp đầu ra khác. Mức điện áp đầu ra có thể cao hơn (chuyển đổi gia tăng), thấp hơn (chuyển đổi giảm), hoặc đảo ngược tùy thuộc vào thiết kế và ứng dụng cụ thể. Bộ chuyển đổi DC-DC sử dụng các cấu trúc và kỹ thuật điều khiển khác nhau để đạt được chuyển đổi điện áp hiệu quả và chính xác.




Hình 2.1 Ứng dụng bộ chuyển đổi DC-DC

Một số loại thông dụng của bộ chuyển đổi DC-DC bao gồm: bộ chuyển đổi Buck (chuyển đổi giảm điện áp) là bộ chuyển đổi này giảm điện áp đầu vào để tạo ra một điện áp đầu ra thấp hơn. Nó thường được sử dụng trong các ứng dụng yêu cầu điện áp thấp,

nhiều các thiết bị điện tử và nguồn cung cấp điện; Bộ chuyển đổi Boost (chuyển đổi gia tăng điện áp) là bộ chuyển đổi Boost tăng điện áp đầu vào để tạo ra một điện áp đầu ra cao hơn. Thường được sử dụng trong các ứng dụng yêu cầu điện áp cao, điều khiển động cơ và hệ thống năng lượng tái tạo; Bộ chuyển đổi Buck-Boost là bộ chuyển đổi có khả năng tăng hoặc giảm điện áp đầu vào để cung cấp một điện áp đầu ra được điều chỉnh. Thường được sử dụng trong các thiết bị di động, hệ thống pin và các ứng dụng yêu cầu điện áp có thể điều chỉnh linh hoạt; Bộ chuyển đổi Flyback là một loại bộ chuyển đổi DC-DC cách ly, bộ chuyển đổi flyback lưu trữ năng lượng tại tụ điện trong quá trình mở công tắc và truyền nó ra đầu ra trong quá trình đóng công tắc. Thường được sử dụng trong các ứng dụng công suất thấp, như bộ sạc pin, bộ cung cấp điện ngoại tuyến và các thiết bị điện tử di động. Với hệ thống điều khiển đèn LED được nghiên cứu ở đề tài này sẽ sử dụng Bộ chuyển đổi Buck (chuyển đổi giảm điện áp).


2.1.1 Nguyên lý hoạt động của bộ chuyển đổi hạ áp trong điều kiện lý tưởng

Bộ chuyển đổi hạ áp thông thường bao gồm công tắc điều khiển S_1 (công tắc điều khiển bên trên - HS), S_2 (công tắc điều khiển bên dưới - LS) với mạch lọc thông thấp LC và nguồn cấp đầu vào V_{in} được mô tả như hình dưới. Khi xét lý tưởng, ta có thể xem xét rằng điện trở ký sinh và tụ ký sinh của cuộn cảm L và hai công tắc điều khiển S_1 và S_2 được ước tính xấp xỉ là không.



Hình 2.2 Mạch hạ áp lý tưởng

Mạch hạ áp có hai pha hoạt động trong một chu kỳ. Trong pha hoạt động 1, công tắc S_1 bật, công tắc S_2 tắt. Pha hoạt động thứ 2 là công tắc S_1 tắt, công tắc S_2 bật. Hai pha hoạt động của mạch hạ áp lần lượt được mô tả như trong hình vẽ.




Hình 2.3 Mạch hạ áp lý tưởng pha 1

Trong pha hoạt động thứ nhất, năng lượng điện trong cuộn cảm L được sạc bởi nguồn điện đầu vào V_{in} . Điện áp trên hai đầu cuộn cảm L là v_L và dòng điện của tụ điện C là i_C được xác định bởi:

$$v_L = V_{in} - v_{out} \quad (2.1)$$

$$i_C = i_L - \frac{v_{out}}{R} \quad (2.2)$$




Hình 2.4 Dạng sóng thực tế của điện áp đầu ra

Hai biểu thức trên có thành phần v_{out} là giá trị tức thời của điện áp đầu ra. Nó bao gồm hai thành phần là thành phần một chiều (DC) và thành phần xoay chiều (AC) và có thể được viết thành $v_{out} = V_{out} + v_{out}(t)$. Bằng việc sử dụng phương pháp xấp xỉ tín hiệu nhỏ (small ripple approximation) (SRA), ta có thể bỏ qua thành phần xoay chiều và điện áp đầu ra v_{out} được xác định bằng $v_{out} = V_{out}$. Từ đó, hai phương trình trên được viết thành:

$$v_L = V_{in} - V_{out} \quad (2.3)$$

$$i_C = i_L - \frac{V_{out}}{R} \quad (2.4)$$



Hình 2.5 Mạch hạ áp lý tưởng pha 2

Trong pha hoạt động thứ hai, tương tự như pha hoạt động trước đó, ta có thể xác định được điện áp trên hai đầu cuộn cảm v_L và dòng điện qua tụ điện i_C qua hai phương trình:

$$v_L = -V_{out} \quad (2.5)$$

$$i_C = i_L - \frac{V_{out}}{R} \quad (2.6)$$

Thời gian hoạt động của pha thứ nhất (công tắc S_1 bật, công tắc S_2 tắt) là $T_{on} = D \cdot T_s$ (Với D là duty cycle, có giá trị trong khoảng từ 0 đến 1, T_s là thời gian của một chu kỳ đồng hồ). Từ đó, ta có thể tính được thời gian hoạt động của pha thứ 2 là $(1 - D) \cdot T_s = D' \cdot T_s$. Để tính được điện áp đầu ra V_{out} và dòng điện trung bình qua cuộn cảm I_L , ta cần sử dụng định lý cân bằng điện áp của cuộn cảm (inductor volt-second balance) định lý cân bằng điện áp cuộn cảm cho thấy ở trạng thái ổn định của mạch, điện áp trung bình rơi trên cuộn cảm L trong một chu kỳ bằng không và cân bằng điện tích của tụ điện (capacitor charge balance) ở trạng thái ổn định của mạch, tổng điện tích sạc vào tụ bằng tổng điện tích tụ xả ra. Theo cách khác, ta có thể nói rằng dòng điện trung bình trong tụ điện trong một chu kỳ bằng không.

Áp dụng công thức tính giá trị trung bình trong một chu kỳ cho một tuần hoàn $f(t)$ với chu kỳ T_s ta sử dụng công thức sau:

$$f(t) = \frac{1}{T_s} \int_0^{T_s} f(t) dt \quad (2.7)$$

Dòng điện qua cuộn cảm i_L là một hàm tuần hoàn theo chu kỳ T_s , áp dụng công thức trên, ta có giá trị trung bình dòng điện qua cuộn cảm:

$$\langle v_L \rangle = \frac{1}{T_s} \int_0^{T_s} v_L(t) dt \quad (2.8)$$

$$\langle v_L \rangle = \frac{1}{T_s} \left(\int_0^{DT_s} v_L(t) dt + \int_{DT_s}^{T_s} v_L(t) dt \right) \quad (2.9)$$

$$\langle v_L \rangle = \frac{1}{T_s} ((V_{in} - V_{out})DT_s - V_{out}(1-D)T_s) \quad (2.10)$$

$$\langle v_L \rangle = DV_{in} - V_{out} \quad (2.11)$$

Theo định lý inductor volt-second balance [10] phương trình 2.11 được viết thành:

$$\langle v_L \rangle = DV_{in} - V_{out} = 0 \quad (2.12)$$


nên:

$$V_{out} = DV_{in} \quad (2.13)$$

Ta thấy rằng, mức DC của điện áp đầu ra phụ thuộc vào độ rộng xung vuông D và điện áp đầu vào V_{in} . Do độ rộng xung vuông D luôn nhỏ hơn một nên điện áp đầu ra V_{out} luôn nhỏ hơn điện áp đầu vào V_{in} :

$$V_{out} = M(D)V_{in} \quad (2.14)$$

Trong đó, $M(D)$ là hàm số biểu thị mối quan hệ giữa V_{out} và V_{in} . Trong trường hợp này, $M(D) = D$. Đồ thị của $M(D)$ được biểu diễn theo hình trên:



Hình 2.6 Đồ thị hàm $M(D)$

Xét thành phần biến thiên của dòng điện qua cuộn cảm Δi_L

Tại pha 1: S_1 bật, S_2 đóng năng lượng được sạc cho cuộn cảm, áp dụng định luật cho điện áp trên hai đầu cuộn cảm:

$$V_L = V_{in} - V_{out} \quad (2.15)$$

suy ra:

$$i_L = \frac{1}{L} \int v_L(t)dt = I_0 + \frac{V_{in} - V_{out}}{L}t \quad (2.16)$$

Dòng điện qua cuộn cảm tăng tuyến tính với hệ số góc $m_1 = \frac{V_{in} - V_{out}}{L}$.


Tại pha 2: S_1 đóng, S_2 bật năng lượng được tích trữ trong cuộn cảm được xả qua tụ, áp dụng định luật cho điện áp trên hai đầu cuộn cảm:

$$V_L = -V_{out} \quad (2.17)$$

suy ra:

$$i_L = \frac{1}{L} \int v_L(t) dt = I'_0 - \frac{-V_{out}}{L} t \quad (2.18)$$


Dòng điện qua cuộn cảm tăng tuyến tính với hệ số góc $m_2 = \frac{-V_{out}}{L}$. Từ hai phương trình 2.16 và 2.18, dòng điện cuộn cảm có thể được biểu diễn bởi đồ thị với hệ số góc lần lượt là m_1, m_2 .



Hình 2.7 Đồ thị dòng điện qua cuộn cảm theo thời gian


2.1.2 Nguyên lý hoạt động mạch hạ áp không lý tưởng

Trên thực tế, những linh kiện như công tắc, tụ điện và cuộn cảm có thêm những thành phần ký sinh khác như điện trở ký sinh hay tụ điện ký sinh. Việc phân tích mạch khi cho thêm những thành phần ký sinh vào sẽ xuất hiện thêm nhiều yếu tố ký sinh như điện trở, tụ điện. Trong phần này, ta sẽ phân tích mạch hạ áp sử dụng hai công tắc là MOSFET. Khi đó, hai khóa S_1 và S_2 sẽ có thêm thành phần điện trở ký sinh lần lượt là R_{on1} và R_{on2} , cuộn cảm có điện trở ký sinh là R_L . Hình dưới mô tả mạch hạ áp có thêm các thành phần ký sinh:



Hình 2.8 Mạch hạ áp không lý tưởng

Tương tự như mạch hạ áp lý tưởng, ta phân tích mạch trong hai pha hoạt động. Pha thứ nhất trong thời gian DT_s , công tắc S_1 bật và công tắc S_2 ngắt. Pha thứ hai hoạt động trong thời gian $(1-D)T_s$, công tắc S_1 ngắt, công tắc S_2 bật. Khi phân tích mạch không lý tưởng, ta xét đến trở ký sinh của các linh kiện. Ở đây, giả sử điện trở ký sinh R_{on1} và R_{on2} bằng nhau và bằng R_{on} . Điện trở ký sinh của cuộn cảm là R_L . Hai pha hoạt động và điện trở ký sinh tại mỗi pha hoạt động được mô tả như hình dưới:




Hình 2.9 Mạch hạ áp không lý tưởng tại pha 1

Trong pha hoạt động thứ nhất, cuộn cảm được nối với nguồn điện đầu vào v_{in} . Giá trị điện áp trên hai đầu cuộn cảm v_L và dòng điện qua tụ điện i_C được tính bởi phương trình:

$$v_L = V_{in} - V_{out} - i_L(R_{on} + R_L) \quad (2.19)$$

$$i_C = i_L - \frac{V_{out}}{R} \quad (2.20)$$



Hình 2.10 Mạch hạ áp không lý tưởng tại pha 2

Trong pha hoạt động thứ hai, lúc này, một đầu của cuộn cảm được nối xuống đất qua điện trở kỵ sinh của công tắc S_2 . Điện áp trên hai đầu cuộn cảm v_L và dòng điện qua tụ điện i_C được tính như sau:

$$v_L = -V_{out} - i_L(R_{on} + R_L) \quad (2.21)$$

$$i_C = i_L - \frac{V_{out}}{R} \quad (2.22)$$

Áp dụng định lý inductor volt-second balance và capacitor charge balance như phần 2.1.2, ta có được phương trình thể hiện liên hệ giữa điện áp đầu vào V_{in} và điện áp đầu ra V_{out} như sau:

$$V_{out} = DV_{in} - i_L(R_{on} + R_L) \quad (2.23)$$

$$i_L = \frac{V_{out}}{R} \quad (2.24)$$


Từ hai phương trình 2.23 và 2.24 ta có:

$$V_{out} = DV_{in} \frac{R}{R + R_{on} + R_L} \quad (2.25)$$

So sánh với kết quả trên phần 2.1.1, khác với mạch hạ áp lý tưởng, khi tính đến những điện trở ký sinh thì mạch có hệ số $M(D) = D \frac{R}{R + R_{on} + R_L}$. Để dàng thấy rằng, hệ số này nhỏ hơn so với hệ số của mạch hạ áp lý tưởng. Điều đó cho thấy: những thành phần ký sinh R_{on} và R_L của công tắc và cuộn cảm gây ra hiện tượng sụt áp ở đầu ra V_{out} . Đây chính là điều không mong muốn và rất khó kiểm soát lượng điện áp sụt giảm trong thiết kế mạch DC-DC. Để khắc phục hiện tượng này, phương pháp tạo ra khối điều khiển khiến cho mạch DC-DC trở thành một mạch vòng kín được sử dụng.

2.2 Hàm truyền mạch hạ áp

Bộ chuyển đổi hạ áp với hai công tắc điều khiển S_1 , S_2 lần lượt đóng, mở trong hai pha hoạt động. Trong phần này, việc phân tích hàm truyền nhằm mục đích xây dựng mô hình tín hiệu nhỏ của mạch hạ áp chưa có khối điều khiển. Dựa vào những dữ kiện đó, ta hiểu rõ được đặc tính các hàm truyền mạch hạ áp như $G_{vd}(s)$, $G_{vg}(s)$ từ mô hình tín hiệu nhỏ.



Hình 2.11 Mạch hạ áp tại 2 pha hoạt động

Xét tại pha 1, công tắc S_1 bật và công tắc S_2 tắt, áp dụng định luật Kirchhoff về điện áp (Kirchhoff's Voltage Law) và định luật về dòng điện (Kirchhoff's Current Law), ta có thể viết các phương trình liên quan đến điện áp giữa hai đầu của cuộn cảm L và dòng điện qua tụ điện C như sau:

$$v_L(t) = L \frac{di_L(t)}{dt} = v_{in}(t) - v_{out}(t) \quad (2.26)$$

$$i_C = C \frac{dv_{out}(t)}{dt} = i_L(t) - \frac{v_{out}(t)}{R} \quad (2.27)$$

Áp dụng định luật SRA cho các phương trình, ta có :

$$v_L(t) = L \frac{di_L(t)}{dt} = -v_{out}(t) \quad (2.28)$$

$$i_C = C \frac{dv_{out}(t)}{dt} = i_L(t) - \frac{v_{out}(t)}{R} \quad (2.29)$$

Xét pha 2, công tắc S_1 tắt và công tắc S_2 bật, áp dụng Định luật Kirchhoff về điện áp (Kirchhoff's Voltage Law) và Định luật Kirchhoff về dòng điện (Kirchhoff's Current Law), ta có thể viết các phương trình liên quan đến điện áp giữa hai đầu của cuộn cảm L và dòng điện qua tụ điện C như sau:

$$v_L(t) = L \frac{di_L(t)}{dt} = -v_{out}(t) \quad (2.30)$$

$$i_C(t) = C \frac{dv_{out}(t)}{dt} = i_L(t) - \frac{v_{out}(t)}{R} \quad (2.31)$$

Áp dụng định luật SRA cho các phương trình, ta có:

$$v_L(t) = L \frac{di_L(t)}{dt} \approx -\langle v_{out}(t) \rangle_{T_s} \quad (2.32)$$

$$i_C(t) = C \frac{dv_{out}(t)}{dt} \approx \langle i_L(t) \rangle_{T_s} - \frac{\langle v_{out}(t) \rangle_{T_s}}{R} \quad (2.33)$$

Phương trình biểu diễn điện áp trung bình giữa hai đầu cuộn cảm trong một chu kỳ T_s được mô tả như sau:

$$\langle v_L(t) \rangle_{T_s} = \frac{1}{T_s} \int_t^{t+T_s} v_L(\tau) d\tau \approx d(t) \langle v_{in}(t) \rangle_{T_s} - \langle v_{out}(t) \rangle_{T_s} \quad (2.34)$$

$$L \frac{d \langle i_L(t) \rangle_{T_s}}{dt} = d(t) \langle v_{in}(t) \rangle_{T_s} - \langle v_{out}(t) \rangle_{T_s} \quad (2.35)$$

Phương trình biểu diễn dòng điện trung bình qua tụ trong thời gian T_s được mô tả như sau:

$$C \frac{d \langle v_{out}(t) \rangle_{T_s}}{dt} = \langle i_L(t) \rangle_{T_s} - \frac{\langle v_{out}(t) \rangle_{T_s}}{R} \quad (2.36)$$

Giá trị trung bình dòng điện đầu vào của mạch hạ áp như sau:

$$i_{in}(t) = \begin{cases} \langle i_{in}(t) \rangle_{T_s} & \text{trong pha 1} \\ 0 & \text{trong pha 2} \end{cases} \quad (2.37)$$

Ta có phương trình biểu diễn dòng điện trung bình ở đầu vào bộ chuyển đổi trong thời gian T_s được mô tả như sau:

$$\langle i_{in}(t) \rangle_{T_s} = d(t) \langle i_L(t) \rangle_{T_s} \quad (2.38)$$

Trong phương trình trước đó, các tín hiệu thay đổi theo thời gian sẽ được biểu diễn bởi hai thành phần đó là thành phần DC và thành phần tín hiệu nhỏ AC (có biên độ bé hơn so với của thành phần DC)[11].

$$i_L(t) = I_L + \hat{i}_L(t), |\hat{i}_L(t)| \ll |I_L|; \quad (2.39)$$

$$v_{out}(t) = V_{out} + \hat{v}_{out}(t), |\hat{v}_{out}(t)| \ll |V_{out}|; \quad (2.40)$$

$$i_{in}(t) = I_{in} + \hat{i}_{in}(t), |\hat{i}_{in}(t)| \ll |I_{in}|. \quad (2.41)$$

$$v_{in}(t) = V_{in} + \hat{v}_{in}(t), |\hat{v}_{in}(t)| \ll |V_{in}|; \quad (2.42)$$

$$d(t) = D + \hat{d}(t), |\hat{d}(t)| \ll |D|; \quad (2.43)$$

Thay vào phương trình 2.35 ta có:

$$L \left(\frac{dI_L + d\hat{i}_L(t)}{dt} \right) = (D\hat{v}_{in}(t) - \hat{v}_{out}(t) + V_{in}\hat{d}(t)) + (DV_{in} - V_{out}) + \hat{d}(t)\hat{v}_{in}(t) \quad (2.44)$$


Áp dụng xấp xỉ (lược bỏ thành phần DC và thành phần AC bậc 2) cho phương trình 2.44 ta có:

$$L \frac{d\hat{i}_L(t)}{dt} = D\hat{v}_{in}(t) - \hat{v}_{out}(t) + V_{in}\hat{d}(t) \quad (2.45)$$

Biến đổi như trên với hai phương trình 2.36 và phương trình 2.37, ta có:

$$C \frac{d\hat{v}_{out}(t)}{dt} = \hat{i}_L(t) - \frac{\hat{v}_{out}(t)}{R} \quad (2.46)$$

$$\hat{i}_{in}(t) = D\hat{i}_L(t) + I_L\hat{d}(t) \quad (2.47)$$



Hình 2.12 Mô hình tín hiệu nhỏ mạch hạ áp

Ta có, các hàm truyền thể hiện mối liên hệ giữa đầu vào-đầu ra $G_{vg}(s)$, mối liên hệ giữa điều khiển-đầu ra $G_{vd}(s)$ được tính toán theo công thức sau:

$$G_{vg}(s) = \left. \frac{\hat{v}_{out}(s)}{\hat{v}_{in}(s)} \right|_{\hat{d}=0, \hat{i}_{load}=0} = \frac{D}{1 + s\frac{L}{R} + s^2LC} \quad (2.48)$$

$$G_{vd}(s) = \left. \frac{\hat{v}_{out}(s)}{\hat{d}(s)} \right|_{\hat{v}_{in}=0, \hat{i}_{load}=0} = \frac{V_{in}}{1 + s\frac{L}{R} + s^2LC} \quad (2.49)$$

Với các phương trình trên ta xây dựng được mô hình tín hiệu nhỏ của bộ chuyển đổi hạ áp vòng hở như hình 2.12. Từ đó, tín hiệu nhỏ điện áp đầu ra $\hat{v}_{out}(t)$ được biểu diễn bằng việc xếp chồng ba nguồn độc lập gây ra nhiễu loạn là duty cycle, điện áp đầu vào và dòng tải ra được xếp chồng thông qua phương trình sau[10]:

$$\hat{v}_{out}(s) = G_{vd}(s)\hat{d}(s) + G_{vg}(s)\hat{v}_{in}(s) - Z_{out}(s)\hat{i}_{load}(s) \quad (2.50)$$

Để dễ dàng tính toán và rút gọn phương trình 2.49 và phương trình 2.48, đặt:

$$\Omega_0 = \frac{1}{\sqrt{LC}} \quad (2.51)$$

$$Q = R\sqrt{\frac{C}{L}} \quad (2.52)$$

Thay vào phương trình 2.49 và phương trình 2.48, ta có:

$$G_{vd}(s) = \frac{V_{in}}{1 + \frac{S}{Q\Omega_0} + \frac{s^2}{\Omega_0^2}} \quad (2.53)$$

$$G_{vg}(s) = \frac{D}{1 + \frac{S}{Q\Omega_0} + \frac{s^2}{\Omega_0^2}} \quad (2.54)$$


Từ phương trình trên, ta có thể nắm rõ mối quan hệ giữa tín hiệu đầu vào, tín hiệu điều khiển đến tín hiệu đầu ra và điều chỉnh dựa trên giá trị hệ số để đảm bảo tín hiệu đầu ra có thể hoạt động trong trạng thái ổn định. Vì xét đến điều kiện lý tưởng nên các thành phần ký sinh của cuộn cảm như điện trở R_{DCR} và R_{ESR} của tụ điện chưa được xem xét trong các bước tính toán trên nhưng trong thực tế sẽ ảnh hưởng đến hàm truyền mạch hạ áp vòng hở, ví dụ: R_{ESR} tạo ra một điểm không và ảnh hưởng đến đáp ứng tần số của mạch.

2.3 Phương pháp điều khiển dòng điện định

2.3.1 Giới thiệu các phương pháp điều khiển bộ chuyển đổi DC-DC

Như đã trình bày ở phần 2.1, điện áp đầu ra của bộ chuyển đổi DC-DC được điều chỉnh bằng tín hiệu chu kỳ làm việc. Với ý tưởng ban đầu nếu điện áp đầu ra thấp hơn giá trị mục tiêu, tăng chu kỳ nhiệm vụ có thể chuyển thêm năng lượng vào đầu ra. Ngược


lại, nếu điện áp đầu ra cao hơn giá trị mục tiêu, giảm chu kỳ nhiệm vụ có thể giảm lượng năng lượng chuyển vào đầu ra. Do đó, điện áp đầu ra có thể được điều khiển trong tất cả các điều kiện tải hoặc biến đổi điện áp đầu vào[12]. Phương pháp điều khiển như vậy được minh họa trong hình 2.13.



Hình 2.13 Mô hình mạch hạ áp và khôi điều khiển


Trong đồ án này phương pháp điều khiển dòng điện định được nghiên cứu và thiết kế với mạch hạ áp và các thông số điện áp, tần số áp dụng ở chương 1.

2.3.2 Gói thiệu về phương pháp điều khiển dòng điện định



Hình 2.14 Sơ đồ khôi cơ bản bộ hạ áp sử dụng phương pháp dòng điện định

Một phương pháp điều khiển mà được sử dụng rộng rãi là kiểm soát theo dòng điện trong đó bộ chuyển đổi được điều khiển bằng cách chọn đỉnh dòng chuyển mạch transistor ($i_s(t)$). Tín hiệu điều khiển là một dòng $i_c(t)$, và mạch điều khiển đơn giản bật tắt transistor sao cho dòng chuyển mạch đỉnh theo sau $i_c(t)$. Chu kỳ nhiệm vụ của transistor $d(t)$ không được kiểm soát trực tiếp, mà phụ thuộc vào $i_c(t)$ cũng như vào các dòng tụ điện chuyển đổi, điện áp tụ và điện áp đầu vào điện năng. Bộ chuyển đổi được kiểm soát thông qua lập trình dòng điện được gọi là hoạt động ở chế độ lập trình dòng (CPM), còn được biết đến là phương pháp điều khiển dòng điện đỉnh (PCM).



Hình 2.15 Mối tương quan tín hiệu điều khiển $i_c(t)$ và tín hiệu dòng điện cuộn cảm $i_s(t)$

Sơ đồ khối của một bộ điều khiển lập trình dòng đơn giản được minh họa trong hình 2.14. Các dạng sóng tín hiệu điều khiển $i_c(t)$ và dòng chuyển mạch $i_s(t)$ được cung cấp trong hình 2.15. Một xung đồng hồ tại đầu vào Set của một bộ lưu khởi tạo chu kỳ chuyển mạch, khiến đầu ra Q lên mức cao và bật transistor. Trong khi transistor dẫn, dòng $i_s(t)$ của nó bằng dòng tụ điện $i_L(t)$; dòng này tăng với một độ dốc dương m_1 phụ thuộc vào giá trị của tụ điện và các điện áp chuyển đổi. Trong các chuyển đổi phức tạp hơn, $i_s(t)$ có thể theo dõi trạng thái dòng điện qua cuộn cảm. Cuối cùng, dòng chuyển mạch $i_s(t)$ trở nên bằng tín hiệu điều khiển $i_c(t)$. Tại điểm này, bộ điều khiển tắt transistor và dòng tụ điện giảm trong phần còn lại của chu kỳ chuyển mạch. Bộ điều khiển sử dụng một mạch cảm biến dòng để đo dòng chuyển mạch $i_s(t)$ rồi so sánh $i_s(t)$ với $i_c(t)$ bằng mạch so sánh. Để hoạt động với nguyên lý đó, các điện áp tỷ lệ với $i_s(t)$ và $i_c(t)$ được so sánh với nhau, với hệ số tỷ lệ là R_f . Khi $i_s(t) \geq i_c(t)$, bộ so sánh đặt lại bộ lưu khởi tạo, tắt transistor trong phần còn lại của chu kỳ chuyển mạch.

Để điều chỉnh điện áp đầu ra ta sử dụng một vòng phản hồi với tín điều khiển được tạo ra bởi việc so sánh điện áp đầu ra $v(t)$ với điện áp tham chiếu v_{ref} . Mạch bù có tín

hiệu đầu vào là tín hiệu điều khiển trên và đầu ra của mạch bù có nhiệm vụ điều chỉnh tín hiệu $i_c(t)R_f$. Để thiết kế một hệ thống phản hồi như vậy, chúng ta cần mô hình hóa cách biến thiên của tín hiệu $i_c(t)$ và điện áp đầu vào $v_{in}(t)$ ảnh hưởng đến điện áp đầu ra $v_{out}(t)$.

Hiện nay, phương pháp điều khiển dòng điện định đang được sử dụng rộng rãi trong các mạch quản lý năng lượng. So với cách truyền thống là điều khiển điện áp, phương pháp điều khiển dòng điện mang lại nhiều ưu điểm, bao gồm khả năng phản ứng nhanh hơn trong quá trình chuyển đổi và khả năng bảo vệ khỏi tình trạng quá dòng, mặc dù nó có thể bị ảnh hưởng bởi nhiều tệ hơn.


2.3.2.1 Dao động sóng hài phụ

Với việc sử dụng phương pháp điều khiển dòng điện định, hệ thống sẽ mất ổn định khi tín hiệu $D > 0.5$. Để khắc phục vấn đề này, bộ điều khiển sẽ được điều chỉnh bằng cách thêm tín hiệu xung răng cưa ảo (artificial ramp). Phần này sẽ trình bày về nguyên nhân gây mất ổn định cho hệ thống khi $D > 0.5$ và tác động của xung ramp để khả năng miễn nhiễm nhiễu của hệ thống.

Khi hệ thống hoạt động trong chế độ dẫn liên tục. Dòng điện qua cuộn cảm thay đổi với độ dốc m_1 trong khoảng thời gian khóa S_1 bật và độ dốc $-m_2$ trong khoảng thời gian khóa S_1 tắt. Từ phương trình 2.16 và 2.18 ta có:

$$m_1(t) = \frac{V_{in} - V_{out}}{L} \quad (2.55)$$

$$m_2(t) = \frac{-V_{out}}{L} \quad (2.56)$$



Hình 2.16 Dạng đồ thị dòng điện cuộn cảm hoạt động ở trạng thái ổn định

Xét tại pha 1, công tắc điều khiển S_1 bật dòng điện qua cuộn cảm tăng tuyến tính với hệ số góc m_1 cho đến khi đạt được giá trị dòng điều khiển $i_C(t)$. Từ đó, phương trình

dòng điện qua cuộn cảm được biểu diễn như sau:

$$i_L(dT_s) = i_L(0) + m_1 dT_s \quad (2.57)$$

suy ra:

$$d = \frac{i_C - i_L(0)}{m_1 T_s} \quad (2.58)$$

Tương tự với pha 2, công tắc điều khiển S_1 đóng ta có phương trình dòng điện qua cuộn cảm được biểu diễn như sau:

$$i_L(T_s) = i_L(dT_s) - m_2 d' T_s = i_L(0) + m_1 d T_s \quad (2.59)$$

Xét mạch hoạt động ở trạng thái ổn định ta có điều kiện sau: $L(0) = i_L(T_s)$, $d = D$, $m_1 = M_1$, và $m_2 = M_2$. Thay vào phương trình 2.59 ta được:


$$M_1 D T_s - M_2 D' T_s = 0 \quad (2.60)$$

Từ đó, ta có:

$$\frac{M_2}{M_1} = \frac{D}{D'} \quad (2.61)$$

Giả sử bây giờ dòng điện qua cuộn cảm có biến thiên nhỏ với độ lớn là \hat{i}_L :

$$i_L(0) = I_{L0} + \hat{i}_L(0) \quad (2.62)$$




Hình 2.17 Dòng điện cuộn cảm khi xét thêm thành phần biến thiên

Để có phương trình 2.38 giá trị trạng thái ổn định của $i_L(0)$ là I_{L0} , với $\hat{i}_L(0)$ rất bé so với $|I_{L0}|$.

Từ đó, ta cần xác định xem tín hiệu biến thiên này có giảm về 0 sau cùng không để đảm bảo độ ổn định của bộ chuyển đổi. Để thực hiện điều này, chúng ta sẽ thực hiện tính toán sự biến thiên sau mỗi chu kỳ chuyển mạch nT_s của dòng $\hat{i}_L(nT_s)$ và sau đó xác

định liệu khi n tiến tới vô cùng thì $\hat{i}_L(nT_s)$ có tiến dần về 0 hay không. Dạng dòng điện cuộn cảm hoạt động ở trạng thái ổn định và khi chịu ảnh hưởng bởi nhiễu được mô tả trên hình 2.17. Để làm rõ hơn, chúng ta sẽ tăng cường độ lớn của biến thiên dòng điện cuộn cảm $\hat{i}_L(0)$ để tạo ra một hình ảnh rõ ràng hơn về sự thay đổi của nó sau mỗi chu kỳ chuyển mạch.Thêm vào đó, chúng ta giả sử rằng bộ chuyển đổi hoạt động gần trạng thái ổn định, dẫn đến việc hệ số góc m_1 và m_2 được xem như là các hằng số không thay đổi trong quá trình này. Hình 2.17 ta thấy $\hat{d}T_s$ âm do $\hat{i}_L(0)$ dương, vì trong khoảng thời gian $0 < t < (D + \hat{d})T_s$, hệ số góc của đồ thị ở trạng thái ổn định. Sự chênh lệch giữa hai đồ thị được xác định bởi $\hat{i}_L(0)$ trong pha này. Vì $\hat{i}_L(T_s)$ có giá trị âm như đã thể hiện trên hình 2.17 chúng ta có thể giải $\hat{i}_L(T_s)$ dựa trên $\hat{i}_L(0)$, bằng cách xem xét riêng khoảng thời gian $(D + \hat{d})T_s < t < T_s$ như được mô tả chi tiết trên hình 2.18.



Hình 2.18 Mô hình phóng to dòng điện cuộn cảm ở trạng thái ổn định

Ta có thể xác định một cách cụ thể giá trị của $\hat{i}_L(0)$ dựa trên hệ số góc m_1 và khoảng thời gian $-\hat{d}T_s$ mà đồ thị ổn định được biểu diễn trên hình 2.18:

$$\hat{i}_L(0) = -m_1 \hat{d}T_s \quad (2.63)$$

Tương tự, ta sử dụng đồ thị biến thiên để biểu diễn $\hat{i}_L(T_s)$ với hệ số góc $-m_2$ nhân với khoảng thời gian $-\hat{d}T_s$:

$$\hat{i}_L(T_s) = m_2 \hat{d}T_s \quad (2.64)$$

Triết tiêu biến \hat{d} từ hai phương trình 2.63 và 2.64, ta được:

$$\hat{i}_L(T_s) = \hat{i}_L(0) \left(-\frac{m_2}{m_1} \right) \quad (2.65)$$

Vì đang xét điểm hoạt động bộ chuyển đổi gần điểm hoạt động ổn định, thì m_2/m_1 được xấp xỉ bởi phương trình 2.61. Ta có:

$$\hat{i}_L(T_s) = \hat{i}_L(0) \left(-\frac{D}{D'} \right) \quad (2.66)$$

Xét chu kỳ chuyển mạch thứ 2 ta có:

$$\hat{i}_L(2T_s) = \hat{i}_L(T_s) \left(-\frac{D}{D'} \right) = \hat{i}_L(0) \left(-\frac{D}{D'} \right)^2 \quad (2.67)$$


Sử dụng phương pháp quy nạp, ta viết được biểu thức biên thiên dòng điện cuộn cảm tại chu kỳ thứ n:

$$\hat{i}_L(nT_s) = \hat{i}_L(0) \left(-\frac{D}{D'} \right)^n \quad (2.68)$$


Biên thiên $\hat{i}_L(nT_s)$ sẽ có biên độ càng lớn nếu $-\frac{D}{D'}$ có biên độ lớn hơn 1, khi n tiến tới vô cùng. Ngược lại, biên thiên $\hat{i}_L(nT_s)$ sẽ tiến tới 0 nếu giá trị $-\frac{D}{D'}$ có biên độ nhỏ hơn 1.

$$|\hat{i}_L(nT_s)| \rightarrow \begin{cases} 0 & \text{khi } \left| -\frac{D}{D'} \right| < 1 \\ \infty & \text{khi } \left| -\frac{D}{D'} \right| > 1 \end{cases} \quad (2.69)$$

Hình 2.19 là đồ thị dòng điện cuộn cảm với duty cycle $D = 0.6 > 0.5$. Chúng ta quan sát rõ ràng rằng biên thiên của dòng điện cuộn cảm sẽ ngày càng tăng biên độ sau mỗi chu kỳ chuyển mạch, dẫn đến sự không ổn định trong hoạt động của mạch. Ngược lại, hình 2.19 cho thấy biên độ biên thiên của dòng điện cuộn cảm sẽ giảm dần nên mạch hoạt động ổn định với tham số $D = 1/3$, giá trị này nhỏ hơn ngưỡng 0.5.



Hình 2.19 Dòng điện cuộn cảm với $D = 0.6$



Hình 2.20 Dòng điện cuộn cảm với $D = 1/3$

Vì vậy, điều kiện để hoạt động ổn định của bộ điều khiển dòng điện định là: $|\alpha| = \frac{D}{D'} < 1$, hoặc:


$$D < 0.5 \quad (2.70)$$

Vấn đề phổ biến của bộ điều khiển dòng điện định là không ổn định khi giá trị D vượt quá 0.5, và điều này không phụ thuộc vào cấu trúc của bộ chuyển đổi. Tuy nhiên, để đảm bảo tính ổn định, bộ điều khiển có khả năng điều chỉnh chu kỳ tần số bằng cách thêm một xung răng cưa ảo vào đồ thị dòng điện đo được từ công tắc, như được minh họa trong sơ đồ khối trên hình 2.21 với hệ số góc của xung răng cưa ảo này là m_a . Với đồ thị xung răng cưa ảo là $i_a(t)$, ta có công tắc sẽ được tắt khi:


$$i_c = i_a(dT_s) + i_L(dT_s) \quad (2.71)$$

Vì vậy, MOSFET tắt khi dòng điện cuộn cảm $i_L(t)$ được tính theo phương trình 2.72.

$$i_L(dT_s) = i_c - i_a(dT_s) \quad (2.72)$$



Hình 2.21 Sơ đồ khối và xung răng cưa ảo



Hình 2.22 Đồ thị tín hiệu điều khiển xung răng cưa

Khi thêm xung răng cưa ảo các thông số $i_L(t)$ và $[i_c - i_a(t)]$ được thể hiện như hình 2.22. Sự biến thiên của dòng điện cuộn cảm trong một chu kỳ giúp ta có thể xác định độ ổn định của bộ điều khiển. Đồ thị dòng điện cuộn cảm khi chịu ảnh hưởng bởi nhiễu do có thêm xung răng cưa ảo và khi ổn định được thể hiện trong hình 2.24, đồng thời, hình 2.24 cũng thể hiện rõ ràng hơn biên độ của biến thiên $\hat{i}_L(0)$ với giá trị $\hat{i}_L(0)$ là số dương. Do đó \hat{d} và có thể $\hat{i}_L(T_s)$ mang giá trị âm. Hệ số góc m_1 và m_2 thường được duy trì ổn định khi đồ thị ảnh hưởng bởi nhiễu gần điểm hoạt động tĩnh. Đồng thời mỗi quan hệ giữa $\hat{i}_L(T_s)$ và $\hat{i}_L(0)$ thường được xác định trong khoảng thời gian $(D + \hat{d})T_s < t < DT_s$.

Biến thiên dòng điện qua cuộn cảm tại chu kỳ bắt đầu:

$$\hat{i}_L(0) = -\hat{d}T_s(m_1 + m_a) \quad (2.73)$$

Biến thiên dòng điện qua cuộn cảm tại chu kỳ đầu tiên:

$$\hat{i}_L(T_s) = -\hat{d}T_s(m_a - m_2) \quad (2.74)$$

Suy ra:

$$\hat{i}_L(T_s) = \hat{i}_L(0) \left(-\frac{m_2 - m_a}{m_1 + m_a} \right) \quad (2.75)$$


Sử dụng qui nạp ta có phương trình dòng điện cuộn cảm tại chu kỳ chuyển mạch thứ n:

$$\hat{i}_L(nT_s) = \hat{i}_L((n-1)T_s) \left(-\frac{m_2 - m_a}{m_1 + m_a} \right) = \hat{i}_L(0) \left(-\frac{m_2 - m_a}{m_1 + m_a} \right)^n = \hat{i}_L(0)\alpha^n \quad (2.76)$$

Với:

$$\alpha = -\frac{m_2 - m_a}{m_1 + m_a} \quad (2.77)$$

Dễ dàng nhận thấy biên độ biến thiên dòng điện qua cuộn cảm là một hàm phụ thuộc vào 2 biến $\alpha = -\frac{m_2 - m_a}{m_1 + m_a}$ và n: chu kỳ chuyển mạch. Tương tự phần trên, biên độ biến dòng điện qua cuộn cảm xét trong 2 trường hợp:



Hình 2.23 Đồ thị dòng điện cuộn cảm khi thêm xung răng cưa ảo

$$|\hat{i}_L(nT_s)| \rightarrow \begin{cases} 0 & \text{khi } |\alpha| < 1 \\ \infty & \text{khi } |\alpha| > 1 \end{cases} \quad (2.78)$$

Vì vậy, để bộ điều khiển dòng điện định hoạt động ổn định với mọi duty cycle, ta cần chọn hệ số góc của xung răng cưa ảo m_a sao cho giá trị đặc tính α có biên độ nhỏ hơn 1 với giá trị m_a đủ lớn.

Với những bộ chuyển đổi DC-DC truyền thống, hệ số góc m_2 là hằng số có thể xác định được do điện áp đầu ra $v(t)$ phụ thuộc hệ thống điều khiển của bộ chuyển đổi, mà điện áp đầu vào $v_{in}(t)$ có thể không xác định được. Ta có thể biểu diễn α như sau:

$$\alpha = -\frac{1 - \frac{m_a}{m_2}}{\frac{D}{D'} + \frac{m_a}{m_2}} \quad (2.79)$$

Một lựa chọn phổ biến của hệ số góc xung răng cưa ảo:

$$m_a = m_2 \quad (2.80)$$


khi đó, $\alpha = 0$. Đây là hiện tượng deadbeat, với mọi giá trị duty cycle thì mạch luôn trở về trạng thái ổn định sau một chu kỳ T_s . Xét một giá trị m_a khác:

$$m_a = \frac{1}{2}m_2 \quad (2.81)$$

Ta có thể thấy: với giá trị tối thiểu của m_a để mạch ổn định là $m_a = \frac{1}{2}m_2$ thì $\alpha = -1$ ở $D = 1$ và $|\alpha| < 1$ ở $0 \leq D < 1$. Khi đó, với mọi D , $\alpha = 0$. Đây là hiện tượng deadbeat, với mọi giá trị duty cycle thì mạch luôn trở về trạng thái ổn định sau một chu kỳ T_s . Chúng tôi đã sử dụng xấp xỉ khi phân tích độ ổn định bên trên (hệ số góc của m_1 và m_2 giống với trường hợp ổn định).

2.3.2.2 Mô hình tín hiệu nhỏ của phương pháp điều khiển dòng điện định

Phương pháp điều khiển dòng điện là một phương pháp điều khiển phổ biến trong các bộ chuyển đổi DC-DC hiện nay so với phương pháp truyền thống điều khiển điện áp, việc điều khiển dòng điện mang lại nhiều ưu điểm hấp dẫn chẳng hạn: phương pháp điều khiển dòng điện định có thời gian đáp ứng nhanh hơn rất nhiều so với việc điều khiển bằng điện áp và cung cấp khả năng bảo vệ mạch khỏi quá dòng tốt hơn, thậm chí có khả năng chống lại ảnh hưởng của nhiễu tốt hơn. Đồng thời việc thiết kế hệ thống điều khiển và bù cũng đơn giản hơn. Điều này cho phép thực hiện quá trình kiểm soát một cách thuận tiện và hiệu quả hơn. Hãy xem xét mô hình tín hiệu nhỏ của hệ thống mạch hạ áp sử dụng phương pháp điều khiển dòng điện định, như được minh họa trong hình 2.24.



Hình 2.24 Mô hình tín hiệu nhỏ với phương pháp điều khiển dòng điện định


Như phần 2.2 đã trình bày mối quan hệ đặc tính duty - đầu ra và đầu vào - đầu ra qua hàm truyền G_{vd} và G_{vg} . Với phương pháp điều khiển dòng điện định, giá trị dòng điện qua cuộn cảm cũng là một thành phần ảnh hưởng trực tiếp đến tín hiệu điều khiển của tầng công suất nên chúng ta cần phân tích hàm truyền và mô hình liên quan đến dòng điện cuộn cảm với các tín hiệu duty, điện áp đầu vào.

Từ mô hình tín hiệu nhỏ của tầng công suất ta thấy có thêm hai hàm truyền mới xuất hiện lần lượt là: hàm truyền duty - dòng điện $G_{id}(s)$ và hàm truyền đầu vào - dòng điện $G_{ig}(s)$.

$$G_{id}(s) = \left. \frac{\hat{i}_L(s)}{\hat{d}(s)} \right|_{\hat{v}_{in}=0} = \frac{V_{out}}{DR} \frac{1+sRC}{1+s\frac{L}{R}+s^2LC} \quad (2.82)$$

$$G_{ig}(s) = \left. \frac{\hat{i}_L(s)}{\hat{v}_{in}(s)} \right|_{\hat{d}=0} = \frac{D}{R} \frac{1+sRC}{1+s\frac{L}{R}+s^2LC} \quad (2.83)$$

Ta có thể biểu diễn phương trình thể hiện mối liên hệ giữa điện áp đầu ra cũng như



Hình 2.25 Mô hình tín hiệu nhỏ của tầng công suất

dòng điện qua cuộn cảm bởi các nguồn biến thiên độc lập G_{vd} , G_{vg} , $G_{ig}(s)$ và $G_{id}(s)$:

$$\hat{v}_{out}(s) = G_{vd}(s)\hat{d}(s) + G_{vg}(s)\hat{v}_{in}(s) \quad (2.84)$$

$$\hat{i}_L(s) = G_{id}(s)\hat{d}(s) + G_{ig}(s)\hat{v}_{in}(s) \quad (2.85)$$

Đối với mô hình sơ đồ của phương pháp điều khiển dòng điện đỉnh khi bộ chuyển đổi hoạt động ở chế độ CCM và $i_a(t)$, dòng điện qua cuộn cảm trong một chu kỳ T_s được ước tính gần bằng tín hiệu điều khiển dòng điện trung bình $\langle i_L(t) \rangle_{T_s} = i_c(t)$, sau khi loại bỏ các biến đổi sóng chuyển và xung răng cưa ảo nên chúng ta có mối liên hệ giữa tín hiệu nhỏ $\hat{i}_L(s)$ và $\hat{i}_c(s)$. Từ mô hình tín hiệu nhỏ của bộ chuyển đổi hạ áp được thể hiện trong hình 2.24, chúng ta có thể tính toán hàm truyền điều khiển - đầu ra $G_{vc}(s)$ sử dụng mô hình đơn giản với giả định $\hat{i}_L(s) \approx \hat{i}_c(s)$:

$$G_{vc}(s) = \left. \frac{\hat{v}_{out}(s)}{\hat{i}_c(s)} \right|_{\hat{v}_{in}=0, \hat{i}_c=\frac{F_m G_{vd}}{1+F_m(G_{id}+F_v G_{vd})}} \quad (2.86)$$

trong đó, F_m và F_v là hệ số đặc trưng của phương pháp điều khiển dòng điện đỉnh khi sử dụng bộ chuyển đổi DC-DC[10]. Với:

$$F_m = \frac{1}{(M_a + \frac{M_1 - M_2}{2})T_s} \quad (2.87)$$

M_1, M_2, M_a lần lượt là hệ số góc của dòng điện qua cuộn cảm và xung răng cưa. $F_v = 0$ do bộ chuyển đổi DC-DC ở đây là mạch hạ áp. Thay phương trình 2.49, phương trình 2.82 vào phương trình 2.86 ta có:


$$G_{vc}(s) = G_{c0} \frac{1}{1 + \frac{s}{QW_0} + \frac{s^2}{W_0^2}} \approx G_{c0} \frac{1}{(1 + \frac{s}{W_{p1}})(1 + \frac{s}{W_{hf}})} \quad (2.88)$$

trong đó:

$$G_{c0} = \frac{F_m V_{in}}{D(1 + \frac{F_m V_{in}}{DR})} \quad (2.89)$$

$$f_c = \frac{1}{2\pi\sqrt{LC}} \sqrt{1 + \frac{F_m V_{in}}{DR}} \quad (2.90)$$

$$Q_c = R \sqrt{\frac{L}{C} \frac{\sqrt{1 + \frac{F_m V_{in}}{DR}}}{1 + \frac{RC F_m V_{in}}{DL}}} \quad (2.91)$$



Hình 2.26 Mô hình vòng phản hồi điện áp thu gọn

Sơ đồ mô hình vòng phản hồi điện áp thu gọn được biểu diễn như trên hình 2.26. Với $G_{cv}(s)$ là hàm truyền mạch bù, H là tỷ lệ thông tin giữ điện áp điều khiển và điện áp đầu ra. Mạch bù $G_{cv}(s)$ có tác dụng thay đổi độ khuếch đại vòng điện áp để điều chỉnh được tần số cắt f_{cv} và độ dự trữ pha mong muốn giúp hệ thống hoạt động ổn định.

$$T_v = HG_{cv}(s) \frac{1}{R_f} G_{vc}(s) \quad (2.92)$$

2.4 Hao phí của bộ chuyển đổi DC-DC

Giá trị hiệu suất chuyển đổi công suất là vấn đề thiết kế quan trọng nhất, đặc biệt là trong các mạch quản lý công suất hoạt động bằng pin. Hiệu suất chuyển đổi công suất được định nghĩa là tỷ lệ giữa công suất đầu ra cung cấp và tổng công suất nhận từ nguồn cung cấp đầu vào. Nó có thể được biểu diễn như sau:

$$\eta = \frac{P_{out}}{P_{in}} = \frac{P_{out}}{P_{loss} + P_{out}} \quad (2.93)$$

Hiệu suất của mạch phụ thuộc vào giá trị công suất hao phí mạch theo tỷ lệ nghịch. Hao phí công suất bao gồm hai thành phần chính là: hao phí do dẫn (conduction loss), hao phí do chuyển mạch (switching loss)[?]. Phương trình 2.93 được viết lại thành:

$$\eta = \frac{P_{out}}{P_{out} + P_{cdloss} + P_{swloss}} \quad (2.94)$$

Với:

P_{out} là giá trị công suất đầu ra

P_{cdloss} là công suất giá trị hao phí do dẫn

P_{swloss} là công suất giá trị hao phí do chuyển mạch

Việc tối thiểu hóa công suất hao phí sẽ làm hiệu suất mạch tăng lên và hai thành phần hao phí là conduction loss và switching loss sẽ được phân tích.


2.4.1 Hao phí do dẫn

Trước tiên, ta sẽ phân tích hao phí do dẫn gây ra. Hao phí do dẫn xuất hiện do thành phần điện trở kỵ sinh trên cuộn cảm và trên kênh dẫn của công tắc khi bật. Như đã phân tích trong phần 2.1.2, bằng việc sử dụng SRA và định lý Capacitor charge balance và Inductor volt second balance, ta rút ra được phương trình của điện áp đầu ra phụ thuộc vào hệ số chuyển đổi, điện áp đầu vào và các thành phần điện trở kỵ sinh như phương trình 2.95:

$$V_{out} = DV_{in} \frac{R_{load}}{R_{load} + DR_{on1} + D'R_{on2} + R_{DRC}} \quad (2.95)$$

Đặt $R_{eq} = DR_{on1} + D'R_{on2} + R_{DRC}$ ta viết lại phương trình 2.95 như phương trình 2.96:

$$V_{out} = DV_{in} \frac{R_{load}}{R_{load} + R_{eq}} \quad (2.96)$$



Hình 2.27 Mô hình biến áp DC-DC.

Khi đó, thành phần R_{eq} sẽ tạo ra hao phí do dẫn ở trên cuộn cảm và công tắc khi bật. Ta mô hình lại phương trình trên bằng mô hình máy biến áp DC như hình 2.27. Với tỉ lệ chuyển đổi là 1 : D và bộ chia áp với hai điện trở mắc nối tiếp là R_{eq} và R_{load} .

Công thức tính hao phí do dẫn của bộ chuyển đổi hạ áp (do R_L -điện trở kỵ sinh của cuộn cảm L và R_{on} - điện trở kỵ sinh của MOSFET R_{on} gây ra) là:

$$P_{cdloss} = I_{out}^2 (DR_{on1} + D'R_{on2} + R_L) \quad (2.97)$$

Với mạch hạ áp, hai công tắc thường sử dụng giống nhau ($R_{on1} = R_{on2} = R_{on}$), rút gọn công thức ta được:


$$P_{cdloss} = I_{out}^2 (R_{on} + R_L) \quad (2.98)$$

Dễ thấy, thành phần tỏa nhiệt của điện trở ký sinh R_{on} trên các công tắc điều khiển và điện trở R_{DCR} trên cuộn cảm là nguyên nhân chính gây hao phí dẫn. Việc lựa chọn linh kiện cho mạch công suất ảnh hưởng trực tiếp đến hiệu suất của mạch hạ áp.

2.4.2 Hao phí do chuyển mạch

Trong bộ chuyển đổi DC-DC hạ áp hai công tắc điều khiển là MOSFET công suất, trong thực tế sẽ xuất hiện thêm thành phần tụ ký sinh gây ra hao phí đáng kể khi chuyển mạch liên tục với tần số hoạt động cao. Xét hình 2.28 mô tả rõ tụ ký sinh trên công tắc điều khiển.

Xét tại pha 2, S_1 được bật và S_2 tắt. Khi này $V_{ds1} = 0$, $V_{ds2} = V_{in}$ thì điện tích trên tụ C_{ds2} là $Q_2 = V_{in}C_{ds2}$, điện tích trên tụ C_{ds1} là $Q_1 = 0$, cũng có nghĩa là tụ C_{ds2} tích trữ một lượng năng lượng $W_2 = \frac{1}{2}C_{ds2}V_{in}^2$ và $W_{S_2} = V_{in}Q_2 = C_{ds2}V_{in}^2$ là công nguồn sinh ra để sạc cho tụ. Xét tại pha 1, S_1 tắt và S_2 được bật, tụ C_{ds1} được sạc một lượng điện tích là Q_1 và năng lượng trên tụ C_{ds1} là W_1 có giá trị bằng $\frac{1}{2}C_{ds1}V_{in}^2$. Như vậy, nguồn đã sinh ra một công là $W_{S_1} = V_{in}Q_1 = C_{ds1}V_{in}^2$ để sạc cho tụ.



Hình 2.28 Mạch hạ áp với tụ ký sinh C_{ds}

Trong một chu kỳ năng lượng do nguồn sinh ra để sạc cho tụ C_{ds1} và C_{ds2} chính là năng lượng hao phí khi chuyển mạch. Sau hai pha hoạt động tổng năng lượng tiêu hao do chuyển mạch của công tắc sẽ bằng:

$$W_{Ts} = (C_{ds1} + C_{ds2})V_{in}^2 \quad (2.99)$$

Từ đó, tính được công thức của hao phí do chuyển mạch:

$$P_{swloss} = \frac{W_{Ts}}{T_s} = (C_{ds1} + C_{ds2})V_{in}^2 \quad (2.100)$$

Do khi thiết kế hai công tắc điều khiển được lựa chọn giống nhau nên ta có $C_{ds1} = C_{ds2} = C_{ds}$, phương trình 2.100 được viết lại như sau:

$$P_{swloss} = 2C_{ds}V_{in}^2f_s \quad (2.101)$$


Dựa vào phương trình 2.101, có thể nhận thấy rằng sự hao phí năng lượng do quá trình chuyển mạch tỷ lệ thuận với cả điện áp đầu vào và tần số của quá trình chuyển đổi. Giả sử, khi tần số chuyển mạch giảm, lượng năng lượng hao phí do quá trình chuyển mạch sẽ giảm. Đồng thời giá trị của tụ điện và cuộn cảm trong mạch chuyển đổi DC-DC cũng tăng lên khiến cho giá trị tụ điện ký sinh trên cuộn cảm cũng sẽ tăng khiến cho năng lượng hao phí do dẫn tăng lên, đó chính là điều kiện trao đổi khi tăng hoặc giảm một biến số trong hàm hiệu suất. Từ đó để tối ưu hiệu suất mạch hạ áp, ta cần cân bằng biến số giữa hai năng lượng hao phí lần lượt là hao phí do dẫn và hao phí do chuyển mạch.

2.5 Kết luận chương

Chương 2 đã trình bày về cơ sở lý thuyết về bộ chuyển đổi hạ áp lý tưởng và không lý tưởng sử dụng trong bộ điều khiển LED, hàm truyền mạch hở bộ chuyển đổi hạ áp và đưa ra cơ sở lý thuyết của việc áp dụng phương pháp điều khiển dòng điện định vào mạch hạ áp. Việc phân tích các loại hao phí của bộ chuyển đổi DC-DC phục vụ cho việc tính toán tối ưu ở chương 3.

CHƯƠNG 3. THIẾT KẾ BỘ ĐIỀU KHIỂN ĐÈN LED SỬ DỤNG PHƯƠNG PHÁP ĐIỀU KHIỂN DÒNG ĐIỆN ĐỈNH

Chương 3 trình bày chi tiết về thiết kế bộ điều khiển LED sử dụng công nghệ 0.18 μ m XFAB, được phát triển dựa trên mạch hạ áp cơ bản. Tổng quan, bộ điều khiển LED sử dụng phương pháp điều khiển peak current mode control bao gồm 4 khối nhỏ: khối công suất (Power stage), khối điều khiển công tắc (Gate Driver), PWM Dimming và khối điều khiển (Control) được thể hiện trong hình 3.1.



Hình 3.1 Sơ đồ khối bộ điều khiển

Tham số thiết kế của bộ điều khiển đèn LED sử dụng phương pháp điều khiển dòng điện định được liệt kê ở bảng 3.1.

Bảng 3.1 Bảng chỉ tiêu kỹ thuật

Chỉ tiêu kỹ thuật	Ký hiệu	Giá trị
Điện áp đầu vào V_{in}	V_{in}	48V
Điện áp đầu ra	V_{out}	12V
Biến thiên điện áp đầu ra	ΔV_{out}	5% V_{out}
Dòng qua LED	I_{LED}	1A
Biến thiên dòng qua cuộn cảm	ΔI_L	35% I_L
Tần số Dimming	f_{DIM}	200Hz-4kHz
Hiệu suất	η	$\geq 97\%$
Diện tích	S	2mm×2mm

Từ các chỉ tiêu kỹ thuật cho bộ điều khiển LED, mô hình bộ điều khiển sử dụng các linh kiện lý tưởng được xây dựng để khảo sát và đề xuất chỉ tiêu kỹ thuật chi tiết cho từng khối. Mô hình lý tưởng cũng được dùng để đánh giá hiệu năng của các khối sau khi thiết kế.

3.1 Khối công suất

Bộ điều khiển đèn LED cho ứng dụng truyền thông bằng ánh sáng nhìn thấy được xây dựng dựa trên cấu trúc bộ chuyển đổi hạ áp đã được trình bày ở chương 2, sử dụng hai công tắc MOSFET công suất và bộ lọc thông thấp với cuộn cảm và tụ điện ở đầu ra. Trong mạch này, MOSFET công suất được tích hợp trực tiếp trên chip, trong khi cuộn cảm và tụ điện sẽ là những thành phần ngoài chip (off-chip).

3.1.1 Khảo sát L, C của khôi công suất

Khảo sát cuộn cảm L

Như đã trình bày ở chương 2, tối ưu hóa độ gợn sóng dòng điện qua cuộn cảm phải đảm bảo không quá lớn để giảm thiểu tốn kém, nhưng cũng không quá nhỏ để đảm bảo dòng điện định đủ lớn để làm việc hiệu quả các thành phần của mạch. Để đảm bảo độ gợn sóng dòng điện định vào khoảng 35% dòng điện đầu ra, cuộn cảm được lựa chọn một cách thích hợp trong mạch điều khiển. Đồng thời, với điều kiện đảm bảo không ảnh hưởng đến mắt người và nâng cao tuổi thọ của đèn LED, ta cần xác định hai khoảng chặn của tần số dimming và tần số chuyển mạch như đã trình bày ở chương 1.

$$200Hz \leq f_{DIM} \leq 4kHz \quad (3.1)$$

$$f_s > 200f_{DIM} \quad (3.2)$$

Từ phương trình 3.1, 3.2 ta xác định được khoảng của f_s :

$$40kHz \leq f_s \leq 800kHz \quad (3.3)$$

Với giới hạn về gợn sóng của dòng qua LED để đảm bảo việc tăng tuổi thọ của đèn LED là $\Delta i_L = 35\%I_L$ và biểu thức xác định gợn sóng của dòng điện qua cuộn cảm $\Delta i_L = \frac{D \times (1-D) \times V_{in}}{2 \times L \times f_s}$ ta giới hạn được giá trị cuộn cảm:

$$32.14\mu F \leq L \leq 642\mu F \quad (3.4)$$

Đồng thời khảo sát giá trị cuộn cảm trên thị trường với mục đích giảm hao phí do dẫn và tối ưu về mặt hiệu suất, ta sẽ chọn cuộn cảm có độ tự cảm $L = 47\mu H, R_L = 78m\Omega$.

Lựa chọn giá trị tụ điện C

Với chỉ tiêu kỹ thuật được đề xuất $\Delta V_{out} \leq 5\%V_{out}$ và $\Delta i_L = 35\%I_L$ ta xác định được giới hạn tụ điện qua phương trình:

$$\Delta v_{out} = \frac{\Delta i_L \times T_s}{8 \times C} \quad (3.5)$$


kết hợp khảo sát giá trị tụ C trên thị trường ta chọn được $C = 3.3\mu F$.

3.1.2 MOSFET công suất

Để đáp ứng thông số kỹ thuật đã đề xuất với điện áp đầu vào $V_{in} = 48V$ và đầu ra $V_{out} = 12V$, bộ chuyển đổi hạ áp cần sử dụng các công tắc HS và LS chịu được điện áp cao khi chúng tắt. Trong một chu kỳ chuyển mạch, khi công tắc HS hoặc LS tắt, điện áp phải chịu được giữa hai cực D và S của MOSFET HS hoặc LS là V_{in} hay MOSFET được chọn phải có $V_{DS,max} > 1.5V_{in} = 72V$. Với công nghệ $0.18\mu m$ XFAB, ta lựa chọn sử dụng các MOSFET công suất như *nhsj1_7* với các thông số $V_{GS,max} = 5.5V$ và $V_{DS,max} = 100V$ cho công tắc HS và LS. Hoặc các MOSFET PMOS *phsj1_7* cũng được sử dụng cho công tắc HS, với các thông số $V_{SG,max} = 5.5V$ và $V_{SD,max} = 100V$.


Dựa vào phân tích P_{cdloss} trong chương 2, ta nhận thấy rằng P_{cdloss} tỷ lệ thuận với giá trị trở R_{on} của MOSFET công suất. Vì vậy, để giúp hạn chế hao phí do dẫn ta có thể giảm điện trở ký sinh R_{on} . Khi đó, các MOSFET công suất cần được thiết kế với kích thước rất lớn. Tuy nhiên, việc sử dụng các MOSFET kích thước lớn cũng đồng nghĩa với việc tăng giá trị tụ ký sinh, dẫn đến sự gia tăng hao phí do chuyển mạch. Ngoài ra, việc tối ưu mạch còn phải xem xét giới hạn diện tích, không thể đơn thuần thiết kế MOSFET quá lớn mà không xét đến ràng buộc về không gian. Do R_{on} được xác định theo biểu thức $R_{on} = \frac{1}{\mu_n C_{ox} \frac{W}{L} (V_{GS} - V_{th})}$, mà $\mu_p < \mu_n$ nên với cùng một kích thước W/L để đạt được cùng một giá trị R_{on} như nhau thì sử dụng PMOS sẽ mất nhiều diện tích hơn so với việc sử dụng NMOS. Vì vậy, trong phạm vi đồ án, *nhsj_7* được lựa chọn làm MOSFET công suất, kích thước MOSFET công suất sẽ được khảo sát, tối ưu theo hiệu suất.

Với MOSFET sử dụng là *nhsj1_7*, chọn kích thước đơn vị của MOSFET công suất là $W = 125\mu m$ và $L = 0.5\mu m$, tích $M \times F$ của công tắc làm đơn vị là 1×2 , trong đó W là chiều rộng của kênh dẫn, L là chiều dài kênh dẫn, ta sẽ thay đổi hệ số $M \times F$ của switch đơn vị theo hệ số n . Khảo sát được thông số về tụ ký sinh và điện trở khi bật của MOSFET đơn vị. Thiết lập mẫu khảo sát đo điện trở khi bật của MOSFET như sau: cấp điện áp $V_{DS} = 100mV$, $V_{GS} = 5V$ (như hình 3.2), với mục đích để cho $V_{DS} \ll V_{GS} - V_{th}$.



Hình 3.2 Sơ đồ khảo sát MOSFET

Khi đó, MOSFET hoạt động ở vùng tuyến tính sâu (hình 3.3).



Hình 3.3 Đặc tuyến I/V của MOSFET tại vùng hoạt động tuyến tính

Kênh dẫn giữa cực D và cực S được tương đương với một điện trở và được xác định theo công thức 3.6.

$$R_{on} = \frac{1}{\mu_n C_{ox} \frac{W}{L} (V_{GS} - V_{th})} \quad (3.6)$$

Từ đó, ta đo được điện trở khi bật của công tắc bằng cách lấy giá trị trung bình của thương $\frac{V_{DS}}{I_{DS}}$. Kết quả khảo sát MOSFET với kích thước đơn vị được ghi lại trong bảng 3.2.

Bảng 3.2 Bảng thông số khảo sát MOSFET với kích thước đơn vị

Thông số	Giá trị
$\frac{W}{L}$	$\frac{125\mu m}{0.5\mu m}$
$M \times F$	1×2
$C_{DS(unit)}$	$91.34fF$
$R_{on(unit)}$	43.47Ω

Khi thay đổi giá trị tích $M \times F$ sẽ dẫn tới làm thay đổi các thông số như tụ ký sinh, điện trở khi bật R_{on} , kích thước của switch. Giá trị tích $C_{DS(unit)} \times R_{on(unit)}$ luôn là một hằng số. Mà theo phương trình 3.6 xác định điện trở bật R_{on} của công tắc khi thay đổi kích thước tăng n lần thì khi đó R_{on} của switch sẽ giảm n lần, đồng thời tích $C_{DS(unit)} \times R_{on(unit)}$ là hằng số nên giá trị tụ C_{DS} của công tắc sẽ tăng lên n lần.

Với tần số switching f_s được khảo sát trong dải từ $40kHz - 800kHz$ (để đảm bảo điều kiện về giới hạn của tần số dimming), cùng với đó là các thông số của tầng công suất bao gồm điện áp đầu vào V_{in} , điện áp đầu ra V_{out} , dòng qua tải I_{LED} , giá trị cuộn cảm L , giá trị điện trở ký sinh cuộn cảm R_L , được chọn như trong bảng 3.3.

Bảng 3.3 Bảng thông số khảo sát hiệu suất

Thông số	Giá trị
V_{in}	$48V$
V_{out}	$12V$
L	$47\mu H$
R_L	78Ω
C	$3.3\mu F$

Khảo sát hiệu suất theo hai biến là hệ số n và tần số switching f_s , biểu thức hiệu suất sẽ được phân tích thông qua công suất đầu ra chia tổng công suất đầu ra và hao phí. Các biểu thức tính hao phí cũng sẽ được biểu thị thông qua các thông số đã có và hai biến khảo sát là n và f_s . Như đã biết, hao phí trong mạch chuyển đổi hạ áp bao gồm ba thành phần hao phí chính là hao phí do dẫn, hao phí do chuyển mạch và hao phí do gợn sóng của dòng điện (do thành phần AC gây ra).

Công suất hao phí do dẫn:

$$P_{cdloss} = I_{LED}^2 \times \left(R_L + \frac{R_{on(unit)}}{n} \right) \quad (3.7)$$

Công suất hao phí do chuyển mạch:

$$P_{swloss} = 2 \times C_{DS(unit)} \times n \times V_{in}^2 \times f_s \quad (3.8)$$

Công suất hao phí do gợn sóng của dòng điện qua cuộn cảm:

$$P_{riploss} = \frac{\Delta I_L^2}{3} \times (R_L + \frac{R_{on(unit)}}{n}) \quad (3.9)$$

trong đó, ΔI_L là gợn sóng của dòng điện qua cuộn cảm được xác định theo phương trình 3.10:

$$\Delta I_L = \frac{D \times (1 - D)}{2 \times L \times f_s} \times V_{in} \quad (3.10)$$


Công suất tiêu thụ đầu ra được xác định theo phương trình 3.11:

$$P_{out} = V_{out} \times I_{out} = (D \times V_{in} - I_{LED} \times (R_L + R_{DS})) \times I_{out} \quad (3.11)$$

Như vậy, biểu thức xác định hiệu suất của mạch được xác định theo phương trình 3.12.

$$\eta = \frac{P_{out}}{P_{out} + P_{loss}} = \frac{P_{out}}{P_{out} + P_{cdloss} + P_{swloss}} \quad (3.12)$$

Từ phương trình 3.7, 3.8, 3.9, 3.10, 3.11 và 3.12, ta viết được biểu thức hiệu suất của mạch là hàm của hệ số n và tần số switching f_s . Kết quả khảo sát được trình bày như hình 3.4.



Hình 3.4 Khảo sát hiệu suất theo n và f_n

Từ kết quả thu được ta có hiệu suất đạt cực đại là 98,44% tại $n = 400$ và $f_s = 200kHz$. Khi đó, tích $M \times F$ có giá trị bằng 800. Do tính chất đối xứng trong layout và tránh mất đối xứng chọn $M = 80$, $F = 10$. Như vậy sau khi khảo sát, chọn kích thước công tắc của tầng công suất là $W = 125\mu$, $L = 0.5\mu$, $M \times F = 80 \times 10$. Với kích thước đã

chọn như trên, ta tiến hành đo các giá trị tụ kỵ sinh C_{GS} , C_{DS} , R_{on} và đo diện tích của MOSFET trong bản thiết kế vật lý do diện tích của MOSFET công suất sẽ chiếm phần lớn nhất của diện tích chip. Sau khi đo, ta thu được bảng kết quả các thông số 3.4.


Bảng 3.4 Bảng thông số MOSFET công suất

Thông số	Giá trị
$\frac{W}{L}$	$\frac{125\mu u}{0.5\mu u}$
$M \times F$	80×10
C_{DS}	$36pF$
C_{GS}	$133pF$
R_{on}	$108.675m\Omega$
S	$1.456mm \times 0.682mm$

Như vậy sau khi đo, diện tích của hai công tắc chiếm khoảng 60% so với diện tích được đề xuất là $2mm \times 2mm$.

3.2 Khối điều khiển công tắc

Mạch điều khiển công tắc bao gồm 3 thành phần như mô tả trong hình 3.5




Hình 3.5 Sơ đồ khối mạch điều khiển công tắc

Các thành phần này bao gồm mạch Bootstrap, mạch Level Shifter và mạch Buffer. Mạch Bootstrap có chức năng tạo ra điện áp V_B , có giá trị lớn hơn điện áp V_X (mức điện áp nối với cực nguồn của MOSFET HS) một khoảng đủ lớn để vượt qua điện áp ngưỡng và nhỏ hơn giá trị điện áp đánh thủng, từ đó, đảm bảo MOSFET HS sẽ được bật hoạt động. Mạch Level Shifter được điều khiển bởi xung đồng hồ từ mạch điều khiển. Đầu ra của mạch Level Shifter ứng với mỗi mức 0 và mức 1 của xung đồng hồ là mức điện

áp V_B hoặc V_X . Trong đó, V_X là điện áp tại cực S của công tắc, và V_B là điện áp luôn lớn hơn HS một giá trị đủ lớn hơn điện áp ngưỡng, đảm bảo rằng công tắc MOSFET HS có thể được bật. Sau đó, đầu ra của mạch Level Shifter được cung cấp vào cực cổng của MOSFET HS qua tầng Buffer.

3.2.1 Mạch Bootstrap

Mạch Bootstrap tạo ra điện áp chênh lệch giữa hai điểm V_B và V_X . Mạch này cần đảm bảo điện áp chênh lệch luôn không đổi trong suốt quá trình hoạt động. Mạch Bootstrap cơ bản được sử dụng trong khôi điều khiển công tắc bao gồm một tụ điện và một diode [13] như hình 3.6.




Hình 3.6 Mạch Bootstrap cơ bản

Nguyên lý hoạt động mạch Bootstrap

Như đã trình bày ở chương 2, mạch hạ áp bao gồm hai pha hoạt động lần lượt ứng với công tắc LS, HS đóng mở. Xét hoạt động của mạch Bootstrap tương ứng 2 pha: pha 1 với công tắc LS bật, công tắc HS tắt và pha 2 với công tắc LS tắt, công tắc HS bật.


Pha 1: công tắc LS bật, công tắc HS tắt (hình 3.7)



Hình 3.7 Mạch Bootstrap hoạt động ở pha 1


Khi công tắc LS tắt và công tắc HS tắt V_X được kéo xuống đất, diode D_{BOOT} bật. Tụ điện C_{BOOT} được sạc từ nguồn V_{DD} qua diode D_{BOOT} cho tới khi điện áp trên tụ điện bằng $V_{DD} - V_D$ với V_D là điện áp để D_{BOOT} phân cực thuận.

Pha 2: công tắc LS tắt, công tắc HS bật (hình 3.8)



Hình 3.8 Mạch Bootstrap hoạt động ở pha 2


Khi công tắc LS tắt và công tắc HS bật V_X được kéo lên V_{in} , diode D_{BOOT} phân cực ngược, tránh dòng chảy ngược về phía nguồn V_{DD} . Điện tích trên tụ điện C_{BOOT} được sạc từ pha 1 sẽ xả ra các tụ trong mạch đặc biệt là tụ ký sinh $C_{G(HS)}$ ở pha này sử dụng để điều khiển công tắc HS nên tụ C_{BOOT} sẽ được chọn sao cho $C_{BOOT} \geq 10C_{G(HS)}$. Sơ đồ theo thời gian của mạch Bootsatrap (hình 3.9).



Hình 3.9 Sơ đồ theo thời gian của mạch Bootsatrap

3.2.2 Mạch Level Shifter

Khối Level Shifter là khối điều chỉnh điện áp đầu ra là một trong hai mức điện áp V_B hoặc V_X theo tín hiệu xung đồng hồ đầu vào. Trong những mạch có tần số làm việc lớn, khối level shifter cần phải đảm bảo thời gian trễ nhỏ. Bên cạnh việc có độ trễ nhỏ, mạch level shifter cần hoạt động ổn định khi điện áp tại HS thay đổi với độ dốc tại sườn lên và xuống lớn, được mô tả trong hình 3.10.




Hình 3.10 Mạch Level shifter cho công tắc HS [2]


Khi sườn lên hoặc sườn xuống của điện áp tại HS thay đổi nhanh, như ví dụ trong hình 3.10 là 200V/ns, tín hiệu đầu ra của khối level shifter sẽ bị thay đổi mức tín hiệu. Điều này xảy ra là do tín hiệu tại V_X thay đổi quá nhanh trong khi level shifter không kịp thay đổi theo, dẫn đến làm sai lệch mức điện áp mong muốn. Vì vậy, cần một cấu trúc mạch level shifter có độ trễ nhỏ và hoạt động ổn định với tốc độ thay đổi điện áp lớn. Hình 3.11 là cấu trúc của mạch level shifter được sử dụng trong đề tài. Với tín hiệu đầu vào là tín hiệu xung đồng hồ DHS từ mạch điều khiển có hai mức điện áp là 0V và 5V thì điện áp đầu ra tương ứng thu được là V_B , V_X .

Nguyên lý hoạt động mạch tạo xung kích hoạt (Pulse generator)

Với tín hiệu đầu vào là DHS qua mạch tạo xung kích hoạt sẽ tạo ra một xung đồng hồ $IN1$, $IN2$ có độ rộng xung đủ nhỏ tại sườn lên và sườn xuống của tín hiệu đầu vào như được mô tả trong hình 3.12.




Hình 3.11 Sơ đồ khối mạch Level shifter



Hình 3.12 Sơ đồ theo thời gian của mạch tạo xung kích hoạt


Vì vậy, mạch chỉ tiêu tốn năng lượng tại sườn lên và sườn xuống của tín hiệu đầu vào DHS và trong suốt phần thời gian còn lại của chu kì đồng hồ, mạch ở trong trạng thái reset cố định và hầu như không tiêu tốn năng lượng. Tiến hành mô phỏng trên cadence

có kết quả như hình 3.13.



Hình 3.13 Kết quả mô phỏng mạch tạo xung kích hoạt

Kết quả mô phỏng mạch tạo xung kích hoạt chi tiết được thể hiện trong hình 3.14.




Hình 3.14 Kết quả mô phỏng mạch tạo xung kích hoạt chi tiết

Nguyên lý hoạt động mạch Level shifter

Tại sườn lên của tín hiệu đầu vào *DHS*, tín hiệu *IN1* ở mức logic 1, tín hiệu *IN2* ở mức logic 0. MOSFET *HNM1* bật có dòng qua nhánh *HNM1*, kéo điện áp tại *G₁* xuống mức thấp làm *PM1, PM2, PM3* bật. MOSFET *PM2* bật kéo điện áp tại *T₁* lên mức cao làm *NM2* bật. Đồng thời tín hiệu *IN2* ở mức logic 0 làm *HNM2* tắt, không có dòng qua nhánh *HNM2*. *PM4* mắc theo kiểu "diode connected" mà không có dòng qua nên *PM4* luôn ở vùng bão hòa mà chưa có kênh dẫn. Khi đó, $V_{GS(PM4)} = V_{th}$ dẫn đến trở r_{PM4} rất

lớn hay r_{PM6} rất lớn. Mà $NM2$ bật nên điện áp tại N_1 kéo xuống V_X . Tương tự, đèn trở r_{NM3} rất lớn hay trở r_{NM4} rất lớn, mà khi đó, $PM3$ bật nên điện áp tại N_2 kéo lên mức V_B . Điện áp đầu ra OUT sẽ được kéo lên mức V_B . Hai mạch đảo tại đầu ra $Inv1, Inv2$ có tác dụng như một mạch khóa, mạch này sẽ giữ điện áp tại đầu ra không thay đổi cho đến khi tín hiệu đầu vào chuyển trạng thái.


Tại sườn xuống của tín hiệu đầu vào DHS , tín hiệu $IN1$ ở mức logic 0, tín hiệu $IN2$ ở mức logic 1. MOSFET $HNM2$ bật có dòng qua nhánh $HNM2$, kéo điện áp tại G_2 xuống mức thấp làm $PM4, PM5, PM6$ bật. MOSFET $PM5$ bật kéo điện áp tại T_2 lên mức cao làm $NM4$ bật. Đồng thời tín hiệu $IN1$ ở mức logic 0 làm $HNM1$ tắt, không có dòng qua nhánh $HNM1$. $PM1$ mắc diode connected mà không có dòng qua nên $PM1$ luôn ở vùng bão hòa mà chưa có kênh dẫn. Khi đó, $V_{GS(PM1)} = V_{th}$ dẫn đến trở r_{PM1} rất lớn hay r_{PM3} rất lớn. Mà $NM4$ bật nên điện áp tại N_2 kéo xuống V_X . Tương tự, đèn trở r_{NM1} rất lớn hay trở r_{NM2} rất lớn, mà khi đó, $PM6$ bật nên điện áp tại N_1 kéo lên mức V_B . Điện áp đầu ra OUT sẽ được kéo xuống mức V_X . Hai mạch đảo tại đầu ra $Inv1, Inv2$ có tách dụng như một mạch khóa, mạch này sẽ giữ điện áp tại đầu ra không thay đổi cho đến khi tín hiệu đầu vào chuyển trạng thái. Hình 3.15 thể hiện sơ đồ tín hiệu theo thời gian của mạch Level shifter.



Hình 3.15 Sơ đồ theo thời gian của mạch Level shifter


Sau đó, ta sẽ tiến hành thiết kế mạch và mô phỏng trên phần mềm Cadence. Mạch sẽ gồm đầu vào là DHS là tín hiệu xung đồng hồ lấy từ khối điều khiển. Một đầu ra

OUT sẽ là điện áp V_B hoặc V_X tùy theo mức logic của tín hiệu đầu vào DHS. Các chân cấp điện áp cần thiết là V_B , V_X , VDD và GND . Sau khi thiết kế, ta tiến hành mô phỏng kiểm tra tín hiệu vào, tín hiệu ra đã đúng như phân tích lý thuyết và đo các thông số độ trễ, công suất tiêu thụ của mạch Level shifter. Kết quả mô phỏng với tín hiệu đầu vào DHS như hình 3.16.




Hình 3.16 Kết quả mô phỏng mạch Level shifter

Ta cũng thu được kết quả đo độ trễ của tín hiệu đầu ra OUT so với tín hiệu đầu vào DHS như hình 3.17 với độ trễ sườn lên là $948.5ps$.



Hình 3.17 Kết quả mô phỏng độ trễ mạch Level shifter tại sườn lên

Thời gian trễ đo được ở sườn xuống là $1.153ns$ như hình 3.18.




Hình 3.18 Kết quả mô phỏng độ trễ mạch Level shifter tại sườn xuống

Với kết quả thời gian trễ thu được như trên mạch thiết kế đã tối ưu được thời gian trễ và đạt chỉ tiêu thiết kế. Công suất hao phí của mạch Level shifter đo được là $6.376\mu W$.

3.2.3 Mạch Buffer

Như đã giới thiệu ở phần 3.1.2, công tắc HS và LS của bộ chuyển đổi hạ áp cần có kích thước lớn để đảm bảo điện trở khi bật R_{on} của chúng nhỏ, từ đó giúp hạn chế hao phí do dẫn. Tuy nhiên, việc sử dụng các MOSFET kích thước lớn cũng đồng nghĩa với việc tăng giá trị tụ ký sinh, nếu sử dụng trực tiếp xung đồng hồ từ mạch điều khiển để điều khiển công tắc thì sẽ không đảm bảo được tốc độ sườn lên và sườn xuống. Chính vì vậy, để đảm bảo thời gian sườn lên và sườn xuống của tín hiệu tại cực cổng thì tín hiệu đầu vào điều khiển MOSFET HS phải qua một mạch Buffer (bộ đệm). Một bộ đệm được mô tả trong hình 3.19. Khối bộ đệm bao gồm N cỗng đảo, có kích thước của tầng



Hình 3.19 Cấu trúc mạch Buffer

sau lớn gấp α lần kích thước của tầng kế trước. Thông thường, trong thiết kế của những mạch công suất, hệ số α được chọn ≥ 8 . Số tầng N của bộ đệm được tính theo công


thức:

$$N = \frac{\ln(\frac{C_L}{C_{in}})}{\ln(\alpha)} \quad (3.13)$$

với tụ điện C_L là tụ điện tương trưng cho tổng điện dung mà mạch cần tải, tụ điện C_{in} tương trưng cho tổng điện dung của những tụ điện tại đầu vào. Từ đó, ta tính được số tầng của bộ đảo N, và giá trị α . Mạch gồm 6 tầng của bộ đảo ($N = 6$), với kích thước tầng sau gấp 8 lần tầng trước.


Thiết kế cổng đảo

Ngoài việc đảm bảo thời gian sườn lên và sườn xuống của xung tín hiệu điều khiển công tắc HS thì mạch Buffer cũng phải đảm bảo có thời gian trễ nhỏ bằng cách tối ưu kích thước. Mỗi cổng đảo có bảng chân lý và được cấu tạo bởi một PMOS và một NMOS như hình 3.20.




Hình 3.20 Bảng chân lý và cấu trúc cổng đảo

Khi điện áp đầu vào IN có mức logic 0 tương đương VDD , có điện áp đầu ra là VSS (thường bằng 0) và ngược lại. Vì mạch đảo ngược mức logic của đầu vào nên mạch này được gọi là cổng đảo. Hình 3.21 thể hiện đặc tính truyền điện áp của cổng đảo. VTC được chia thành năm vùng hoạt động 1-5. Trong vùng (1), điện áp đầu vào trong khoảng $(0, V_{thn})$, $T1$ tắt, $T2$ hoạt động ở vùng tuyến tính. Trong vùng (3), đầu vào nằm trong khoảng $(V_{thn}, \frac{VDD}{2})$. $T1$ chuyển sang trạng thái bão hòa, $T2$ vẫn còn trong vùng tuyến tính. Trong vùng (3), điện áp đầu vào là $\frac{VDD}{2}$. Tại thời điểm này, điện áp đầu ra cũng là $\frac{VDD}{2}$ như hình 3.21. Ở điện áp này, cả NMOS và PMOS đều ở trạng thái bão hòa và đầu ra giảm mạnh từ VDD xuống $\frac{VDD}{2}$. Trong vùng (4), điện áp đầu vào nằm trong khoảng $(\frac{VDD}{2}, VDD - V_{thp})$. Ở đây, PMOS vẫn ở trạng thái bão hòa và NMOS chuyển từ vùng bão hòa sang vùng tuyến tính. Trong vùng (5), điện áp đầu vào nằm trong khoảng $(VDD - V_{thp}, VDD)$. Ở đây, PMOS chuyển từ trạng thái bão hòa sang tắt, NMOS vẫn duy trì ở dạng tuyến tính. Cổng đảo hoạt động tối ưu tại vùng (3), khi đó



Hình 3.21 Đặc tính truyền điện áp - Voltage Transfer Characteristics(VTC)

$IN = OUT = \frac{V_{DD}}{2}$. Điều này có thể đạt được bằng cách điều chỉnh chiều rộng và chiều dài của cả MOSFET T1 và T2. Thực hiện thiết kế tối ưu và mô phỏng cổng đảo trên Cadence được kết quả như hình 3.22.



Hình 3.22 Kết quả tối ưu cổng đảo

Sau khi tối ưu cổng đảo, ta xếp các tầng cổng đảo liên tiếp nhau với kích thước tầng sau lớn hơn α kích thước tầng trước.

3.3 Khối điều khiển

3.3.1 Mạch đo dòng

3.3.1.1 Tổng quan về mạch đo dòng

Trong chương 2, chúng ta đã trình bày rõ nguyên lý hoạt động của mạch hạ áp sử dụng phương pháp điều khiển dòng điện đỉnh (Peak Current Mode Control). Phương pháp này tập trung vào việc xác định đỉnh của dòng chạy qua cuộn cảm I_L , và sau đó sử dụng phương pháp bù xung răng cưa ảo để điều khiển tín hiệu duty cycle sao cho hệ thống ổn định. Ý tưởng cơ bản của phương pháp này là theo dõi trạng thái của dòng I_L trong giai đoạn công tắc điều khiển HS (S_1) được bật, khi đó, dòng I_L đang tăng và sau khi đạt đến giá trị lớn nhất, công tắc HS sẽ tắt và công tắc LS (S_2) sẽ được bật, trong giai đoạn này, trạng thái của dòng I_L khi LS bật không cần xem xét do khi sử dụng phương pháp điều khiển dòng điện đỉnh mạch chỉ cần thông tin giá trị đạt đỉnh của dòng điện qua cuộn cảm.

Để đo dòng trong các bộ chuyển đổi DC-DC, ta có thể thực hiện một trong ba phương pháp chính được trình bày ngay sau đây. Phương pháp thứ nhất dùng một điện trở đo bên ngoài kết nối với cuộn cảm (hoặc transistor công suất), phương pháp này có một số hạn chế. Đầu tiên, nó tiêu hao nhiều công suất do dòng điện của cuộn cảm hoặc transistor công suất phải thông qua điện trở đo, dẫn đến hao phí do tỏa nhiệt trên điện trở lớn. Thứ hai, để sử dụng phương pháp này, ta cần biết trước giá trị chính xác của điện trở đo, điều này có thể làm tăng tính phức tạp và chi phí thiết kế. Cuối cùng, việc sử dụng điện trở đo bên ngoài yêu cầu các linh kiện off-chip, làm tăng kích thước của mạch chuyển đổi và có thể làm giảm hiệu suất của nó.

Bảng 3.5 Bảng so sánh các loại mạch đo dòng

Mạch đo dòng	Ưu điểm	Nhược điểm
Điện trở đo off-chip	Đơn giản trong việc thiết kế	Công suất hao phí cao
Mạch Hall Effect Current Sensors	Độ chính xác cao	Dễ bị ảnh hưởng bởi nhiễu
Mạch tích hợp	Độ chính xác cao	Thiết kế phức tạp

Mạch Hall Effect Current Sensors là một loại cảm biến dòng sử dụng hiệu ứng Hall để đo lường dòng điện. Hiệu ứng Hall là hiện tượng vật lý mà khi một dòng điện chạy qua một vật dẫn có từ tính, nó tạo ra một điện thế tạo ra từ trường từ tính. Cảm biến Hall được sử dụng để đo lường dòng điện trong các ứng dụng điện tử, điện năng và tự động hóa công nghiệp. Tuy nhiên, môi trường xung quanh cảm biến có thể chứa các nguồn từ tính bên ngoài, như từ trường từ các thiết bị điện tử khác, dây dẫn, v.v. Các hiệu ứng từ tính này có thể ảnh hưởng đến hoạt động và độ chính xác của cảm biến Hall.

Để xác định dòng điện qua cuộn cảm có thể sử dụng những bộ chuyển đổi có thiết

kết phức tạp đòi hỏi thiết kế mạch độc lập. Tuy vậy, do ưu điểm hao phí công suất thấp và khả năng tích hợp, ngày càng nhiều mạch quản lý năng lượng đang theo đuổi việc sử dụng phương pháp này. Việc tích hợp trên một mạch giúp tránh việc sử dụng các linh kiện off-chip và giảm kích thước tổng thể của bộ chuyển đổi, điều này cũng đóng góp vào cải thiện hiệu suất của hệ thống.

Trong ứng dụng thiết kế mạch điều khiển tích hợp sử dụng phương pháp điều khiển dòng điện định, ta sẽ sử dụng mạch đo dòng tích hợp cho việc thiết kế và mô phỏng với mạch hạ áp sử dụng hai công tắc điều khiển NMOS.

3.3.1.2 Nguyên lý hoạt động mạch đo dòng


Mạch đo dòng tích hợp được đề xuất như trên có thể ứng dụng cho các bộ chuyển đổi DC-DC đặc biệt bộ chuyển đổi hạ áp có dải điện áp đầu vào lớn và độ chính xác cao.

Trước tiên, để đảm bảo mạch đo dòng có thể đáp ứng yêu cầu của phương pháp điều khiển dòng điện định chúng ta cần tìm hiểu về yêu cầu kỹ thuật của mạch đo dòng tích hợp. Như đã trình bày ở chương 2, đầu ra mạch đo dòng V_{sense} sẽ mang thông tin giá trị dòng điện qua cuộn cảm được biểu diễn bởi phương trình 3.14:


$$V_{sense} = I_L R_f \quad (3.14)$$

với R_f là hệ số tỉ lệ.

Từ yêu cầu trên, mạch đo dòng cần phải tách rời tầng công suất nhưng vẫn đảm bảo mang thông tin dòng điện qua cuộn cảm mà dòng điện qua cuộn cảm chính là dòng điện chảy qua công tắc điều khiển HS (S_1) khi S_1 bật. Kết hợp với đặc tính của MOSFET ta tạo ra một MOSFET M_{sense} có điều kiện hoạt động giống như công tắc điều khiển HS để tạo ra dòng I_{sense} . Mô hình nguyên lý hoạt động của mạch đo dòng như hình 3.24.



Hình 3.23 Mô hình cơ bản mạch đo dòng



Hình 3.24 Đồ thị tín hiệu mạch đo dòng

Dòng điện I_{sense} còn ảnh hưởng trực tiếp đến công suất hao phí của mạch đo dòng vì đó, chúng ta cần giảm giá trị dòng chảy qua M_{sense} nhưng vẫn phải đảm bảo mang được thông tin dòng điện qua công tắc điều khiển $S1$ giải pháp là giảm kích thước của M_{sense} xuống n lần so với $S1$ và ta có tỷ lệ dòng I_{sense} :

$$I_{sense} = \frac{1}{n} I_{HS} = \frac{1}{n} I_L \quad (3.15)$$

Khi đó, giá trị điện áp V_{sense} được tính như sau:

$$V_{sense} = I_{sense} R_{sense} = \frac{1}{n} I_L R_{sense} \quad (3.16)$$

Từ đó, công suất hao phí của mạch đo dòng giảm đi đáng kể so với $I_{sense} = I_L$ nhưng vẫn mang thông tin của dòng I_L . Để dòng điện I_{sense} bằng dòng điện qua công tắc điều khiển HS ta phải đảm bảo kích thước điện áp rơi trên các cực G,D,S và điện áp ngưỡng

V_{th} của hai MOSFET phải giống nhau, để đảm bảo điều kiện đó, ta sử dụng một mạch hồi tiếp âm có tác dụng kéo $V_A = V_B$ mà trong pha 1, khi công tắc HS, H_{sense} , S_1 cùng được bật nên $V_A = V_B = V_X$. Tại pha 2 khi công tắc S_1 ngắt dòng điện chảy qua R_{sense} bằng dòng I_b mà dòng I_b bé hơn rất nhiều so với dòng điện qua cuộn cảm I_L nên lúc này giá trị V_{sense} xấp xỉ bằng 0. Việc thêm công tắc S_1 có tác dụng khi công tắc điều khiển HS tắt thì đồng thời công tắc S_1 cũng được ngắt nên mạch đo dòng sẽ được cách ly với khối công suất và sẽ hoạt động trở lại tại chu kỳ tiếp theo.

3.3.1.3 Thiết kế mạch đo dòng tích hợp và kết quả mô phỏng

Trong phần thiết kế, kích thước M_{sense} sẽ giảm 1000 lần [14] so với kích thước của công tắc điều khiển HS ($(\frac{W}{L})_{H_{sense}} = \frac{1}{n} (\frac{W}{L})_{HS}$) nên giá trị dòng điện I_{sense} được tính như sau:

$$I_{sense} = \frac{1}{1000} I_L \quad (3.17)$$


Từ phần 3.1 ta đã phân tích và lựa chọn kích thước công tắc điều khiển HS là $125\mu/0.5\mu$ nên ta có kích thước của M_{sense} là:

$$\left(\frac{12.5}{0.5} \right)_{H_{sense}} = \frac{1}{1000} \left(\frac{125}{0.5} \right)_{HS} \quad (3.18)$$


Xét tại pha 1, công tắc điều khiển HS bật đồng thời công tắc S_1 được bật làm cho $V_A = V_X$. Khi này V_B vẫn ở giá trị điện áp cũ khi công tắc điều khiển tắt mà $V_A = V_X$ nên có sự chênh lệch điện áp giữa hai điểm A, B khiến điện áp đầu ra O của mạch OTA (Operational Transconductance Amplifier) tăng lên cũng chính là điện áp cực G của PMOS M_0 , khiến cho điện áp điểm B tăng lên theo điện áp điểm A (để thấy M_0 được theo kiểu chung mảng nên điện áp đầu vào tỷ lệ thuận với điện áp đầu ra ở đây chính là điện áp cực G và điện áp cực S), ta có:

$$V_A = V_B = V_X \quad (3.19)$$

nên dòng I_{sense} sẽ tỷ lệ so với dòng I_L theo tỷ lệ $n = 1000$ đã nêu. Một thách thức lớn trong thiết kế này liên quan đến việc chuyển đổi đột ngột khi V_X thay đổi từ V_{in} xuống 0 trong quá trình công tắc HS chuyển trạng thái từ trạng thái bật sang tắt. Khi điều này xảy ra, sự kết nối từ V_A bị giảm dần, dẫn đến giảm đột ngột của điện áp V_B và tăng đột ngột của dòng $I_{H_{sense}}$, từ đó làm tăng đột ngột điện áp V_{sense} và gây ra sai lệch cho tín hiệu điều khiển. Vì vậy, cần sử dụng một mạch giới hạn điện áp tại điểm A và B kết hợp điều khiển công tắc S_1 .



Hình 3.25 Mạch đo dòng tích hợp



Hình 3.26 Đồ thị dạng tín hiệu mạch đo dòng

Trong cấu trúc mạch đo dòng được đề xuất trong hình 3.25, mạch OTA và NMOS M_0 tạo thành một mạch hồi tiếp âm có tác dụng đảm bảo $V_A = V_B$ các NMOS $M_6 - M_{11}$ tạo thành một mạch gương dòng và ở đây đều là các NMOS phải chịu được điện áp V_{DS} cao ($0V \rightarrow 48V$) nên chúng ta lựa chọn loại MOSFET *nmva* có mức giới hạn điện áp

vượt ngưỡng là 60V nên mạch luôn hoạt động trong vùng an toàn. Điện áp CLAMP được tạo ra bởi 3 diode được mắc nối tiếp và được phân cực bởi nguồn dòng I_b để tạo mức điện áp V_{CLAMP} để giữ điện áp điểm A,B không bị tụt sâu khi khóa S_1 đóng.

Phương trình 3.16 được biến đổi về dạng:

$$V_{sense} = \frac{1}{n} I_L R_{sense} = I_L R_f \quad (3.20)$$

Với giá trị $R_{sense} = 3k\Omega$ ta có:


$$R_f = \frac{1}{n} R_{sense} = 3 \quad (3.21)$$

Ta tính được giá trị tỉ lệ R_f là một yếu tố quan trọng trong việc đánh giá kết quả mô phỏng của mạch đo dòng và là thông số quan trọng trong hàm truyền của cả mạch sẽ được nhắc tới trong phần thiết kế mạch bù.


Mạch OTA hoạt động với điện áp $V_{DD} = V_{in} = 48V$ nên điện áp V_{SS1} phải có giá trị là 43V để đảm bảo các linh kiện transistor trong mạch không bị vượt quá điện áp ngưỡng là 5V. Để tạo ra điện áp $V_{SS1} = 43V$ ta sử dụng mạch có cấu trúc tương tự với tạo ra điện áp V_{CLAMP} .

Để đảm bảo có thể loại bỏ tăng đột ngột điện áp V_{sense} khi công tắc điều khiển HS từ trạng thái bật sang trạng thái đóng, ta sử dụng khối dead-time nhằm tạo ra 2 tín hiệu không bị trùng nhau. Để giải thích rõ hơn, khóa S_1 sẽ ngắn sớm và bắt chậm hơn so với tín hiệu điều khiển công tắc HS, nhằm đảm bảo khi khóa S_1 bật lên thì giá trị điện áp V_X đã ổn định và khóa S_1 sẽ tắt trước khi công tắc điều khiển HS đóng nhằm tránh trường hợp điện áp V_X bị tụt mạnh gây ra tín hiệu điều khiển sai lệch và tín hiệu mạch đo dòng được biểu diễn như trên đồ thị 3.26. Tín hiệu điều khiển S_1 được tạo ra từ khối dead-time với đầu vào là tín hiệu đầu ra của mạch levelshifter và tạo ra hai tín hiệu lần lượt là V_{S_1} và tín hiệu điều khiển công tắc HS là V_{HS} không bị chồng lên nhau.

Dưới đây là kết quả mô phỏng mạch đo dòng sử dụng trong mạch hạ áp với điện áp đầu vào $V_{IN} = 48V$ với tần số hoạt động là 200KHz. Tương tự với phân tích lý thuyết, trong giai đoạn 1, khi công tắc HS được bật và công tắc LS được tắt, điện áp V_B sẽ theo sát điện áp V_A đồng thời điện áp V_{sense} sẽ tăng lên, và sau khi công tắc HS tắt và công tắc LS được bật, điện áp V_{sense} sẽ giảm về 0.



Hình 3.27 Kết quả mô phỏng tín hiệu điều khiển mạch đo dòng




Hình 3.28 Kết quả mô phỏng mạch đo dòng

Từ hình 3.27 và 3.28, phải mất $t = 119\text{ns}$ để mạch hồi tiếp âm kéo được $V_A = V_B$, với tỷ lệ sai số xấp xỉ 0,1% nằm trong ngưỡng giá trị chấp nhận được. Kiểm tra tỷ lệ mang thông tin dòng là $\frac{V_{sense}}{I_L} = 3.09$ sai số 3% so với lý thuyết.

3.3.2 Mạch cộng


Để mạch hạ áp sử dụng phương pháp điều khiển dòng điện định hysteresis ở trạng thái ổn định với mọi tín hiệu điều khiển duty cycle chúng ta cần cộng xung răng cưa ảo và tín hiệu V_{sense} để tránh hiện tượng subharmonic oscillation như đã trình bày ở phần

2.3.2.1. Hiện nay, phương án phổ biến sẽ dựa vào định luật dòng điện Kirchhoff bằng cách sử dụng hai mạch biến điện áp thành dòng điện cùng chảy qua điện trở R_f và tạo ra $V_{sense} + V_{Ramp}$ được mô tả bởi hình 3.29.



Hình 3.29 Mô hình mạch cộng cơ bản

Tuy nhiên, phương pháp này gây hao phí công suất khá đáng kể và làm tăng diện tích của mạch. Giải pháp chúng ta sẽ sử dụng mạch cộng cải tiến được mô tả như hình 3.30 với việc sử dụng một MOSFET sẽ giảm công suất hao phí đi đáng kể và sẽ dễ hơn trong việc thiết kế.



Hình 3.30 Mô hình mạch cộng cơ bản cải tiến

Từ hình 3.30 giá trị tín hiệu điều khiển được viết thành:

$$V_{sense+} = I_{sense}R_{sense} + V_{Ramp(AC)} + V_{M0(DC)} \quad (3.22)$$

Với $V_{Ramp(AC)}$ là thành phần xung răng cửa còn $V_{M0(DC)}$ là giá trị không ảnh hưởng đến hệ số góc của xung răng cửa nhưng nó vẫn ảnh hưởng đến khoảng điện áp khả dụng tại đầu ra của tín hiệu điều khiển V_c . Mạch hoạt động dựa trên nguyên lý thành phần AC của


tín hiệu V_{Ramp} sẽ được giữ nguyên hệ số góc nếu PMOS M_0 có hệ số khuếch đại $A_v = 1$, ta có:

$$A_v = \frac{g_m R_{sense}}{1 + g_m R_{sense}} = \frac{1}{1 + \frac{1}{g_m R_{sense}}} \approx 1 \quad (3.23)$$

Suy ra:

$$g_m \gg \frac{1}{R_{sense}} \quad (3.24)$$

Để hệ số góc của xung răng cưa ảo được giữ nguyên ta phải điều chỉnh kích thước của MOSFET M_0 để đảm bảo phương trình 3.24. Hình 3.31 là kết quả mô phỏng mạch cộng cải tiến với đầu vào là tín hiệu xung V_{Ramp} có hệ số góc là 0.18 với dải điện áp $0mV \sim 900mV$ và tần số hoạt động là $200kHz$. Hệ số góc tín hiệu đầu ra $V_{Ramp OUT}$ có hệ số góc xấp xỉ 0.178 và chúng ta có thể đảm bảo được giá trị V_{sense+} có giá trị giống với lý thuyết mô tả.




Hình 3.31 Kết quả mô phỏng mạch cộng cải tiến

3.3.3 Mach bù

Từ chương 2, chúng ta đã xây dựng được hàm truyền mạch hạ áp sử dụng phương pháp điều khiển dòng điện định, độ khuếch đại vòng áp khi chưa có bù là:


$$T_{vu} = H \frac{1}{R_f} G_{c0} \frac{1}{1 + \frac{S}{QW_0} + \frac{s^2}{W_0^2}} \quad (3.25)$$

Để thấy, độ khuếch đại vòng áp khi chưa có bù là đáp ứng bậc hai với hai điểm cực và để hiểu rõ hơn, ta cần mô phỏng hàm truyền trên MATLAB với các thông số như điện áp đầu vào $V_{in} = 48V$, điện áp đầu ra $V_{out} = 12V$, tần số hoạt động $f_s = 200kHz$, giá trị linh kiện cuộn cảm và tụ điện lần lượt là $47uH$ và $3.3uF$. Đồ thị hàm truyền được biểu diễn ở hình 3.32.



Hình 3.32 Đồ thị hàm truyền chưa có bù

Nhận xét với đồ thị đặc tuyến biên độ và đặc tuyến pha của hàm truyền mạch hạ áp khi chưa có bù có độ khuếch đại tại tần số thấp rất nhỏ $-20dB$ nhưng độ dự trữ pha lại rất ổn định 90° . Hình 3.33 phân tích hàm truyền bộ bù PI (bù lại II) để tăng băng thông vòng hồi tiếp điện áp.



Hình 3.33 Mạch bù loại II

Có thể dùng mạch khuếch đại hoặc Opamp hoặc cũng có thể là OTA để xây dựng mạch bù để điều khiển điện áp đầu ra sau khi phân áp với tỷ lệ H so với điện áp tham

chiếu V_{ref} . Trong điều kiện lý tưởng, khồi bù được xem như hoạt động một cách hiệu quả khi thỏa mãn điều kiện $HV_{out} = V_{ref}$, trong trường hợp này, sai số tín hiệu sẽ tiến gần tới không. Để đạt được điều này, khồi bù cần có khả năng tăng cường tín hiệu ở dải tần thấp để giảm thiểu tác động của nhiễu tới tín hiệu đầu vào và để hạn chế tác động của biến đổi tải lên điện áp đầu ra. Vì mạch bù có sử dụng mạch OTA là mạch khuếch đại nên chúng ta phải xét đến điện trở đầu ra r_0 của mạch OTA có ảnh hưởng như thế nào đến hàm truyền mạch bù.

Hơn nữa, vì hệ thống hoạt động trong một môi trường kín, việc quan tâm đến độ ổn định của hệ thống trở nên cực kỳ quan trọng. Để kiểm tra khả năng ổn định, ta có thể dựa vào sự biến thiên pha của hệ số khuếch đại trong dải tần cắt. Bằng cách này, có thể đánh giá mức độ ổn định của hệ thống. Để biên độ lớn hơn 0° ta tinh chỉnh hệ số khuếch đại bằng cách tạo ra các điểm không và điểm cực từ mạch bù.

Tuy nhiên, trong thực tế, việc đạt được biên độ pha mong muốn, ví dụ như 45° , thậm chí tốt nhất là 60° , thường đối mặt với nhiều khó khăn với nhiều hệ thống. Khi gặp tình huống này, hệ thống có thể duy trì hoạt động ổn định với phản hồi vượt qua đáp ứng cần thiết.

Hàm truyền mạch bù loại II được biểu diễn như sau:

$$G_c(s) = \frac{R_4}{R_1 + R_4} \times (g_m) \times \frac{1 + R_2 C_1 s}{(C_3 + C_1)s + R_2 C_3 C_1 s^2} \quad (3.26)$$

Biến đổi phương trình 3.26 về dạng biểu diễn rõ các điểm cực và điểm không:

$$G_c(s) = \frac{R_4 g_m}{R_1 + R_4} \times \frac{R_2 C_1}{C_1 + C_3} \times \frac{1 + \frac{1}{s R_2 C_1}}{1 + s R_2 \frac{C_1 C_3}{C_1 + C_3}} = G_c \frac{1 + \frac{\omega_z}{s}}{1 + \frac{s}{\omega_p}} \quad (3.27)$$


Hàm truyền mạch bù gồm một điểm cực và một điểm không và có tác dụng tăng độ khuếch đại tại tần số thấp nhưng đồng thời vẫn giữ nguyên giá trị dự trữ pha của hàm truyền. Kết hợp với hàm truyền khi chưa bù 3.25, ta tính được vòng phản hồi điện áp của mạch hạ áp sử dụng phương pháp điều khiển dòng điện định với bộ bù loại II:

$$T_v = H G_{cv}(s) \frac{1}{R_f} G_{vc}(s) = H \frac{1}{R_f} G_c \frac{1 + \frac{\omega_z}{s}}{1 + \frac{s}{\omega_p}} G_{c0} \frac{1}{1 + \frac{S}{Q\omega_0} + \frac{s^2}{\omega_0^2}} \quad (3.28)$$

Chon tần số cắt $f_c = \frac{f_s}{5} = 40kHz$ nên tại $f_c = 40kHz$ thì biên độ hàm truyền của phương trình 3.28 bằng $0dB$, từ đó ta có thể tính toán các giá trị linh kiện sử dụng trong mạch bù. Kiểm tra hàm truyền mạch khi có thêm khồi bù với các thông số linh kiện được tính toán như trên trên MATLAB.

Bảng 3.6 Bảng giá trị linh kiện của mạch bù

Ký hiệu	Giá trị
R_2	$4M\Omega$
C_1	$5pF$
C_3	$1fF$
g_m	$120u$
r_0	$100M\Omega$




Hình 3.34 Đồ thị hàm truyền khi có bù

Nhận xét, tại tần số cắt $f_c = 40kHz$ biên độ của hàm truyền bằng $0dB$ và pha của mạch là 61° nằm trong vùng mạch hoạt động ổn định và có độ dự trữ nhất định để đảm bảo khi sản xuất có xuất hiện một số thành phần ký sinh gây ảnh hưởng đến độ ổn định của mạch thì pha của mạch vẫn có tính ổn định cao và luôn nằm trong vùng hoạt động ổn định.

3.3.4 Mạch tạo xung răng cửa

Với mạch chuyển đổi điện áp DC-DC, mạch tạo xung răng cửa là thành phần thiết yếu với mục đích là một khồi tự dao động để tạo ra tín hiệu xung điều khiển. Nguyên tắc hoạt động của mạch tạo xung răng cửa dựa vào việc sạc và xả tụ điện thông qua một nguồn dòng cố định, được mô tả bằng mô hình lý tưởng như hình 3.35.



Hình 3.35 Mô hình mạch tạo xung ramp lý tưởng

Với cấu trúc được sử dụng là cấu trúc truyền thống, sau khi điều kiện ban đầu được thiết lập lại, tụ điện sẽ được sạc chậm (slow charging) với một nguồn dòng I_{Chg} cho tới khi điện áp của xung ramp đạt được mức điện áp cao (V_H), mức điện áp cao được chọn là 900mV. Ngay lúc này, bộ so sánh gồm hai bộ so sánh tĩnh cùng với bộ mạch chốt SR latch sử dụng hai cổng NOR hoạt động, kích hoạt công tắc S_{Dchg} để điện tích trên tụ được xả hoàn toàn xuống đất thông qua công tắc S_{Dchg} và bắt đầu một chu kỳ tạo xung mới. Như vậy, mức điện áp thấp được tạo ra là $V_L=0V$. Với việc sạc tụ bằng một nguồn dòng không đổi, ta có biểu thức xác định lượng điện tích được sạc vào bản dương của tụ như phương trình 3.29.

$$I = \frac{dq}{dt} \quad (3.29)$$

Do dòng sạc là nguồn dòng không đổi, nguyên hàm hai vế, ta có:

$$\Delta q = I \Delta t \quad (3.30)$$

Đồng thời, ta có biểu thức thể hiện sự phụ thuộc của lượng điện tích sạc tụ vào sự thay đổi điện áp giữa hai đầu tụ:

$$\Delta q = C \Delta U \quad (3.31)$$


Từ phương trình 3.30 và 3.31 và $\Delta U = V_H - V_L$, ta rút ra được biểu thức xác định tần số mà mạch tạo xung răng cửa tạo ra như phương trình 3.32:

$$f_{ramp} = \frac{I}{C(V_H - V_L)} \quad (3.32)$$

Sau khi điện áp trên tụ đạt được mức cao, tụ điện sẽ xả qua điện trở của công tắc S_{Dchg} theo phương trình mà ta đã nghiên cứu:


$$V_{Dchg} = V_H e^{-\frac{t}{R_{Dchg} C}} \quad (3.33)$$

với cấu trúc mạch tạo xung răng cưa được chọn, hai công tắc được sử dụng sẽ được thay thế bằng MOSFET hoạt động ở vùng tuyến tính sâu (deep-triode) với mục đích giảm điện trở khi bật, từ đó sẽ làm giảm thời gian của xung xuống khi tự xả. Cấu trúc SR latch được sử dụng là cấu trúc mạch chốt sử dụng hai cổng NOR như hình 3.36.



Hình 3.36 SR latch sử dụng hai cổng NOR

Cấu trúc mạch so sánh được sử dụng ở đây là cấu trúc mạch so sánh tinh hai tầng với cặp đầu vào của CMP1 là PMOS và của CMP2 là cặp NMOS để đảm bảo các MOSFET được phân cực hoạt động ở vùng bão hòa. Với cấu trúc mạch so sánh hai tầng NMOS được thể hiện như hình 3.37.



Hình 3.37 Cấu trúc mạch so sánh vòng hở với đầu vào NMOS

Bộ so sánh được thiết kế với cấu trúc bộ so sánh hai tầng vòng hở với đầu vào là cặp khuếch đại vi sai NMOS M_8 và M_9 như hình 3.37. Nguồn dòng được sử dụng để

phân cực cho MOSFET hoạt động I_{BIAS} là 10uA. Bộ so sánh được thiết kế với đặc điểm có băng thông lớn hơn tần số chuyển mạch để đảm bảo hoạt động của mạch, đồng thời hệ số khuếch đại điện áp DC phải đủ lớn. Hệ số khuếch đại của mạch so sánh được tính theo công thức sau:

$$A_v(0) = A_{v1}(0)A_{v2}(0) \quad (3.34)$$

trong đó, $A_{v1}(0)$ là hệ số khuếch đại của tầng thứ nhất, $A_{v2}(0)$ là hệ số khuếch đại điện áp của tầng thứ hai tại tần số 0Hz. Tầng thứ nhất và tầng thứ hai đều được mắc theo kiểu S chung và ta sẽ tính được hệ số khuếch đại điện áp của tầng thứ nhất và tầng thứ hai lần lượt theo phương trình 3.36:

$$A_{v1}(0) = g_{m9}(r_{06} // r_{09}); A_{v2}(0) = g_{m7}(r_{07} // r_{03}) \quad (3.35)$$

Do đó, ta có thể xác định được hệ số khuếch đại điện áp của bộ so sánh:

$$A_v(0) = g_{m9}(r_{06} // r_{09})g_{m7}(r_{07} // r_{03}) \quad (3.36)$$

Như đã xét đến để đảm bảo sự hoạt động của mạch, một yếu tố quan trọng đó chính là băng thông của bộ so sánh. Ta xét đến đáp ứng tần số của bộ so sánh này. Đáp ứng tần số của mạch so sánh được đề cập đến bởi các điểm cực trong hàm truyền của bộ so sánh. Với C_1 là tổng điện dung các tụ kí sinh ở đầu ra của tầng thứ nhất và C_2 là tổng điện dung đầu ra của các tụ kí sinh ở tầng thứ hai, ta sẽ tìm được biểu thức xác định hai điểm cực của bộ so sánh như phương trình 3.38.


$$p_1 = -\frac{1}{C_1(r_{06} // r_{09})}; p_2 = -\frac{1}{C_2(r_{07} // r_{03})} \quad (3.37)$$

Tuy nhiên, tụ điện đầu ra sẽ được xác định bởi giá trị tụ chiếm ưu thế hơn đó là C_L . Từ đó, biểu thức hàm truyền mạch hở của bộ so sánh được xác định theo phương trình 3.38.

$$A_v(s) = \frac{A_v(0)}{\left(\frac{s}{p_1} - 1\right)\left(\frac{s}{p_2} - 1\right)} \quad (3.38)$$

Khi này, băng thông của mạch so sánh này được tính đến điểm cực có tần số nhỏ hơn trong hai điểm p_1 và p_2 . Như vậy, việc tăng hoặc giảm băng thông sẽ phụ thuộc vào việc thay đổi giá trị điện trở và điện dung tụ đầu ra của tầng thứ nhất hoặc tầng thứ hai của bộ so sánh để đạt được băng thông mong muốn. Xét tới phần thiết kế mạch so sánh vòng hở hai tầng, ta thấy MOSFET M_1 , M_2 và M_3 đang được mắc với nhau theo kiểu mạch gương dòng với mục đích để phân cực cho M_2 và M_3 hoạt động ở vùng bão hòa. Khi đó, M_2 sẽ như một nguồn dòng được sao chép với một tỷ lệ nhất định từ nguồn dòng I_{BIAS} và M_3 được xem như một nguồn dòng là tải cho M_7 đang được mắc theo cấu trúc mạch S chung. Như vậy khi thiết kế, ta phải đảm bảo tỉ lệ sao chép là chính xác và

hạn chế tối thiểu sự ảnh hưởng của hiện tượng "chiều dài kênh dẫn" nên ta sẽ để kích thước $\frac{W}{L}$ của M_1 , M_2 và M_3 là như nhau và sẽ khác nhau tích của hệ số Multiplier và Finger ($M \times F$). Tỷ lệ của tích sẽ quy định giá trị dòng được sao chép từ M_1 sang M_2 và M_3 . Tiếp theo, xét đến cặp vi sai đầu vào, ta sẽ để kích thước và tích $M \times F$ của M_8 và M_9 là như nhau. Xét các MOSFET M_5 , M_6 và M_7 , ta thấy 3 MOSFET này được mắc với nhau theo kiểu mạch gương dòng. Như vậy ta thấy dòng qua nhánh M_2 sẽ được chia đều vào hai nhánh của M_5 và M_6 . Như vậy, nếu dòng qua M_3 gấp a lần M_2 thì ta sẽ phải điều chỉnh sao cho tỷ lệ tích $M \times F$ của M_7 gấp 2a lần tích $M \times F$ của M_6 . Khi thiết kế, nguồn dòng phân cực sẽ được sử dụng bởi cấu trúc "master bias". Mạch master bias sử dụng mạch gương dòng dùng cấu trúc cascode. Việc phân cực phải đảm bảo cho các MOSFET đều hoạt động ở vùng bão hòa.




Hình 3.38 Kết quả mô phỏng mạch tạo xung răng cưa

Sau khi thay thế các linh kiện lý tưởng bằng mạch sử dụng MOSFET, kết quả mạch tạo xung răng cưa đạt được mức $V_H = 900mV$, $V_L = 0V$ và tần số $f_{ramp} = 200kHz$.

3.3.5 Mạch PWM


Mạch điều chế độ rộng xung với mục đích tạo ra tín hiệu xung vuông là xung điều khiển cho hai công tắc phía cao và công tắc phía thấp. Tín hiệu từ xung răng cưa sẽ được đưa vào một bộ so sánh để so sánh với một mức điện áp tham chiếu ($V_{ref}=225mV$) được chọn để tạo ra tín hiệu xung điều khiển có $D = 0.25$. Ta sẽ có biểu đồ thời gian của bộ điều chế động rộng xung như hình 3.39.



Hình 3.39 Tín hiệu đầu ra của bộ điều chế độ rộng xung


3.3.6 Mạch Deadtime

Nhiệm vụ của bộ điều khiển độ rộng xung PWM là tạo ra xung đồng hồ cung cấp tới cực cổng cho cả hai công tắc cao (HS) và công tắc thấp (LS). Tuy nhiên, khi công tắc HS, LS được điều khiển trực tiếp từ tín hiệu đầu ra của mạch SR latch sẽ gây ra hiện tượng cả hai công tắc HS và LS cùng bật trong một khoảng thời gian. Hiện tượng này gây lãng phí năng lượng đáng kể, dẫn đến giảm hiệu suất của toàn bộ mạch. Để khắc phục tình trạng này, ta cần một khối Deadtime được xây dựng bao gồm mạch current-starved và các khối logic NAND, NOR và NOT như hình 3.40 với nhiệm vụ tạo ra một khoảng thời gian trễ giữa hai xung đầu vào cực cổng của công tắc HS và công tắc LS.



Hình 3.40 Cấu trúc mạch Deadtime


Mạch Current-starved chịu trách nhiệm tạo ra khoảng thời gian trễ giữa tín hiệu đầu vào D và tín hiệu đầu ra D1. Để thực hiện nhiệm vụ này, ta điều chỉnh dòng sạc và xả của tụ ký sinh tại cực cổng của hai MOSFET M4 và M6. Mô phỏng mạch tạo deadtime trên phần mềm Cadence Virtuoso được kết quả như hình 3.41 đảm bảo hai tín hiệu điều khiển công tắc HS và LS không cùng bật. Với đầu vào là tín hiệu D có tần số $200kHz$, duty cycle 0.75 với rise time = fall time = 5ns.



Hình 3.41 Cấu trúc mạch Deadtime

3.4 Khối PWM Dimming

Với ba phương pháp Dimming được trình bày ở chương 1, ta lựa chọn phương pháp Enable PWM Dimming, tín hiệu điều khiển sẽ thay đổi liên tục giữa hai trạng thái: trạng thái bật và trạng thái tắt. Quá trình này tạo ra một dãy các xung ngắn và dài, tùy thuộc vào tỷ lệ tín hiệu bật/tắt. Tỷ lệ thời gian mà tín hiệu ở trạng thái bật so với tổng thời gian của chu kỳ xác định mức độ sáng của đèn LED. Mạch tạo tín hiệu Dimming được minh họa ở hình 3.42.




Hình 3.42 Cấu trúc mạch Dimming


Khi $DIM = 1$, tín hiệu đầu ra khối điều khiển đi qua cổng AND và được giữ nguyên giá trị nên mạch hoạt động bình thường. Ngược lại khi $DIM = 0$, tín hiệu đầu vào khối điều khiển cổng sẽ bằng 0 nên mạch sẽ không hoạt động khiến cho dòng điện đầu ra $I_{LED} = 0A$.

3.5 Kết quả mô phỏng mạch hạ áp sử dụng phương pháp điều khiển dòng điện định


Sơ đồ mô phỏng mạch hạ áp sử dụng phương pháp điều khiển dòng điện định với điện áp đầu vào 48V, điện áp đầu ra 12V và dòng tại tải là $I_{LED} = 1A$.



Hình 3.43 Sơ đồ mạch mô phỏng



Hình 3.44 a) Đồ thị dạng tín hiệu đầu ra; b) Đồ thị phỏng to dạng tín hiệu đầu ra



Hình 3.45 Đồ thị dạng tín hiệu điều khiển

Kết quả mô phỏng mạch điều khiển đèn LED được thể hiện ở hình 3.44. Kết quả mô phỏng mạch được thiết kế và tối ưu tại dòng tải $I_{LED} = 1A$ và không có sự thay đổi độ sáng của đèn LED đồng nghĩa với dòng điện qua đèn LED ổn định tại $I_{LED} = 1A$ hay không có tín hiệu cần truyền. Hình 3.45 biểu diễn các dạng tín hiệu của điện áp đầu ra, dòng điện chạy qua đèn, điện áp đầu ra của khối Current Sensing, hiệu điện thế giữa hai cực G và S của hai công tắc HS và LS. Qua đó thể hiện mạch đã đảm bảo được dòng qua tải ổn định tại 1A. Bảng 3.7 tổng hợp các thông số cụ thể của mạch tại điều kiện mô phỏng không có tín hiệu cần truyền với hiệu suất cao nhất có thể đạt được 97.1%. Và các thông số chỉ tiêu kỹ thuật ở bảng 3.1 được đáp ứng với kết quả mô phỏng.


Bảng 3.7 Bảng kết quả mô phỏng chưa có Dimming

Chỉ tiêu kỹ thuật	Ký hiệu	Giá trị
Điện áp đầu vào V_{in}	V_{in}	48V
Điện áp đầu ra	V_{out}	12, 18V
Biến thiên điện áp đầu ra	ΔV_{out}	1,5% V_{out}
Dòng qua LED	I_{LED}	992mA
Biến thiên dòng qua LED	ΔI_{LED}	1,5% I_{LED}

Khi mạch thêm thành phần Dimming vào với tần số $f_{DIM} = 1kHz$ với chuỗi tín hiệu cần truyền được giả thiết là chuỗi bit "0", "1" liên tiếp. Các thông số mô phỏng chi tiết được thể hiện trong bảng 3.8. Trong trường có tín hiệu cần truyền đi, hiệu suất mạch đạt được lớn nhất 97.1% ở dòng tải $I_{load,max} = 1A$.

Bảng 3.8 Bảng kết quả mô phỏng có Dimming

Chỉ tiêu kỹ thuật	Ký hiệu	Giá trị
Điện áp đầu vào V_{in}	V_{in}	48V
Điện áp đầu ra	V_{out}	12,2V
Biến thiên điện áp đầu ra	ΔV_{out}	1,5% V_{out}
Dòng qua LED	I_{LED}	992mA
Biến thiên dòng qua LED	ΔI_{LED}	1,5% I_{LED}



Hình 3.46 Đồ thị dạng tín hiệu đầu ra khi có Dimming

Khi $DIM = 1$ mạch sẽ khởi động từ trạng thái ban đầu và mất thời gian $80\mu s$ để mạch đạt tới trạng thái ổn định và đảm bảo được điều kiện $t_{transient} \leq \frac{T_{DIM}}{100}$. Và khi $DIM = 0$ sẽ tắt tín hiệu điều khiển cho công tắc S1 và khi đó $V_{out} = 0V$ và $I_{LED} = 0$ đèn LED sẽ để thể hiện bit "0".

Bảng 3.9 Bảng so sánh kết quả mô phỏng với các nhiệt độ khác nhau

	Nhiệt độ $t^{\circ}C$			
	0°	27°	75°	100°
Điện áp đầu ra $V_{out}(V)$	12.15	12.18	12.19	12.19
Biến thiên điện áp đầu ra $\Delta V_{out}(V)$	1.5% V_{out}	1.5% V_{out}	1.5% V_{out}	1.6% V_{out}
Dòng qua LED $I_{LED}(mA)$	990	998	998	999
Biến thiên dòng qua LED $\Delta I_{LED}(A)$	1.4% I_{LED}	1.5% I_{LED}	1.5% I_{LED}	1.5% I_{LED}
Thời gian đáp ứng $t_{trans}(\mu s)$	90	80	85	85

3.6 Kết luận chương

Chương 3 đã trình bày về cách thiết kế các khối mạch nhỏ trong hệ thống và mô phỏng trên phần mềm Cadence Virtuoso với công nghệ 0.18 μm XFAB High-Voltage Silicon-On-Insulator (HV SOI), và mô phỏng mạch hạ áp sử dụng phương pháp điều khiển dòng điện đỉnh có hiệu suất cao nhất có thể đạt được khi giả định tín hiệu đầu vào là chuỗi bit "0", "1" liên tiếp lần lượt là 96.5% và 97.1%. Kết quả mô phỏng đảm bảo bảng chỉ tiêu kỹ thuật 3.1 được thỏa mãn và dòng điện qua tải luôn ổn định tại 1A khi DIM = 1 và thời gian đáp ứng của mạch có thể đảm bảo tần số Dimming 1kHz.

KẾT LUẬN

Kết luận chung và các hướng phát triển

Đồ án đã trình bày tổng quan về hệ thống truyền thông bằng ánh sáng nhìn thấy, từ cơ sở lý thuyết và mối quan hệ giữ bộ phát và bộ thu đã đưa ra yêu cầu kỹ thuật về bộ điều khiển đèn LED. Từ đó, tôi và nhóm đề xuất thiết kế mạch tích hợp LED Driver cho ứng dụng VLC được đưa ra dựa trên phương pháp điều khiển dòng định và PWM Enable Dimming, mạch được thiết kế và mô phỏng trên phần mềm Cadence Virtuoso dựa trên công nghệ $0.18\mu m$ XFAB HV SOI với hiệu suất lớn nhất đạt được là 97.1% tại dòng tải ở trạng thái LED bật là 1A. Kết quả mô phỏng trên đều được thực hiện với giả định tín hiệu cần truyền là các chuỗi bit "0", "1" liên tiếp tương ứng với các trạng thái tắt - bật của đèn LED và tần số truyền tín hiệu là $1kHz$. Các kết quả mô phỏng trên đều đã đáp ứng được yêu cầu về đảm bảo độ ổn định cho dòng qua LED tại mỗi trạng thái của đèn, đồng thời đáp ứng được các thông số kỹ thuật đã được đề ra. Tuy nhiên, trong quá trình thực hiện, mạch tích hợp chưa được tối ưu hoàn toàn về phương pháp thiết kế đồng thời chưa tiến hành thiết kế bản vẽ vật lý để xác định được chính xác sự ảnh hưởng của các thành phần điện tử và tụ điện ký sinh lên hoạt động của mạch.

Trong thời gian tới, tôi và nhóm sẽ tiến hành thiết kế bản vẽ vật lý (layout) để kiểm chứng các thành phần ký sinh ảnh hưởng đến kết quả mô phỏng của mạch và đồng thời phát triển theo hướng xử lý nhiều bit tín hiệu hơn trong cùng 1 chu kỳ Dimming.

TÀI LIỆU THAM KHẢO

- [1] L. U. Khan, “Visible light communication: Applications, architecture, standardization and research challenges,” *Digital Communications and Networks*, vol. 3, no. 2, pp. 78–88, 2017.
- [2] D. Liu, S. J. Hollis, and B. H. Stark, “A new design technique for sub-nanosecond delay and 200 v/ns power supply slew-tolerant floating voltage level shifters for gan smps,” *IEEE Transactions on Circuits and Systems I: Regular Papers*, vol. 66, no. 3, pp. 1280–1290, 2018.
- [3] M. Z. Chowdhury, M. T. Hossan, A. Islam, and Y. M. Jang, “A comparative survey of optical wireless technologies: Architectures and applications,” *ieee Access*, vol. 6, pp. 9819–9840, 2018.
- [4] P. Deng, “Real-time software-defined adaptive mimo visible light communications,” *Visible Light Communications*, pp. 637–640, 2017.
- [5] M. Shahjalal, M. K. Hasan, M. Z. Chowdhury, and Y. M. Jang, “Smartphone camera-based optical wireless communication system: Requirements and implementation challenges,” *Electronics*, vol. 8, no. 8, p. 913, 2019.
- [6] H.-Y. Lee, H.-M. Lin, Y.-L. Wei, H.-I. Wu, H.-M. Tsai, and K. C.-J. Lin, “Rolling-light: Enabling line-of-sight light-to-camera communications,” in *Proceedings of the 13th annual international conference on mobile systems, applications, and services*, 2015, pp. 167–180.
- [7] T.-C. Yu, W.-T. Huang, W.-B. Lee, C.-W. Chow, S.-W. Chang, and H.-C. Kuo, “Visible light communication system technology review: Devices, architectures, and applications,” *Crystals*, vol. 11, no. 9, p. 1098, 2021.
- [8] A. Aliaberi, P. C. Sofotasios, and S. Muhamadat, “Modulation schemes for visible light communications,” in *2019 international conference on advanced communication technologies and networking (CommNet)*. IEEE, 2019, pp. 1–10.
- [9] T. Wang, F. Yang, J. Song, and Z. Han, “Dimming techniques of visible light communications for human-centric illumination networks: State-of-the-art, challenges, and trends,” *IEEE Wireless Communications*, vol. 27, no. 4, pp. 88–95, 2020.
- [10] R. Erickson and D. Maksimović, *Fundamentals of Power Electronics*. Springer International Publishing, 2020.

- [11] Z. Liu and H. Lee, “A 25w 97%-efficiency 3.5 mhz integrated dimmable led driver with lossless synchronous current control and floating nmos-sensing scheme,” in *2014 IEEE Applied Power Electronics Conference and Exposition-APEC 2014*. IEEE, 2014, pp. 1378–1383.
- [12] K. Chen, *Power Management Techniques for Integrated Circuit Design*. John Wiley & Sons, 2016.
- [13] B. Wicht, “Analog building blocks of dc-dc converters: Examining fundamental concepts,” *IEEE Solid-State Circuits Magazine*, vol. 12, no. 3, pp. 42–47, 2020.
- [14] D. Park, Z. Liu, and H. Lee, “A 40 v 10 w 93%-efficiency current-accuracy-enhanced dimmable led driver with adaptive timing difference compensation for solid-state lighting applications,” *IEEE Journal of solid-state circuits*, vol. 49, no. 8, pp. 1848–1860, 2014.