

ADIC12 期末報告

1. 簡介

此鎖相迴路由頻率相位偵測器，控制器，濾波器，數位控制震盪器和除頻器組成，如圖 1-1 大致所示。其中震盪器和偵測器使用 SPICE 來實現，其餘則是 Verilog。




圖 1-1

2. 頻率相位偵測器

偵測器架構如圖 2-1 所示，兩個輸入端分別為參考時脈和除頻器輸出時脈，兩個輸出端則分別代表除頻器輸出時脈的領先或落後。其運作原理是其中一端會輸出一個低電位脈波而另一端則會維持在高電位，反之亦然，此時控制器就能利用參考時脈的負緣來得知該變化並做更進一步的處理。透過 UltraSIM 模擬後測得兩輸入可接受的最小相位差是 40ps，而最大的輸入頻率是 1.1GHz。




圖 2-1

3. 控制器

控制器追蹤頻率的方式是利用二元搜尋法來進行，如圖 3-1 所示。每當頻率超過目標頻率後就將搜尋步數減半，直到步數為一時就代表完成追蹤。




圖 3-1

4. 濾波器

當頻率鎖定完成後控制碼就會被存入暫存器當中，若極性發生改變就從暫存器重新載入控制碼，若控制碼有連續四次的增加暫存器的值就加一，連續四次的減少則是減一。

5. 數位控制震盪器

震盪器架構如圖 5-1 所示，




圖 5-1

由三個 Delay Bank 串聯而成，每個 Delay Bank 並聯 128 個反相器。由於控制碼是七位元，而震盪器的輸入是是一百二十八位元，每個位元代表每個 Delay Bank

其中一個反相器的開關，因此控制器在輸出前須先把控制碼作轉換。透過 HSPICE 模擬後測得最大的輸出頻率是 2.63GHz，最小則是 34MHz。

6. 結果波形圖




圖 6-1：參考時脈 1.75GHz，M=1




圖 6-2：參考時脈 400MHz，M=3

7. 規格

Parameters		
1	Target Process	0.18 μm
2	Max. Reference Clock (MHz)	1750
3	Min. Reference Clock (MHz)	400
4	Max. Output Clock (MHz)	2600
5	Min. Output Clock (MHz)	34
6	Max. Divide Ratio	7
7	Max. Lock-in Time (# cycle)	21
8	Max. Re-lock Time (# cycle)	21
9	Max. Output Period Jitter (ps)	1265
10	Max. Output Cycle-to-Cycle Jitter (ps)	3843
11	Max. Output Phase Drift (ps)	1984
12	Max. Dynamic Power Consumption (mW)	39
13	Max. Static Power Consumption (mW)	1

8. 參考資料

ChungChing-Che. (2003). An all-digital phase-locked loop for high-speed clock generation.

HsuTerng-Yin. (2001). Design and analysis of a portable high-speed clock generator.

US5,473,285A. (1993). Method and apparatus for performing phase acquisition in an all digital phase lock loop.