


Dic

一、架構


此雙精度浮點數乘法器架構大致如圖一所示。A 和 B 分別為乘法器的輸入，Z 是乘法器的輸出。Z 的 Sign bit 由 A 和 B 的 Sign bit 經過 XOR gate 所決定，A 和 B 的 Exponent 與 Mantissa 會分別先經過加法器和乘法器再進入正規化的階段，在這個階段會檢查輸入 A 和 B 是不是特殊值，例如 0，無限大或者是 NaN，若都不是則加法器和乘法器運算完的結果經過正規化後就是答案。



圖一

二、乘法器


乘法器使用的是 Wallace tree 架構。如圖二所示，輸入 X 和 Y 皆是 53 個位元，包含 52 位元的 Mantissa 和隱含的 1，若是非正規形式則是 0。一開始先產生部分乘積再來是經過一系列的 Carry-Save Adder，經過 10 個週期之後就會產生最後的 Carry 和 Sum，兩者使用 Ripple-Carry Adder 相加之後就是乘法器的輸出。




圖二

三、正規化

正規化過程的架構和流程如圖三和圖四所示。在 Exponent 相加且 Mantissa 相乘結束之後要先正規化 Exponent 來得知最終輸出是否會是特殊值，正規化 Exponent 的方式是先求出 Mantissa 第一個 1 出現的位置和小數點的差再加上 A 和 B 的 Exponent (Sum)。若正規化之後的 Exponent 是 Overflow 則輸出無限大或無限小，若是 Underflow 則代表答案會是非正規數，此時 Mantissa 取乘積前 52 位的值並右移直到 Exponent 為零再四捨五入，若 Exponent 沒有 Overflow 或 Underflow 則直接四捨五入並輸出。



圖三



圖四

四、SPEC

Parameter	Value
Process	TSMC 16nm
Max Clock Frequency (GHz)	2.35
Cell Area (μm^2)	14238.478
Dynamic Power (mW)	64.8
Leakage Power (mW)	5

```

=====
Generated by:      Genus(TM) Synthesis Solution 20.10-p001_1
Generated on:      May 17 2024  01:06:44 pm
Module:           FP_MUL
Technology library: N16ADFP StdCells0p72v125c_ccs 100
Operating conditions: ss0p72v125c
Interconnect mode: global
Area mode:        physical library
=====

```

Instance	Module	Cell Count	Cell Area	Net Area	Total Area
FP_MUL		18683	14238.478	3121.197	17359.675

```

Instance: /FP_MUL
Power Unit: W
PDB Frames: /stim#0/frame#0

```

Category	Leakage	Internal	Switching	Total	Row%
memory	0.00000e+00	0.00000e+00	0.00000e+00	0.00000e+00	0.00%
register	3.64205e-03	5.58496e-02	2.68895e-03	6.21806e-02	88.92%
latch	0.00000e+00	0.00000e+00	0.00000e+00	0.00000e+00	0.00%
logic	1.39992e-03	3.95591e-03	2.39174e-03	7.74757e-03	11.08%
bbox	0.00000e+00	0.00000e+00	0.00000e+00	0.00000e+00	0.00%
clock	0.00000e+00	0.00000e+00	0.00000e+00	0.00000e+00	0.00%
pad	0.00000e+00	0.00000e+00	0.00000e+00	0.00000e+00	0.00%
pm	0.00000e+00	0.00000e+00	0.00000e+00	0.00000e+00	0.00%
Subtotal	5.04197e-03	5.98055e-02	5.08069e-03	6.99282e-02	100.00%
Percentage	7.21%	85.52%	7.27%	100.00%	100.00%

▲Area

```

=====
Generated by:      Genus(TM) Synthesis Solution 20.10-p001_1
Generated on:      May 17 2024  01:06:44 pm
Module:           FP_MUL
Technology library: N16ADFP StdCells0p72v125c_ccs 100
Operating conditions: ss0p72v125c
Interconnect mode: global
Area mode:        physical library
=====

```

Timing

```

Slack      Endpoint      Cost Group
-----
+41ps CORE_LOC_reg[2]/D CLK

```

Area

Instance	Module	Cell Count	Cell Area	Net Area	Total Area
FP_MUL		18683	14238.478	3121.197	17359.675


Design Rule Check

Max_transition design rule: no violations.

Max_capacitance design rule: no violations.

▲Power

Range	Total Count	Displayed / Scissored	Percentage
> 19.51 mV	1	1 / 0	0.00%
17.07 ~ 19.51 mV	7909	7909 / 0	3.55%
14.63 ~ 17.07 mV	17893	17893 / 0	8.04%
12.19 ~ 14.63 mV	17457	17457 / 0	7.85%
9.75 ~ 12.19 mV	17273	17273 / 0	7.76%
7.32 ~ 9.75 mV	16791	16791 / 0	7.55%
4.88 ~ 7.32 mV	16035	16035 / 0	7.21%
2.44 ~ 4.88 mV	20221	20221 / 0	9.09%
0.00 ~ 2.44 mV	86209	86209 / 0	38.75%
< 0.00 mV	22692	22692 / 0	10.20%



▲Summary

▲IR drop