8.2.2 SOI 特牲

SOI 最大的好處在於 STI 與底層氧化物的隔離,而沒有 N+ to P+隔離的限制,絕對沒有電晶體閂鎖的問題,使元件可儘量接近,增加元件密度。其次就是能增強對宇宙射線 α 粒子(α Particle)影響所導致(Soft Error)問題的免疫力。第三點,電場效應會變得更小,因為原來 bulk CMOS 元件會受水平和垂直電場不規則的影響。以FD-SOI來看,全部都限制在這個薄矽板之固定之區域,由於通道被限制於較淺區域,短通路效應可大幅降低,通道摻雜可減少,次臨界區的斜率會更陡,第四是 SOI 的電導(gm trans-conductance)更好,次臨界區的斜率會更陡,因為薄砂板這麼薄,閘極對自己之控制能力比在純矽基材更強,使元件的速度大幅提升,亦允許元件操作於更低電壓。




圖 8-3 SOI 次臨界區電導的改善與元件相同速率下低功率(LP)的應用。

第五點,SOI元件的 S/D 接面與氧化層相接,僅側向接面產生接面電容,使得接面電容的大幅降低,電路速度可因而變快。第六點,在 bulk MOS 元件中,溫度上升時,因反向偏壓之 pn 接面漏電流隨溫度成指數函數增加,因此使 MOS 元件之漏電流很受溫度之影響。由於有 buried oxide 之阻隔作用,SOI