

圖 8-13 局部應變矽分別在 N/P MOS 製程的差異。




圖 8-14 局部應變矽改善了全面應變矽 P-MOS 的電洞移動率下降的情形。

## 8.3.4 應變矽的工程問題

儘管應變矽與 CMOS 製程相容,但仍須考慮一些製程問題:

1. 掺雜物在 Si 中與 SiGe 中的擴散係數不同,在常用的 n 型掺雜如 As 在