- 10.設計一  $50\mu m^2$  的閘極氧化層測試鍵,經 WAT 量測為 0.654pF,試計算氧化層厚度。
- 11. 試比較電阻法及電容法求有效通道長度(Leff)的差異與優缺點。
- 12.金屬層間的介電層 (inter metal dielectric, IMD) 希望使用 low-k (低介電常數) 材料取代 SiO<sub>2</sub> 的原因為何?如何量測金屬層間介電層的介電常數?
- 13.以銅製程為例,如第二金屬層厚度為 2600 埃,試計算第二金屬層的片電阻值,若銅電阻φρ為 1.7Ω-cm。
- **14**.設計— L=100μm 與 W=20μm 的 RsN+電阻測試鍵,若外加電壓為 1V,經 WAT 量測電流為 32.535mA,試計算 RsN+的片電阻值。
- 15.試描述常見的電子元件隔離的方式及有效隔離確認的方法。
- 16.試比較電阻串及Kelvin結構法用來求接觸窗通孔(Contact/Via)電阻的差異 與優缺點。
- 17.積體電路中常見的雜訊(noise)有哪幾類?試述其成因。
- 18.一般完整元件模型卡(Model Card)包含那些參數。