為,甚至新的現象仍待工程師發現與解決。

6.製程整合

在高介電材料的電極蝕刻上,由於相對於 poly Si 電極的選擇比相對於 SiO 2高,一般可以乾蝕刻將多晶矽電極蝕刻掉而停在高介電材料介電層上,但由於高介電材料不易蝕刻,一般會以乾蝕刻接著以 HF 或 H₃PO₄ 濕蝕刻來去除,以避免傷及基材表面。若搭配金屬電極,由於金屬蝕刻不易控制,CD及 profile 亦可考慮以 Damascencent 方式來形成閘電極。

8.6 金屬閘極 Metal gate

8.6.1 金屬閘極特性與需求

在CMOS製程加入高介電材料後,另一重要的發展為金屬閘極的導入,其目的及特色為:

- 1. 由於複晶矽於偏壓下,因摻雜物空乏造成閘極電容的降低,或過多的摻雜物因擴散穿過閘介電層(penertration)造成臨界電壓不穩的情形,而金屬閘極可完全免除此困擾。
- 2. 電子容易在高介電材料中與表面光學聲子(SOphono)交互作用,而金屬閘極可有效遮蔽此作用而避免高介電材料造成載子遷移率下降的現象且金屬閘極能夠大幅降低閘極電阻。
- 3. 高介電材料會與複晶矽會形成鍵結,因費米能階固定(Fermi level pinning)而使臨界電壓位移,而金屬閘極與高介電材料則無此問題,相容性較高。

由於互補式金氧半導體(CMOS)元件在最佳化時 PMOS 和 NMOS 分別需要不同的功函數,所以需要有兩種功函數不同的金屬,一種用來做 PMOS 元件,另一種用來做 NMOS 元件。然而,這樣的需求會進一步增加製程整合的困難,同時也會增加晶片製造的複雜性與成本。