圖顯示於圖 3-2,圖中假設金屬和半導體的功函數差 qфms=0 而且氧化層內部或 其界面沒有任何電荷中心缺陷。然而,對於常用的 MOS 元件(例如,n<sup>+</sup> poly-Si 閘極/SiO<sub>2</sub>/p-type Si 基板)來說,功函數差 qφms 通常不等於零,而且在成長氧 化層的過程中會或多或少地使氧化層內部或其界面處存在一些我們不想要的電 荷。上面所舉出非理想情況下二個常見的例子會影響理想 MOS 的特性,例如 臨界電壓  $V_T$  和電容一電壓 (C-V) 特性。

我們先來討論功承數差(work function difference)。於§3.1.1 節中曾定義過 材料的功函數為費米能階與真空能階間的能量差,因此半導體的功函數 qo。會 隨著摻雜濃度的不同而改變 (例如圖 3-2 中 P 型半導體的 qφ, 會隨著摻雜濃度  $N_A$  的增加而變大)。所以,對於一個有固定功函數  $q\phi_m$  之特定金屬而言(例 如鋁的功函數約等於 4.1eV) ,其與半導體間的功函數差  $q\phi_{ms} \equiv (q\phi_m - q\phi_s)$  亦將 隨著半導體摻雜濃度的不同而改變。在較舊的 MOS 製程中, 鋁為最常用的金 屬間極之一;但目前工業界廣泛使用的金屬間極材料則為重摻雜(heavily doped) 的n型複晶矽(記作n<sup>+</sup> poly-Si)與p型複晶矽(記作p<sup>+</sup> poly-Si)。在實務上, 時,則以 E<sub>F</sub> ≅ E<sub>V</sub> 折似。又矽的電子親和力(對照圖 3-2,其定義為真空能階與 導電帶邊緣 Ec的能量差) 約等於 4.05eV,所以n+與p+複晶矽當作金屬閘極材 料時,其功函數  $q\phi_m$ 分別大約為 4eV 與 5.1eV。圖 3-10 顯示對各種閘極材料, 其與矽基板間的功函數差為基板摻雜濃度(以 N<sub>B</sub>表示)的函數。以下舉一例 說明: 現行p-MOSFET(P型金氧半場效電晶體)的製作方式大多採用 p<sup>+</sup> poly-Si當作閘極,搭配n型矽基底(其原理將於§4.1 節中介紹)。由圖 3-10 可看出 (圖中最上方之虛線),當 n 型基板掺雜濃度增加會使得 qфms 的值變得更正 (還是因為當n型基板中的摻雜量 $N_D$ 增加,會使費米能階 $E_F$ 更靠近 $E_C$ ,故矽 基板的功函數 qos 跟著變小)。

同理,由於目前 n-MOSFET 的製作大多以 n<sup>+</sup> poly - Si 為閘極而矽基底為 p 型,所以當增加基板雜質濃度 $N_A$ 會使半導體基板的費米能階 $E_F$ 更靠近 $E_V$ ,導 致矽基板的功函數 qφs 隨之增加,也同時使得 qφms 值變得更負如圖 3-10 中最下 方之虛線所顯示。