7.4.3 袋植入工程 (Halo Engineering)

在先進的CMOS電晶體製程中,為了進一步的抑制「電擊穿」漏電途徑,使元件在SCE的表現更好,除了會對閘極通道下方接近源/汲極底部的位置,進行「電擊穿中止」的離子植入,以提升該處底材(或井)的摻質濃度之外,還會處以所謂的「袋狀植入(Pocket Implant)」或暈狀植入(Halo Implant),藉著將入射離子,以斜角(Tilt Angle)的方式,來把摻質植入閘極的下方、源/汲極的兩旁,來更進一步的壓制「電擊穿」的發生。在袋狀植入的發展上如早期的 PTS(Punch Through Stopper 抗擊穿植入),LAT(Large Angle Tilt implant,大角度斜角植入),TIPS(Tilt Implant Punch Through Stopper,斜角抗擊穿植入),皆是以控制植入的能量劑量及角度來決定摻雜物的位置與濃度,藉以控制短通道效應。由於 Halo 濃度比井高,當通道長度縮小時,兩端高濃度的 Halo 靠近,臨界電壓提高,也因此改善了短通道行為。




圖 7-22 袋狀植入的製程方式,濃度分布及對臨界電壓的影響。