

圖 9-8 pseudo-NMOS 的例子 f=ABC+DE。

9.3.3 邏輯傳輸閘 (Transmission Gate)

為了讓系統內這些各種電路能互相配合,同步化(synchronous)有時很重要。對於前述之靜態電路,我們可以用 CMOS 開關加上時脈(clock)來控制以使之成為同步 synchronous 之電路。加上 clock 之靜態電路即叫做 clocked static 電路。方法是在 CMOS 靜態邏輯電路之前,加上 CMOS 傳輸閘(亦叫 pass transistor)作為開關,使輸入在有時脈控制 clock on 時才有輸出,可在不同電路間產生同步的行為。

為什麼不能用單一MOS 作為開關呢?我們若使用單一NMOS 作為開關時可以得到面積小,節點電容小的簡單電路,但在輸出由低態變為高態時,傳輸電流對電容充電,當 V_0 到達 $V_{DD}-V_t$ 時, i_0 會降為0,說明單一NMOS 開關會損失信號電壓振幅,會使輸出電壓準位下降。一個降低高態輸出位準損失的方法是利用製程技巧,使 $V_t=0$ 時,就能使損失消除,而零臨界電壓元件可利用離子佈植控制 V_t ,此零臨界電壓元件稱之為 native device (天然元件)。