

圖 13-31 疊層圖 24 疊層接觸窗／通孔的測試鍵示意圖。




圖 13-32 金屬線或多晶矽線的延伸及接觸窗／通孔的重疊。

Ex: total 17248 via and 8624 metal

$$R_{CVLA2} = (R_M - 8624 * R_{SM2} - 8624 * R_{SM3}) / 17248$$

$$R_M = \frac{V_F}{I_M} = 17248 * R_{CVLA2} + 624 * R_{SM2} + 8624 * R_{SM3}$$

3. 橋接 (Bridging)

為了在最小面積內繪製最密的電路，電路設計者往往採用最小的設計規則，而製造過程是否乾淨地把電路分離，避免橋接，可以設計最小橋接設計規則，梳狀結構來檢視相鄰電路因橋接造成的漏電情形。橋接的原因來自於製程的能力，蝕刻的殘留，異物的阻礙，水氣的進入等。常使用於晶片表面主動區（N+/P+active area），多晶矽層（poly layer），金屬層（metal layer）等。