

圖 13-33 梳狀結構用來測量同層電路橋接的行為。

Ex:N+多晶矽層間漏電 IBRNP1:

IBRNP1: $V_D = 1.2V$, $V_S = 0$, Measure $I_D = I_{BRNP1}$




圖 13-34 梳狀結構用來測量金屬層電路橋接的量測結果。

4.不同層間的橋接

由於半導體製程上下疊層,往往造成對不準的情形(mis-alignment),我們可以設計不同層間的橋接測試鍵,來判斷製造是否異常而造成漏電的情形,且由於對準可分別為X軸及Y軸作調整,因此測試鍵也常設計成L型,用來檢測X軸及Y軸的漏電行為。