介電常數的材料及製程的整合,溝渠式以深溝渠以增加電容面積,來形成 DRAM 的電容,且此電容器在電晶體製程前完成,並不會影響電晶體的熱預算(thermal budget),容易與邏輯元件整合在一起。




圖 11-13 DRAM操作訊號「1」電壓 VF1 及訊號「0」與參考電壓 (Vb) 間的關係。

$$VF1 \equiv Vcc^* \left[\frac{2Cs + Cb}{2_G} \right]^* \left[Cs + Cb \right]$$
$$VF0 \equiv Vcc^* \left[\frac{Cb}{2_G} \right]^* \left[Cs + Cb \right]$$
$$\Delta Vb \equiv \frac{Vcc}{2_G}^* \left[\frac{Cs}{Cs + Cb} \right] \approx \frac{Vcc}{2}^* \frac{Cs}{Cb}$$

在DRAM的操作上,假如我們想要把訊號「1」寫入這個DRAM胞,位元線上的電位將先被提升到Vcc,當字元線也同時達Vcc 的電位時,NMOS 將開啟。因為NMOS的源極與位元線相接,且位元線上的電位此時為Vcc(或是訊號「1」),這使得電容器及NMOS 因強反轉所形成的電子,將由位能較低的NMOS源極移去。當加之於NMOS閘極的字元線電壓回復零伏特時,NMOS將關閉,而電容器裏將空無電荷,這便代表數位訊號「1」,同理,假如要把「0」寫入這個DRAM胞,位元線上的電壓將為 0V 以代表這個輸入訊號。當字元線也達 Vcc 時,NMOS 將開啟,來自 NMOS 源極的電子(此時的電位為 0V)將流入 NMOS 及電容器,並恢復兩者的強反轉層。當 NMOS 因字元線電壓換為 0V 而關閉後電容器裡的電荷將被儲存,而完成寫入「0」的動作,如。因為DRAM 胞在完成「1」的寫入後,電容器將處於無電荷的非平衡狀態下,其他