
時的電力消耗,也降低了閘極打開時反轉層的電荷量。



製程微縮對閘極氧化層厚度及閘極漏電的要求。 圖 8-22

後面兩種低操作電力(LOP)及低待機電力(LSTP)邏輯晶片,對漏電流 的(leakage current)的要求相當嚴格。對於製程的主要挑戰為閘極介電層的直 接穿隊(direct tunneling)漏電流(由於直接穿隊效應的影響,單極漏電流將隨 著闡極介電層的物理厚度減少而呈現指數增加)。傳統慣用的 SiO2 材料,應 用於毫微米元件的主要限制,在於變薄後漏電流的控制,特別是當氧化層小於 3nm時,由於直接穿隧(direct tunneling)機率的增強,引起閘極電流急遽的增 加。對一個金氧半電晶體的操作而言,如果通道長度夠小的話(如 100nm), 闡極電流的值將遠小於汲極輸出電流,則即使氧化層薄至 1nm 左右的厚度,元 件仍可維持切換的特性。但整體的功率消耗將限制電路中元件的數目。就ULSI 電路技術的進展,一般認為於1伏特操作電壓時,最大可容忍的閘極電流密度 約為1~10A/cm²,換算的氧化層厚度為1.5~2nm。對於漏電流控制要求更嚴的 部分分記憶體電路,其氧化層厚度不能太薄。

面對這些挑戰,提出的解決方案為大幅增加閘極介電層的介電常數,在相 當電容值下,高介電係數材料的實際厚度 (physical thickness) 遠大於氧化層厚 度,在一定跨壓下,可減輕介電層內電場強度,因而降低閘極漏電流。因此, 當超薄氧化層遇到漏電流過高的限制時,可以高介電係數材料替代,繼續往更 薄(< 1.5nm)的等效氧化層厚度發展。對於漏電流要求嚴格的電路,尤其是