

Measure ID1 with  $V_s = V_B = 0V$ ,  $V_{DS} = 0.1V$ ,  $V_{GS1} = V_t - 0.1$

Measure ID2 with  $V_s = V_B = 0V$ ,  $V_{DS} = 0.1V$ ,  $V_{GS2} = V_t - 0.2$

When  $\Delta V_{GS} = 0.1$ , then

$$S_t = 1000 * \left[ \frac{\Delta \log_{10} I_D}{\Delta V_G} \right]^{-1} = 1000 * \left[ \frac{0.1}{\log_{10}(I_{D1}/I_{D2})} \right]$$

## 5. 基底電流 (Substrate Current)

以 NMOS 為例，當元件受閘極正電壓使通道打開時，除了正常的汲極電流之外，由於汲極與基極接面造成的電場太大，將使介面原子產生電子、電洞對的分離，稱之為 **avalanche breakdown**，負電荷受正電壓吸引而流向汲極而正電荷則受基材接近的吸引而流向基材，是為基底電流 (**substrate current**)，此現象又稱之為熱載子效應 (**hot carrier effect**)，元件在長期熱載子效應下，將造成元件參數 ( $V_t$ ,  $G_m$ ,  $I_{ds}$ ) 的偏離，甚至造成功能性喪失，是元件可靠性的重要課題。

At Pinch-off point, we can measure  $I_{SUB} = I_B$ , max

Masure  $I_{SUB}$  with  $V_D = V_G = V_{CC}$ ,  $V_S = V_B = 0V$





圖 13-7 基底電流量測與電流產生模型。