$$\begin{split} L_{gate} = & \frac{WC_{gate}(L_{inv1} - L_{inv2})}{(C_{inv1} - C_{inv2})W_{gate}} \\ L_{pb} = & L_{mask1} - L_{g1} \\ C_{acc1} = & 2C_{ovlap1} + 2C_{fri1} + C_{offset1}/W \\ C_{acc2} = & 2C_{ovlap2} + 2C_{fri2} + C_{offset2}/W \\ C_{ovlap} = & \left[ \frac{W_1C_{acc1} - W_2C_{acc2}}{2(W_1 - W_2)} \right] - C_{fri1} \\ L_{ovlap} = & \frac{C_{ovlap}(F/\mu m)}{C_{ox}(F/\mu m^2)} \\ L_{eff} = & L_{gate} - L_{overlap} \\ Cgd(Vg < 0V) = & Covlap, \ accumulation(Vg < 0V) + Cfringing(Vg < 0V) \\ & = & Caccumulation(Vg = -Vcc) - (Coffset/W)]/2 \end{split}$$

## 13.2.4 金屬間/金屬內電容 (Inter/Intra Metal Capacitance) 量測

由於CMOS後段製程電路密度愈來愈大,以二氧化矽為主(相對介電常數約為3.9)的金屬層間的介電隔離材料將造成內連線的RC時間延遲,必須進行新的低介電常數材料的開發,期能藉由低介電材料的使用,取代具較高介電值的SiO<sub>2</sub>,來降低IC因內連線的RC時間延遲,在運算速度上所面臨的瓶頸。利用金屬內及金屬間電容值的測試鍵結構可量測出金屬內及金屬間電容值,加以金屬間的距離測量,亦可以反推介電材料的介電常數。




圖 13-46 用來量測金屬內及金屬間電容值的測試鍵。