

HTBLuVA St. Pölten Höhere Lehranstalt für Elektrotechnik



DIPLOMARBEIT Diplomarbeits-Titel

Ausgeführt im Schuljahr 2022/23 von:

Max Mustermann Martina Musterfrau

St. Pölten, am 6. September 2022

Betreuer/Betreuerin:


Univ.-Prof. Dr. Albert Einstein Univ.-Prof. Dr. Nils Bohr

Eidesstattliche Erklärung

Ich erkläre an Eides statt, dass ich die vorliegende Diplomarbeit selbständig und ohne fremde Hilfe verfasst, andere als die angegebenen Quellen und Hilfsmittel nicht benutzt und die den benutzten Quellen wörtlich und inhaltlich entnommenen Stellen als solche erkenntlich gemacht habe.

Max Mustermann	
Martina Musterfrau	

Diplomandenvorstellung



Max Mustermann

GEBURTSDATEN:

01.03.2002 in St.Pölten

Wohnhaft in:

Waldstraße 3

3100 St.Pölten

BERUFLICHER WERDEGANG:

2017-2022:


HTBLuVA St.Pölten, Abteilung für Elektrotechnik

2012-2017:

NMS St. Pölten

Kontakt:

privat@mail.at



Martina Musterfrau

GEBURTSDATEN: 01.01.2002 in St.Pölten

WOHNHAFT IN: Waldstraße 3 3100 St.Pölten

BERUFLICHER WERDEGANG: 2017–2022: HTBLuVA St.Pölten, Abteilung für Elektrotechnik 2012–2017: NMS St. Pölten

Kontakt: privat@mail.at

Danksagungen

In der Danksagung kann frei und ohne Vorgabe jeder und jedem gedankt werden, die oder der zum Erfolg der Arbeit beigetragen hat. Sie sollte eine Seite nicht überschreiten.

Kurzfassung

Die Kurzfassung ist ein sehr wichtiger und der vermutlich am meisten gelesene Teil eines wissenschaftlichen Dokuments.

Es soll auf einer halben Seite der Inhalt der Arbeit zusammengefasst werden. Dabei soll auf die Ausgangslage, das Ziel, die Umsetzung und auch das finale Ergebnis eingegangen werden.

Der Leserin oder dem Leser soll klar sein, was der Inhalt der Arbeit ist, und ob sich ein Lesen der Arbeit für die jeweiligen Recherchezwecke auszahlt. Deswegen ist auch das Ergebnis wichtig.

Abstract

English version of the Kurzfassung.



HÖHERE TECHNISCHE BUNDESLEHRANSTALT ST. PÖLTEN

Fachrichtung:

Elektrotechnik

DIPLOMARBEITDOKUMENTATION

Namen der Verfasser/innen	
Jahrgang Schuljahr	5AHET 2021/22
Thema der Diplomarbeit	
Kooperationspartner	
Aufgabenstellung	
Realisierung	
Ergebnisse	



HÖHERE TECHNISCHE BUNDESLEHRANSTALT ST. PÖLTEN

Fachrichtung: Elektrotechnik

Typische Grafik, Foto etc. (mit Erläuterung)		
Teilnahme an Wettbewerben, Auszeichnungen		
Möglichkeiten der Einsichtnahme in die Arbeit	Diplomarbeiten-Archiv der HTL St. Pölten	
Approbation (Datum / Unterschrift)	Prüfer/Prüferin	Direktor/Direktorin Abteilungsvorstand/Abteilungsvorständin



HÖHERE TECHNISCHE BUNDESLEHRANSTALT ST. PÖLTEN COLLEGE OF ENGINEERING

Department: Electrical Engineering

DIPLOMA THESIS

Documentation

Author(s)	
Form Academic year	5AHET 2021/22
Topic	
Co-operation partners	
Assignment of tasks	
Realisation	
Results	



HÖHERE TECHNISCHE BUNDESLEHRANSTALT ST. PÖLTEN COLLEGE OF ENGINEERING

Department: Electrical Engineering

Illustrative graph, photo (incl. explanation)		
Participation in competitions Awards		
Accessibility of diploma thesis	Diploma Thesis Archive HTL St. Pölten	
Approval (date / signature)	Examiner	Head of College / Department

Inhaltsverzeichnis xvii

Inhaltsverzeichnis

D	iplomandenvorstellung	V
1	Einleitung	1
2	Theoretische Betrachtungen 2.1 Referenzieren und Literatur mit LATEX	2 2 2 3
3	Konstruktion des Prototypen	4
4	Zusammenfassung und Ausblick	5
Α	Besprechungsprotokolle	6
В	ZeitaufstellungB.1 Max Mustermann	7 7 10
С	Skript Oszilloskop	13
D	DatenblätterD.1 PCM2906C	17 17
ΑŁ	okürzungsverzeichnis	22
ΑŁ	obildungsverzeichnis	23
Та	bellenverzeichnis	23
Lit	teraturverzeichnis	25

<u>xviii</u> <u>Inhaltsverzeichnis</u>

1 Einleitung

Hier soll eine übersichtliche und einfache Einleitung in wenigen Seiten erfolgen. Es kann auf die Ausgangslage, das Konzept und den Bezug zur Praxis eingegangen werden. Zitate und Fußnoten sind hier nicht üblich aber nicht verboten.

2 Theoretische Betrachtungen

Theoretische Abhandlungen und Literaturrecherche. Es ist wichtig dass die Person die das jeweilige Kapitel verfasst hat davor im \responsible{}-Tag angeführt ist. Bitte unbedingt zitieren!

Zitiert kann entweder direkt nach dem einem Absatz werden. Dafür wird am Ende

2.1 Referenzieren und Literatur mit LATEX

Prinzipiell gibt es zwei verschiedene Möglichkeiten ein Literaturverzeichnis zu erstellen: Manuell oder automatisch mit Unterstützung eines Hilfsprogrammes. Im folgenden wird das manuelle Erstellen mit der thebibliography-Umgebung erklärt, wie sie in der Diplomarbeitsvorlage angewandt wird. [6]

In der HTL St. Pölten zitieren wir nach dem IEEE-Stil. Wie Einträge im Inhaltsverzeichnis aussehen sollen ist unter folgendem Link nachzulesen:

https://thesius.de/blog/articles/zitieren-ingenieur-ieee-din-iso-690/

2.1.1 Literaturverzeichnis

Am Ende der Datei wird ein Abschnitt thebibliography gesetzt. thebibliography enthält die kompletten Informationen zu den Einträgen im Literaturverzeichnis.

```
\begin{thebibliography}{laengste Labelbreite}
    \bibitem[text] {bezugspunkt}
  \end{thebibliography}
```

In dem Feld laengste Labelbreite wird etwas eingetragen, das mindestens so lang ist, wie das längste Label eines Eintrages (eine Zeile darunter).

Das optionale Argument text kann ein Label enthalten, welches sowohl im Text als auch im Literaturverzeichnis erscheint.

Der Pflichtparameter bezugspunkt enthält eine kurze Bezeichnung des Eintrages. Anhand dieser Bezeichnung wird ein Bezug von dem Verweis im Text zum Literaturverzeichnis erstellt.

```
\begin{thebibliography}{99}
  \bibitem[1]{tietze} U. Tietze und C. Schenk, \textit{Electronic circuits. handbook for design and application.} Heidelberg:
   Springer, 2015.
  \bibitem[2]{litKomb} Wikibooks. (4.1.21) \textit{LaTeX-Kompendium: Schnellkurs: Erstellen eines Literaturverzeichnisses}. [Online].
```

Available: \url{https://de.wikibooks.org/wiki/LaTeX-Kompendium: _Schnellkurs:_Erstellen_eines_Literaturverzeichnisses} \end{thebibliography}

Im \bibitem-Befehl darf kein Zeilenumbruch verwendet werden.

Um die Überschrift des Literaturverzeichnisses zu ändern, kann folgender Befehl verwendet werden:

```
\renewcommand{\refname}{Mein Literaturverzeichnis}
```

Das Literaturverzeichnis enthält alle Einträge, egal ob sie benutzt werden, oder nicht (im Gegensatz zu BibTeX, siehe unten).

2.1.2 Verweis aus dem Text

Im Text wird hinter dem Zitat der Befehl \cite verwendet.

.... Im Grunde besteht kein Unterschied zwischen einem normalen Verstarker und einem Operationsverstarker. Beide dienen dazu, Spannungen oder Leistungen zu verstärken. \cite[S.~44]{tietze} ...

Um eine Quelle in das Literaturverzeichnis aufzunehmen, ohne dass sie explizit im Text als Quelle aufgeführt wird, ist \nocite zu verwenden.

3 Konstruktion des Prototypen

Hier wird der Entwicklungsvorgang des/der Prototypen penibel genau dokumentiert.

4 Zusammenfassung und Ausblick

Nomen est omen.

A Besprechungsprotokolle

Anwesende Schüler	Anwesender Betreuer	Datum	Inhalt
Mustermann, Musterfrau	Einstein, Bohr	06.05.2021	Ideenfindung & Organisation
Mustermann, Musterfrau	Einstein	02.06.2021	Spannungsversorgung & 1. Bestellung
Mustermann, Musterfrau	Bohr	24.06.2021	Organisatorisches & 2. Bestellung
Mustermann	Bohr	25.06.2021	Anfrage zweiter Betreuungslehrer
Mustermann, Musterfrau	Einstein, Bohr	11.11.2021	Eingangsschaltung
Mustermann, Musterfrau	Einstein	12.11.2021	Schaltungsoptimierung
Musterfrau	Einstein, Bohr	18.01.2022	Platinenentwurf fertig & 4. Bestellung
Mustermann, Musterfrau	Einstein, Bohr	04.02.2022	Fertigungsmöglichkeiten für Gehäuse
Mustermann, Musterfrau	Einstein, Bohr	16.03.2022	Strombegrenzung & Dokumentationsstruktur

Bestätigung der Betreuer

B Zeitaufstellung

B.1 Max Mustermann

Datum	Tätigkeit	Stunden
06.05.21	Organisation Diplomarbeit, Ideenfindung	5
01.06.21	erster Prototyp mit USB-Audio-Codec fertig	3
02.06.21	erweiterung für iPhone mit Adapter, Strommessung	2
02.06.21	Besprechung: Spannungsversorgung,	2.5
	1. Bestellliste begonnen	
04.06.21	Headphone Amp v1 auf Breadboard	1.5
07.06.21	Headphone Amp zusätzliche Stromstütze für Bässe,	1
	neuer Klinkenadapter	
24.06.21	Besprechung: DB, Spgversorgung,	0.5
	zweiter Lehrer, 2. Bestellung	
25.06.21	2. Bestellung fertig gestellt	1
25.06.21	Besprechung: Anfrage	0.5
	zweiter Betreuungslehrer (FL. Binder)	
02.07.21	Octaveskript für Oszilloskop	4
08.07.21	Ausgangsschaltung am Breadboard fertig	4
18.07.21	Schaltung zeichnen Ausgang	0.5
19.07.21	Eingangsschaltung, clipping LEDs,	4
	Ausgang Klinke & XLR	
06.11.21	Fehlersuche Kopfhörerverstärker	0.5
	Lochrasterplatine (Fehler in Aufbau)	
07.11.21	Fehlersuche Kopfhörerverstärker	0.5
	Lochrasterplatine (Ungleiche Spannungsversorgung)	
08.11.21	Kopfhörerverstärker repariert (Poti getauscht)	2
10.11.21	Besprechung: Platine, Spannungsversorgung	1
10.11.21	Eingangsschaltung Tests	5
10.11.21	Schaltungsentwurf, 3. Bestellliste schreiben	2
11.11.21	Komparator NE555 organisiert	0.5
11.11.21	Klinkenstecker Footprintdesign	1
11.11.21	Besprechung: Eingangsschaltung	0.5
11.11.21	Eingangschaltung Entwurf	1.5
12.11.21	Besprechung: Schaltungsoptimierung	4
14.11.21	SMD-Bauteile gewählt	2
14.11.21	Kopfhörerverstärker auf Platine gezeichnet	2

1 4 1 1 2 1	A LU DOD	2 -
14.11.21	Ausgangsschaltung PCB geroutet	2.5
25.11.21	Digitalspannung und Masse getrennt und getestet	6
25.11.21	Bootstrapschaltung gezeichnet und simuliert	1.5
01.12.21	Simulation Bootstrap	1
04.12.21	Bootstrapschaltung fertig simuliert und in Schaltung	3
	adaptiert, Planung Spannungsversorgung begonnen	
05.12.21	Schaltungsentwurf Spannungsversorgung,	4.5
	4. Bestellliste begonnen	
06.12.21	Spannungsversorgung	3
07.12.21	Besprechung: Spannungsversorgung, 4. Bestellliste	4
10.12.21	Bestellliste SMD aktualisiert, USB-C Android getestet	3.5
13.12.21	Platine linker Eingang, Spannungsversorgung	3.5
22.12.21	Problem mit Phantomspeisung (unsymmetrischer	2
	Input), Problem Mono Output besprochen	
26.12.21	Platine Kondensatoren adaptiert	3.5
05.01.22	Platine Digitalschaltung	1.5
08.01.22	Platine Spannungsversorgung	2
10.01.22	Platine Beschriftung und Platzierung	1
10.01.22	Bauteilliste ergänzt und überprüft	2
14.01.22	Bauteilliste fertig ergänzt $+$ 4. Bestellliste fertig	2
14.01.22	Footprints auf 4. Bestellliste angepasst	1.5
17.01.22	Footprints Eingangsschaltung angepasst (großes C)	1
17.01.22	Massefläche	2
18.01.22	Besprechung fertiger Print, 4. Bestelliste	1
18.01.22	4. Bestellliste & Footprints adaptiert	2
19.01.22	Platine finalisiert, Infos über Bestellung eingeholt	2.5
20.01.22	LCSC & JLCPCB bestellung abgefertig	1
25.01.22	"Fehlerin Bootstrapsimulation gesucht	0.5
30.01.22	Vertrautmachen mit der Diplomarbeitsvorlage,	2.5
	CPE-Besprechnung 5BHET angeschaut	
31.01.22	GitHub für Doku eingerichtet,	1.5
	Diplomantenvorstellung Clemens	
01.02.22	Verwendung von Git etabliert	2
02.02.22	Doku: Grundstruktur & Themenvorstellung	3
02.02.22	Erster Gehäuseentwurf in Fusion 360	1.5
04.02.22	Besprechung: Gehäuse Fertigung	1
04.02.22	Gehäuse bemaßt	3
08.02.22	Doku: Analoge Oszilloskope,	4
-	Meilensteine, Besprechungsproktoll	
12.02.22	Doku: Gehäuse 3D & Konstruktionspläne & Aufdruck	1.5
	Tallet and the second s	

B.1 Max Mustermann

	Summe	239.5
28.03.22	Dokumentation finalisiert	6
26.03.22	Doku: Frequenzgänge der Platine & Zeichnungen fertig	4
26.03.22	Plots von Messungen erstellt	2
	Laserversuch Moosgummi, Zeitaufstellung eingebunden	
25.03.22	Doku: Fehler fertig, Messungen,	7
24.03.22	Doku: Betriebsanleitung mit Screenshots fertig	4.5
	Skizzen für Betriebsanleitung	
23.03.22	3D-Model mit Steckermodellen erweitert,	2.5
23.03.22	Doku: Fehler und Probleme	4.5
21.03.22	Gehäuse: Gewinde gebohrt, Stempeltests	1.5
20.03.22	Doku: Arbeitsplatz	0.5
18.03.22	Gehäuse gebogen & lackiert	3.5
17.03.22	Gehäuse gebohrt & gebogen	1.5
16.03.22	Gehäuseteile mit Laser schneiden	1.5
16.03.22	Besprechung: Dokustruktur & Strombegrenzung	0.5
10.03.22	Doku: Betriebsanleitung	4
09.03.22	Doku: Konzept fertig	1.5
07.03.22	Doku: Danksagung, Kurzfassung/Abstract fertig	3
06.03.22	Doku: Beschriftung als PDF eingebunden	0.5
04.03.22	Doku: Aufdrucke & Datenblätter eingebungen	2
03.03.22	Doku: Kapitel Platine fertig	2
	für Gehäuse & Fotos bearbeitet	
02.03.22	Tests für Einschaltstrombegrenzung & Kartonmodell	7
01.03.22	Doku: Platine, Oszi fotografiert & platine monoflop fix	2
26.02.22	Doku: Gehäuse, Platine	3
25.02.22	Arbeiten an Platine	6
23.02.22	Input repariert, Clipping LED repariert	3.5
22.02.22	Beschriftung in Fusion gezeichnet	2
22.02.22	Fehler bei Eingangsschaltung bearbeiten	3
22.02.22	3D-Kappen probiert, adaptiert und v2 gedruckt	1.5
	Kappen 3D-gedruckt	
21.02.22	Pläne von Fusionmodelle vorläufig fertig,	2
21.02.22	OPV-Eingangsbeschaltung Korrektur	4
20.02.22	Gehäuse & Kappen neu modelliert und dokumentiert	7
18.02.22	Fehler auf Platine fixen, Platinendesign anpassen	5
17.02.22	Platine fertig bestückt	3
16.02.22	Oszi-Skript überarbeitet, Platine bestückt	8

Tabelle B.1: Zeitaufstellung Mustermann

B.2 Martina Musterfrau

Datum	Tätigkeit	Stunden
06.05.21	Organisation Diplomarbeit, Ideenfindung	5
01.06.21	erster Prototyp mit USB-Audio-Codec fertig	3
02.06.21	erweiterung für iPhone mit Adapter, Strommessung	2
02.06.21	Besprechung: Spannungsversorgung,	2.5
	1. Bestellliste begonnen	
04.06.21	Headphone Amp v1 auf Breadboard	1.5
07.06.21	Headphone Amp zusätzliche Stromstütze für Bässe,	1
	neuer Klinkenadapter	
24.06.21	Besprechung: DB, Spgversorgung,	0.5
	zweiter Lehrer, 2. Bestellung	
25.06.21	2. Bestellung fertig gestellt	1
25.06.21	Besprechung: Anfrage zweiter	0.5
	Betreuungslehrer (FL. Binder)	
08.07.21	Ausgangsschaltung am Breadboard fertig	4
17.07.21	Schaltung zeichnen Kopfhörerverstärker	1.5
18.07.21	Schaltung zeichnen Ausgang	0
19.07.21	Eingangsschaltung, clipping LEDs,	4
	Ausgang Klinke & XLR	
06.11.21	Fehlersuche Kopfhörerverstärker	0.5
	Lochrasterplatine (Fehler in Aufbau)	
08.11.21	Kopfhörerverstärker repariert (Poti getauscht)	2
10.11.21	Besprechung: Platine, Spannungsversorgung	1
10.11.21	Eingangsschaltung Tests	5
11.11.21	Komparator NE555 organisiert	0.5
11.11.21	Besprechung: Eingangsschaltung	0.5
11.11.21	Eingangschaltung Entwurf	4
12.11.21	Besprechung: Schaltungsoptimierung	3.5
13.11.21	Eingangsschaltung angepasst	1
14.11.21	SMD-Bauteile gewählt	2
14.11.21	Ausgangsschaltung PCB geroutet	2.5
25.11.21	Digitalspannung und Masse getrennt und getestet	6
25.11.21	Bootstrapschaltung gezeichnet und simuliert	1
04.12.21	Bootstrapschaltung fertig simuliert und in Schaltung	3
	adaptiert, Planung Spannungsversorgung begonnen	
05.12.21	Schaltungsentwurf Spannungsversorgung,	4.5
	4. Bestellliste begonnen	
06.12.21	Spannungsversorgung	3

10.12.21 Bestellliste SMD aktualisiert, USB-C Android getestet 13.12.21 Platine linker Eingang, Spannungsversorgung 3 22.12.21 Problem mit Phantomspeisung (unsymmetrischer Input), Problem Mono Output besprochen 2 1.5	07.12.21	Besprechung: Spannungsversorgung, 4. Bestellliste	4
22.12.21 Problem mit Phantomspeisung (unsymmetrischer Input), Problem Mono Output besprochen 2 23.12.21 Platine rechter Eingang 3 26.12.21 Platine Kondensatoren adaptiert 3.5 05.01.22 Platine Digitalschaltung 1.5 08.01.22 Platine Beschriftung und Platzierung 1 10.01.22 Bauteilliste ergänzt und überprüft 2 14.01.22 Bauteilliste fertig ergänzt + 4. Bestellliste fertig 2 14.01.22 Footprints auf 4. Bestellliste angepasst 0.5 17.01.22 Footprints Eingangsschaltung angepasst (großes C) 1 17.01.22 Footprints Eingangsschaltung angepasst (großes C) 1 17.01.22 Massefläche 2 18.01.22 Besprechung fertiger Print, 4. Bestelliste 1 18.01.22 Besprechung fertiger Print, 4. Bestelliste 1 18.01.22 Platine finalisiert, Infos über Bestellung eingeholt 2.5 20.01.22 Platine finalisiert, Infos über Bestellung eingeholt 2.5 20.01.22 Vertrautmachen mit der Diplomarbeitsvorlage, 2.5 CPE-Besprechnung 5BHET angeschaut </td <td>10.12.21</td> <td>Bestellliste SMD aktualisiert, USB-C Android getestet</td> <td>3</td>	10.12.21	Bestellliste SMD aktualisiert, USB-C Android getestet	3
22.12.21 Problem mit Phantomspeisung (unsymmetrischer Input), Problem Mono Output besprochen 2 23.12.21 Platine rechter Eingang 3 26.12.21 Platine Kondensatoren adaptiert 3.5 05.01.22 Platine Digitalschaltung 1.5 08.01.22 Platine Beschriftung und Platzierung 1 10.01.22 Bauteilliste ergänzt und überprüft 2 14.01.22 Bauteilliste fertig ergänzt + 4. Bestellliste fertig 2 14.01.22 Footprints auf 4. Bestellliste angepasst 0.5 17.01.22 Footprints Eingangsschaltung angepasst (großes C) 1 17.01.22 Footprints Eingangsschaltung angepasst (großes C) 1 17.01.22 Massefläche 2 18.01.22 Besprechung fertiger Print, 4. Bestelliste 1 18.01.22 Besprechung fertiger Print, 4. Bestelliste 1 18.01.22 Platine finalisiert, Infos über Bestellung eingeholt 2.5 20.01.22 Platine finalisiert, Infos über Bestellung eingeholt 2.5 20.01.22 Vertrautmachen mit der Diplomarbeitsvorlage, 2.5 CPE-Besprechnung 5BHET angeschaut </td <td>13.12.21</td> <td>Platine linker Eingang, Spannungsversorgung</td> <td>3</td>	13.12.21	Platine linker Eingang, Spannungsversorgung	3
23.12.21 Platine rechter Eingang 3 26.12.21 Platine Kondensatoren adaptiert 3.5 05.01.22 Platine Digitalschaltung 1.5 08.01.22 Platine Spannungsversorgung 2 10.01.22 Platine Beschriftung und Platzierung 1 10.01.22 Bauteilliste ergänzt und überprüft 2 14.01.22 Bauteilliste fertig ergänzt + 4. Bestellliste fertig 2 14.01.22 Footprints auf 4. Bestellliste angepasst 0.5 17.01.22 Footprints Eingangsschaltung angepasst (großes C) 1 17.01.22 Massefläche 2 18.01.22 Besprechnung fertiger Print, 4. Bestelliste 1 18.01.22 Besprechning fertiger Print, 4. Bestelliste 1 18.01.22 Besprechning fertiger Print, 4. Bestelliste 1 19.01.22 Platine finalisiert, Infos über Bestellung eingeholt 2.5 20.01.22 LCSC & JLCPCB bestellung abgefertig 1 30.01.22 Vertrautmachen mit der Diplomarbeitsvorlage, 2.5 CPE-Besprechnung 5BHET angeschaut 2 01.02.22 <td< td=""><td>22.12.21</td><td></td><td>2</td></td<>	22.12.21		2
26.12.21 Platine Kondensatoren adaptiert 3.5 05.01.22 Platine Digitalschaltung 1.5 08.01.22 Platine Spannungsversorgung 2 10.01.22 Platine Beschriftung und Platzierung 1 10.01.22 Bauteilliste ergänzt und überprüft 2 14.01.22 Bauteilliste fertig ergänzt + 4. Bestellliste fertig 2 14.01.22 Footprints auf 4. Bestellliste angepasst 0.5 17.01.22 Footprints Eingangsschaltung angepasst (großes C) 1 17.01.22 Massefläche 2 18.01.22 Besprechung fertiger Print, 4. Bestelliste 1 18.01.22 Besprechung fertiger Print, 4. Bestelliste 1 18.01.22 Besprechung fertiger Print, 4. Bestelliste 2 19.01.22 Besprechung fertiger Print, 4. Bestelliste 1 18.01.22 Besprechung fertiger Print, 4. Bestelliste 1 19.01.22 Besprechung fertiger Print, 4. Bestelliste 2 19.01.22 Vertrautmachen mit der Diplomarbeitsvorlage, CD-E-Besprechung fertiger Print, 2. 2.5 CPE-Besprechung 5BHET angeschaut 2		Input), Problem Mono Output besprochen	
05.01.22 Platine Digitalschaltung 1.5 08.01.22 Platine Spannungsversorgung 2 10.01.22 Platine Beschriftung und Platzierung 1 10.01.22 Bauteilliste ergänzt und überprüft 2 14.01.22 Footprints ergänzt und überprüft 2 14.01.22 Footprints auf 4. Bestellliste angepasst 0.5 17.01.22 Footprints Eingangsschaltung angepasst (großes C) 1 17.01.22 Massefläche 2 18.01.22 Besprechung fertiger Print, 4. Bestelliste 1 18.01.22 Besprechung fertiger Print, 4. Bestelliste 1 18.01.22 Bestellliste & Footprints adaptiert 2 19.01.22 Platine finalisiert, Infos über Bestellung eingeholt 2.5 20.01.22 LCSC & JLCPCB bestellung abgefertig 1 30.01.22 Vertrautmachen mit der Diplomarbeitsvorlage, CPE-Besprechung 5BHET angeschaut 2.5 01.02.22 Verwendung von Git etabliert 2 02.02.22 Doku: Grundstruktur & Themenvorstellung 3 02.02.22 Besprechung: Gehäuse Fertigung 1 <	23.12.21	Platine rechter Eingang	3
08.01.22 Platine Spannungsversorgung 2 10.01.22 Platine Beschriftung und Platzierung 1 10.01.22 Bauteilliste ergänzt und überprüft 2 14.01.22 Footprints ergänzt + 4. Bestellliste fertig 2 14.01.22 Footprints auf 4. Bestellliste angepasst 0.5 17.01.22 Footprints Eingangsschaltung angepasst (großes C) 1 17.01.22 Massefläche 2 18.01.22 Besprechung fertiger Print, 4. Bestelliste 1 18.01.22 Besprechung fertiger Print, 4. Bestelliste 1 18.01.22 Platine finalisiert, Infos über Bestellung eingeholt 2.5 20.01.22 LCSC & JLCPCB bestellung abgefertig 1 30.01.22 Vertrautmachen mit der Diplomarbeitsvorlage, CPE-Besprechnung 5BHET angeschaut 2.5 01.02.22 Verwendung von Git etabliert 2 02.02.22 Doku: Grundstruktur & Themenvorstellung 3 02.02.22 Doku: Grundstruktur & Themenvorstellung 3 04.02.22 Besprechung: Gehäuse Fertigung 1 04.02.22 Besprechung: Gehäuse Fertigung 1<	26.12.21	Platine Kondensatoren adaptiert	3.5
10.01.22 Platine Beschriftung und Platzierung 1 10.01.22 Bauteilliste ergänzt und überprüft 2 14.01.22 Bauteilliste fertig ergänzt + 4. Bestellliste fertig 2 14.01.22 Footprints auf 4. Bestellliste angepasst 0.5 17.01.22 Footprints Eingangsschaltung angepasst (großes C) 1 17.01.22 Massefläche 2 18.01.22 Besprechung fertiger Print, 4. Bestelliste 1 18.01.22 4. Bestellliste & Footprints adaptiert 2 19.01.22 Platine finalisiert, Infos über Bestellung eingeholt 2.5 20.01.22 LCSC & JLCPCB bestellung abgefertig 1 30.01.22 Vertrautmachen mit der Diplomarbeitsvorlage, CPE-Besprechnung 5BHET angeschaut 2.5 01.02.22 Verwendung von Git etabliert 2 02.02.22 Doku: Grundstruktur & Themenvorstellung 3 02.02.22 Erster Gehäuseentwurf in Fusion 360 0.5 04.02.22 Besprechung: Gehäuse Fertigung 1 04.02.22 Beradboard-Prototypen Fotografieren 4 16.02.22 Platine fertig bestückt <t< td=""><td>05.01.22</td><td>Platine Digitalschaltung</td><td>1.5</td></t<>	05.01.22	Platine Digitalschaltung	1.5
10.01.22 Bauteilliste ergänzt und überprüft 2 14.01.22 Bauteilliste fertig ergänzt + 4. Bestellliste fertig 2 14.01.22 Footprints auf 4. Bestellliste angepasst 0.5 17.01.22 Footprints Eingangsschaltung angepasst (großes C) 1 17.01.22 Massefläche 2 18.01.22 Besprechung fertiger Print, 4. Bestelliste 1 18.01.22 4. Bestellliste & Footprints adaptiert 2 19.01.22 Platine finalisiert, Infos über Bestellung eingeholt 2.5 20.01.22 LCSC & JLCPCB bestellung abgefertig 1 30.01.22 Vertrautmachen mit der Diplomarbeitsvorlage, CPE-Besprechnung 5BHET angeschaut 2.5 01.02.22 Verwendung von Git etabliert 2 02.02.22 Doku: Grundstruktur & Themenvorstellung 3 02.02.22 Doku: Grundstruktur & Themenvorstellung 3 02.02.22 Besprechung: Gehäuse Fertigung 1 04.02.22 Besprechung: Gehäuse Fertigung 1 04.02.22 Beradboard-Prototypen Fotografieren 4 16.02.22 Platine bestückt 2	08.01.22	Platine Spannungsversorgung	2
14.01.22 Bauteilliste fertig ergänzt + 4. Bestellliste fertig 2 14.01.22 Footprints auf 4. Bestellliste angepasst 0.5 17.01.22 Footprints Eingangsschaltung angepasst (großes C) 1 17.01.22 Massefläche 2 18.01.22 Besprechung fertiger Print, 4. Bestelliste 1 18.01.22 4. Bestellliste & Footprints adaptiert 2 19.01.22 Platine finalisiert, Infos über Bestellung eingeholt 2.5 20.01.22 LCSC & JLCPCB bestellung abgefertig 1 30.01.22 Vertrautmachen mit der Diplomarbeitsvorlage, CPE-Besprechnung 5BHET angeschaut 2.5 01.02.22 Verwendung von Git etabliert 2 02.02.22 Doku: Grundstruktur & Themenvorstellung 3 02.02.22 Doku: Grundstruktur & Themenvorstellung 3 04.02.22 Besprechung: Gehäuse Fertigung 1 04.02.22 Gehäuse bemaßt 2 16.02.22 Breadboard-Prototypen Fotografieren 4 4 16.02.22 Platine bestückt 4 17.02.22 Platine fertig bestückt 2	10.01.22	Platine Beschriftung und Platzierung	1
14.01.22 Footprints auf 4. Bestellliste angepasst 0.5 17.01.22 Footprints Eingangsschaltung angepasst (großes C) 1 17.01.22 Massefläche 2 18.01.22 Besprechung fertiger Print, 4. Bestelliste 1 18.01.22 4. Bestellliste & Footprints adaptiert 2 19.01.22 Platine finalisiert, Infos über Bestellung eingeholt 2.5 20.01.22 LCSC & JLCPCB bestellung abgefertig 1 30.01.22 Vertrautmachen mit der Diplomarbeitsvorlage, CPE-Besprechnung 5BHET angeschaut 2.5 01.02.22 Verwendung von Git etabliert 2 02.02.22 Doku: Grundstruktur & Themenvorstellung 3 02.02.22 Erster Gehäuseentwurf in Fusion 360 0.5 04.02.22 Besprechung: Gehäuse Fertigung 1 04.02.22 Bereadboard-Prototypen Fotografieren 4 16.02.22 Platine bestückt 2 17.02.22 Platine fertig bestückt 2 21.02.22 OPV-Eingangsbeschaltung Korrektur 4 22.02.22 3D-Kappen probiert, adaptiert und v2 gedruckt 1	10.01.22	Bauteilliste ergänzt und überprüft	2
17.01.22 Footprints Eingangsschaltung angepasst (großes C) 1 17.01.22 Massefläche 2 18.01.22 Besprechung fertiger Print, 4. Bestelliste 1 18.01.22 4. Bestellliste & Footprints adaptiert 2 19.01.22 Platine finalisiert, Infos über Bestellung eingeholt 2.5 20.01.22 LCSC & JLCPCB bestellung abgefertig 1 30.01.22 Vertrautmachen mit der Diplomarbeitsvorlage, CPE-Besprechnung 5BHET angeschaut 2.5 01.02.22 Verwendung von Git etabliert 2 02.02.22 Doku: Grundstruktur & Themenvorstellung 3 02.02.22 Erster Gehäuseentwurf in Fusion 360 0.5 04.02.22 Besprechung: Gehäuse Fertigung 1 04.02.22 Beradboard-Prototypen Fotografieren 4 16.02.22 Platine bestückt 4 17.02.22 Platine fertig bestückt 2 21.02.22 OPV-Eingangsbeschaltung Korrektur 4 22.02.22 3D-Kappen probiert, adaptiert und v2 gedruckt 1 23.02.22 Input repariert, Clipping LED repariert 3.5	14.01.22	Bauteilliste fertig ergänzt $+$ 4. Bestellliste fertig	2
17.01.22 Massefläche 2 18.01.22 Besprechung fertiger Print, 4. Bestelliste 1 18.01.22 4. Bestellliste & Footprints adaptiert 2 19.01.22 Platine finalisiert, Infos über Bestellung eingeholt 2.5 20.01.22 LCSC & JLCPCB bestellung abgefertig 1 30.01.22 Vertrautmachen mit der Diplomarbeitsvorlage, CPE-Besprechnung 5BHET angeschaut 2.5 01.02.22 Verwendung von Git etabliert 2 02.02.22 Doku: Grundstruktur & Themenvorstellung 3 02.02.22 Erster Gehäuseentwurf in Fusion 360 0.5 04.02.22 Besprechung: Gehäuse Fertigung 1 04.02.22 Gehäuse bemaßt 2 16.02.22 Breadboard-Prototypen Fotografieren 4 16.02.22 Platine bestückt 4 17.02.22 Platine fertig bestückt 2 21.02.22 OPV-Eingangsbeschaltung Korrektur 4 22.02.22 3D-Kappen probiert, adaptiert und v2 gedruckt 1 23.02.22 Input repariert, Clipping LED repariert 3.5 25.02.22 <t< td=""><td>14.01.22</td><td>Footprints auf 4. Bestellliste angepasst</td><td>0.5</td></t<>	14.01.22	Footprints auf 4. Bestellliste angepasst	0.5
18.01.22 Besprechung fertiger Print, 4. Bestelliste 1 18.01.22 4. Bestellliste & Footprints adaptiert 2 19.01.22 Platine finalisiert, Infos über Bestellung eingeholt 2.5 20.01.22 LCSC & JLCPCB bestellung abgefertig 1 30.01.22 Vertrautmachen mit der Diplomarbeitsvorlage, CPE-Besprechnung 5BHET angeschaut 2.5 01.02.22 Verwendung von Git etabliert 2 02.02.22 Doku: Grundstruktur & Themenvorstellung 3 02.02.22 Erster Gehäuseentwurf in Fusion 360 0.5 04.02.22 Besprechung: Gehäuse Fertigung 1 04.02.22 Gehäuse bemaßt 2 16.02.22 Breadboard-Prototypen Fotografieren 4 16.02.22 Platine bestückt 4 17.02.22 Platine fertig bestückt 2 21.02.22 OPV-Eingangsbeschaltung Korrektur 4 22.02.22 3D-Kappen probiert, adaptiert und v2 gedruckt 1 23.02.22 Input repariert, Clipping LED repariert 3.5 25.02.22 Arbeiten an Platine 6 27.02.22	17.01.22	Footprints Eingangsschaltung angepasst (großes C)	1
18.01.22 4. Bestellliste & Footprints adaptiert 2 19.01.22 Platine finalisiert, Infos über Bestellung eingeholt 2.5 20.01.22 LCSC & JLCPCB bestellung abgefertig 1 30.01.22 Vertrautmachen mit der Diplomarbeitsvorlage, CPE-Besprechnung 5BHET angeschaut 2.5 01.02.22 Verwendung von Git etabliert 2 02.02.22 Doku: Grundstruktur & Themenvorstellung 3 02.02.22 Erster Gehäuseentwurf in Fusion 360 0.5 04.02.22 Besprechung: Gehäuse Fertigung 1 04.02.22 Gehäuse bemaßt 2 16.02.22 Breadboard-Prototypen Fotografieren 4 16.02.22 Platine bestückt 4 17.02.22 Platine fertig bestückt 2 21.02.22 OPV-Eingangsbeschaltung Korrektur 4 22.02.22 3D-Kappen probiert, adaptiert und v2 gedruckt 1 23.02.22 Input repariert, Clipping LED repariert 3.5 25.02.22 Arbeiten an Platine 6 27.02.22 Schematics für Export adaptiert 3 01.03.22 D	17.01.22	Massefläche	2
19.01.22 Platine finalisiert, Infos über Bestellung eingeholt 2.5 20.01.22 LCSC & JLCPCB bestellung abgefertig 1 30.01.22 Vertrautmachen mit der Diplomarbeitsvorlage, CPE-Besprechnung 5BHET angeschaut 2.5 01.02.22 Verwendung von Git etabliert 2 02.02.22 Doku: Grundstruktur & Themenvorstellung 3 02.02.22 Erster Gehäuseentwurf in Fusion 360 0.5 04.02.22 Besprechung: Gehäuse Fertigung 1 04.02.22 Gehäuse bemaßt 2 16.02.22 Breadboard-Prototypen Fotografieren 4 16.02.22 Platine bestückt 4 17.02.22 Platine fertig bestückt 2 21.02.22 OPV-Eingangsbeschaltung Korrektur 4 22.02.22 3D-Kappen probiert, adaptiert und v2 gedruckt 1 23.02.22 Input repariert, Clipping LED repariert 3.5 25.02.22 Arbeiten an Platine 6 27.02.22 Schematics für Export adaptiert 3 01.03.22 Doku: Platine, Oszi fotografiert & platine monoflop fix 2 02.03.22 </td <td>18.01.22</td> <td>Besprechung fertiger Print, 4. Bestelliste</td> <td>1</td>	18.01.22	Besprechung fertiger Print, 4. Bestelliste	1
20.01.22 LCSC & JLCPCB bestellung abgefertig 1 30.01.22 Vertrautmachen mit der Diplomarbeitsvorlage, CPE-Besprechnung 5BHET angeschaut 2.5 01.02.22 Verwendung von Git etabliert 2 02.02.22 Doku: Grundstruktur & Themenvorstellung 3 02.02.22 Erster Gehäuseentwurf in Fusion 360 0.5 04.02.22 Besprechung: Gehäuse Fertigung 1 04.02.22 Gehäuse bemaßt 2 16.02.22 Breadboard-Prototypen Fotografieren 4 16.02.22 Platine bestückt 4 17.02.22 Platine fertig bestückt 2 21.02.22 OPV-Eingangsbeschaltung Korrektur 4 22.02.22 3D-Kappen probiert, adaptiert und v2 gedruckt 1 23.02.22 Input repariert, Clipping LED repariert 3.5 25.02.22 Arbeiten an Platine 6 27.02.22 Schematics für Export adaptiert 3 01.03.22 Doku: Platine, Oszi fotografiert & platine monoflop fix 2 02.03.22 Tests für Einschaltstrombegrenzung & Kartonmodell 6.5 für Gehäuse & Fot	18.01.22	4. Bestellliste & Footprints adaptiert	2
30.01.22 Vertrautmachen mit der Diplomarbeitsvorlage, CPE-Besprechnung 5BHET angeschaut 2.5 01.02.22 Verwendung von Git etabliert 2 02.02.22 Doku: Grundstruktur & Themenvorstellung 3 02.02.22 Erster Gehäuseentwurf in Fusion 360 0.5 04.02.22 Besprechung: Gehäuse Fertigung 1 04.02.22 Gehäuse bemaßt 2 16.02.22 Breadboard-Prototypen Fotografieren 4 17.02.22 Platine bestückt 4 17.02.22 Platine fertig bestückt 2 21.02.22 OPV-Eingangsbeschaltung Korrektur 4 22.02.22 3D-Kappen probiert, adaptiert und v2 gedruckt 1 23.02.22 Input repariert, Clipping LED repariert 3.5 25.02.22 Arbeiten an Platine 6 27.02.22 Schematics für Export adaptiert 3 01.03.22 Doku: Platine, Oszi fotografiert & platine monoflop fix 2 02.03.22 Tests für Einschaltstrombegrenzung & Kartonmodell 6.5 für Gehäuse & Fotos bearbeitet 04.03.22 Gehäuse, Oberflächenbehandlung 2 <	19.01.22	Platine finalisiert, Infos über Bestellung eingeholt	2.5
CPE-Besprechnung 5BHET angeschaut 2 01.02.22 Verwendung von Git etabliert 2 02.02.22 Doku: Grundstruktur & Themenvorstellung 3 02.02.22 Erster Gehäuseentwurf in Fusion 360 0.5 04.02.22 Besprechung: Gehäuse Fertigung 1 04.02.22 Gehäuse bemaßt 2 16.02.22 Breadboard-Prototypen Fotografieren 4 16.02.22 Platine bestückt 4 17.02.22 Platine fertig bestückt 2 21.02.22 OPV-Eingangsbeschaltung Korrektur 4 22.02.22 3D-Kappen probiert, adaptiert und v2 gedruckt 1 23.02.22 Input repariert, Clipping LED repariert 3.5 25.02.22 Arbeiten an Platine 6 27.02.22 Schematics für Export adaptiert 3 01.03.22 Doku: Platine, Oszi fotografiert & platine monoflop fix 2 02.03.22 Tests für Einschaltstrombegrenzung & Kartonmodell 6.5 für Gehäuse & Fotos bearbeitet 04.03.22 Gehäuse, Oberflächenbehandlung 2	20.01.22	LCSC & JLCPCB bestellung abgefertig	1
01.02.22 Verwendung von Git etabliert 2 02.02.22 Doku: Grundstruktur & Themenvorstellung 3 02.02.22 Erster Gehäuseentwurf in Fusion 360 0.5 04.02.22 Besprechung: Gehäuse Fertigung 1 04.02.22 Gehäuse bemaßt 2 16.02.22 Breadboard-Prototypen Fotografieren 4 16.02.22 Platine bestückt 4 17.02.22 Platine fertig bestückt 2 21.02.22 OPV-Eingangsbeschaltung Korrektur 4 22.02.22 3D-Kappen probiert, adaptiert und v2 gedruckt 1 23.02.22 Input repariert, Clipping LED repariert 3.5 25.02.22 Arbeiten an Platine 6 27.02.22 Schematics für Export adaptiert 3 01.03.22 Doku: Platine, Oszi fotografiert & platine monoflop fix 2 02.03.22 Tests für Einschaltstrombegrenzung & Kartonmodell 6.5 für Gehäuse & Fotos bearbeitet 6 04.03.22 Gehäuse, Oberflächenbehandlung 2	30.01.22		2.5
02.02.22 Doku: Grundstruktur & Themenvorstellung 3 02.02.22 Erster Gehäuseentwurf in Fusion 360 0.5 04.02.22 Besprechung: Gehäuse Fertigung 1 04.02.22 Gehäuse bemaßt 2 16.02.22 Breadboard-Prototypen Fotografieren 4 16.02.22 Platine bestückt 4 17.02.22 Platine fertig bestückt 2 21.02.22 OPV-Eingangsbeschaltung Korrektur 4 22.02.22 3D-Kappen probiert, adaptiert und v2 gedruckt 1 23.02.22 Input repariert, Clipping LED repariert 3.5 25.02.22 Arbeiten an Platine 6 27.02.22 Schematics für Export adaptiert 3 01.03.22 Doku: Platine, Oszi fotografiert & platine monoflop fix 2 02.03.22 Tests für Einschaltstrombegrenzung & Kartonmodell 6.5 für Gehäuse & Fotos bearbeitet 6.5 04.03.22 Gehäuse, Oberflächenbehandlung 2		CPE-Besprechnung 5BHET angeschaut	
02.02.22Erster Gehäuseentwurf in Fusion 3600.504.02.22Besprechung: Gehäuse Fertigung104.02.22Gehäuse bemaßt216.02.22Breadboard-Prototypen Fotografieren416.02.22Platine bestückt417.02.22Platine fertig bestückt221.02.22OPV-Eingangsbeschaltung Korrektur422.02.223D-Kappen probiert, adaptiert und v2 gedruckt123.02.22Input repariert, Clipping LED repariert3.525.02.22Arbeiten an Platine627.02.22Schematics für Export adaptiert301.03.22Doku: Platine, Oszi fotografiert & platine monoflop fix202.03.22Tests für Einschaltstrombegrenzung & Kartonmodell6.5für Gehäuse & Fotos bearbeitet6.504.03.22Gehäuse, Oberflächenbehandlung2	01.02.22	Verwendung von Git etabliert	2
04.02.22Besprechung: Gehäuse Fertigung104.02.22Gehäuse bemaßt216.02.22Breadboard-Prototypen Fotografieren416.02.22Platine bestückt417.02.22Platine fertig bestückt221.02.22OPV-Eingangsbeschaltung Korrektur422.02.223D-Kappen probiert, adaptiert und v2 gedruckt123.02.22Input repariert, Clipping LED repariert3.525.02.22Arbeiten an Platine627.02.22Schematics für Export adaptiert301.03.22Doku: Platine, Oszi fotografiert & platine monoflop fix202.03.22Tests für Einschaltstrombegrenzung & Kartonmodell6.5für Gehäuse & Fotos bearbeitet6.504.03.22Gehäuse, Oberflächenbehandlung2	02.02.22	Doku: Grundstruktur & Themenvorstellung	3
04.02.22 Gehäuse bemaßt 2 16.02.22 Breadboard-Prototypen Fotografieren 4 16.02.22 Platine bestückt 4 17.02.22 Platine fertig bestückt 2 21.02.22 OPV-Eingangsbeschaltung Korrektur 4 22.02.22 3D-Kappen probiert, adaptiert und v2 gedruckt 1 23.02.22 Input repariert, Clipping LED repariert 3.5 25.02.22 Arbeiten an Platine 6 27.02.22 Schematics für Export adaptiert 3 01.03.22 Doku: Platine, Oszi fotografiert & platine monoflop fix 2 02.03.22 Tests für Einschaltstrombegrenzung & Kartonmodell 6.5 für Gehäuse & Fotos bearbeitet 6.5 04.03.22 Gehäuse, Oberflächenbehandlung 2	02.02.22	Erster Gehäuseentwurf in Fusion 360	0.5
16.02.22Breadboard-Prototypen Fotografieren416.02.22Platine bestückt417.02.22Platine fertig bestückt221.02.22OPV-Eingangsbeschaltung Korrektur422.02.223D-Kappen probiert, adaptiert und v2 gedruckt123.02.22Input repariert, Clipping LED repariert3.525.02.22Arbeiten an Platine627.02.22Schematics für Export adaptiert301.03.22Doku: Platine, Oszi fotografiert & platine monoflop fix202.03.22Tests für Einschaltstrombegrenzung & Kartonmodell für Gehäuse & Fotos bearbeitet6.504.03.22Gehäuse, Oberflächenbehandlung2	04.02.22	Besprechung: Gehäuse Fertigung	1
16.02.22Platine bestückt417.02.22Platine fertig bestückt221.02.22OPV-Eingangsbeschaltung Korrektur422.02.223D-Kappen probiert, adaptiert und v2 gedruckt123.02.22Input repariert, Clipping LED repariert3.525.02.22Arbeiten an Platine627.02.22Schematics für Export adaptiert301.03.22Doku: Platine, Oszi fotografiert & platine monoflop fix202.03.22Tests für Einschaltstrombegrenzung & Kartonmodell für Gehäuse & Fotos bearbeitet6.504.03.22Gehäuse, Oberflächenbehandlung2	04.02.22	Gehäuse bemaßt	2
17.02.22Platine fertig bestückt221.02.22OPV-Eingangsbeschaltung Korrektur422.02.223D-Kappen probiert, adaptiert und v2 gedruckt123.02.22Input repariert, Clipping LED repariert3.525.02.22Arbeiten an Platine627.02.22Schematics für Export adaptiert301.03.22Doku: Platine, Oszi fotografiert & platine monoflop fix202.03.22Tests für Einschaltstrombegrenzung & Kartonmodell für Gehäuse & Fotos bearbeitet6.504.03.22Gehäuse, Oberflächenbehandlung2	16.02.22	Breadboard-Prototypen Fotografieren	4
21.02.22OPV-Eingangsbeschaltung Korrektur422.02.223D-Kappen probiert, adaptiert und v2 gedruckt123.02.22Input repariert, Clipping LED repariert3.525.02.22Arbeiten an Platine627.02.22Schematics für Export adaptiert301.03.22Doku: Platine, Oszi fotografiert & platine monoflop fix202.03.22Tests für Einschaltstrombegrenzung & Kartonmodell für Gehäuse & Fotos bearbeitet6.504.03.22Gehäuse, Oberflächenbehandlung2	16.02.22	Platine bestückt	4
22.02.223D-Kappen probiert, adaptiert und v2 gedruckt123.02.22Input repariert, Clipping LED repariert3.525.02.22Arbeiten an Platine627.02.22Schematics für Export adaptiert301.03.22Doku: Platine, Oszi fotografiert & platine monoflop fix202.03.22Tests für Einschaltstrombegrenzung & Kartonmodell für Gehäuse & Fotos bearbeitet6.504.03.22Gehäuse, Oberflächenbehandlung2	17.02.22	Platine fertig bestückt	2
23.02.22Input repariert, Clipping LED repariert3.525.02.22Arbeiten an Platine627.02.22Schematics für Export adaptiert301.03.22Doku: Platine, Oszi fotografiert & platine monoflop fix202.03.22Tests für Einschaltstrombegrenzung & Kartonmodell für Gehäuse & Fotos bearbeitet6.504.03.22Gehäuse, Oberflächenbehandlung2	21.02.22	OPV-Eingangsbeschaltung Korrektur	4
25.02.22Arbeiten an Platine627.02.22Schematics für Export adaptiert301.03.22Doku: Platine, Oszi fotografiert & platine monoflop fix202.03.22Tests für Einschaltstrombegrenzung & Kartonmodell für Gehäuse & Fotos bearbeitet6.504.03.22Gehäuse, Oberflächenbehandlung2	22.02.22	3D-Kappen probiert, adaptiert und v2 gedruckt	1
27.02.22Schematics für Export adaptiert301.03.22Doku: Platine, Oszi fotografiert & platine monoflop fix202.03.22Tests für Einschaltstrombegrenzung & Kartonmodell für Gehäuse & Fotos bearbeitet6.504.03.22Gehäuse, Oberflächenbehandlung2	23.02.22	Input repariert, Clipping LED repariert	3.5
01.03.22Doku: Platine, Oszi fotografiert & platine monoflop fix202.03.22Tests für Einschaltstrombegrenzung & Kartonmodell für Gehäuse & Fotos bearbeitet6.504.03.22Gehäuse, Oberflächenbehandlung2	25.02.22	Arbeiten an Platine	6
02.03.22Tests für Einschaltstrombegrenzung & Kartonmodell für Gehäuse & Fotos bearbeitet6.504.03.22Gehäuse, Oberflächenbehandlung2	27.02.22	Schematics für Export adaptiert	3
02.03.22Tests für Einschaltstrombegrenzung & Kartonmodell für Gehäuse & Fotos bearbeitet6.504.03.22Gehäuse, Oberflächenbehandlung2	01.03.22	Doku: Platine, Oszi fotografiert & platine monoflop fix	2
für Gehäuse & Fotos bearbeitet 04.03.22 Gehäuse, Oberflächenbehandlung 2	02.03.22		6.5
, 9		= =	
	04.03.22	Gehäuse, Oberflächenbehandlung	2
51.05.22 Doku. Dankbagung, Harziasbung/Hobutaet tetug	07.03.22	Doku: Danksagung, Kurzfassung/Abstract fertig	2.5
09.03.22 Doku: Konzept fertig 1.5	09.03.22	Doku: Konzept fertig	1.5

09.03.22	Schematics: Schriftköpfe und Schaltungen angepasst	1
09.03.22	Doku: Schaltung	1
10.03.22	Doku: Betriebsanleitung	4
11.03.22	Schematics für Export adaptiert	2.5
11.03.22	Doku: Schaltung	1
12.03.22	Doku: Schaltung	1
13.03.22	Doku: Schaltung	3.5
16.03.22	Besprechung: Dokustruktur & Strombegrenzung	0.5
16.03.22	Gehäuseteile mit Laser schneiden	1.5
16.03.22	Doku: Quellen angepasst,	1
	Schaltung: Kopfhörerverstärker	
17.03.22	Gehäuse gebohrt & gebogen	1.5
18.03.22	Gehäuse gebogen & lackiert	3.5
21.03.22	Doku: Foto eingefügt, Schaltung: Spannungsversorgung	1
21.03.22	Gehäuse: Gewinde gebohrt, Stempeltests	1
22.03.22	Schematics angepasst und exportiert	0.5
22.03.22	Doku: Schaltung	2.5
23.03.22	Doku: Fehler und Probleme	4.5
23.03.22	Doku: Schaltung, Prototypen	4.5
24.03.22	Doku: Betriebsanleitung mit Screenshots fertig	4
25.03.22	Doku: Fehler fertig, Messungen,	6
	Laserversuch Moosgummi	
25.03.22	Doku: Schaltung	2
25.03.22	Plots von Messungen erstellt	1
26.03.22	Plots von Messungen erstellt	2.5
26.03.22	Doku: Prototypen	4.5
27.03.22	Doku: Kostenaufstellung	1
28.03.22	Dokumentation finalisiert	6
	Summe	219.5

Tabelle B.2: Zeitaufstellung Musterfrau

C Skript Oszilloskop

```
%% == setup ==
 2 close all;
3 pkg load instrument-control;
5 \%% == configuration ==
6 | title = 'example';
7 | serialPort = /dev/tty.usbserial5;
9 | % Oszi Settings
10 \mid channel = 3;
11 \mid \text{tPerDiv} = 5E-3;
12 | vPerDiv = [.2 .2];
13
14 | % Smooth data
15 \mid moveMeanF = [0 0];
16
17
  |% Output eps and csv
18 | fileOut = true;
19
20 % Oszi Values
21 | xDivs = 10;
22 | yDivs = 8;
23 | yPtPerDiv = 28;
24 \mid xPtPerDiv = 100;
25
  %% == Initialisation ==
26
27
28
  % Time Vector
  time = linspace(0, xDivs * tPerDiv, 2048);
31
  data = [];
32
33 | if !exist('cal')
34
    cal = [];
     genCalib = true;
35
     disp('Calibrate Oszis');
37
  else
38
     genCalib = false;
```

```
39 | endif
40
41 | % If no Channel from first serial Port is selected
   %if !bitand(bitshift(channel, -2 * (i-1)), 3)
43 % continue
44 %endif
45
46 | % Open serial port
   disp('Connect to Serial');
47
   s = serial(serialPort); % path, baudrate, timeout
49
50 % Wait for it 1s
51
   pause(1);
52
53 | % Configure serial communication
54 | set(s, 'bytesize', 8);
55 | set(s, 'parity', 'n');
56 | set(s, 'stopbits', 1);
   set(s, 'baudrate', 9600);
58 | set(s, 'timeout', 10);
59
60 | Wait for it 1s
61
   pause(1);
62
63 | Flush serial memory
64 | disp('Flush serial memory');
65 | srl_flush(s);
66
67 | Wait for it 1s
68
   pause(1);
69
70 | % Write request to Oszi
71 | disp('Write request to oszi');
72 | srl_write(s, DIG\r);
73 | disp('Read first 2048 bits from oszi');
74 | data1 = srl_read(s, 2048);
75 disp('Read second 2048 bits from oszi');
76 | data2 = srl_read(s, 2048);
77
78 | % Close serial connection
79 | disp('Close serialport');
80 \mid \% \text{ fclose(s)};
```

```
81
82 | % If no calibration is generated, generate one
   if genCalib
84
      cal = [cal; sum(int16(data1) - 128)/length(data1)];
 85
      cal = [cal; sum(int16(data2) - 128)/length(data2)];
86
      return;
87
   end
88
    data1 = (double(int16(data1) - 128 - cal(1)) / yPtPerDiv)
89
       / (1/vPerDiv(1));
    data2 = (double(int16(data2) - 128 - cal(2)) / yPtPerDiv)
90
       / (1/vPerDiv(2));
91
92 | if moveMeanF(1) > 1
93
     data1 = movmean(data1, moveMeanF(1));
   endif
94
95 | if moveMeanF(2) > 1
      data2 = movmean(data2, moveMeanF(2));
96
97
   endif
98
99 | data = [data; data1];
100 | data = [data; data2];
101
102 \mid f = figure;
103
   out = time';
104
105 | % Time Unit
106 \mid unitTm = 1;
   unitT = 's';
107
108
109
   % Scale time
110 \mid if \max(time) < 1E-6
     unitT = 'ns';
111
112
      unitTm = 1E9;
113 | elseif max(time) < 1E-3 | | min(time) > 1E-3
114
     unitT = '\mus';
115
      unitTm = 1E6;
116 elseif max(time) < 1E1
117
     unitT = 'ms';
118
      unitTm = 1E3;
119
    end
120
```

```
121 | % Voltage Unit
122
    unitVm = 1;
123
    unitV = 'V';
124
125 | % Scale Y
126 \mid if \max(\max(\text{data})) < 1E-3
     unitV = '\muV';
127
128
      unitVm = 1E6;
129
    elseif max(max(data)) < 1E0</pre>
130
      unitV = 'mV';
131
      unitVm = 1E3;
132 | end
133
134
    % Only plot selected Channels
    disp('Plot');
135
136
    for i = 1:size(data)(1)
137
      if bitand(channel, i)
        out = [out, data(i,:)'];
138
139
        plot(time * unitTm, data(i,:) * unitVm);
140
        hold on
141
      end
142
    end
143
144
    grid on
    xlabel(sprintf('t in %s', unitT))
146
    ylabel(sprintf('U in %s', unitV))
147
    ylim([min(min(data))*unitVm*1.1, max(max(data)) * unitVm
148
       *1.1])
149
150
    if fileOut
151
      disp('Save to Files');
152
      mkdir(title); % Create a new dir for measure
153
      %saveas(f, sprintf('%s/%s',title, title), 'epsc'); % For
          windows
      print(f,'-depsc','-painters',sprintf('%s/%s.eps', title,
154
          title)); % For MAC
155
      csvwrite(sprintf('%s/%s.csv', title, title), out);
156
    end
```

Listing C.1: m-Skript für das Auslesen des Oszilloskops

Datenblätter

D.1 PCM2906C

Link zum vollständigen Datenblatt [1]



PCM2906C

SBFS037-NOVEMBER 2011

Stereo Audio Codec

with USB Interface, Single-Ended Analog Input/Output, and S/PDIF

Check for Samples: PCM2906C

FEATURES

- · On-Chip USB Interface:
- With Full-Speed Transceivers
- Fully Compliant with USB 2.0 Specification
- Certified by USB-IF
- USB Adaptive Mode for Playback
- **USB Asynchronous Mode for Record**
- **Bus Powered**
- 16-Bit Delta-Sigma ADC and DAC
- Sampling Rate:
 - DAC: 32, 44.1, 48 kHz
 - ADC: 8, 11.025, 16, 22.05, 32, 44.1, 48 kHz
- On-Chip Clock Generator with Single 12-MHz **Clock Source**
- S/PDIF Input/Output
- · Single Power Supply:
- 5 V Typical (V_{BUS})
- · Stereo ADC:
 - Analog Performance at V_{BUS} = 5 V:
 - THD+N = 0.01%
 - SNR = 89 dB
 - Dynamic Range = 89 dB
 - Decimation Digital Filter:
 - Passband Ripple = ±0.05 dB Stop-Band Attenuation = -65 dB
 - Single-Ended Voltage Input
 - Antialiasing Filter Included
 - Digital HPF Included

- · Stereo DAC:
 - Analog Performance at V_{BUS} = 5 V:
 - THD+N = 0.005%
 - SNR = 96 dB
 - Dynamic Range = 93 dB
 - Oversampling Digital Filter:
 - Passband Ripple = ±0.1 dB
 - Stop-Band Attenuation = −43 dB
 - Single-Ended Voltage Output
 - Analog LPF Included
- · Multifunctions:
 - Human Interface Device (HID) Function:
 - Volume and Mute Controls
- Suspend Flag Function
- · 28-Pin SSOP Package

APPLICATIONS

- · USB Audio Speaker
- **USB Headset**
- **USB Monitor** USB Audio Interface Box

DESCRIPTION

The PCM2906C is Texas Instruments' single-chip, The PCM2906C is Texas Instruments' single-chip, USB, stereo audio codec with a USB-compliant full-speed protocol controller and S/PDIF. The USB protocol controller requires no software code. The PCM2906C employs SpAct™ architecture, T'is unique system that recovers the audio clock from USB packet data. On-chip analog PLLs with SpAct enable playback and record with low clock jitter, as well as independent playback and record sampling

Please be aware that an important notice concerning availability, standard warranty, and use in critical applications of Texas Instruments semiconductor products and disclaimers thereto appears at the end of this data sheet.

System Two, Audio Precision are trademarks of Audio Precision, Inc.

All other trademarks are the property of their respective owners

PRODUCTION DATA information is current as of publication date. Products conform to specifications per the terms of the Texas Instruments standard warranty. Production processing does not necessarily include testing of all parameters.

Copyright © 2011, Texas Instruments Incorporated

D Datenblätter

PCM2906C



SBFS037 – NOVEMBER 2011 www.ti.com



This integrated circuit can be damaged by ESD. Texas Instruments recommends that all integrated circuits be handled with appropriate precautions. Failure to observe proper handling and installation procedures can cause damage.

ESD damage can range from subtle performance degradation to complete device failure. Precision integrated circuits may be more susceptible to damage because very small parametric changes could cause the device not to meet its published specifications.

PACKAGING/ORDERING INFORMATION(1)

PRODUCT	PACKAGE-LEAD	PACKAGE DESIGNATOR	SPECIFIED TEMPERATURE RANGE	PACKAGE MARKING	ORDERING NUMBER	TRANSPORT MEDIA, QUANTITY
					PCM2906CDB	Rails, 47
PCM2906CDB	SSOP-28	SSOP-28 DB –25°C to +85°C	–25°C to +85°C	PCM2906C	PCM2906CDBR	Tape and Reel, 2000

⁽¹⁾ For the most current package and ordering information, see the Package Option Addendum at the end of this document, or see the TI website at www.ti.com.

ABSOLUTE MAXIMUM RATINGS(1)

Over operating free-air temperature range (unless otherwise noted).

	PARAMETER	PCM2906C	UNIT
Supply voltage, V _{BUS}		-0.3 to 6.5	V
Ground voltage difference	s, AGNDC, AGNDP, AGNDX, DGND, DGNDU	±0.1	V
District is an at a selection	SEL0, SEL1, DIN	-0.3 to 6.5	V
Digital input voltage	D+, D-, HID0, HID1, HID2, XTI, XTO, DOUT, SSPND	-0.3 to (V _{DDI} + 0.3) < 4	V
Analog input voltage	V _{IN} L, V _{IN} R, V _{COM} , V _{OUT} R, V _{OUT} L	-0.3 to (V _{CCCI} + 0.3) < 4	V
Analog input voltage	V _{CCCI} , V _{CCP1I} , V _{CCP2I} , V _{CCXI} , V _{DDI}	-0.3 to 4	V
Input current (any pins ex	cept supplies)	±10	mA
Ambient temperature und	er bias	-40 to +125	°C
Storage temperature, T _{stg}		-55 to +150	°C
Junction temperature, T _J		+150	°C
Lead temperature (solder	ng, 5s)	+260	°C
Package temperature (IR	reflow, peak)	+250	°C

⁽¹⁾ Stresses beyond those listed under Absolute Maximum Ratings may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated under is not implied. Exposure to absolute-maximum-rated conditions for extended periods may affect device reliability.

THERMAL INFORMATION

		PCM2906C	
	THERMAL METRIC ⁽¹⁾	DB (SSOP)	UNITS
		28 PINS	
θ_{JA}	Junction-to-ambient thermal resistance	64.5	
θ_{JCtop}	Junction-to-case (top) thermal resistance	24.5	
θ_{JB}	Junction-to-board thermal resistance	25.4	°C/W
ΨЈТ	Junction-to-top characterization parameter	2.0	C/VV
ΨЈВ	Junction-to-board characterization parameter	25.0	
θ_{JCbot}	Junction-to-case (bottom) thermal resistance	N/A	

⁽¹⁾ For more information about traditional and new thermal metrics, see the IC Package Thermal Metrics application report, SPRA953.

Submit Documentation Feedback

Copyright © 2011, Texas Instruments Incorporated

Product Folder Link(s): PCM2906C

D.1 PCM2906C 19



PCM2906C

www.ti.com

SBFS037 – NOVEMBER 2011

ELECTRICAL CHARACTERISTICS

All specifications at $T_A = +25$ °C, V_{BUS} , = 5 V, $f_S = 44.1$ kHz, $f_{IN} = 1$ kHz, and 16-bit data (unless otherwise noted).

		PC				
PARAMETER	TEST CONDITIONS	MIN	TYP	MAX	UNIT	
DIGITAL INPUT/OUTPUT						
Host interface	Apply USB Revision 2.0, full speed					
Audio data format	USB isochronous data format					
NPUT LOGIC						
V _{IH} ⁽¹⁾		2		3.3		
/ _{IL} ⁽¹⁾				0.8		
/ _{IH} ⁽²⁾⁽³⁾		2.52		3.3		
/ _{II} (2)(3)				0.9		
/ _{IH} ⁽⁴⁾ Input logic level		2		5.25	VDC	
/ _{IL} ⁽⁴⁾				0.8		
/ _{IH} ⁽⁵⁾		2.52		5.25		
/ _{IL} ⁽⁵⁾				0.9		
IH ⁽¹⁾ (2)(4)	V _{IN} = 3.3 V			±10		
(1) (2) (4)	V _{IN} = 0 V			±10		
(3)	V _{IN} = 3.3 V		50	80		
Input logic current	V _{IN} = 0 V			±10	μΑ	
IH ⁽⁵⁾	V _{IN} = 3.3 V		65	100		
L ⁽⁵⁾	V _{IN} = 0 V			±10		
OUTPUT LOGIC						
/ _{ОН} ⁽¹⁾		2.8				
/ _{OL} ⁽¹⁾				0.3		
/OH (6)	I _{OH} = -4 mA	2.8			1/00	
Output logic level	I _{OL} = 4 mA			0.5	VDC	
/ _{OH} ⁽⁷⁾	I _{OH} = -2 mA	2.8				
V _{OL} ⁽⁷⁾	I _{OL} = 2 mA			0.5		
CLOCK FREQUENCY	-			-		
Input clock frequency, XTI		11.994	12	12.006	MHz	

⁽¹⁾ Pins 1, 2: D+, D–. (2) Pin 21: XTI. (3) Pins 5, 6, 7: HID0, HID1, HID2. (4) Pins 8, 9: SEL0, SEL1. (5) Pin 24: DIN. (6) Pin 25: DOUT. (7) Pin 28: SSPND.

20 D Datenblätter

PCM2906C



SBFS037 – NOVEMBER 2011 www.ti.com

ELECTRICAL CHARACTERISTICS (continued)

All specifications at T_A = +25°C, V_{BUS}, = 5 V, f_S = 44.1 kHz, f_{IN} = 1 kHz, and 16-bit data (unless otherwise noted).

			PC	PCM2906C							
	PARAMETER	TEST CONDITIONS	MIN	MIN TYP MA							
ADC CH	ARACTERISTICS				<u> </u>						
	Resolution			8, 16		Bits					
	Audio data channel			1, 2		Channel					
ADC Clo	ck Frequency										
f _s	Sampling frequency		8, 11.025, 16,	22.05, 32, 44	1.1, 48	kHz					
ADC DC	Accuracy										
	Gain mismatch, channel-to-channel			±1	±5	% of FSR					
	Gain error			±2	±10	% of FSR					
	Bipolar zero error			±0		% of FSF					
ADC Dyr	namic Performance ⁽⁸⁾										
		$V_{IN} = -1 \text{ dB}^{(9)}, V_{CCCI} = 3.67 \text{ V}$		0.01	0.02	%					
THD+N	Total harmonic distortion plus noise	$V_{IN} = -1 dB^{(10)}$		0.1		%					
	pido fioloc	$V_{IN} = -60 \text{ dB}$		5		%					
	Dynamic range	A-weighted	81	89		dB					
SNR	Signal-to-noise ratio	A-weighted	81	89		dB					
	Channel separation		80	85		dB					
Analog I	nput										
	Input voltage			0.6 V _{CCCI}		V_{PP}					
	Center voltage			0.5 V _{CCCI}		V					
	Input impedance			30		kΩ					
	Antialiasing filter frequency	–3 dB		150		kHz					
	response	f _{IN} = 20 kHz		-0.08		dB					
ADC Dig	ital Filter Performance										
	Passband				0.454 f _s	Hz					
	Stop band		0.583 f _s			Hz					
	Passband ripple				±0.05	dB					
	Stop-band attenuation		-65			dB					
t _d	Delay time			17.4/f _s		s					
	HPF frequency response	–3 dB	0.0	78f _s /1000		Hz					

⁽⁸⁾ f_{IN} = 1 kHz, using the System Two™ audio measurement system by Audio Precision™ in RMS mode with 20-kHz LPF, 400-Hz HPF in calculation.
(9) Using external voltage regulator for V_{CCCI} (see Figure 36).
(10) Using internal voltage regulator for V_{CCCI} (see Figure 37).

Submit Documentation Feedback

Copyright © 2011, Texas Instruments Incorporated

D.1 PCM2906C 21



PCM2906C

www.ti.com SBFS037 – NOVEMBER 2011

FUNCTIONAL BLOCK DIAGRAM V_{CCCI} V_{CCP1I} V_{CCP2I} V_{CCXI} V_{DDI} AGNDC AGNDP AGNDX DGND DGNDU 5-V to 3.3-V Voltage Regulator Lock Power SSPND DIN S/PDIF Decoder $\mathrm{V}_{\mathrm{BUS}}$ $V_{IN}L$ ISO-In ADC FIFO End-Point $V_{IN}R$ USB SIE Analog PLL $\rm V_{\rm COM}$ Control Selector End-Point Analog PLL SEL0 SEL1 $V_{OUT}L$ ISO-Out End-Point DAC FIFO $\rm V_{\rm OUT}R$ HID0 HID1 HID2 HID End-Point DOUT S/PDIF Encoder USB Protocol Controller 96 MHz Tracker (SpAct) PLL (×8) 12 MHz XTO XTI B0239-01

Copyright © 2011, Texas Instruments Incorporated

Submit Documentation Feedback

7

Abkürzungsverzeichnis

ACB Audio-Connect-Box

LED light-emitting diode

OPV Operationsverstärker

REW Room EQ Wizard

RFI radio frequency interference

PLA polylactic acid

Abbildungsverzeichnis

24 Tabellenverzeichnis

Tabellenverzeichnis

B.1	Zeitaufstellung Mustermann												9
B.2	Zeitaufstellung Musterfrau .												12

Literaturverzeichnis 25

Literaturverzeichnis

[1] **TEXAS INSTRUMENTS:** Datenblatt PCM2904/PCM2906. 2007 [online] 04.03.2022 https://www.ti.com/lit/ds/symlink/pcm2906.pdf

- [2] WHITLOCK, Bill: A new balanced audio input circuit for maximum common-mode rejection in real-world environments. Journal of the Audio Engineering Society, 1995, 43. Jg., Nr. 6, S. 454-464.
- [3] **PETROV, Petre Tzv:** 5V DC To 48V DC Converter For Phantom Power Supplies. 04.03.2021, Electronicsforu. [online] 25.03.2022 https://www.electronicsforu.com/electronics-projects/5v-48v-dc-converter-phantom-power-supplies
- [4] **BUMILLER, Horst; et al:** Fachkunde Elektrotechnik. Haan-Gruiten: Verlag Europa-Lehrmittel, Nourney, Vollmer GmbH & Company KG, 2020. -ISBN 978-3-808-53791-6. S.
- [5] U. TIETZE und C. SCHENK: Electronic circuits. handbook for design and application. Heidelberg: Springer, 2015.
- [6] Wikibooks: (4.1.2021) LaTeX-Kompendium: Schnellkurs: Erstellen eines Literaturverzeichnisses. [Online]. Available: https://de.wikibooks.org/wiki/LaTeX-Kompendium:_Schnellkurs:
 _Erstellen_eines_Literaturverzeichnisses