Các loại bộ nhớ trong CUDA (phần 2)


Trần Trung Kiên ttkien@fit.hcmus.edu.vn

Cập nhật lần cuối: 24/11/2021



KHOA CÔNG NGHỆ THÔNG TIN TRƯỜNG ĐẠI HỌC KHOA HỌC TỰ NHIÊN

Ôn lại buối trước




- Tận dụng các bộ nhớ có tốc độ cao ở ngay trong các SM để lưu dữ liệu, giảm số lần truy xuất xuống DRAM
- Giá phải trả: có thể sẽ làm occupancy giảm xuống (Vd, nếu SM có 48 KB SMEM và 2 block dùng đến 40 KB SMEM thì trong SM chỉ có thể chứa được một block)

Buổi này

- ☐ Truy xuất GMEM hiệu quả
- ☐ Truy xuất SMEM hiệu quả

- Đọc được cache ở L1 (mặc định được bật trong một số CC mới)
 - Khi biên dịch, truyền:
 - -Xptxas -dlcm=ca
 - Nếu không có dữ liệu ở L1 thì xuống L2, nếu không có ở L2 thì xuống DRAM
- Dọc không được cache ở L1
 - ☐ Khi biên dịch, truyền:
 - -Xptxas -dlcm=cg
 - Xuống thẳng L2, nếu không có dữ liệu ở L2 thì xuống DRAM



Các câu lệnh đọc GMEM được xử lý theo warp

- Mỗi warp cung cấp 32 địa chỉ (ít hơn nếu có các thread không kích hoạt) và số byte cần đọc từ mỗi địa chỉ
- Phần cứng nhìn vào thông tin này và chuyển thành một hoặc một vài yêu cầu đọc khối dữ liệu 32 byte* (32 byte kề nhau và địa chỉ của byte đầu được căn lề, tức chia hết cho 32)

- Warp requests 32 aligned, consecutive 4-byte words
- Addresses fall within 4 segments
 - Warp needs 128 bytes
 - 128 bytes move across the bus on a miss
 - Bus utilization: 100%



- Warp requests 32 aligned, permuted 4-byte words
- Addresses fall within 4 segments
 - Warp needs 128 bytes
 - 128 bytes move across the bus on a miss
 - Bus utilization: 100%




- Warp requests 32 misaligned, consecutive 4-byte words
- Addresses fall within at most 5 segments
 - Warp needs 128 bytes
 - 160 bytes move across the bus on misses
 - Bus utilization: at least 80%
 - Some misaligned patterns will fall within 4 segments, so 100% utilization



- All threads in a warp request the same 4-byte word
- Addresses fall within a single segment
 - Warp needs 4 bytes
 - 32 bytes move across the bus on a miss
 - Bus utilization: 12.5%




- Warp requests 32 scattered 4-byte words
- Addresses fall within N segments
 - Warp needs 128 bytes
 - N*32 bytes move across the bus on a miss
 - Bus utilization: 128 / (*N**32)



Ghi GMEM


- Giống như đọc nhưng không được cache ở L1 (thông tin trước khi có CC 7.x)
- Nếu trong warp có nhiều thread cùng ghi vào một địa chỉ thì
 - chỉ có một thread sẽ ghi được
 - nhưng đó là thread nào thì không biết được

Ví dụ 1: tại sao hàm kernel 3 lại nhanh hơn kernel 2?



Ví dụ 2: chiều x và y ở dữ liệu 2 chiều

Đảo chiều x với chiều y (đảo công thức tính row và co1) thì có bị gì không?



Truy xuất GMEM hiệu quả

- Truy xuất GMEM hiệu quả nhất khi: các thread trong warp truy xuất đến các phần tử nằm kề nhau trong GMEM và địa chỉ của phần tử đầu tiên được căn lề
- □ Điều này chỉ đúng khi phần tử có kích thước thuộc loại cơ bản (native): 1, 2, 4, 8, 16 byte
- Nếu phần tử có kích thước không cơ bản (vd, tự định nghĩa một struct) thì trình biên dịch sẽ chuyển câu lệnh truy xuất phần tử thành các câu lệnh truy xuất theo các kích thước cơ bản (phải được căn lề)


Hệ quả là ...

```
struct Point
  float x;
  float y;
  float z;
};
Point *d data;
cudaMalloc(&d_data, ...);
  global___void kernel(Point *d_data, ...)
  int i = blockIdx.x * blockDim.x + threadIdx.x;
  Point p = d_data[i];
                                Truy xuất phần tử 12 byte → sẽ bị
                                chuyển thành 3 câu lệnh truy xuất phần
                                tử 4 byte
                                Tại sao lại không chuyển thành 2 câu
```


4 byte?

lệnh: một truy xuất 8 byte, một truy xuất


Các phần tử được đọc bởi các tiểu trình trong warp với câu lệnh đọc 4 byte thứ nhất



Các phần tử được đọc bởi các tiểu trình trong warp với câu lệnh đọc 4 byte thứ hai



Các phần tử được đọc bởi các tiểu trình trong warp với câu lệnh đọc 4 byte thứ ba



Một giải pháp: array of structs → struct of arrays

```
struct SoA
  float *xArr;
  float *yArr;
  float *zArr;
SoA d_data;
cudaMalloc(&d_data.xArr, ...);
cudaMalloc(&d_data.yArr, ...);
cudaMalloc(&d_data.zArr, ...);
 global void kernel(SoA d data, ...)
  int i = blockIdx.x * blockDim.x + threadIdx.x;
  float x = d data.xArr[i];
  float y = d_data.yArr[i];
  float z = d_data.zArr[i];
```

Truy xuất GMEM hiệu quả

□ Tận dụng tối đa các byte dữ liệu được vận chuyển giữa DRAM và SM bằng cách cố gắng để các thread trong warp truy xuất đến các phần tử kề nhau trong bộ nhớ và địa chỉ của phần tử đầu tiên được căn lề

Lưu ý: phần tử được truy xuất phải có kích thước thuộc loại cơ bản (1, 2, 4, 8, 16 byte)

Ngoài ra, cũng cần cung cấp cho SM đủ các câu-lệnh-truy-xuất-GMEM độc lập để che độ trễ bằng cách thay đổi block size (để ↑ số lượng warp độc lập trong SM) và/hoặc thay đổi hàm kernel (để ↑ số lượng câu-lệnh-truy-xuất-GMEM độc lập trong mỗi warp)

Buổi này

- □ Truy xuất GMEM hiệu quả
- ☐ Truy xuất SMEM hiệu quả

Ví dụ: chuyển vị ma trận


- □ Cho ma trận iMatrix. Tính ma trận chuyển vị oMatrix: oMatrix[r][c] = iMatrix[c][r]
- □ Đơn giản hóa:
 - Ma trận vuông có kích thước w×w
 - □ Block vuông có kích thước 32 × 32, và w chia hết cho32


```
__global__ void transpose1(int *iMatrix, int *oMatrix, int w)
{
   int r = blockIdx.y * blockDim.y + threadIdx.y;
   int c = blockIdx.x * blockDim.x + threadIdx.x;

   oMatrix[r * w + c] = iMatrix[     ];
}
```

```
__global__ void transpose1(int *iMatrix, int *oMatrix, int w)
{
   int r = blockIdx.y * blockDim.y + threadIdx.y;
   int c = blockIdx.x * blockDim.x + threadIdx.x;

   oMatrix[r * w + c] = iMatrix[c * w + r];
}
```






```
_global___ void transpose2(int *iMatrix, int *oMatrix, int w)
  __shared__ int s_blkData[32][32];
 // Each block load data efficiently from GMEM to SMEM
 int iR =
 int iC =
                                    ] = iMatrix[iR * w + iC];
                       ][
 s blkData[
 syncthreads();
 // Each block write data efficiently from SMEM to GMEM
 int oR = blockIdx.y * blockDim.y + threadIdx.y;
 int oC = blockIdx.x * blockDim.x + threadIdx.x;
 oMatrix[oR * w + oC] = s blkData[
                                                            1;
```

```
_global___ void transpose2(int *iMatrix, int *oMatrix, int w)
  __shared__ int s_blkData[32][32];
 // Each block load data efficiently from GMEM to SMEM
 int iR = blockIdx.x * blockDim.x + threadIdx.y;
 int iC = blockIdx.y * blockDim.y + threadIdx.x;
  s_blkData[threadIdx.y][threadIdx.x] = iMatrix[iR * w + iC];
 syncthreads();
 // Each block write data efficiently from SMEM to GMEM
 int oR = blockIdx.y * blockDim.y + threadIdx.y;
 int oC = blockIdx.x * blockDim.x + threadIdx.x;
 oMatrix[oR * w + oC] = s blkData[threadIdx.x][threadIdx.y];
```


Thí nghiệm

- \square Phát sinh ngẫu nhiên ma trận số nguyên iMatrix có kích thước $2^{13} \times 2^{13}$
- □ GPU CC 2.0
- Thời gian chạy
 - Hàm kernel 1: 19.699713 ms
 - Hàm kernel 2: 21.157248 ms (???)

SMEM được tổ chức thành các **bank**; vd, ở hầu hết các CC hiện nay, mỗi bank có độ rộng 4 byte:




SMEM được tổ chức thành các **bank**; vd, ở hầu hết các CC hiện nay, mỗi bank có độ rộng 4 byte:




Nếu các thread trong warp truy xuất các phần tử 4 byte thuộc các bank các nhau thì các truy xuất này sẽ được thực thi song song

SMEM được tổ chức thành các **bank**; vd, ở hầu hết các CC hiện nay, mỗi bank có độ rộng 4 byte:




Nếu các thread trong warp truy xuất các phần tử 4 byte thuộc các bank các nhau thì các truy xuất này sẽ được thực thi song song

SMEM được tổ chức thành các **bank**; vd, ở hầu hết các CC hiện nay, mỗi bank có độ rộng 4 byte:



Nếu các thread trong warp truy xuất các phần tử 4 byte khác nhau thuộc cùng một bank thì sẽ xảy ra "bank conflict"; các truy xuất này sẽ được thực thi một cách tuần tự


SMEM được tổ chức thành các **bank**; vd, ở hầu hết các CC hiện nay, mỗi bank có độ rộng 4 byte:



Nếu các thread trong warp cùng đọc một phần tử 4 byte thuộc một bank thì ta chỉ tốn một lần đọc; nếu ghi thì chỉ có một thread ghi được nhưng đó là thread nào thì không biết


Xét lại hàm kernel 2 ở ví dụ chuyển vị ma trận ...

Vấn đề "bank conflict" ở hàm kernel 2



Warp ghi một dòng trên SMEM: "bank conflict"? Warp đọc một cột trên SMEM: "bank conflict"?

Vấn đề "bank conflict" ở hàm kernel 2




Warp ghi một dòng trên SMEM: không xảy ra "bank conflict" Warp đọc một cột trên SMEM: "bank conflict"

Hàm kernel 3 - giải quyết vấn đề "bank conflict" ở hàm kernel 2

```
_global___ void transpose3(int *iMatrix, int *oMatrix, int w)
 __shared__ int s_blkData[32][33];
 // Each block load data efficiently from GMEM to SMEM
 int iR = blockIdx.x * blockDim.x + threadIdx.y;
 int iC = blockIdx.y * blockDim.y + threadIdx.x;
 s blkData[threadIdx.y][threadIdx.x] = iMatrix[iR * w + iC];
 syncthreads();
 // Each block write data efficiently from SMEM to GMEM
 int oR = blockIdx.y * blockDim.y + threadIdx.y;
 int oC = blockIdx.x * blockDim.x + threadIdx.x;
 oMatrix[oR * w + oC] = s blkData[threadIdx.x][threadIdx.y];
```

Hàm kernel 3 - giải quyết vấn đề "bank conflict" ở hàm kernel 2



Warp ghi một dòng trên SMEM: không xảy ra "bank conflict" Warp đọc một cột trên SMEM: không xảy ra "bank conflict"

Thí nghiệm

- \square Phát sinh ngẫu nhiên ma trận số nguyên iMatrix có kích thước $2^{13} \times 2^{13}$
- □ GPU CC 2.0
- Thời gian chạy
 - Hàm kernel 1: 19.699713 ms
 - Hàm kernel 2: 21.157248 ms
 - Hàm kernel 3: 11.426176 ms ③