FPGA 创新设计赛道

# 基于高云 FPGA 的
# 动态强窄带干扰检测与抑制系统

参赛平台：高云平台

选题类别：自主选题

开发板：ACG525

FPGA 器件：GW5A-LV25

# 摘要

本设计面向通信接收端和电子测量设备中 ADC 之后的数字处理，在线检测并抑制通带内少量强窄带干扰。适用目标频谱分散、包络平滑。主实验采用正弦干扰，近邻间距可变，750 Hz 为分组边界，重点验证 125 Hz，并检验多路干扰接续出现时的连续处理。

系统在 ACG525 开发板的 GW5A-LV25 上采用长短窗配合的检测方法：512 点短窗发现并跟踪疑似干扰，1024 点长窗进一步校正已有干扰的频率。发现新峰或调整频率后，重新联合估计各路干扰的幅度与相位，减轻近邻谱峰之间的影响。系统根据滤波前的频谱判断干扰，确认干扰仍有效后更新系数。各路校正系数合并为一套 641 抽头对称 FIR，新旧输出经过 32 样本渐变完成切换，更新期间持续滤波。

共享 FFT、矩阵求解与算术通路，以同步存储和三库打包压缩资源。两对双峰、两单加一双等组合下，四中心实现通过 50 MHz 布局布线，采样率 32 kHz，FIR 群延迟 10 ms；占用 LUT＋ALU 22,941/23,040、BSRAM 55/56、DSP 24/28。完成 64,000 连续样本板端收发与 Flash 断电启动。在线计算在 FPGA 内完成，电脑负责输入准备、显示与离线评价。

两组含中点探针的配对仿真，以 21 dB 准入的 1024 点 HYBRID 方案（软件检测、RTL 执行）为参考。本方案主评价区间的归一化均方根误差（NRMSE）相对降低 34.96%和 32.38%，所比较的进入事件恢复时间相近。无探针时间差扫描的全段误差相对降低 11.19%～26.93%。实录目标加干扰和非正弦调幅两项板测较 1024 软件参考分别降低 17.60%和 22.61%，实录稳定段参考略优。组件 RTL 对照中，渐变使高频暂态能量降低 35.77 dB，完全生效晚 31 样本。原型未接 ADC，不适用于须保留合法强单音的输入；后续可扩展模拟前端、中心容量及解调验证。

关键词：高云 FPGA；动态窄带干扰；联合估计；连续滤波；资源复用

# 目录

摘要 ..... 2
第一部分 作品概述 ..... 4
1.1 功能与特性 ..... 4
1.2 应用领域 ..... 4
1.3 主要技术特点 ..... 4
1.4 主要性能指标 ..... 5
1.5 主要创新点 ..... 5
1.6 设计流程 ..... 5
第二部分 系统组成及功能说明 ..... 6
2.1 整体介绍 ..... 6
2.2 硬件系统介绍 ..... 7
2.2.1 硬件整体介绍 ..... 7
2.2.2 核心算法及改进 ..... 8
2.2.3 电路及 RTL 各模块介绍 ..... 11
2.3 软件系统介绍 ..... 15
2.3.1 软件整体介绍 ..... 15
2.3.2 软件模块与运行流程 ..... 17
第三部分 完成情况及性能参数 ..... 17
3.1 整体介绍 ..... 17
3.2 工程成果 ..... 18
3.2.1 平台与实物成果 ..... 18
3.2.2 电路与接口成果 ..... 19
3.2.3 软件与数字滤波成果 ..... 19
3.3 特性成果 ..... 22
3.3.1 RTL 与连续处理时序验证 ..... 22
3.3.2 动态对照与平滑切换效果 ..... 25
3.3.3 资源占用与时序结果 ..... 35
3.3.4 实录目标输入设置与已完成范围 ..... 38
3.3.5 实录板端实测与波形分析 ..... 39
3.3.6 同一样本的 1024 点离线参考 ..... 42
第四部分 总结 ..... 43
4.1 可扩展之处 ..... 43
4.2 心得体会 ..... 43
第五部分 参考文献 ..... 44

# 第一部分 作品概述

## 1.1 功能与特性

本设计在 ACG525 开发板上实现未知位置强窄带干扰的在线检测与抑制，在两对双峰、两单加一双等组合下，最多同时处理四个有效中心；最多三个配置组，每组至多两成员。近邻间距可配置，125 Hz 为重点验证条件，并支持多路干扰先后出现、部分时间重叠和分步消失。电脑发送数字混合样本，FPGA 完成检测与滤波后回传实际输出；上位机显示波形、频谱和评价结果，OLED 显示检测数量及处理状态。

## 1.2 应用领域

本设计面向通信接收端或电子测量设备中 ADC 之后的数字处理。适用目标频谱较分散、包络相对平滑，通带内叠加少量强窄带干扰，重点处理其中**频率相近的强干扰**。针对频率近邻，系统联合估计各路干扰，尽量保留两峰间信号；也可用于**多路强干扰接续出现**的情况，在准备新配置时持续滤波，不要求两路干扰同时出现。主实验采用有限时长正弦，最多处理四个有效中心；非正弦调幅另作补充测试。系统难以区分频谱特征相似的合法强单音，此类目标不在验证范围内，结论也不外推任意宽带噪声或密集多峰。当前为数字输入、板端处理与回传原型，未接 ADC 及射频、同步解调前端，以恢复误差、干扰衰减和目标损伤评价。容量和分组限制见第 2.2.3 节（5）。

## 1.3 主要技术特点

**（1）双尺度联合估计。**512 点主窗发现和跟踪疑似干扰，每次找到新峰或修正频率后，将当前各路干扰一起估计幅度与相位，再更新残差继续找峰，减轻前一峰的估计偏差对后续找峰的影响。1024 点辅助窗只校正已通过强证据检查的中心，新中心不必等待长窗；两种分析共用 FFT。

（2）**连续滤波与平滑更新**。后台队列调度系数构建，提交前检查授权、版本和观测有效性；新旧输出共享连续输入历史，按 32 样本渐变更新，等待配置时仍持续滤波。

**（3）共享计算与存储。**复用实数 LDL 矩阵求解器及算术通路，以同步 RAM

保存中间量；合并各中心校正项，由一套对称 FIR 执行，三套系数库打包存储，按读写时隙协调后台构建和滤波。

### 1.4 主要性能指标

四中心系统工作于 50 MHz、32 kHz，641 抽头 FIR 群延迟 10 ms，32 样本渐变约 1 ms；完整顶层通过 50 MHz 布局布线，完成 64000 连续样本板端收发。

同输入对照中，实录目标加人工干扰的板测全程 NRMSE 较 1024 软件参考相对降低 17.60%，稳定段 NRMSE 为 16.74%；非正弦调幅补充板测全段误差相对降低 22.61%。各实验区间与分量结果见第 3.3 节。

### 1.5 主要创新点

（1）**近邻干扰联合估计**。短窗联合修正各路频率与幅度，减轻峰间影响；**实录和调幅两项板测**较同输入 1024 离线参考的误差**相对降低约 20%**。

**（2）连续滤波与平滑更新。**配置任务在后台排队并构建新系数，旧库持续滤波；提交前复核授权与版本，再基于同一输入历史计算新旧输出，进行 32 样本渐变，减轻切换突变。

**（3）多中心共享执行。**各中心校正项先合并，再由一套折叠 FIR 执行；三库打包存储，支撑小器件四中心实现。

### 1.6 设计流程

一次配置更新分为检测、准备和生效三个阶段。主窗搜索并跟踪疑似干扰，通过检查后生成配置请求，长窗辅助校正已有中心。后台完成新系数库并核验授权与版本后，在样本边界启动渐变；准备和等待期间，旧配置继续滤波。检测与授权流程见图 3，配置接续与渐变见图 4(b)。

# 第二部分 系统组成及功能说明

## 2.1 整体介绍

图 1 将硬件处理分为上方的连续样本通路和下方的分析与配置通路。混合样本进入历史缓存后，按 32 kHz 送入同一套合并 FIR，实际输出再回传电脑。下方读取滤波前样本，共享 FFT 完成长短窗分析，再进行近邻联合估计和强准入检查；通过后产生配置请求，由后台构建新系数库。**后台准备和等待任务期间，当前系数继续用于滤波。**

本设计将在线估计的窄带干扰频率称为中心。分组用于管理中心及配置任务，全部活动校正项最终进入同一套合并 FIR；各组共用连续输入历史，不作波形分带切割，也不分别复制完整滤波支路。





图 1 检测与连续滤波的硬件结构及数据流（功能示意）

蓝色实线表示样本与频谱数据，橙色虚线表示配置请求、写库及样本边界选库控制。三套系数库分别承担当前滤波、渐变目标和后台构建；新库完成后先复核授权与版本，再在样本边界交接。渐变期间，一套 FIR 基于同一输入历史分时计算新旧输出，按 32 样本逐步过渡。图中的通路表示功能协作，不是芯片内部的物理位置。

## 2.2 硬件系统介绍

### 2.2.1 硬件整体介绍

图中“数字输入与历史缓存”由 UART、FIFO 和片内 RAM 组成；“近邻联合估计与授权”内复用实数 LDL 求解器和算术通路。各模块在同一 50 MHz 时钟下，由状态机按服务时隙协作。样本有效标志标记输入与输出，观测编号关联同一窗口；配置任务另存成员、频率和版本，防止过期结果被用于更新。

图 2 显示上电后 OLED 的 WAIT 状态，接收输入并完成观测后更新单峰、双峰数量及处理状态。时间字段表示窗口末尾到本次观测完成的计算耗时，以 ms 显示，不含窗口积累、FIR 群延迟或完整抑制响应。V32 将显示复位与处理核复位分开，避免电脑重置处理核时打断 I²C 显示。





图 2 ACG525 开发板实物与 OLED 待机显示（WAIT，单峰 0、双峰 0）

### 2.2.2 核心算法及改进

**（1）近邻干扰的困难**

本设计处理频率相近的强窄带干扰，按不超过 750 Hz 的距离连通分组；125 Hz 为主要验证间距，不作为极限分辨能力。以核心实验的 125 Hz 为例，采样率 32 kHz 下 512 点 FFT 的原生间隔为 62.5 Hz，两个中心仅隔两个频点。中心偏离 FFT 网格、幅度不等或相位改变时，窗谱叠加会影响峰形。独立估计一个峰并扣除，可能把偏差留给下一峰，产生中心偏移或第三假峰。

扩大阻带会同时压低两峰中间的有用信号。改用 1024 点窗虽然能取得更细的频谱，却需要 32 ms 数据；第二组干扰到来时，第一组可能还在估计和配置。因此，算法需要兼顾较早发现、近邻定位和及时更新，不能只以稳定频谱中的峰高评价效果。

改进思路首先针对近邻估计误差：找到新峰或修正频率后，将当前各路干扰放在同一模型中重新估计幅度与相位，减轻逐个扣峰时偏差累积的问题。短窗结果通过强证据和合法性检查后即可申请配置，长窗只辅助校正已有中心。

**配置准备与逐样本执行分别调度**：后台构建新库时，FIR 继续使用有效旧库；新库就绪后基于同一历史渐变交接。多中心校正先合并再卷积，配合共享求解和三库打包，控制连续更新所需的重复计算及存储开销。

**（2）具体改动及原因**

**①短窗进入，长窗辅助校频。**512 点主窗覆盖 16 ms，每 64 样本更新一次，负责发现和跟踪；1024 点辅助窗每 256 样本调度，只校正已有强授权中心附近的频率。新中心不必等待长窗确认，辅助结果也不能建立或延长授权。两种长度按时隙共用一套 FFT。

**②加入候选后重新联合估幅。**从当前残差得到候选后，将其加入已选集合，再按全部中心的窗谱模板构建方程，重新估计各中心幅度。设窗口频谱为 X，模板矩阵为 T，待求复幅度向量为 a（含幅度与相位）；$T^{H}$表示共轭转置，则：

$$G = T^{H}T,\ q = T^{H}X,\ G\,a = q \qquad (1)$$

Gram 矩阵 G 描述各模板之间的相关性，使近邻中心能在同一方程中相互修

正幅度。当前模板采用有限支撑，中心间隔超过 750 Hz 时相关项截断为零；配置分组不另设求解器。这样保留近邻耦合，同时控制模板访问和矩阵存储规模。频率由外层试探确定，式（1）在给定频率下联合求复幅度。

**③选定频率后立即重拟合。**依次对各中心作局部频率试探，用残差相关功率选择位置；选定后重新求出全部已选中心的幅度，再处理下一中心。共执行四轮坐标修正，更新残差后继续搜索候选。试探步距为 3.90625 Hz，每个试探位置不重复执行完整联合分解。

**④用原始谱决定是否允许滤波。**候选预筛选后，再将陷波前原始谱的峰功率与左右背景中位数较高者比较。达到 21 dB 且容量、分组和本次观测的安全检查均通过，才可申请配置。强准入不使用扣峰残差作为背景，连续弱观测也不能累积成强授权。

**⑤把估计结果与在线更新衔接。**授权表示中心可参与实际滤波的有效状态，绑定身份、版本和观测编号，提交前再次核验。一次强观测缺失可暂留旧滤波，两次连续缺失撤销。满四中心后仍搜索额外残差候选，仅用于超容量与歧义诊断，不增加第五个执行中心。

**（3）算法流程与连续更新**





图 3 候选搜索、联合估计与强授权流程

图 3 展示从疑似峰搜索到授权的过程，整套方案的动态恢复对照见第 3.3.2 节。

文献[1]为多窄带检测与动态陷波提供参考，文献[2]讨论逐次发现与联合细化，文献[3]、[4]涉及运行时 FIR 和系数更新。本设计在这些方法基础上安排短窗联合估计、辅助校频和连续更新，并检验动态输入下的恢复效果与硬件开销。

### 2.2.3 电路及 RTL 各模块介绍

主要 RTL 连接及接口位宽见图 4(a)。连续样本直接进入 FIR，分析与配置在另一条通路推进；原始功率谱送强准入，系数写口和选库控制返回 FIR。





图 4(a) 主要 RTL 模块连接与关键接口（功能连接示意）

#### （1）数字输入与 UART 模块

样本通过板上 CH9102 串口收发，SRAM 调试和 Flash 烧录通过 JTAG 下载器完成。数字链路速率为 2 Mbaud，输入、输出均为 16 位有符号样本。

digital_link 核对帧 CRC 和样本序号，用 FIFO 缓冲串口传输与固定采样节拍之间的差异。电脑依据板端消费进度限制在途样本额度（credit），预填充后 FPGA 按 32 kHz 消费输入，并将实际 FIR 输出送入回传 FIFO。欠载、处理核未就绪或输出 FIFO 满等故障会锁存状态并终止该轮流式样本处理，UART 仍可回传状态。

FPGA 接收混合样本及必要的控制信息，根据混合输入完成干扰检测、系数构建和滤波。目标参考、人工干扰的真实频率及启停时刻保留在电脑端，用于测试输入生成与离线评价，不作为在线检测的已知条件。上位机解析并显示实际回传样本，未收到的数据标记为缺失。

**（2）双尺度 FFT 频谱分析模块**

analysis_frontend 持续接收滤波前样本，每收到 64 个新样本，取最近 512 点形成主窗快照；每 256 个新样本调度最近 1024 点的辅助窗。快照绑定窗口末尾样本序号，两类任务按时隙共用 analysis_fft 的基 2 通路，分别供主检测和辅助校频使用。窗口随输入向前滑动，已积累足够样本后持续分析，无需等待电脑整段发送结束。

两种长度的原生频点间隔分别为 62.5 Hz 和 31.25 Hz。FFT 采用周期 Hann 窗、逐级缩放及舍入，频谱、模板和功率判据沿用匹配的定点归一化。窗口积累时间、FFT 及拟合服务时间、实际抑制响应分别统计；新中心无需等待长窗确认，但共享计算仍有调度耗时。

**（3）近邻双峰检测与联合拟合模块**

orthogonal_fitter 接收主窗复数频谱，完成残差候选搜索、联合估幅与频率修正，输出候选频率、幅度信息及诊断标志。矩阵阶数随实际已选中心数变化。利用周期 Hann 模板的相位结构，将 Gram 矩阵组织为实数形式，复数右端项的实、虚部分别复用同一套 LDL 求解通路。

四轮修正及候选循环见第 2.2.2 节（2）。模板采用稀疏 ROM 访问，矩阵、向量和残差逐项读写同步 RAM，用分拍执行控制并行电路规模。完整观测需在服务期限内完成；满容量后的额外搜索只输出诊断信息，不执行五阶联合求解。

**（4）原始谱强准入与轨迹管理模块**

strong_gate 检查候选在陷波前原始混合输入谱中的强度。峰功率取候选频率对应的最近原生频点；左右各取十个参考点，分别以排序后中间两项的平均值为中位数。两侧取较高者并设置数值下限，得到背景 Braw。参考偏移为主窗频点的 3～12 格，即 187.5～750 Hz。

$$Craw = 10\,log10(Ppeak_raw / Braw) \qquad (2)$$

门槛为 Craw≥21 dB，表示候选峰与局部背景的功率比。只有这一强准入背景固定取自原始谱；候选预筛选仍保留幅度及残差显著性条件。参考不足或数值无效时不给新授权。该 21 dB 与实验中每路干扰相对整个目标的 J/S 分别定义。

原始谱强证据通过，且容量、分组和整批安全检查通过后，当次有效观测即

可申请配置。已有中心允许一次强观测缺失，暂时保留旧滤波而不继续发放新提交权限；两次连续缺失后撤销。检测始终观察滤波前输入，不以输出峰被压低作为干扰消失的证据。无效、重放或故障观测使授权按独立规则失效，不计作可容忍的一次普通缺失。

中心依据约 70 Hz 的范围匹配已有轨迹，结合最近强观测的频率历史平滑更新，并设置 3.90625 Hz 更新死区，减少估频抖动引起的重复配置。弱转强或撤销后重现时建立新的授权周期，旧任务失效。候选加入保留 0.035 归一化幅度门槛，最终候选输出保留 0.055 幅度门槛及残差显著性筛选，因此整体缩放后仍需检查检出情况。

**（5）干扰分组与配置更新模块**

检测中心按不超过 750 Hz 的频率距离连通分组，最多三个组、每组最多两成员。750 Hz 是当前同组连通及模板处理边界，125 Hz 是重点实验条件，不是硬件固定间距。四中心实现支持两对双峰、两单加一双等组合；四个充分分离的单峰需要四组，超出当前分组容量。同一连通组出现三个以上强中心时保留歧义状态，禁止任意挑两个作为合法双峰组。分组依据连通关系：若三个中心的相邻间距均为 500 Hz，即使首尾相距 1000 Hz，仍连成一个三峰歧义组。

配置任务记录成员身份、频率和版本等信息，由 config_scheduler 安排一个不可抢占的运行任务及最多两个等待任务。任务执行完成只表示系数已准备；提交时仍须核验最新授权、版本和分组合法性。

图 4(b)给出配置接续的过程。例如，第一组的配置仍在准备时，后一组已被检测到，新请求可进入等待队列，FIR 继续使用当前有效系数输出。后台完成校正项和完整新系数库后，通过安全检查，再按样本边界启动渐变。这里排队的是配置任务，输入样本持续进入滤波通路。

每个成员分别维护缺失状态和本次观测的新鲜标记，更新同组其他成员不会刷新已消失成员的证据。新提案不合法时，仍受当前证据支持的旧配置按原规则维护；成员撤销后，相应旧任务立即失去提交权，后续完整库也要移除该成员的校正项。两路干扰只在部分时间重叠时，重叠段按当前窗口共同估计；先消失的成员按缺失规则退出，另一成员继续维护。分组依据频率关系，不按两路干扰的

出现时间差判定；实际检出与抑制仍取决于当前窗口中的有效证据。





图 4(b) 配置任务等待、后台构建与连续滤波的时序示意（非实测比例）

**（6）系数生成与合并 FIR 模块**

coefficient_generator 按中心频率生成局部校正项，coefficient_manager 管理贡献缓存和完整库构建。近邻校正项在其他中心处也可能有响应，因此先计算交叉响应并求合并权重，再构建完整 FIR。令 $b_i[n]$为单中心校正项，$w_i$ 为修正权重，则：

$$h[n] = \delta[n-320] - \Sigma\, w_i\, b_i[n] \qquad (3)$$

交叉响应与权重由 overlap_backend_q15_mac 计算，采用 Q15 定点权重和 12 轮 Jacobi 迭代，数值检查通过后写入完整库。该模块调整滤波校正项的组合；检测频率与幅度仍由前述联合拟合及实数 LDL 求解。两者使用的矩阵、任务和输入信息不同。

完整 FIR 为 641 抽头，系数 18 位有符号、含 16 位小数。对两份镜像历史 RAM 中的对称样本预加，每套卷积计算 321 项，复用一条折叠乘加通路，统一舍入和饱和；群延迟为 320 样本，即 10 ms。各中心未加权贡献采用双槽缓存，量化系数整数值的绝对值不超过 1024，因此可用 12 位有符号数无损存储，读出符号扩展为 18 位；完整系数库仍为 18 位。

稳态内部服务计数最长 645 拍。渐变时，按同一输入历史顺序计算旧、新两

套完整输出，最长 1296 拍。50 MHz 下相邻样本间隔为 1562 或 1563 拍，按最短间隔比较，内部服务计数有 266 拍余量。该计数用于核查逐样本期限，不能作为检测、系数准备或端到端响应时间。

**（7）平滑切换与存储管理模块**

直接更换系数可能使输出突变。transition_controller 负责库切换与渐变权重，fir_mac_core 基于同一连续输入历史计算新旧卷积结果，用 32 个样本逐步交接。m 为本次渐变中的输出样本序号：

$$y = (1-\alpha[m])yold + \alpha[m]ynew，\alpha[m] = m/32，m = 1，\ldots，32$$

（4）

三套完整逻辑系数库各保存 321×18 位，共 963×18 位，打包进一块 1024×18、1 写 1 读 RAM。库所有权分别记录当前、渐变目标和后台工作库；后台只写空闲库，滤波按时隙读取新旧系数。旧库在最后一次读取完成后释放。输入历史和各中心贡献缓存另外配置 RAM。

系数库通过编号和所有权交接，避免更新时复制整张工作数组，并支持滤波与后台准备重叠。渐变阶段同时保留一部分旧配置，会推迟完全进入新输出轨迹的时刻；第 3.3.2 节同时评价高频暂态改善及这部分时间代价。

## 2.3 软件系统介绍

### 2.3.1 软件整体介绍

上位机提供“两对双峰”“两单加一双”两个可编辑预置，可设置频率、强度及启停时刻，或导入 WAV / NPY。界面展示完整时间线、输入、目标参考、实际回传和频谱，并提供“1024 离线对照”入口，对相同输入进行比较。输入、收发与评价流程见图 5(a)，界面见图 5(b)。





图 5(a) 上位机输入、收发、记录与离线评价流程




图 5(b) 上位机输入预览与 1024 离线对照入口

图 5(b)为输入预览，板端数据返回后显示实际输出及指标。有匹配参考时计算恢复误差；频带衰减和中点谱差用于观察混合输出，独立分量的抑制与保护另作评价。参考和评价结果不参与板端授权，实录板测见第 3.3.4～3.3.6 节。

2.3.2 软件模块与运行流程

①输入准备。generate_scene(config)生成 data、metadata 与 components；load_import_bundle 导入文件。data 为一维 int16 混合样本，components 仅用于离线评价。

②收发与记录。capture_worker 调用 board_io.capture(port, capacity, data, directory)，接收 output 及状态并保存；load_capture 从目录恢复同一记录。

③评价与显示。compute_metrics 接收 data、output、clean、metadata、start、width、align，输出 NRMSE 等指标及不可用原因；绘图对象 update/render 更新显示。1024 对照读取相同 data 与哈希。

RUN_C4_GUI.bat 打开通用上位机。操作者可修改生成场景或导入 32 kHz 单声道 PCM16 WAV / 一维 int16 NPY，手动启动板端收发；完成后点击“1024 离线对照”和“计算 1024”。比较界面核对输入样本及哈希，使用相同区间和 320 样本对齐计算两路误差。普通输入没有独立目标参考时，仅显示波形和频谱，不生成 NRMSE。

RUN_RECORDED_CONTROL.bat 与 RUN_RECORDED_DRM.bat 分别预载无附加干扰、人工加干扰输入，由操作者选择板上 UART 后启动；RUN_RECORDED_PAIRED_TEST.bat 自动依次收发两组、保存记录并打开加干扰组。运行前接通板子电源及 UART，关闭其他串口收发程序；这些入口不执行烧录。

两组恢复误差均以同增益、未人工加干扰的原实录波形为参考，不以无附加干扰组的滤波输出为参考。输入、实际输出、状态、配置及参考随记录保存，上位机可打开保存记录查看结果；参考和离线评价不参与 FPGA 在线计算。

首次运行用 SETUP_PYTHON.bat 配置环境；Gowin 工程为 c4/pro_v2.gprj。构建、Flash 烧录及归档评分复核步骤见代码 README 对应章节。

# 第三部分 完成情况及性能参数

## 3.1 整体介绍

测试平台为 ACG525 开发板，器件 GW5A-LV25UG324C2/I1，工程选择

GW5A-25A；开发工具为 Gowin 教育版 V1.9.11.03。完整四中心系统工作于 50 MHz，按 32 kHz 处理 16 位有符号数字样本，包含检测、系数构建、FIR、串口和 OLED。电脑负责准备输入、显示实际回传及离线评价。系统实物见图 2。

本部分按板端实测、完整 RTL 与 HYBRID 配对仿真、组件 RTL 对照分别报告结果，各节注明输入和评分区间。整机采用 V32 四中心版本，平滑切换与合并 FIR 的组件对照使用 V20 / V21 保存的验证记录。

波形恢复误差采用 NRMSE。实际输出固定对齐 320 样本，不拟合增益，并在输入与输出共同覆盖的区间计算：

$$NRMSE = 100 \times \|y - s\|_2 / \|s\|_2 \quad (5)$$

其中 s 为目标参考，y 为对齐输出，NRMSE 越低表示恢复误差越小。NRMSE 可超过 100%，表示误差的均方根高于目标参考的均方根；它不等同于信号丢失比例或误码率。独立分量评价固定使用混合输入产生的系数和渐变轨迹重放。干扰衰减 $A_i$ 与中点偏差 Dmid 定义如下：

$$A_i = 10\,log_{10}\left(\frac{\sum_n j_i^2[n]}{\sum_n j_{i,out}^2[n]}\right) \quad (6)$$

$$D_{mid} = \left|10\,log_{10}\left(\frac{\sum_n p_{out}^2[n]}{\sum_n p_{ref}^2[n]}\right)\right| \quad (7)$$

式（6）中 $j_i$,out 为固定滤波轨迹作用后的第 i 路干扰输出；式（7）中 pref 和 pout 分别为中点探针参考与输出。窗级评价采用 8 ms 窗、2 ms 步进，以各路衰减≥20 dB 且各中点绝对偏差≤1 dB 连续三窗通过作为分量联合证据，见第 3.3.2 节。另列主评价区间总能量比和中点最坏偏差，三种统计不混用；无独立探针的实验不作 1 dB 保护验收。

FIR 群延迟为 320 样本、10 ms；逐样本服务拍数与检测、配置响应分别统计，见第 3.3.1 节。完整响应从干扰变化计时，包含窗口积累、估计、配置及滤波暂态，不扣除连续三窗证据时间；UART 及电脑墙钟不作为 FPGA 延迟，丢样单列。

## 3.2 工程成果

### 3.2.1 平台与实物成果

系统实物见图 2。本项目使用现成 ACG525 开发板，无自制机械/PCB，未单

独拍摄斜 45°照片。板载 FPGA、CH9102 及 OLED 构成数字验证平台。

### 3.2.2 电路与接口成果

输入与回传均通过板上 CH9102 连接电脑，OLED 由 FPGA 驱动。CST 中时钟 clk 为 T9，UART RX/TX 为 U8/V8，OLED SCL/SDA 为 R3/T3，采用 LVCMOS33；SDC 设置 20 ns 时钟周期。逻辑接口见图 4(a)，板载接口位置见图 2。

完整系统已完成 Flash 写入校验和断电自启动验证。完全断开电源、USB 及 JTAG 后重新上电，未再次下载，完成 64000 个连续实际输出的收发。该次输入覆盖两单加一双，最多四中心活动；丢样、数值、期限及链路等故障计数均为 0。原始串口记录与保存输出逐样本核对，处理结果来自板端。

### 3.2.3 软件与数字滤波成果

图 5(b)给出输入配置和离线对照入口，图 6 展示实际回传效果。以下滤波效果取自独立数字板测记录。输入含 2311.3、2436.3、4972.7、5097.7 Hz 四路干扰，两对均相隔 125 Hz，四路依次在 250、251、258、259 ms 出现，每路 J/S 为+20 dB，目标频带为 600～7400 Hz。图 6 中橙色为混合输入，绿色为目标参考，蓝色虚线为 FPGA 实际回传。





图 6(a) 第一组数字板测波形与局部放大

表 1 板端实测的波形恢复误差

| 四路出现时刻<br>ms | 输入全程<br>NRMSE | 输出全程<br>NRMSE | 稳定段输出<br>NRMSE |
|---|---|---|---|
| 250 / 251 / 258 / 259 | 约 1567.6% | 104.68% | 20.10% |
| 240 / 255 / 258 / 266 | 约 1567.6% | 83.50% | 21.88% |
| 恢复第一组设置 | 约 1567.6% | 104.68% | 20.10% |

表 1 的全程公共区间为 0～1.99 s，稳定段固定为 0.4～1.2 s。稳定段 NRMSE 约 20%，而全过程受加入、退出及配置更新影响，误差更高。改变出现时刻也会改变干扰相位，不能将两行结果的差异全部归于时间间隔。恢复第一组设置后，输入与输出逐样本一致。

图 6(b)、图 6(c)为表 1 前两组板端收发记录的上位机回放，显示保存的实际输出，不重新运行检测器或连接串口。




图 6(b) 第一组数字板测的上位机全段回放

第一组四路分别在 250、251、258、259 ms 出现。输入中的强干扰使波形幅度明显增大，处理后输出回到接近参考的幅度量级；进入和撤销附近仍有残余。因此全程 NRMSE 为 104.68%，固定稳定段为 20.10%，应结合两种区间判断恢复情况。




图 6(c) 第二组数字板测的上位机全段回放

第二组将出现时刻改为 240、255、258、266 ms，其余频率和强度等设置保持不变。全程 NRMSE 为 83.50%，稳定段为 21.88%。与第一组相比，全程误差下降，稳定段误差略有增加；出现时刻同时影响相位关系和配置过程，差异不能只归于间隔大小。

## 3.3 特性成果

### 3.3.1 RTL 与连续处理时序验证

数值模型用于核对定点舍入、溢出和边界，完整 RTL 检查候选、授权、配置版本与连续输出。两份连续输入测试合计 59200 样本、911 次观测、25 次提交，输出数值、控制状态和时刻均与固定参考版本一致。这些测试检查实现的一致性，滤波质量由后续误差指标评价。

在 50 MHz 逐时钟记录中，前一配置任务仍在运行时，后续请求进入等待，当前 FIR 继续处理样本。表 2、表 3(b)的 2 ms 和 8 ms 均指两组首成员的出现时间差；每组内部成员再错开 1 ms，不是 FFT 的更新周期。

表 2(a) 完整 RTL 中的配置运行与等待重叠

| 完整 RTL 输入 | 重叠段 / 累计 | 最长连续重叠 | 最大等待 |
|---|---|---|---|
| 组间隔 2 ms（开发） | 5 段 / 450.18 µs | 179.94 µs | 2 |
| 组间隔 8 ms（独立） | 6 段 / 360.52 µs | 90.10 µs | 2 |

两组输入的最大等待数均为 2 项，任务重叠包含第二对干扰的配置准备和已有组的版本更新。等待期间样本通路继续运行。这些记录用于验证队列调度，恢复误差见后续配对实验。

另外检查了 15 份固定输入的完整四中心核 RTL 记录，共 240000 个连续输入及对应输出、3645 次主观测。表 2(b)只节选一次渐变提交附近的样本，全量记录仍按样本序号连续检查。

表 2(b) 完整四中心核的实际 RTL 时钟记录节选

| 输出样本号 | 输入时钟 | 输出时钟 | 间隔 / 拍 | 渐变权重 α |
|---|---|---|---|---|
| 3573 | 5584384 | 5585030 | 646 | 稳态 |
| 3574 | 5585947 | 5587244 | 1297 | 1/32（提交） |
| 3575 | 5587509 | 5588806 | 1297 | 2/32 |
| 3604 | 5632822 | 5634119 | 1297 | 31/32 |
| 3605 | 5634384 | 5635681 | 1297 | 32/32 |
| 3606 | 5635947 | 5636593 | 646 | 稳态 |

全量记录中，输入间隔为 1562 或 1563 拍，接收至输出的实际时间戳差最长 1297 拍，距离下一次输入至少余 265 拍，即 5.30 µs；所测故障计数为零。内部服务计数 645 / 1296 与本表的 646 / 1297 采用不同计数边界，相差 1 拍。这是逐样本运算完成时间，不是 FIR 的 10 ms 群延迟，也不是干扰出现至抑制达标的端到端响应。记录来自完整核 RTL 仿真，不包含真实 UART 传输时间。





图 7 完整处理核的连续滤波与配置更新（RTL 时钟记录导出）

图 7 中，后台系数合并且等待数为 1 时，输入、输出样本仍在推进；配置版本由 3 更新到 4、5，每次提交后完成 32 样本渐变。图中脉冲表示记录事件，系数库和渐变权重按样本时刻记录。

### 3.3.2 动态对照与平滑切换效果

本节（1）（2）报告配对仿真及其稳定阶段与中点保护结果，（3）报告时间差扫描仿真，（4）报告平滑切换组件仿真；（5）报告非正弦调幅数字板测。仿真结果与板端实际回传分别列示，各实验使用对应的固定输入和评价区间。

频率近邻与出现时间接近分开设置：双峰频率间距用于检验近邻抑制和中间信号保护，出现时间差用于检验配置接续和连续处理。原两组指定输入加入独立中点探针；时间差扫描不加探针，作为间隔变化下的动态对照。两批输入、评价参考和 1024 执行方式不同，各自按固定条件报告。

**（1）含中点探针的指定输入案例（配对仿真）**

本组采用配对仿真：本方案运行完整核 RTL，1024 点独立峰值估计采用 HYBRID 参考，最多四中心。每份输入的两种方案使用完全相同的混合样本、数值精度和 64 样本分析步进，均使用 21 dB 数值门槛；背景参考覆盖 187.5～750 Hz，主窗每侧十点、1024 点参考每侧十九点。1024 前端预计算，额外计算等待按零处理；其配置、系数构建、队列、渐变和 FIR 通过共同的 RTL 后端仿真执行。

两组案例均以 600～7400 Hz Butterworth 带通处理的高斯随机序列作为目标（设计参数 N=6，六个二阶节），目标 RMS 归一化为 0.01；每对中心的中点各加入一个标称 RMS 为 0.001 的独立探针。干净参考为目标与两个探针之和，四路正弦干扰的幅度按这份完整干净参考的全带功率计算，每路标称 J/S 为+20 dB。两组未另外加入背景随机噪声，前端增益均为 1.0；输入最终量化为 16 位有符号样本。

表 3(a) 原两组含探针案例的冻结条件

| 含探针案例 | 输入长度 / 随机种子 | 四路中心频率 / Hz | 主评分参考源区间 / s |
|---|---|---|---|
| 2 ms 开发输入 | 0.90 s，28800 点<br>26102130 | 2177.3、2302.3<br>5173.7、5298.7 | [0.15290625,<br>0.77540625) |
| 8 ms 独立输入 | 0.95 s，30400 点<br>26102131 | 1639.7、1764.7<br>5831.3、5956.3 | [0.18309375,<br>0.86559375) |

表中区间左含右不含。两例的组内成员均错开 1 ms，两对首成员分别错开 2 ms 和 8 ms；频率、种子及记录长度也不同，不能将两行差异仅归因于组间时间差。相位按全局时间和各自冻结随机种子生成，具体启停样本及相位保存在对应 fixture.json 中。

两方案均固定对齐 320 样本，在表 3(a)所列参考源区间评分。区间覆盖首次干扰前 10 ms 至最后一路消失后 40 ms，包含进入、持续及退出过程；每例的两种方案共用同一区间，不按各自处理结果选窗。表 3(b)与表 1 使用不同记录和区间，相对降低率定义为：

$$R = 100 \times (E_{\mathrm{r}} - E_{\mathrm{j}}) / E_{\mathrm{r}} \qquad (8)$$

其中 $E_j$ 和 $E_r$ 分别为双尺度联合估计方案与 1024 点参考在同一主评价区间内的 NRMSE。





图 8(a) 指定动态输入的完整 RTL 与 1024 HYBRID 配对对照

表 3(b) 相同输入主评价区间的 NRMSE（配对仿真）

| 输入 | 本方案 | 1024 点 HYBRID 参考（21 dB） | 相对降低 |
|---|---|---|---|
| 组间隔 2 ms（开发） | 144.45% | 222.10% | 34.96% |
| 组间隔 8 ms（独立） | 163.75% | 242.18% | 32.38% |

表 3(b)中，两组 NRMSE 分别相对降低 34.96%和 32.38%。第二组出现时，第一组仍在检测或准备配置，评价区间包含了两组接续的过程。两方案均采用 21 dB 门槛。这统一了数值设置，但不代表两方案误把正常信号识别为干扰的概率相同。

两例可完成连续三窗评价的进入事件中，本方案与 1024 HYBRID 参考的恢

**复时间基本相近：**一例约持平，另一例本方案约快 2 ms。从干扰出现起计时，按 8 ms 评分窗、2 ms 步进、NRMSE≤20%连续三窗确定恢复时刻，包含 10 ms FIR 群延迟。这是输出恢复时间，不是单次 FFT 或拟合计算耗时。

**（2）稳定阶段与中点保护（同组配对仿真）**

表 4(a) 相同 HYBRID 对照中的稳定阶段与中点偏差

| 组间隔 | 方案 | 稳定 NRMSE / % | 全程最坏中点偏差 / dB | 稳定最坏中点偏差 / dB |
|---|---|---|---|---|
| 2 ms | 本方案 | 17.26 | 2.16 | 0.33 |
| 2 ms | 1024 参考 | 17.33 | 1.84 | 0.56 |
| 8 ms | 本方案 | 16.47 | 1.20 | 0.92 |
| 8 ms | 1024 参考 | 15.22 | 2.07 | 0.37 |

表 4(a)的稳定诊断区取前次变化 40 ms 之后、下次变化 10 ms 之前的数据，固定对齐 320 样本，与表 1 的 0.4～1.2 s 板测区间不同。稳定阶段两方案误差接近，8 ms 例中本方案略高。稳定中点偏差均低于 1 dB，全过程最坏值仍有超出。

表 4(b)列出主评价区间各路干扰的总能量衰减；2 ms 例本方案 4 路过线，8 ms 例为 2 路，1024 参考在 2 ms 例为 1 路、8 ms 例为 0 路。该区间含进入和撤销过程，不能把区间能量比当成连续三窗结果。

表 4(b) 主评价区间四路独立干扰衰减（dB）

| 案例 | 方案 | 干扰 1 | 干扰 2 | 干扰 3 | 干扰 4 | ≥20 dB 路数 |
|---|---|---|---|---|---|---|
| 2 ms | 本方案 | 22.59 | 21.43 | 20.00 | 21.07 | 4/4 |
| 2 ms | 1024 参考 | 21.06 | 18.94 | 17.57 | 18.02 | 1/4 |
| 8 ms | 本方案 | 19.68 | 22.71 | 19.26 | 20.70 | 2/4 |
| 8 ms | 1024 参考 | 17.63 | 17.02 | 18.03 | 18.47 | 0/4 |

注：沿用混合输入在 RTL 仿真中产生的系数与渐变轨迹，离线分解四路输入、输出后计算主评价区间能量比。按未舍入值判断过线；2 ms 例第 3 路原值为 20.0021 dB。结果来自归档配对仿真。

表 4(b)统计主评价区间总能量衰减，以下统计四路完全重叠段的逐窗联合条件，区间和统计方式不同。窗级统计从输入样本 0 起每 64 点取 256 点，输出窗

后移 320 点，仅纳入四路完全重叠的源窗。按此口径，2 ms 例两方案均有 224/231 窗通过，最长连续 224 窗；8 ms 例均为 242/248 窗，最长连续 242 窗，均出现连续三窗联合达标。联合条件为四路衰减≥20 dB、两中点偏差≤1 dB，与 NRMSE≤20%的恢复计时分别定义。表 4(b)及逐窗计数可由 validation/RUN_VERIFY.bat 复算。

**（3）干扰出现时间差扫描（完整核 RTL 仿真）**

**输入设置。**每例 0.5 s、16000 点；目标为 600～7400 Hz 平滑频谱高斯随机信号，RMS 为 0.01；另加独立背景噪声，RMS 为 0.001，随机种子 26102131。四路有限时长正弦为 2311.3、2436.3、4972.7、5097.7 Hz，每对间隔 125 Hz，每路 J/S 为+20 dB，分母为随机目标全带功率，不含背景噪声。各例共用目标、噪声数组及增益 1.0，未削顶、无中点探针；NRMSE 参考为随机目标数组。

扫描变量。分别改变第二对内部间隔 δ 和两对首成员间隔 g，每轴取 0、1、2、4、8、16、32、64 ms；共用 δ=1 ms、g=8 ms 输入，16 个条件对应 15 份输入。各例采用同一固定门槛。δ 扫描的四路出现时刻为 100、101、108、108+δ ms；g 扫描为 100、101、100+g、101+g ms。消失时刻固定为 350、360、370、380 ms。各路固定开通初相，故改变时刻也改变全局相位和活动时长；本轮不单独测量某环节的响应延迟。结果见表 5。

执行与参考。本方案运行含辅助校频、授权、队列、系数准备、渐变及 FIR 的完整 RTL。1024 参考为参数固定的独立估峰软件模型，保留 1024 点采样等待，额外分析及系数准备等待取零，更新调度与 RTL 不同。双方使用相同混合输入、既定精度及 21 dB 准入。

与含探针案例的区别。本扫描不加探针，另加背景噪声，并改变目标、频率、相位、记录长度及启停设置；NRMSE 参考和 1024 执行方式也不同，两批结果分别报告。

公共有效全段。输入从复位起连续处理；源样本[0,15680)与输出[320,16000)配对，源时间为 0≤t<490 ms，输出时间为 10≤t<500 ms。固定补偿 320 样本群延迟，不冲洗尾部；最后 10 ms 源输入无对应输出，不评分、不补零。

评价范围。公共有效全段包含干扰加入、持续、退出及恢复，不剔除切换残留。90～230 ms 和 240～320 ms 仅作进入、稳定诊断；相对降低率按式（8）计

算，不拟合增益。

表 5 不同出现时间差下公共有效全段 NRMSE 的相对降低率

| 出现时差 / ms | 第二对内部出现时差 δ<br>NRMSE 相对降低 / % | 两对首成员出现时差 g<br>NRMSE 相对降低 / % |
|---|---|---|
| 0 | 24.22 | 26.93 |
| 1 | 24.48 | 21.58 |
| 2 | 20.72 | 24.91 |
| 4 | 14.34 | 24.24 |
| 8 | 15.97 | 24.48 |
| 16 | 11.19 | 24.17 |
| 32 | 15.57 | 23.60 |
| 64 | 19.16 | 23.67 |

注：左列时差分别用于 δ、g 两种扫描。第二列固定 g 为 8 ms；第三列固定两对内部间隔均为 1 ms。降低率按式（8）计算，相对于同输入 1024 软件参考，正值表示本方案误差较低。

时间差曲线与阶段差异





图 8(b) 第二对内部成员间隔扫描的相对降低率与绝对 NRMSE

图 8(b)中 R 为 11.19%～24.48%，最低点位于 δ=16 ms。在同为 g=8 ms 的两例中，δ=1 ms 时本方案 / 参考 NRMSE 为 201.73% / 267.11%，δ=16 ms 时为 197.11% / 221.94%。本方案误差略降，但参考下降更多，因此 R 由 24.48%缩小至 11.19%；后一例本方案误差仍为参考的 88.81%。曲线并非单调。





图 8(c) 两对首成员间隔扫描的相对降低率与绝对 NRMSE

图 8(c)中，公共有效全段误差相对降低 21.58%～26.93%，对两对出现间隔的变化较不敏感。两组扫描的全部测试点均为正，说明在本组输入下，整体恢复收益不只存在于固定 8 ms 条件。





图 8(d) 进入与稳定阶段对照（下图负值表示 1024 参考误差更低）

表 6 固定稳定诊断区 240～320 ms 的绝对 NRMSE 范围

| 扫描 | 本方案<br>NRMSE / % | 1024 参考<br>NRMSE / % |
|---|---|---|
| 第二对内部 δ | 25.86～26.59 | 22.74～22.76 |
| 两对首成员 g | 22.94～25.97 | 22.72～22.76 |

进入诊断区的相对降低率分别为 13.76%～28.05%和 22.41%～29.31%；固定稳定区均为负，绝对误差见表 6。在这组测试中，收益主要来自动态过程，稳定段仍由 1024 参考取得较低误差，全段绝对 NRMSE 仍较高。本扫描未加入独立中点探针，因此不作中点 1 dB 保护验收。

**执行完整性与结果复核**

15 份不同输入共产生 240000 个连续 RTL 输出样本，每例 243 次主观测。丢样、饱和、数值、期限及序号故障计数均为 0；FIR 最长服务 1296 拍，主检测最长 81613 拍。本组结果来自完整核 RTL 仿真，未进行对应板测。执行连续性按这些记录检查，滤波质量按本节误差与分量指标评价。

代码包保存了扫描输入、两路输出、48 行指标和版本信息。README 中的复算步骤用于检查文件哈希，并依据保存数组重算指标，不重新运行 RTL 或连接串口。图 8(b)～图 8(d)由这些仿真数据绘制。

**（4）直接切换与平滑切换的组件对照（RTL 仿真）**

组件 RTL 对照在相同输入、完整系数库和提交样本下比较直接切换与 32 样本渐变，两者均逐位符合独立整数模型。以旧库稳态卷积为基准，用 129 抽头、10 kHz 高通，在提交前 128 至提交后 160 样本统计高频暂态能量。

渐变使**高频暂态能量较直接切换降低 35.77 dB**；完全进入新库则**晚 31 样本**（0.96875 ms），前 32 样本相对目标参考的误差也更大。该改善针对切换附近的高频突变，不代表整机总误差降低 35.77 dB。





图 8(e) 归档控制组件 RTL 的 32 样本渐变切换波形（同一 VCD 的 GTKWave 截图）

图 8(e)为同一归档组件 VCD 在 GTKWave 中的截图，未重新仿真。switch_commit 对应样本 2304，fade_alpha 在样本 2335 增至 32，随后退出渐变；游标处两路输出均为-789。红、蓝轨道分别为直接切换与渐变输出，输入、系数库及提交样本相同，按样本号对齐。两轨分别缩放，35.77 dB 由统一指标计算，不能按波形高度比较。

**（5）非正弦调幅补充实验（数字板测）**

图 8(f)比较同输入的两种输出，图 8(g)展示该板测记录的局部回放。采用 10 Hz、深度 0.3 的调幅（AM）窄带干扰，四路活动段功率与正弦对照匹配，其余输入沿用时间差扫描基准例，组内出现时差 1 ms、两组首成员时差 8 ms。已完成 16000 样本数字板测，实际输出与此前完整核 RTL 逐样本一致。0～490 ms 全段 NRMSE 为 206.57%，1024 软件参考为 266.91%，相对降低 22.61%；240～320 ms 稳定段为 40.20% / 37.38%，参考较低。





图 8(f) 非正弦调幅数字板测输出与同输入 1024 软件参考（公共区间 0～490 ms）




图 8(g) 非正弦调幅板测记录局部回放（200～490 ms，NRMSE 119.1%）

### 3.3.3 资源占用与时序结果

资源与时序取自 V32 四中心完整顶层布局布线报告。时钟约束为 20 ns，setup 和 hold 时钟不确定度均为 0.2 ns，表 7 采用完整顶层的物理实现计数。

表 7 V32 完整四中心顶层的资源与时序

| P&R 指标 | 四中心实现 |
|---|---|
| LUT / ALU | 17681 / 5260 |
| LUT＋ALU | 22941 |
| REG | 10162 |
| CLS / 11520 | 11517 |
| BSRAM / 56 | 55 |
| DSP / 28 | 24 |
| 50 MHz setup 余量 | +0.057 ns |
| hold 余量 | +0.002 ns |
| 最终未布线 / 违例 | 0 / 0 |

完整系统已完成布线并生成.fs。50 MHz 下 setup、hold 均满足约束，最小余量分别为 0.057 ns 和 0.002 ns；剩余三个 CLS 及一块 BSRAM，资源和时序余量均较小。工具报告 Actual Fmax 为 50.142 MHz，比 50 MHz 约束高 0.142 MHz；实际验证工作时钟为 50 MHz，未验证更高频率运行。工具未给出未约束路径计

数，功耗尚未实测。

合并 FIR 对照采用归档滤波与存储子系统。独立校正方案使用共享双 MAC，两侧在相同 1562 拍吞吐预算下比较，用于观察算术与存储组织的取舍。

表 8 同吞吐预算下的归档滤波子系统对照

| 子系统归档对照 | LUT＋ALU | REG | 原生 MAC | RAM | 稳态 / 渐变拍 |
|---|---|---|---|---|---|
| 独立校正双 MAC | 921 | 488 | 2 | 6 | 649 / 1304 |
| 合并 FIR | 986 | 523 | 1 | 7 | 645 / 1296 |

合并方案减少一个 MULTALU27X18 原生乘加宏，增加 65 个 LUT＋ALU、35 个寄存器和一块 RAM。表 8 只统计滤波与存储子系统，未包含共同的检测、系数生成、授权、队列及完整所有权管理，反映的是子系统取舍。原生 MAC 与表 7 的归一化 DSP 采用不同计数口径。

| General | |
|---|---|
| Project File: | D:\FPGA_Competition\pro_v32_ready\c4\pro_v2.gprj |
| Synthesis Tool: | GowinSynthesis |

| Target Device | |
|---|---|
| Part Number: | GW5A-LV25UG324C2/I1 |
| Series: | GW5A |
| Device: | GW5A-25 |
| Device Version: | A |
| Package: | UBGA324 |
| Speed Grade: | C2/I1 |
| Core Voltage: | LV |

图 9(a) 当前工程与目标器件信息

| Resource | Usage | Utilization |
|---|---|---|
| Logic | 22941/23040 | 100% |
| --LUT,ALU,ROM16 | 22941(17681 LUT, 5260 ALU, 0 ROM16) | - |
| --SSRAM(RAM16) | 0 | - |
| Register | 10162/23685 | 43% |
| --Logic Register as Latch | 0/23040 | 0% |
| --Logic Register as FF | 10158/23040 | 45% |
| --I/O Register as Latch | 0/645 | 0% |
| --I/O Register as FF | 4/645 | <1% |
| CLS | 11517/11520 | 100% |
| I/O Port | 10/222 | 5% |
| I/O Buf | 10 | - |
| --Input Buf | 3 | - |
| --Output Buf | 5 | - |
| --Inout Buf | 2 | - |
| BSRAM | 1 SP<br>30 SDPB<br>2 SDPX9B<br>11 DPB<br>10 pROM<br>1 pROMX9 | 99% |
| DSP | 2 MULT12X12<br>4 MULT27X36<br>15 MULTALU27X18 | 86% |

图 9(b) 完整四中心顶层布局布线资源汇总（原始表分列裁切放大）

**Timing Summaries**

**STA Tool Run Summary:**

| | |
|---|---|
| Setup Delay Model | Slow 0.855V 0C C2/I1 |
| Hold Delay Model | Fast 0.945V 85C C2/I1 |
| Numbers of Paths Analyzed | 33832 |
| Numbers of Endpoints Analyzed | 33473 |
| Numbers of Falling Endpoints | 0 |
| Numbers of Setup Violated Endpoints | 0 |
| Numbers of Hold Violated Endpoints | 0 |

**Clock Summary:**

| NO. | Clock Name | Type | Period | Frequency(MHz) | Rise | Fall | Source | Master | Objects |
|---|---|---|---|---|---|---|---|---|---|
| 1 | clk | Base | 20.000 | 50.000 | 0.000 | 10.000 | | | clk |

**Max Frequency Summary:**

| NO. | Clock Name | Constraint | Actual Fmax | Logic Level | Entity |
|---|---|---|---|---|---|
| 1 | clk | 50.000(MHz) | 50.142(MHz) | 27 | TOP |

**Total Negative Slack Summary:**

| Clock Name | Analysis Type | Endpoints TNS | Number of Endpoints |
|---|---|---|---|
| clk | Setup | 0.000 | 0 |
| clk | Hold | 0.000 | 0 |

图 9(c) 50 MHz 时序汇总及零违例记录

图 9 给出器件、资源、时序及最差路径的原始截图，关键结果以表 7 为准。

**Path Summary:**

| | |
|---|---|
| Slack | 0.057 |
| Data Arrival Time | 21.807 |
| Data Required Time | 21.864 |
| From | complete_digital/automatic_core/fitter/state_0_s0 |
| To | complete_digital/automatic_core/fitter/state_1_s0 |
| Launch Clk | clk:[R] |
| Latch Clk | clk:[R] |

图 9(d) Setup 最差路径摘要 余量 0.057 ns

**Path Summary:**

| | |
|---|---|
| Slack | 0.002 |
| Data Arrival Time | 1.519 |
| Data Required Time | 1.517 |
| From | complete_digital/automatic_core/frontend/copy_index_2_s0 |
| To | complete_digital/automatic_core/frontend/auxiliary_window_auxiliary_window_0_0_s |
| Launch Clk | clk:[R] |
| Latch Clk | clk:[R] |

图 9(e) Hold 最差路径摘要 余量 0.002 ns

### 3.3.4 实录目标输入设置与已完成范围

本节用独立实录目标叠加人工窄带干扰，补充检查输入适用性。目标取自 WiNRADiO 公开 DRM 广播中频记录[5]，经通道选择、频移和重采样后，截取原录音 10～12 s。未附加干扰的接收参考仍含原有噪声、信道影响及导频，并非无噪发射真值。主要输入设置见表 9。

$$x[n] = s_ref[n] + \Sigma j_i[n] \tag{9}$$

两组使用相同实录目标和前端增益。FPGA 仅接收 32 kHz、单通道 16 位混合样本及控制信息；参考、干扰真频率和启停标签只供生成与离线评价。本实验不含本板模拟采样，板测结果见第 3.3.5 节。

表 9 实录目标受控注入的主要设置

| 实验项目 | 固定条件及当前状态 |
| --- | --- |
| 样本与检测范围 | 2 s / 64000 点；99%能量频带约 3.23～12.87 kHz，当前检测 1～7 kHz，仅在覆盖区注入 |
| 两对双峰频率 | 4311.3 / 4436.3 Hz；5972.7 / 6097.7 Hz；每对相隔 125 Hz |
| 出现 / 消失时刻 | 250 / 251 / 258 / 259 ms 出现；1300 / 1400 / 1550 / 1650 ms 消失 |
| 强度与输入余量 | 每路活动段 J/S=+20 dB；配对使用同一增益，最大样本 31130，未削顶 |
| 参数与对齐 | 种子 26102473；强准入仍 21 dB；固定 320 样本对齐，不拟合增益 |
| 板测采集 | 两组各输入并完整回收 64000 点；实际输出、状态及完整评价已保存 |

J/S 为干扰活动段功率相对完整接收参考功率的比，与在线 Craw 门槛分别定义。实录输入未加独立中点探针，混合谱中点变化只作观察，不等同合成探针的 1 dB 验收。源文件、转换参数、公共增益及哈希随输入档案保留。

### 3.3.5 实录板端实测与波形分析

无附加干扰和人工加干扰两组均完整回收 64000 个实际 FPGA 输出样本。表 10 采用相同前端增益：输出补偿 320 样本群延迟，输入与参考按相同源样本位置配对，均不拟合增益；全程公共区间为 0～1.99 s，固定稳定段为 0.4～1.2 s。

全程评分将输入样本[0,63680)与参考同位置比较，输出样本[320,64000)与同一参考区间比较。输入不作 320 样本平移，两者均在相同源时间区间计算。

表 10 实录目标两组板测的波形恢复误差

| 输入组别 | 固定评价区间 | 输入 NRMSE | 输出 NRMSE |
| --- | --- | --- | --- |
| 无附加干扰 | 0～1.99 s | 0.05165% | 0.05165% |
| 无附加干扰 | 0.4～1.2 s | 0.05131% | 0.05131% |
| 人工加干扰 | 0～1.99 s | 1567.40% | 105.06% |
| 人工加干扰 | 0.4～1.2 s | 1994.33% | 16.74% |





图 10(a) 无附加干扰实录输入的上位机板测回放

图 10(a)所示无附加干扰组没有活动滤波中心，也未提交新配置。补偿 320 样本后，实际输出与送入 FPGA 的 16 位输入逐样本完全相等。相对高精度接收参考约 0.052%的误差来自输入量化，并非滤波额外损伤；本段结果说明系统没有对该实录目标误启动陷波。





图 10(b) 实录目标叠加人工干扰的上位机全段回放

图 10(b)显示，加干扰后，输入波形中出现幅度较大的窄带成分，实际输出明显减小，稳定段的幅度量级接近接收参考。全程 NRMSE 由 1567.40%降至 105.06%，稳定段由 1994.33%降至 16.74%。全程误差仍高于稳定段，反映干扰加入、更新与撤销过程中的残余，不能只用稳定段代替完整动态表现。





图 10(c) 人工加干扰组的上位机 400～720 ms 局部回放

图 10(c)展示 400～720 ms 局部回放，输入 / 输出 NRMSE 为 1983.4% / 16.4%。该窗口与表 10 的 0.4～1.2 s 稳定区不同，两处读数分别报告。局部谱仍有残余和凹陷，低于参考的部分也包含目标损伤。

上位机仅显示和评价实际回传样本，不再次滤波；界面观察窗不改变 FPGA 的 512 点主窗。图 10 频谱显示 0～8 kHz，NRMSE 按对应区间完整波形计算。时域输入、输出纵轴分别缩放，不能仅按曲线高度判断衰减。

本组各路错开出现并分步消失，覆盖两路干扰仅部分时间重叠的过程。加干扰组最大等待数 2、提交 18 次、最长 FIR 服务 1296 拍，未记录丢样、数值、饱和或期限故障。干扰持续约 1.05～1.39 s；短于系统响应的突发可能仅后段被抑制，最短有效持续时间尚未确定。本输入无独立中点探针，不能据混合谱验收每路 20 dB 或中点 1 dB。

### 3.3.6 同一样本的 1024 点离线参考

对表 10 中完全相同的实录目标加人工干扰输入，补充运行 1024 点独立峰值估计的软件数值参考。采用 Hann 窗、64 样本步进、1～7 kHz 搜索范围、3.90625 Hz 网格和 21 dB 原始谱准入，复用既有有限精度 FFT / DTFT、Q15 系数构建、641 抽头 Q16 FIR 及 32 样本渐变。检测仅使用混合输入，目标参考和干扰标签只在输出生成后用于评价。

表 11 同一实录混合输入的板端输出与离线参考

| 评价区间 | 本方案板端输出 NRMSE | 1024 软件参考 NRMSE | 该输入下的差异 |
|---|---|---|---|
| 0～1.99 s | 105.06% | 127.50% | 本方案相对低 17.60% |
| 0.4～1.2 s | 16.74% | 16.26% | 两者接近 |

表 11 沿用表 10 的区间和 320 样本对齐。**全过程 NRMSE 较 1024 软件参考低 17.60%**；稳定段两者接近，分别为 16.74%和 16.26%。

第 1.5 节“约 20%”概括两项板测对照：实录目标加人工干扰为 17.60%，非正弦调幅为 22.61%。本方案采用实际 FPGA 回传，比较对象为同输入 1024 软件离线参考；含探针配对仿真的 34.96%、32.38%另见表 3(b)。

本表由本方案的实际板端回传与同输入 1024 软件参考组成，未实现 1024 硬件。参考积累 1024 点窗，额外频谱和系数准备等待取零；除窗长外，其检测与提交调度也与板端不同。操作方法见第 2.3.2 节。

# 第四部分 总结

## 4.1 可扩展之处

可沿用输入、授权与配置接口，增加组数和中心容量，同步扩展 Gram/LDL 矩阵、向量、位图、循环及系数合并。设容量 M、活动中心 K≤M，状态存储约随 M、矩阵存储随 $M^2$ 增长，稠密 LDL 分解约随 $K^3$ 增长，另计试频开销。扩容需重新综合布线并核查资源、端口冲突和处理期限。密集三峰需扩展组内容量、权重求解及歧义检查，保留完整联合拟合并验证稳定性。

秒级出现间隔与更短重叠时长尚未专项验证，可在现有平台补测。后续可接 ADC 或 $I^2S$ 前端，校核量程、带宽与时序，结合同步解调评价 BER、EVM。

## 4.2 心得体会

工程实现中，数值正确和按时完成计算需要分别检查。FIR 在渐变时要计算两套输出，内部服务时间增至 1296 拍，仍需赶在下一输入样本到来前完成。整机接近器件上限，RAM 端口、数据选择和访问顺序也会影响布局布线，因此同时检查综合资源、存储访问与时序结果。

近邻干扰的调试需要把两类问题分开：估频偏差会影响陷波位置，过期配置则可能在错误时刻生效。联合拟合用于改善前者，授权、版本和提交前检查用于约束后者。将波形、样本序号与配置记录一起查看，更容易判断误差来自检测还是更新。

实验反映了取舍。在所测案例中，本方案的动态评价区间误差较低，稳定段未在所有输入上优于 1024 参考；渐变减轻切换突变，但完全进入新配置晚 31 样本；合并 FIR 少用一个原生乘加宏，同时增加少量逻辑和 RAM。当前已完成数字输入的实际板测，模拟前端和更多独立输入留待后续验证。

# 第五部分 参考文献

[1] Same M H, Gleeton G, Gandubert G, Ivanov P, Landry R Jr. Multiple Narrowband Interferences Characterization, Detection and Mitigation Using Simplified Welch Algorithm and Notch Filtering. Applied Sciences, 2021, 11(3): 1331. DOI: 10.3390/app11031331. https://www.mdpi.com/2076-3417/11/3/1331

[2] Mamandipoor B, Ramasamy D, Madhow U. Newtonized Orthogonal Matching Pursuit: Frequency Estimation over the Continuum. IEEE Transactions on Signal Processing, 2016, 64(19): 5066–5081. DOI: 10.1109/TSP.2016.2580523. https://arxiv.org/abs/1509.01942

[3] Goldsmith J, Crockett L H, Stewart R W. A natively fixed-point run-time reconfigurable FIR filter design method for FPGA hardware. IEEE Open Journal of Circuits and Systems, 2022, 3: 25–37. DOI: 10.1109/OJCAS.2022.3152399. https://strathprints.strath.ac.uk/79778/

[4] AMD/Xilinx. FIR Compiler v7.2 LogiCORE IP Product Guide: PG149. 2022-10-26 [2026-11-01]. https://www.xilinx.com/support/documents/ip_documentation/fir_compiler/v7_2/pg149-fir-compiler.pdf

[5] WiNRADiO. Intermediate Frequency Samples: Radio Luxembourg 6095 kHz, drm-6095.if.wav [EB/OL]. [2026-11-01]. https://winradio.com/home/drm-6095.if.zip