BỘ GIÁO DỤC VÀ ĐÀO TẠO

TRƯỜNG ĐẠI HỌC PHENIKAA

KHOA ĐIỆN – ĐIỆN TỬ

BÁO CÁO BÀI KIỂM TRA SỐ 2

NHẬP MÔN THIẾT KẾ VI MẠCH TÍCH HỢP

Học phần EEE703128 · Từ RTL đến GDSII

D05

THIẾT KẾ BỘ ĐẾM GRAY 8 BIT

Đặc tả · RTL · Kiểm chứng · Tổng hợp · Thiết kế vật lý

Sinh viên	**Hứa Phạm Minh Hiếu**
Mã sinh viên	**24100672**
Lớp	**K18-EEE4**
Giảng viên hướng dẫn	**Đinh Văn Nam**

ĐƯỜNG DẪN ĐỐI CHIẾU

Kho mã nguồn: https://github.com/huahieu-may/D05-Gray-8bit

Kiểm tra tự động – ĐẠT: https://github.com/huahieu-may/D05-Gray-8bit/actions/runs/41220729337

Kho mã nguồn công khai – có thể mở mã và kết quả để đối chiếu.

Hà Nội, ngày 31 tháng 10 năm 2026

1. Bối cảnh và mục tiêu

Đề tài D05 xây dựng một bộ đếm đồng bộ 8 bit có hai cách biểu diễn cùng một trạng thái: nhị phân và Gray. Khi được cho phép, khối đếm từ 0 đến 255 rồi quay về 0; khi bị dừng, trạng thái được giữ lại. Điểm cần kiểm tra không chỉ là bộ đếm có tăng, mà còn là hai mã Gray liên tiếp chỉ khác đúng một bit, kể cả ở bước quay vòng.

Một ứng dụng thường gặp của mã Gray là biểu diễn con trỏ trong FIFO bất đồng bộ. Tầng điều khiển cần biết tiến độ đọc hoặc ghi ở một miền clock khác. Nếu truyền trực tiếp một từ nhị phân có nhiều bit cùng đổi, các bit có thể đến lệch nhau và tạo ra một tổ hợp trung gian. Gray giảm số bit đổi ở mỗi bước hợp lệ; việc đồng bộ tín hiệu và khống chế độ lệch đường truyền vẫn phải được thiết kế riêng.

1.1. Ba câu hỏi cần trả lời

Câu hỏi kỹ thuật	Bằng chứng dùng trong báo cáo
Có thực sự chỉ một bit Gray đổi ở cả 256 bước, gồm 255 → 0?	Testbench tự kiểm tra; ảnh GTKWave; log CI. Phân tích ở mục 7.
Lưu nhị phân rồi đổi sang Gray khác lưu Gray trực tiếp bao nhiêu phần cứng?	Hai netlist và hai log Yosys cùng phiên bản; bảng so sánh ở mục 5.
Sau đặt tuyến, phần tăng thêm về cell, diện tích và timing đến từ đâu?	Báo cáo synthesis, STA, metrics và layout của cùng run vật lý; mục 6.

1.2. Phạm vi và cách sử dụng bằng chứng

Kiến trúc A, module `d05_core`, là phương án được đưa qua flow vật lý. Kiến trúc B, module `d05_direct_gray`, dùng để kiểm tra lựa chọn kiến trúc. Kết quả tổng hợp cổng chung của hai phương án được tách khỏi kết quả ánh xạ SKY130 của A, vì chúng là các phép đo khác nhau.

Báo cáo dùng mã nguồn, ảnh mô phỏng và ảnh KLayout đã có của D05. Phần vật lý được bổ sung từ bộ report gốc tìm lại trên máy; không lấy kết quả của đề B03 hoặc của smoke test. RTL trong gói vật lý và RTL trên GitHub đã được đối chiếu, giống nhau sau khi bỏ khoảng trắng và chú thích.

Báo cáo dùng RTL và testbench D05 trong repo cá nhân. Mô phỏng, tổng hợp A/B và flow vật lý được thực hiện trên GitHub Actions tại cùng commit nêu ở bìa. Hai ảnh GTKWave cũ được giữ để giải thích tín hiệu; ảnh layout được lấy từ artifact của lượt CI mới.

> Run R trong báo cáo là physical_design/runs/CI/ của artifact D05 - Kết quả thiết kế vật lý. Các số liệu vật lý phải đối chiếu chính lượt CI này. Repository Public, giảng viên có thể mở mã nguồn, lịch sử và artifacts qua link bìa.

Dự đoán kiến trúc là cần 8 FF và logic cộng/XOR. Phần lý giải các con số là đối chiếu sau khi có report; không coi đó là phiếu dự đoán đã được ghi trước lần chạy.

2. Đặc tả và giao diện

Nguồn xác định giao diện là module `04_IMPLEMENTATION/rtl/d05_core.sv` tại commit nêu trên bìa. Hai đầu ra là vector không dấu; phép cộng thực hiện trong 8 bit, tự bỏ carry để tạo bộ đếm modulo 256.

Tín hiệu	Chiều	Số bit	Mức tích cực	Ý nghĩa	Giả định
clk	Vào	1	Cạnh lên	Clock cập nhật trạng thái	Clock hợp lệ, chu kỳ mô phỏng 10 ns.
rst_n	Vào	1	Thấp	Reset đồng bộ về 0	Lấy mẫu ở cạnh lên; ưu tiên hơn enable.
enable	Vào	1	Cao	Cho phép tăng một bước	Ổn định quanh cạnh lấy mẫu; đồng bộ với clk.
gray_out[7:0]	Ra	8	Không áp dụng	Mã Gray của trạng thái	Không dấu; tổ hợp từ thanh ghi nhị phân.
binary_out[7:0]	Ra	8	Không áp dụng	Giá trị nhị phân tương đương	Không dấu; trực tiếp từ binary_state.

2.1. Hành vi theo thời gian

Điều kiện tại cạnh lên	Trạng thái kế tiếp	Kết quả cần thấy
rst_n = 0, enable bất kỳ	B(k+1) = 0	Cả binary_out và gray_out về 0.
rst_n = 1, enable = 0	B(k+1) = B(k)	Giữ nguyên hai đầu ra.
rst_n = 1, enable = 1	B(k+1) = (B(k)+1) mod 256	Đếm một bước; Gray đổi đúng một bit.

Đầu ra phản ánh trạng thái mới sau cạnh lên và trễ cập nhật/thành phần tổ hợp; không có tầng pipeline bổ sung. Kết quả không xuất hiện ngay lúc đổi enable giữa hai cạnh clock. Bất biến một bit chỉ áp dụng cho bước đếm có reset đã nhả; reset có thể làm nhiều bit đổi cùng lúc.

2.2. Ngân sách chân và Tiny Tapeout


Module có 5 cổng, tổng cộng 19 bit logic: 3 bit vào và 16 bit ra. Nếu dùng wrapper Tiny Tapeout, clk và rst_n dùng đường clock/reset riêng; nhu cầu dữ liệu là 1 bit enable + 16 bit kết quả = 17/24 GPIO.

Ánh xạ đề xuất	Vai trò
ui_in[0] → enable	Một chân vào riêng cho phép đếm.
uo_out[7:0] ← gray_out	Tám chân ra Gray.
uio_out[7:0] ← binary_out; uio_oe = 8'hFF	Tám chân hai chiều được chọn làm đầu ra.

Bản mô tả pin lưu trong `02_SPECIFICATION/interface.md` dùng uio[0] đồng thời cho enable và bit nhị phân. Hai chức năng đó xung đột trên cùng chân vật lý. Bảng trên là đề xuất xử lý, cần giảng viên xác nhận khi tích hợp; RTL và GDS hiện tại mới là core, chưa có wrapper Tiny Tapeout.

3. Thiết kế RTL

3.1. Phương án A: lưu trạng thái nhị phân



Hình 1. Đường dữ liệu của d05_core, biểu diễn đúng các phép gán trong RTL.

Trạng thái nằm ở `binary_state[7:0]`, tương ứng 8 flip-flop. Khối `always_comb` tạo phép tăng và lựa chọn giữ/đếm; gán mặc định bảo đảm có giá trị ở mọi nhánh. Khối `always_ff` là nơi duy nhất ghi binary_state, nên quyền sở hữu thanh ghi rõ ràng.

```
always_comb begin
    binary_next = binary_state;
    if (enable) binary_next = binary_state + 8'd1;
end
always_ff @(posedge clk) begin
    if (!rst_n) binary_state <= 8'h00;
    else        binary_state <= binary_next;
end
assign binary_out = binary_state;
assign gray_out = binary_state ^ (binary_state >> 1);
```

Mô hình trạng thái gồm $S_0 \ldots S_{255}$, với mã lưu trong FF chính là k khi ở S_k. Tại mỗi cạnh lên: reset đưa mọi trạng thái về S_0; enable = 0 tạo vòng tự giữ $S_k \rightarrow S_k$; enable = 1 tạo $S_k \rightarrow S_{(k+1)}$ mod 256. Mã Gray là đầu ra suy từ trạng thái, không phải một thanh ghi thứ hai.

3.2. Phương án thay thế: lưu trực tiếp Gray

Ở `d05_direct_gray`, gray_out là thanh ghi trạng thái. Logic tổ hợp giải mã Gray về binary_value bằng XOR tiền tố, tăng hoặc giữ giá trị nhị phân rồi mã hóa lại thành next_gray. Cách này cho đầu ra Gray đã đăng ký nhưng cần thêm logic giải mã và phản hồi.

Nội dung	A – d05_core	B – d05_direct_gray
Trạng thái lưu	Nhị phân, 8 bit	Gray, 8 bit
binary_out	Lấy trực tiếp từ FF	Giải mã Gray bằng XOR
gray_out	XOR tổ hợp từ B	Lấy trực tiếp từ FF
Lựa chọn trong bài	Dùng cho flow vật lý	Dùng làm phương án so sánh

A được chọn vì cung cấp sẵn giá trị nhị phân và có ít cell cổng chung hơn trong phép tổng hợp đã lưu. Tuy vậy, Gray của A đi qua logic tổ hợp nên khi ghép CDC thực tế cần đánh giá glitch và có thể thêm thanh ghi Gray; ưu thế số cell không tự thay thế yêu cầu an toàn CDC.

4. Kiểm chứng

4.1. Cách tổ chức testbench

Testbench `05_VERIFICATION/testbench/d05_core_tb.sv` phát clock 10 ns, đặt điều khiển ở cạnh xuống và kiểm kết quả 1 ns sau cạnh lên. Cách lấy mẫu này tránh tranh chấp với cập nhật không chặn của DUT. Mỗi tick so binary_out với expected_binary và giải mã gray_out để kiểm tra hai đầu ra cùng biểu diễn một trạng thái.

Mô hình đối chiếu trong testbench là biến expected_binary và hàm giải mã Gray độc lập với tín hiệu nội bộ DUT. Khi đang đếm, testbench tính popcount của XOR giữa hai mẫu Gray liên tiếp; khi bị dừng, kiểm tra hai mẫu Gray bằng nhau. Toán tử so sánh có xét X/Z giúp phát hiện cả giá trị chưa xác định.

Ca	Đầu vào / kích thích	Kỳ vọng	Thực tế	Đạt	Lỗi ca này bắt được
TC-01	Giữ rst_n=0 trong 2 tick	B=G=0 sau cạnh lên	Khớp mô hình	Có	Reset không về 0 hoặc sai cực tính.
TC-02	Nhả reset, enable=0 trong 2 tick	Giữ ở 0	Khớp mô hình	Có	Tự tăng khi chưa cho phép.
TC-03 Bắt buộc	256 tick đếm liên tiếp	Đủ 256 mã; về 0; mỗi bước đổi 1 bit	Không lặp sớm; đủ seen_gray	Có	Bỏ sót mã, sai độ rộng, lỗi tại 255→0.
TC-04 Tự bổ sung – biên	Đếm đến 255; dừng 3 tick; đếm tiếp	Giữ ở 255 rồi về 0	Đạt trong log	Có	Carry/reset xảy ra sớm dù enable=0.
TC-05 Tự bổ sung	Đếm 37 tick; reset đồng thời enable=1	Reset thắng enable; về 0	Đạt trong log	Có	Sai ưu tiên reset và enable.
TC-06 Tự bổ sung	20 tick bật/tắt enable xen kẽ	Chỉ 10 tick tăng; còn lại giữ	Đạt trong log	Có	Enable bị trễ một nhịp hoặc mất tác dụng.

Ba ca TC-04…TC-06 được bổ sung so với testbench gốc trong `08_ORIGINAL_SOURCE/testbench/`. TC-04 là ca biên có giữ đếm tại 255; nó phân biệt lỗi quay vòng với lỗi cho phép cập nhật, vốn chưa được tách ra khi chỉ đếm liên tục.


4.2. Kết quả và ý nghĩa của số đếm

Kết quả d05_core: 578 lượt kiểm trạng thái; 559 bước đếm được kiểm Hamming = 1; đủ 256 mã Gray trong chu kỳ đầu. Nguồn: CI artifact simulation.log, lượt chạy #2; lệnh C1 ở Phụ lục A.

559 là tổng số bước đếm hợp lệ ở nhiều kịch bản, không phải 559 trạng thái khác nhau. Nó gồm 256 bước chu kỳ đầu + 256 bước trong ca giữ ở 255 rồi quay vòng + 37 bước trước reset + 10 bước enable xen kẽ. 19 tick còn lại thuộc reset hoặc giữ đếm.

4. Kiểm chứng (tiếp)

4.3. Đọc dạng sóng đầu chu kỳ




Hình 2. Ảnh GTKWave gốc, phóng phần tín hiệu trong khoảng 55–145 ns.

Ảnh thể hiện lần lượt binary_out, clk, enable, gray_out và rst_n. Ở vùng đang xem, reset đã nhả và enable = 1. Tại cạnh lên khoảng 65 ns, binary_out đổi từ 1 sang 2, còn Gray đổi từ 1 sang 3. Chuỗi Gray khi đọc theo hệ thập phân không tăng đều; điều cần kiểm là công thức mã hóa và số bit khác nhau.

B (thập phân)	B (8 bit)	G (8 bit)	G trên ảnh
1	00000001	00000001	1
2	00000010	00000011	3
3	00000011	00000010	2
4	00000100	00000110	6
5	00000101	00000111	7

4.4. Trường hợp quay vòng



Hình 3. Ảnh GTKWave gốc tại cạnh lên 2605 ns: B chuyển 255 → 0.

Ngay trước cạnh lên 2605 ns, B = 11111111 và G = 10000000, được GTKWave hiển thị Gray theo thập phân là 128. Sau cạnh lên, B = 00000000 và G = 00000000. XOR hai từ Gray bằng 10000000, nên khoảng cách Hamming vẫn bằng 1.

```
B: 11111111  →  00000000
G: 10000000  →  00000000
G_truoc ^ G_sau = 10000000; popcount = 1
```

Hai ảnh là ảnh thật đã có trong báo cáo D05 cũ; chỉ thu gọn vùng hiển thị khi dàn trang, không sửa giá trị tín hiệu. Dữ liệu đối chiếu là `d05_wave.vcd` và testbench; lệnh xem: `gtkwave d05_wave.vcd`. Kết quả tự động của toàn bộ chu kỳ nằm trong log CI, không suy ra độ bao phủ chỉ từ hai ảnh này.

Ảnh và phép kiểm sau cạnh clock xác nhận các trạng thái ổn định theo mô hình RTL. Chúng chưa đo được glitch do trễ thực của mạng XOR và chưa mô phỏng hành vi metastability khi qua miền clock khác.

4. Kiểm chứng và quy trình trên GitHub

Quy trình thực thi trên máy GitHub theo đúng mã phiên bản được dẫn dưới đây: công việc 1 mô phỏng tự kiểm; công việc 2 tổng hợp hai phương án và chạy LibreLane tới GDSII. Tệp cấu hình, phiên bản công cụ và thông tin tái lập được lưu cùng các gói kết quả.

Kho mã nguồn D05: https://github.com/huahieu-may/D05-Gray-8bit

Kiểm tra tự động: https://github.com/huahieu-may/D05-Gray-8bit/actions/runs/41220729337

Thông tin đối chiếu	Giá trị
Quy trình / tệp	D05 - Từ RTL đến bản vẽ GDSII / .github/workflows/rtl2gds.yml
Mã phiên bản tạo gói kết quả	cc68d112c2f57bf3adb88cf69d710f78c689b153
Kích hoạt	push; 23:39:26 31/10/2026 (UTC+7).
Mô phỏng	Mô phỏng và kiểm chứng RTL; 578 lượt kiểm tra, 559 bước Gray đổi đúng 1 bit.
Thiết kế vật lý	Thiết kế vật lý với LibreLane và SKY130; kiểm tra GDS và các chỉ số.
Khóa môi trường	LibreLane: 64ef80802d3d189b476636d2a6b17888c03304ee. Bộ thiết kế công nghệ (PDK) và phiên bản công cụ ở Phụ lục A.

4.5. Bằng chứng có thể tải lại

Gói kết quả	Nội dung kiểm tra
D05 - Kết quả mô phỏng	simulation.log, d05_wave.vcd, tool_versions.txt, sim.vvp.
D05 - Kết quả thiết kế vật lý	GDS, final/metrics.json, resolved.json; báo cáo thời gian, công suất, DRC/LVS; nhật ký từng bước; tổng hợp A/B; provenance.json.

```
PASS: du 256 buoc va quay vong 255 -> 0
PASS: giu dem tai 255 va dem tiep
PASS: reset giua chung
PASS: enable xen ke
D05 PASS: 578 lan kiem, 559 buoc Gray doi dung 1 bit
```

Trình lệnh bật pipefail, bộ kiểm thử dùng $fatal; quy trình còn kiểm tra nội dung PASS/FAIL. Công việc thiết kế vật lý kiểm đúng final/gds/d05_core.gds và final/metrics.json trong run R, không lấy tệp từ một lần chạy cũ. Gói kết quả được lưu cả khi quy trình lỗi.

Lần CI 41219015650 dừng ở tầng cú pháp CLI: “No such option: --tag”. Chưa có stage vật lý chạy. Sửa thành --run-tag CI ở commit 0844411 rồi chạy lại; lịch sử và log lỗi được giữ để truy vết.

5. Kết quả tổng hợp

5.1. So sánh hai kiến trúc trong cùng điều kiện

Hai kiến trúc được tổng hợp trong cùng job CI bằng Yosys 0.62, git 7326bb7d6641500ecb285c291a54a662cb1e76cf. Đây là cell cổng chung của Yosys, chưa ánh xạ SKY130. Nguồn: build/physical/generic/d05_core.log và d05_direct_gray.log trong artifact, lệnh C2.

Chỉ số	A: lưu nhị phân	B: lưu Gray	Nguồn; lệnh
Tổng số ô logic	30	49	generic/d05_core.log; d05_direct_gray.log; C2
Flip-flop	8	8	$_SDFFE_PN0P_ / $_SDFF_PN0_; C2
Ô logic tổ hợp	22	41	Tổng cell trừ 8 FF; C2
MUX tách riêng	0	11	Bảng thống kê cuối hai log CI; C2
CHECK	0 vấn đề	0 vấn đề	CHECK pass trong hai log; C2

B tăng 19 cell, tương đương 63,33% so với A trong đúng cấu hình tổng hợp cổng chung này. Ở A, chức năng giữ trạng thái được gộp vào FF có enable. B cần thêm mạng XOR giải mã và lựa chọn dữ liệu; kết quả sau tối ưu có 11 MUX tách riêng. Đây là số phần tử logic, không phải kết luận diện tích hoặc công suất tăng cùng tỷ lệ.

Các log Yosys 0.70+157 và lần kiểm tra WSL 0.33 trước đây là dữ liệu lịch sử, không dùng để ghép với bảng so sánh CI này. Phiên bản và hai lệnh tổng hợp được ghi trong cùng lượt chạy.

5.2. Ánh xạ SKY130 của phương án A

Run vật lý R dùng LibreLane 3.0.17 và Yosys 0.62, git 7326bb7d6641500ecb285c291a54a662cb1e76cf. Thư viện là sky130_fd_sc_hd. Nguồn: `R/06-yosys-synthesis/reports/stat.rpt`; tạo trong lệnh flow C3.

Chỉ số	Giá trị	Cách đọc
Ô chuẩn đã ánh xạ	37	Các standard cell SKY130 cụ thể.
Flip-flop	8 × sky130_fd_sc_hd__dfxtp_2	Khớp thanh ghi trạng thái 8 bit.
Diện tích ô chuẩn	470,4512 µm²	Tổng diện tích ô trong thư viện.
Diện tích FF	170,1632 µm² (36,17%)	Phần diện tích dành cho 8 phần tử nhớ.
Ô tổ hợp còn lại	29	Gồm XOR, cổng điều khiển/carry và buffer.

Mạch có đúng 8 ô nhớ, phù hợp phân loại tuần tự. Số FF không tăng gấp đôi dù có hai đầu ra 8 bit, vì Gray được tính từ B. Khối cộng, điều khiển và XOR tạo phần tổ hợp; không có latch ngoài ý muốn trong kết quả đã tổng hợp.

5.3. Phân tích thời gian trước đặt tuyến

Tại nom_tt_025C_1v80, chu kỳ 10 ns, đường setup tới hạn trước layout là enable → các cổng AND/carry → _56_/D, slack 6,698303 ns. Phần điều khiển cập nhật trạng thái tham gia đường tới hạn, thay vì chỉ riêng XOR tạo Gray. Chi tiết và đối chiếu sau layout nằm ở mục 6.2; nguồn `R/12-openroad-staprepnr/nom_tt_025C_1v80/max.rpt`, lệnh C3.

6. Kết quả thiết kế vật lý

Phương án A được triển khai trên GitHub Actions bằng LibreLane 3.0.17, sky130A và sky130_fd_sc_hd. Run R là physical_design/runs/CI/ trong artifact D05 - Kết quả thiết kế vật lý. Die 100 × 100 µm, mật độ placement mục tiêu 45%, clock 10 ns; flow đọc trực tiếp d05_core.sv của commit trên bìa.

Chỉ số	Kết quả	File bằng chứng; lệnh
Diện tích toàn khối / lõi	10.000 / 6.761,48 µm²	R/final/metrics.json; C3, C4
Tổng số phần tử sau quy trình	1.778	design__instance__count; C4
Ô chuẩn, chưa gồm ô lấp đầy	154; diện tích 898,362 µm²	design__instance__count__stdcell / area__stdcell; C4
Phần tử nhớ sau đặt tuyến	8; diện tích 170,163 µm²	class:sequential_cell; C4
Mức sử dụng ô chuẩn	13,2865% diện tích core	design__instance__utilization__stdcell; C4
Chiều dài dây sau route	1.291 µm	route__wirelength; C4
Biên thời gian thiết lập xấu nhất	5,034054 ns	timing__setup__ws; C4
Biên thời gian giữ xấu nhất	0,119901 ns	timing__hold__ws; C4
Biên thời gian thiết lập tại góc TT	6,288049 ns	R/55-openroad-stapostpnr/nom_tt_025C_1v80/max.rpt; C3
Độ lệch xung nhịp thực, cạnh lên, TT	0,033073 ns	.../nom_tt_025C_1v80/clock.rpt; C3
Lỗi quy tắc hình học Magic / KLayout	0 / 0 lỗi	magic__drc_error__count / klayout__drc_error__count; C4
Lỗi đối chiếu sơ đồ / net vi phạm ăng-ten	0 lỗi / 0 net vi phạm	design__lvs_error__count / antenna__violating__nets; C4

Chỉ số setup tổng hợp lấy góc xấu nhất max_ss_100C_1v60; chỉ số hold xấu nhất nằm ở min_ff_n40C_1v95. Hai giá trị không thuộc cùng một góc. Khi so sánh trước/sau, báo cáo dùng riêng nom_tt_025C_1v80 để giữ cùng PVT và mô hình RC danh định.

6.1. Công suất ước tính

Thành phần tại nom TT	Công suất	Tỷ lệ
Mạng xung nhịp	65,36693 µW	59,0%
Tuần tự	34,37321 µW	31,0%
Tổ hợp	11,13664 µW	10,0%
Tổng	110,8768 µW	100%

Nguồn: `R/55-openroad-stapostpnr/nom_tt_025C_1v80/power.rpt`, lệnh C3. Đây là ước tính của STA theo hoạt động mặc định của flow, chưa gắn VCD/SAIF của ứng dụng vào phân tích công suất. Tỷ trọng clock lớn cho thấy chi phí hạ tầng đáng kể đối với bộ đếm chỉ có 8 FF; số này không phải công suất đo trên chip.

6. Kết quả thiết kế vật lý (tiếp)

6.2. So sánh trước và sau đặt tuyến

Bảng dùng cùng run R. Diện tích trước layout lấy từ synthesis đã ánh xạ; diện tích sau lấy standard cell chưa gồm filler. Timing và power dùng cùng góc nom_tt_025C_1v80, chu kỳ 10 ns.

Hạng mục	Trước đặt tuyến	Sau đặt tuyến	Chênh lệch
Ô chuẩn, chưa gồm ô lấp đầy	37	154	+117; thêm buffer và tap.
Diện tích standard cell	470,4512 µm²	898,362 µm²	+427,9108 µm²; +90,96%.
Biên thời gian thiết lập, góc TT danh định	6,698303 ns	6,288049 ns	−0,410254 ns; −6,12%.
Công suất, góc TT danh định	40,1606 µW	110,8768 µW	+70,7162 µW; +176,08%.
Độ lệch xung nhịp thực	Clock lý tưởng	0,033073 ns	Có độ lệch sau dựng cây clock.

Nguồn trước: `R/06-yosys-synthesis/reports/stat.rpt` và `R/12-openroad-staprepnr/nom_tt_025C_1v80/`. Nguồn sau: metrics.json và `R/55-openroad-stapostpnr/nom_tt_025C_1v80/`. Toàn bộ report được tạo bởi C3; C4 dùng đọc lại các chỉ số.

Số cell được giải thích đầy đủ theo các nhóm của metrics: 37 ô sau synthesis + 24 buffer sửa timing + 3 buffer clock + 90 tap = 154 ô chưa gồm filler. Thêm 1.624 filler thì tổng là 1.778 instance. Con số 6 hold buffer là một thống kê con, không cộng thêm lần nữa vào tổng trên.

Phần diện tích tăng tương ứng khoảng 240,230 µm² cho buffer sửa timing, 75,072 µm² cho buffer clock và 112,608 µm² cho tap. Filler chiếm thêm 5.863,12 µm². Vì filler lấp vùng trống, tổng diện tích mọi instance gần bằng core; không thể gọi con số đó là diện tích logic của bộ đếm.

6.3. Đường tới hạn đã đổi


Trước layout, đường xấu nhất đi từ enable qua _33_ và _41_ (and4_2), _47_ (a21o_2), _48_ (and3_2) tới D của _56_. Sau layout, đường xấu nhất ở cùng góc chuyển thành _52_/Q → _27_/xor2_2 → output13/clkdlybuf4s25_1 → gray_out[2]. Đường clock tới FF đã có hai tầng clkbuf và trễ dây.

```
Sau layout, nom TT:
data required = 7,750000 ns
data arrival  = 1,461951 ns
setup slack   = 7,750000 - 1,461951 = 6,288049 ns
```

Slack giảm do clock thực, ký sinh dây và các ô bổ sung; đồng thời endpoint quyết định slack đã thay đổi. Vì vậy, −6,12% là mức đổi của worst setup slack cùng góc, không phải độ chậm đi của một đường enable cố định. Tỷ lệ được tính bằng (sau − trước)/trước × 100%.

SDC cuối gắn clock vào cổng clk, period 10 ns, uncertainty 0,25 ns, input/output delay 2 ns và có set_propagated_clock. Report clock cũng in setup skew 0,264433 ns, gồm uncertainty và CRPR; nó khác chênh lệch arrival thuần 0,033073 ns. Các trường R2R setup còn N/A/Infinity nên không được diễn giải thành dự trữ thời gian vô hạn.

6. Ảnh bố trí và đi dây



Hình 4. Ảnh dựng bằng KLayout d05_core.gds của chính run CI; nguồn R/59-klayout-render/d05_core.png.

Vùng quan sát	Cách hiểu và đối chiếu
Vùng giữa có cụm hình học/đường nối dày hơn	Nơi tập trung nhiều ô chức năng và đường tín hiệu. Không suy số FF bằng cách đếm ô nhìn thấy.
Các hàng ô lặp phủ gần toàn lõi	Có cả filler, tap và hạ tầng vật lý; metrics cho biết 1.624 filler và 90 tap.
Các dải/strap chạy xuyên lõi; chân quanh biên	Hạ tầng nguồn và kết nối I/O. Đối chiếu SPECIALNETS VPWR/VGND trong final/def/d05_core.def để nhận diện nguồn, không chỉ dựa vào màu lớp.

Hình được render từ GDS trong artifact CI, đúng top d05_core và cùng run R với bảng số liệu. Vùng màu dày hơn không chỉ là logic; filler và tap phủ các hàng để hoàn thiện cấu trúc vật lý.

6.4. Vì sao một bộ đếm nhỏ vẫn cần lõi đủ lớn?

Die 100 × 100 µm là kích thước đặt cho toàn khối. Mức sử dụng standard cell thực tế chỉ 13,2865%, thấp hơn mục tiêu placement 45%; do đó không suy diện tích logic từ kích thước ảnh layout.

Với bộ đếm 8 FF, clock, nguồn, tap/endcap và đường I/O vẫn cần không gian. Core phải thỏa cả nhu cầu logic lẫn kích thước tối thiểu của hạ tầng vật lý. Giảm utilization có thể làm core lớn hơn theo cách gián tiếp; ảnh layout không tự chứng minh các yêu cầu điện khác.

7. Trả lời câu phân tích riêng

Câu hỏi D05 được lưu trong 01_REQUIREMENT/requirements.md: “Tính chất 'mỗi bước chỉ đổi một bit' là lý do bộ đếm Gray được dùng ở ranh giới hai miền xung nhịp. Kiểm chứng tính chất này bằng mô phỏng cho đủ 256 bước, và nêu trong báo cáo vì sao nó quan trọng.”

7.1. Bằng chứng từ mô phỏng

Trong chu kỳ đầu, testbench chạy 256 bước tăng, đánh dấu đủ 256 từ Gray và kiểm tra không lặp sớm. Tại mỗi bước, điều kiện `popcount8(gray_out ^ previous_gray) == 1` phải đúng. Bước 255 → 0 cũng đi qua phép kiểm này. Toàn bộ các kịch bản cho 559 lần kiểm Hamming và 578 lần kiểm trạng thái, đều PASS trong lượt CI được dẫn trên bìa; nguồn và lệnh là E1/C1.

Kiểm đủ chu kỳ loại bỏ việc chỉ quan sát vài bước thuận lợi rồi suy rộng. Đối chiếu thêm binary_out và giải mã Gray kiểm tra đúng thứ tự trạng thái; nếu chỉ kiểm Hamming, một vòng Gray khác có một bit đổi vẫn có thể không đúng đặc tả.

7.2. Lập luận cho toàn bộ chu kỳ 8 bit

Đặt G(B) = B ⊕ (B >> 1), B′ = (B + 1) mod 256 và D = B ⊕ B′. Do XOR kết hợp và phép dịch phân phối với XOR, ta có:

$$\mathbf{G(B) \oplus G(B') = D \oplus (D >> 1)}$$

Khi B chưa bằng 255 và có k bit 1 liên tiếp ở cuối, D có k+1 bit 1 ở cuối: D = 2^(k+1) − 1, với 0 ≤ k ≤ 7. Khi XOR D với D dịch phải, chỉ còn bit k bằng 1. Riêng B = 255 quay về 0: D = 11111111, nên D ⊕ (D >> 1) = 10000000. Cả hai trường hợp đều có đúng một bit khác.

B → B′	G(B) → G(B′)	XOR hai Gray	Hamming
1 → 2	00000001 → 00000011	00000010	1
3 → 4	00000010 → 00000110	00000100	1
127 → 128	01000000 → 11000000	10000000	1
255 → 0	10000000 → 00000000	10000000	1

7.3. Ý nghĩa ở ranh giới clock

Nhị phân 127 → 128 làm cả 8 bit đổi, còn Gray tương ứng chỉ đổi một bit. Khi tín hiệu được đăng ký đúng cách và các đường truyền thỏa điều kiện về skew, Gray giảm khả năng lấy mẫu một tổ hợp pha trộn nhiều bit đang chuyển. Tuy nhiên, nó không tự loại bỏ metastability và không thay cho các FF đồng bộ ở miền nhận.

D05 hiện có một miền clock. Với A, Gray còn là đầu ra tổ hợp từ nhiều FF nên trễ Q và XOR có thể tạo glitch. Trước khi dùng trong FIFO bất đồng bộ, cần bổ sung đăng ký đầu ra Gray phù hợp, ràng buộc các đường CDC và kiểm chứng với hai clock; các phép kiểm RTL hiện tại chưa chứng minh những phần đó.

8. Kết luận và giới hạn

8.1. Đã chứng minh được

Bộ đếm D05 đáp ứng hành vi reset đồng bộ, giữ đếm và tăng modulo 256 trong các kịch bản đã thực thi. Testbench kiểm đủ chu kỳ, phát hiện lặp sớm, kiểm cả nhị phân tương đương và tính chất một bit của Gray. CI ở commit được dẫn trong báo cáo xác nhận 578 lượt kiểm trạng thái và 559 bước đếm đạt điều kiện Hamming.

Hai phương án có cùng 8 FF. Trong cặp log generic Yosys 0.62 trên CI, A dùng 30 cell và B dùng 49 cell. Kết quả này làm rõ chi phí của giải mã Gray và logic phản hồi trong phương án B; A được dùng cho flow vật lý.

Job vật lý CI đã tạo d05_core.gds, báo Flow complete và có DRC Magic/KLayout = 0, LVS = 0. Có đủ report để giải thích diện tích, cell, dây, clock và power. Tại nom TT, setup slack là 6,288049 ns dưới ràng buộc chu kỳ 10 ns; kết quả chỉ có ý nghĩa trong điều kiện STA đã ghi.

8.2. Chưa chứng minh được

Nội dung còn mở	Giới hạn của bằng chứng hiện có
Chức năng sau đặt tuyến	Chưa có log mô phỏng netlist sau route kèm SDF trong bộ bằng chứng đã đối chiếu.
CDC và metastability	Chưa có hai miền clock hay bộ đồng bộ trong RTL hiện tại; ảnh RTL không đo glitch vật lý.
Wrapper Tiny Tapeout	Chưa tích hợp wrapper. Đề xuất sửa xung đột chân uio[0] cần được xác nhận.
Bao phủ timing và power thực tế	Các trường R2R setup còn N/A/Infinity; power là ước tính mặc định, chưa có hoạt động ứng dụng gắn vào.
Điều kiện triển khai ngoài bài học	Chưa đánh giá đầy đủ các yêu cầu ESD, DFT, độ tin cậy và điều kiện hoạt động của phần cứng thực.

Phần còn cần thực hiện là kiểm tra netlist sau route kèm SDF và tích hợp clock/IO. Hai công việc kiểm tra tự động cung cấp bằng chứng tái lập cho phạm vi RTL và implementation đã ghi; kết quả chưa thay thế các bước kiểm chứng bổ sung này.

Tài liệu và dữ liệu tham khảo

[1] Tài liệu học phần EEE703128 của giảng viên Đinh Văn Nam: p_huong_dan_chung(2).html, p_mau_bao_cao(3).html, p_tieu_chi_cham(2).html và p_mau_ci(2).html, bản người thực hiện cung cấp ngày 31/10/2026.

[2] Yêu cầu D05 và mã nguồn ở repo cá nhân. [3] Ảnh GTKWave nguồn của D05. [4] Artifact D05 - Kết quả thiết kế vật lý: resolved.json, flow.log, stat.rpt, STA, metrics, GDS và ảnh KLayout render. [5] Lượt GitHub Actions ở bìa và artifact D05 - Kết quả mô phỏng.

Phụ lục A. Thông tin tái lập

Kho mã nguồn: https://github.com/huahieu-may/D05-Gray-8bit

CI: https://github.com/huahieu-may/D05-Gray-8bit/actions/runs/41220729337

Mục	Giá trị
Mã phiên bản CI (SHA đầy đủ)	cc68d112c2f57bf3adb88cf69d710f78c689b153
Mã phiên bản nguồn ban đầu	451df242e7ed03b2a8b2b43eec5e43f594e89202; 30/10/2026. Commit workflow: 31/10/2026. Không tạo lại lịch sử mốc đã qua.
Mô phỏng	Icarus Verilog 12.0; ubuntu-24.04 trên CI; testbench clock 10 ns.
Tổng hợp cổng chung	Yosys 0.62 (cùng job CI cho A và B), git 7326bb7d6641500ecb285c291a54a662cb1e76cf.
Quy trình thiết kế vật lý	LibreLane 3.0.17; Yosys 0.62, git 7326bb7d6641500ecb285c291a54a662cb1e76cf. LibreLane source: 64ef80802d3d189b476636d2a6b17888c03304ee.
PDK / thư viện	sky130A / sky130_fd_sc_hd. Revision: 8afc8346a57fe1ab7934ba5a6056ea8b43078e71.
Điều kiện STA	Nom TT: 25 °C, 1,80 V. Có thêm SS: 100 °C, 1,60 V và FF: −40 °C, 1,95 V; post-PNR xét nom/min/max RC.
Ràng buộc	Clock 10 ns; uncertainty 0,25 ns; input/output delay 2 ns; tham chiếu final/sdc/d05_core.sdc.
Ký hiệu R trong báo cáo	physical_design/runs/CI/ trong artifact D05 - Kết quả thiết kế vật lý của lượt CI được dẫn.
Ngày dữ liệu	Mô phỏng, tổng hợp và flow vật lý CI: 31/10/2026. Ảnh waveform cũ dùng cùng RTL/testbench.

Lệnh tạo / đọc bằng chứng

C1 — Từ thư mục gốc repository, đúng lệnh mô phỏng của CI:

```
mkdir -p build/ci
iverilog -g2012 -s d05_core_tb -o build/ci/sim.vvp \
  04_IMPLEMENTATION/rtl/d05_core.sv \
  05_VERIFICATION/testbench/d05_core_tb.sv
(cd build/ci && vvp sim.vvp | tee simulation.log)
```

C2 — Trong môi trường LibreLane 3.0.17 (Yosys 0.62), tổng hợp cả hai top:

```
for top in d05_core d05_direct_gray; do
yosys -l "build/physical/generic/$top.log" -p "read_verilog -sv \
04_IMPLEMENTATION/rtl/$top.sv; synth -top $top; stat"
done
```

C3 — Quy trình khóa LibreLane ở revision dưới đây; chạy script .github/ci/run_physical.sh để ghi phiên bản và metadata đầy đủ:

```
nix develop github:librelane/librelane/64ef80802d3d189b476636d2a6b17888c03304ee
# Trong môi trường trên, đặt PDK_ROOT rồi chạy:
librelane --pdk-root "$PDK_ROOT" --pdk sky130A \
  --run-tag CI physical_design/config.json
```

C4 — Đọc lại metrics từ chính run CI đã giải nén:

```
python3 .github/ci/collect_metrics.py \
  physical_design/runs/CI build/physical
```

Phụ lục B. Truy vết yêu cầu và bằng chứng

Yêu cầu	Ở đâu trong thiết kế	Bằng chứng; lệnh	Giới hạn
Đếm 8 bit, modulo 256	binary_state, phép +8'd1	E1, E2; C1	RTL một miền clock.
Reset / enable đúng ưu tiên	always_ff và binary_next	TC-01…TC-06; E1; C1	Điều khiển đồng bộ.
Gray một bit, đủ chu kỳ	B XOR (B>>1); popcount và seen_gray	TC-03, Hình 2–3; E1; C1	Không áp dụng khi reset.
Có hai kiến trúc để so sánh	d05_core, d05_direct_gray	E3; C2	Số cell generic cùng bản Yosys.
Thực hiện thiết kế vật lý	Khối lõi d05_core, sky130A	E4…E7; C3	Cùng commit CI; xem điều kiện STA.
Giao diện và tích hợp	5 cổng/19 bit; đề xuất pin tại mục 2	RTL, bảng giao diện; E2	Wrapper chưa triển khai.
Repo, lịch sử và CI	Lịch sử thật; workflow 2 job	E1, link bìa / Phụ lục A	Public; link CI ở bìa.

Danh mục file để đối chiếu

Mã	Vị trí trong gói bằng chứng / run R	Dữ liệu được trích
E1	run.json; log job và D05 - Kết quả mô phỏng/	Commit, lượt CI và kết quả 578/559.
E2	04_IMPLEMENTATION/rtl/; 05_VERIFICATION/testbench/ tại commit CI	Giao diện, hành vi, ca kiểm thử.
E3	D05 - Kết quả thiết kế vật lý/build/physical/generic/	30/49 cell; 8 FF mỗi phương án; C2.
E4	R/06-yosys-synthesis/reports/stat.rpt	37 cell; 470,4512 µm² trước layout.
E5	R/final/metrics.json; R/flow.log	Die, cell, wirelength, DRC/LVS, antenna.
E6	R/12-openroad-staprepnr/; R/55-openroad-stapostpnr/	STA trước/sau, clock, skew, slack.
E7	Hai thư mục E6, nom_tt_025C_1v80/power.rpt	Power cùng góc để so sánh.

R là physical_design/runs/CI/ bên trong artifact D05 - Kết quả thiết kế vật lý. Tải artifacts từ link CI trên bìa, giải nén tại gốc repo để dùng lệnh C4. GDS và ảnh KLayout render trong artifact được tạo bởi cùng lượt chạy.

Các ảnh nguồn được lưu kèm để đối chiếu với hình trong Word/PDF. Hình chỉ được thu gọn vùng hiển thị để đọc rõ hơn; không có ảnh kết quả do công cụ tạo ảnh dựng lại. Sơ đồ khối ở mục 3 là đối tượng hình học có thể chỉnh sửa trong Word, dựng từ các phép gán RTL.

Ghi chú về hồ sơ hiện có

Hồ sơ nhập nguồn ban đầu còn một số mô tả không khớp RTL. Báo cáo này ưu tiên RTL và artifacts thực thi. README và chỉ mục CI trong 07_TRACEABILITY được cập nhật theo kết quả mới. M1/M2 đã nằm chung trong lần nhập nguồn 451df24; không tạo lại lịch sử mốc đã qua.