

- 02 下列有关指令集体系结构 (ISA) 的叙述中, 错误的是 ()。
- A. ISA 规定了执行每条指令时所包含的控制信号
 - B. ISA 规定了指令获取操作数的方式, 即寻址方式
 - C. ISA 规定了所有指令的集合 包括指令格式和操作类型
 - D. ISA 规定了程序可访问的寄存器个数、存储空间大小、编址方式和大端/小端方式
05. 下列指令中不属于程序控制类指令的是 ()。
- A. 无条件转移指令
 - B. 条件转移指令
 - C. 中断隐指令
 - D. 循环指令
09. 一个计算机系统采用 32 位单字长指令, 地址码为 12 位, 若定义了 250 条二地址指令, 则还可以有 () 条单地址指令。
- A. 2^{12}
 - B. 2^{13}
 - C. 2^{14}
 - D. 3×2^{13}
10. 假设系统采用 16 位定长指令字格式, 操作码使用扩展编码方式, 地址码为 4 位, 三地址、二地址、一地址指令各有 15、8、127 条, 则零地址指令最多有 () 条。
- A. 15
 - B. 16
 - C. 31
 - D. 32
14. 【2022 统考真题】下列选项中, 属于指令集体系结构 (ISA) 规定的内容是 ()。
- I. 指令字格式和指令类型
 - II. CPU 的时钟周期
 - III. 通用寄存器个数和位数
 - IV. 加法器的进位方式
- A. 仅 I、II
 - B. 仅 I、III
 - C. 仅 II、IV
 - D. 仅 I、III、IV
04. 简化地址结构的基本方法是尽量采用 ()。
- A. 寄存器寻址
 - B. 隐含寻址
 - C. 直接寻址
 - D. 间接寻址
- 11 寄存器 R1、R2 均为 16 位, 指令 MOV R1, [R2] 的功能是把内存数据传送至寄存器 R1, 寻址方式为寄存器间接寻址, R2 的值为 1234H, 内存单元 1234H 存放数据 56H, 内存单元 1235H 存放数据 78H, 采用小端方式存储。则执行指令后 R1 的值为 ()。
- A. 5678H
 - B. 7856H
 - C. 8765H
 - D. 6587H
- 18 设相对寻址的转移指令占 3B, 第 1 字节为操作码, 第 2、3 字节为相对位移量 (补码表示), 数据在存储器中采用以低字节为字地址的存放方式。每当 CPU 从存储器取出一字节时, 即自动完成 $(PC)+1 \rightarrow PC$ 。若 PC 的当前值为 240 (十进制), 要求转移到 290 (十进制), 则转移指令的第 2、3 字节的机器代码是 (); 若 PC 的当前值为 240 (十进制), 要求转移到 200 (十进制), 则转移指令的第 2、3 字节的机器代码是 ()。
- A. 2FH、FFH
 - B. D5H、00H
 - C. D5H、FFH
 - D. 2FH、00H

19. 某计算机按字节编址, 采用大端方式, 某指令的一个操作数的机器数为 ABCD 00FFH, 该操作数采用基址寻址方式, 指令中形式地址 (用补码表示) 为 FF00H, 当前基址寄存器的内容为 C000 0000H, 则该操作数的 LSB (FFH) 存放的地址是 ()。
- A. C000 FF00H B. C000 FF03H C. BFFF FF00H D. BFFF FF03H
21. 某计算机字长为 16 位, 标志寄存器中存在 ZF、SF、OF 和 CF 标志位, 采用双字节字长指令字。假定 bgt (大于零转移) 指令的第一个字节指明操作码和寻址方式, 第二个字节为立即数 Imm8, 用补码表示。指令功能是: 若转移条件成立, 则 $PC = PC + 2 + Imm8 \times 2$; 否则, $PC = PC + 2$ 。则下列叙述中错误的是 ()。
- A. 该计算机按字节编址
- B. 若 bgt 指令是无符号整数的比较, 则转移条件可以是 $ZF + CF = 0$
- C. 若 bgt 指令是有符号整数的比较, 则转移条件可以是 $SF \oplus OF = 0$
- D. 转移目标地址的范围是相对于 bgt 指令的前 127 条指令到后 128 条指令之间
25. 【2011 统考真题】某机器有一个标志寄存器, 其中有进位/借位标志 CF、零标志 ZF、符号标志 SF 和溢出标志 OF, 条件转移指令 bgt (无符号整数比较大小时转移) 的转移条件是 ()。
- A. $CF + OF = 1$ B. $\overline{SF} + ZF = 1$ C. $\overline{CF} + \overline{ZF} = 1$ D. $\overline{CF} + \overline{SF} = 1$
31. 【2019 统考真题】某计算机采用大端方式, 按字节编址, 某指令中操作数的机器数为 1234 FF00H, 该操作数采用基址寻址方式, 形式地址 (用补码表示) 为 FF12H, 基址寄存器的内容为 F000 0000H, 则该操作数的 LSB (最低有效字节) 所在的地址是 ()。
- A. F000 FF12H B. F000 FF15H C. EFFF FF12H D. EFFF FF15H
11. 下列有关调用指令 (转子指令) 的叙述中, 错误的是 ()。
- A. 与高级语言源程序中的过程调用相对应, 一次过程调用对应一条调用指令
- B. 指令执行时必须保留返回地址, 调用指令随后一条指令的地址是返回地址
- C. 嵌套调用时返回地址通常保存在栈中, 非嵌套调用时可保存在特定寄存器中
- D. 指令执行时将无条件转移到目标地址处, 转移目标地址无须在指令中明显给出

3. 【图领★】【仔细看下这道题】MIPS32 指令系统中的条件分支指令中的地址偏移量为 16 个 bit 位，那么该指令跳转范围为（ ）。
- A. 地址在 0 ~ (64 K - 1) 字节之间
 - B. 地址在 0 ~ (256 K - 1) 字节之间
 - C. 分支指令前后范围各大约 32 K 字节
 - D. 分支指令前后范围各大约 128 K 字节
14. 基于 X86 架构，在 Intel 格式中，对于 mov 指令描述正确的是（ ）。
- A. mov 指令实现的是把第一个操作数复制到第二个操作数
 - B. mov 指令可以直接把操作数从内存复制到内存
 - C. 在 Intel 格式中，mov 指令对大小写不敏感
 - D. 以上均错误
12. 某指令系统指令长为 8 位，每一地址码长 3 位，用扩展操作码技术。若指令系统具有 1 条二地址指令、20 条零地址指令，则最多有（ ）条一地址指令。
- A. 12
 - B. 13
 - C. 14
 - D. 15
12. 某计算机字长为 32 位，按字编址，指令字长为 32 位。其指令系统有 4 种寻址方式，编号从 0~3 依次为立即寻址、直接寻址、寄存器寻址、寄存器间接寻址。所有指令可分为二地址指令、一地址指令和零地址指令 3 种。地址码的长度固定为 6 位。则二地址指令的操作码的长度为（ ）位，一地址指令的操作码为（ ）位。零地址指令的操作码为（ ）位
- A. 16, 24, 32
 - B. 16, 24, 30
 - C. 18, 24, 32
 - D. 18, 24, 30
31. 某 16 位计算机主存按字节编址，相对转移指令占 2 字节（第 1 字节为操作码，第 2 字节为 8 位补码位移量）。若当前指令存于地址 1000H，位移字段值为 F5H（大端存储），且转移后读取目标地址的 16 位数据为 0xABCD（大端存放），则以下说法正确的是（ ）。
- A. 转移目标地址为 1FF7H，数据低字节为 0xCD
 - B. 转移目标地址为 10F7H，数据高字节为 0xAB
 - C. 转移目标地址为 0FF7H，数据低字节为 0xCD
 - D. 转移目标地址为 0FF7H，数据高字节为 0xAB

37. 某 32 位计算机主存按字节编址，采用基址寻址方式，基址寄存器（32 位）内容为 0x1000，指令中形式地址字段为 0x08（无符号数）。操作数的机器数为 0x12345678，采用小端方式存储，则基址寻址访问的 16 位操作数是（ ）。

- A. 0x1234 B. 0x3456 C. 0x5678 D. 0x7856

38. 以下关于计算机指令体系的说法错误的是（ ）。

- A. 在 CISC 指令集中，一条指令可以执行多个操作，因此可以在一个指令周期内完成复杂的操作
- B. 在 RISC 指令集中，每条指令只能执行一个操作，因此指令的执行速度更快
- C. 在 CISC 指令集中，指令的编码比 RISC 指令集更短，因此存储指令时占用的空间更小
- D. 在 RISC 指令集中，指令的编码比 CISC 指令集更简单，因此 CPU 的设计更容易实现

10. 下面有关程序计数器 (PC) 的叙述中, 错误的是 ()。
- A. PC 中总是存放指令地址
 - B. PC 的值由 CPU 在执行指令过程中进行修改
 - C. 执行转移指令时, PC 的值总是修改为转移指令的目标地址
 - D. PC 的位数一般和存储器地址寄存器 (MAR) 的位数一样
10. 指令按字边界对齐存放, 程序计数器 (PC) 可以使用字地址, 其位数取决于 ()。
- I. 存储器的容量 II. 机器字长 III. 指令字长
 - A. I B. I 和 III C. II 和 III D. I、II 和 III
11. 下列关于程序计数器 (PC) 的叙述中, 错误的是 ()。
- A. 机器指令中不能显式地使用 PC
 - B. 指令顺序执行时, PC 值总是自动加 1
 - C. 调用指令执行后, PC 值一定是被调用过程的入口地址
 - D. 无条件转移指令执行后, PC 值一定是转移目标地址
14. CPU 中的通用寄存器, ()。
- A. 只能存放数据, 不能存放地址
 - B. 可以存放数据和地址
 - C. 既不能存放数据, 又不能存放地址
 - D. 可以存放数据和地址, 还可以替代指令寄存器
- 11 【2011 统考真题】假定不采用 Cache 和指令预取技术, 且机器处于“开中断”状态, 则在下列有关指令执行的叙述中, 错误的是 ()。
- A. 每个指令周期中 CPU 都至少访存一次
 - B. 每个指令周期一定大于或等于一个 CPU 时钟周期
 - C. 空操作指令的指令周期中任何寄存器的内容都不会被改变
 - D. 当前程序在每条指令执行结束时都可能被外部中断打断
06. CPU 内部电路通常采用总线连接方式, 总线上信号流动的原则是 ()。
- I. 每个时刻只有一个器件发出信息 II. 每个时刻有一个或多个器件发出信息
 - III. 每个时刻只有一个器件接收信息 IV. 每个时刻有一个或多个器件接收信息
 - A. I III B. I、IV C. II、III D. II、IV
09. 下列关于单周期 CPU 和多周期 CPU 的描述中, 错误的是 ()。
- A. 单周期 CPU 更容易支持复杂指令 (如乘法、除法)
 - B. 单周期 CPU 部件冗余大、利用率低, 多周期 CPU 则刚好相反
 - C. 单周期 CPU 在 1 个时钟周期内执行一条指令, $CPI = 1$
 - D. 多周期 CPU 至少需要 2 个时钟周期才能执行一条指令, $CPI > 1$

10. 下列关于单周期数据通路和多周期数据通路的说法中，正确的是（ ）。
- A. 单周期 CPU 的 CPI 总比多周期 CPU 的 CPI 大
 - B. 单周期 CPU 的时钟周期通常比多周期 CPU 的时钟周期短
 - C. 在一条指令执行过程中，单周期 CPU 中的每个控制信号取值一直不变，而多周期 CPU 中的控制信号可能发生改变
 - D. 在一条指令执行过程中，单周期数据通路和多周期数据通路中的每个部件都可使用多次
11. 下列关于单周期 CPU 与采用单总线结构的多周期 CPU 的说法中，正确的是（ ）。
- A. 单周期 CPU 可基于单总线结构实现
 - B. 运行相同程序时，单周期 CPU 的总执行时间一定更短
 - C. 多周期 CPU 可将指令和数据存放在同一单端口存储器中，而单周期 CPU 不行
 - D. 单周期 CPU 的硬件实现成本通常低于多周期 CPU
14. 下列有关取指令操作部件的叙述中，错误的是（ ）。
- A. 取指令操作的时延主要由存储器的访问时间决定
 - B. 取指令操作可与下条指令地址的计算并行进行
 - C. 在单周期数据通路中，需设置指令寄存器（IR）暂存取出的指令
 - D. 在单周期数据通路中，程序计数器（PC）无须“写使能”控制信号
5. 【2016 统考真题】单周期处理器中所有指令的指令周期为一个时钟周期。下列关于单周期处理器的叙述中，错误的是（ ）。
- A. 可以采用单总线结构数据通路
 - B. 处理器时钟频率较低
 - C. 在指令执行过程中控制信号不变
 - D. 每条指令的 CPI 为 1
02. 在组合逻辑控制器中，微操作控制信号的形成主要与（ ）信号有关。
- A. 指令操作码和地址码
 - B. 指令译码信号和时钟
 - C. 操作码和条件码
 - D. 状态信息和条件
06. 下列关于微指令的说法中，错误的是（ ）。
- I. 字段直接编码方式可用较少的二进制位数表示较多的微操作命令。若有两组互斥的微命令，每组微命令的个数分别为 4 和 9，则分别只需要 2 位和 4 位即可
 - II. 直接编码方式不用进行译码操作，微指令字段中的每一位都代表一个微命令
 - III. 垂直型微指令用较长的微程序结构换取较短的微指令结构，所以在执行效率和灵活性两方面都高于水平型微指令
 - IV. 在字段间接编码方式中，某个字段的译码输出需要依靠另外某个字段的输出
- A. II B. I、II C. I、III D. II、III、IV

13. 垂直型微指令的特点是 ()。
- A. 控制信号经过编码产生 B. 强调并行控制功能
C. 采用微操作码 D. 微指令格式垂直表示
18. 下列部件中属于控制部件的是 ()。
- I. 指令寄存器 II. 操作控制器 III. 程序计数器 IV. 状态条件寄存器
- A. I、III、IV B. I、II、III C. I、II、IV D. I、II、III、IV
19. 为了确定下一条微指令的地址，通常采用断定方式，其基本思想是 ()。
- A. 用程序计数器 (PC) 来产生后继微指令地址
B. 用微程序计数器 (μ PC) 来产生后继微指令地址
C. 通过后继微指令地址字段由设计者指定或转移控制字段控制产生后继微指令地址
D. 通过指令中指定一个专门字段来控制产生后继微指令地址
25. 【2019 统考真题】某指令的功能为 $R[r2] \leftarrow R[r1] + M[R[r0]]$ ，其两个源操作数分别采用寄存器、寄存器间接寻址方式。对于下列给定部件，该指令在取数及执行过程中需要用到的是 ()。
- I. 通用寄存器组 (GPRs) II. 算术逻辑单元 (ALU)
III. 存储器 (Memory) IV. 指令译码器 (ID)
- A. 仅 I、II B. 仅 I、II、III C. 仅 II、III、IV D. 仅 I、III、IV
26. 【2021 统考真题】下列寄存器中，汇编语言程序员可见的是 ()。
- I. 指令寄存器 II. 微指令寄存器
III. 基址寄存器 IV. 标志/状态寄存器
- A. 仅 I、II B. 仅 I、IV C. 仅 II、IV D. 仅 III、IV
02. 流水段 CPU 是由一系列称为“段”的处理电路组成的。一个 m 段流水线稳定时的 CPU 的吞吐能力，与 m 个并行部件的 CPU 的吞吐能力相比， ()。
- A. 具有同等水平的吞吐能力 B. 不具备同等水平的吞吐能力
C. 吞吐能力大于前者的吞吐能力 D. 吞吐能力小于前者的吞吐能力
08. 下列关于流水线数据通路的描述中，错误的是 ()。
- A. 每个流水段由执行指令子功能的功能部件和流水段寄存器组成
B. 控制信号仅作用在功能部件上，时钟信号仅作用在流水段寄存器上
C. 在没有阻塞的情况下，PC 的值在每个时钟周期都会改变
D. 取指令阶段和指令译码阶段不需要控制信号的控制

13. 下列指令序列中, 指令 I1 和 I3、I2 和 I3 之间发生数据相关。假定采用“取指、译码/取数、执行、访存、写回”五段流水线方式, 那么在采用转发技术时, 需要在指令 I3 之前加入 () 条空操作指令才能使这段程序不发生数据冒险。

I1: add r1, r0, 1 # (r1) ← (r0) + 1
I2: load r3, 12(r2) # (r3) ← M[(r2) + 12]
I3: add r5, r3, r1 # (r5) ← (r3) + (r1)

A. 3 B. 2 C. 0 D. 1

18. 关于流水线技术的说法中, 错误的是 ()。

A. 超标量技术需要配置多个功能部件和指令译码电路等
B. 与超标量技术和超流水线技术相比, 超长指令字技术对优化编译器要求更高, 而无其他硬件要求
C. 在按序流动的流水线中, 只可能出现 RAW 相关
D. 超流水线技术相当于将流水线再分段, 从而提高每个周期内功能部件的使用次数

25. 【2017 统考真题】下列关于超标量流水线特性的叙述中, 正确的是 ()。

I. 能缩短流水线功能段的处理时间
II. 能在一个时钟周期内同时发射多条指令
III. 能结合动态调度技术提高指令执行并行性

A. 仅 II B. 仅 I、III C. 仅 II、III D. I、II 和 III

30. 【2023 统考真题】在采用“取指、译码/取数、执行、访存、写回”5 段流水线的 RISC 处理器中, 执行如下指令序列 (第一列为指令序号), 其中 s0、s1、s2、s3 和 t2 表示寄存器编号。

I1 add s2, s1, s0 // R[s2] ← R[s1] + R[s0]
I2 load s3, 0(s2) // R[s3] ← M[R[s2] + 0]
I3 beq t2, s3, L1 // if R[t2] = R[s3] jump to L1
I4 addi t2, t2, 20 // R[t2] ← R[t2] + 20
I5 L1:

若采用转发(旁路)技术处理数据冒险, 采用硬件阻塞方式处理控制冒险, 则在指令 I1 ~ I4 的执行过程中, 发生流水线阻塞的指令有 ()。

A. 仅 I3 B. 仅 I2、I4 C. 仅 I3、I4 D. 仅 I2、I3、I4

33. 【2025 统考真题】下列关于 CPU 中的数据通路和控制器的叙述中, 错误的是 ()。

A. 通用寄存器组中应该包含程序计数器
B. 控制器中一定包含指令操作码的译码电路
C. 单周期 CPU 中的控制器比多周期 CPU 中的更简单
D. 流水线 CPU 需解决数据相关和控制相关等冒险问题

12. 以下叙述中, () 是错误的。

- A. 取指令操作是控制器固有的功能，不需要在操作码控制下完成
- B. 所有指令的取指令操作都是相同的
- C. 在指令长度相同的情况下，所有指令的取指操作都是相同的
- D. 一条指令包含取指、分析、执行三个阶段

19. 下列有关 MIPS 架构的 R 型指令数据通路设计的叙述中, 正确的是 ()。

- I. 在 R 型指令数据通路中，一定会有一个具有读口和写口的通用寄存器组
- II. R 型指令数据通路中，必须包含 ALU，ALU 的运算类型由指令的 funct 字段经控制单元解码后确定
- III. R 型指令执行时，ALU 的运算结果需要先写入数据存储器 DM，再从数据存储器读出后写回通用寄存器组
- IV. 执行 R 型指令时，通用寄存器堆的“写使能”控制信号一定为“1”
- A. I、II、III B. I、II、IV
C. II、III、IV D. I、II、III、IV

31. 中断概念的出现是计算机系统结构设计中的一个重大变革, 某一外部设备的数据准备就绪后, “主动” 向 CPU 发送请求中断的信号, 请求 CPU 暂时中断目前正在执行的程序而进行数据交换。当 CPU 响应这个中断时, 便暂停运行主程序, 并自动转移到该设备的中断服务程序。当中断服务结束以后 CPU 又回到原来的主程序。那么下列关于中断的说法正确的是 ()。

- A. 当外部设备发送请求中断信号后, CPU 在当前阶段结束后就响应
- B. CPU 相应中断后通过中断隐指令来保护现场
- C. 中断向量的地址即为中断服务程序入口地址
- D. 中断隐指令不是系统指令

33. 【2023 年统考真题】下列关于硬件和异常 / 中断关系的叙述中, 错误的是 ()。

- A. CPU 在执行一条指令过程中检测异常事件
- B. CPU 在执行完一条指令时检测中断请求信号
- C. 开中断时 CPU 检测到中断请求后就进行中断响应
- D. 外部设备通过中断控制器向 CPU 发中断结束信号

4. 为了实现指令级并行，以下的技术可以同时利用硬件和软件来实现的技术是（ ）。
A. 分支预测 B. 超标量 C. 动态调度 D. 乱序执行

1. 下列寄存器中，程序员可以使用的是（ ）。
A. 指令寄存器（IR） B. 通用寄存器
C. 存储器的数据寄存器（MDR） D. 存储器中地址寄存器（MAR）

2. 在 CPU 的寄存器中，（ ）对用户是完全透明的。
A. 程序计数器 B. 指令寄存器
C. 状态寄存器 D. 通用寄存器

3. 【2010 年统考真题】下列寄存器中，汇编语言程序员可见的是（ ）。
A. 存储器地址寄存器（MAR） B. 程序计数器（PC）
C. 存储器数据寄存器（MDR） D. 指令寄存器（IR）

4. 【2021 年统考真题】下列存储器中，汇编语言程序员可见的是（ ）。
I. 指令寄存器 II. 微指令寄存器
III. 基址寄存器 IV. 标志状态寄存器
A. 仅 I、II B. 仅 I、IV C. 仅 II、IV D. 仅 III、IV

9. 已知某计算机采用单周期处理器设计，其指令集包含算术运算指令、逻辑运算指令、数据传输指令和跳转指令等。对于该单周期处理器，以下说法正确的是（ ）。
A. 所有指令的执行都在一个固定长度的时钟周期内完成，且不同指令的时钟周期长度会根据指令复杂度自动调整
B. 因为所有指令在一个时钟周期内完成，所以指令执行速度只取决于最慢指令的执行时间，为提高性能，应尽量优化最慢指令的执行路径
C. 由于单周期处理器每个时钟周期都要完成取指令、译码、执行等所有阶段，所以其硬件结构比多周期处理器更复杂
D. 在单周期处理器中，数据冒险会发生，因为所有指令的执行会有重叠，前一条指令没有执行完，下一条指令也会执行

15. 【2017 年统考真题】下列关于指令流水线数据通路的叙述中，错误的是（ ）。

- A. 包含生成控制信号的控制部件
- B. 包含算术逻辑运算部件 (ALU)
- C. 包含通用寄存器组和取指部件
- D. 由组合逻辑电路和时序逻辑电路组合而成

20. 【2014 年统考真题】某计算机采用微程序控制器，共有 32 条指令，公共的取指令微程序包含 2 条微指令，各指令对应的微程序平均由 4 条微指令组成，采用断定法（下地址字段法）确定下条微指令地址，则微指令中下地址字段的位数至少是（ ）。

- A. 5
- B. 6
- C. 8
- D. 9

35. 中断概念的出现是计算机系统结构设计中的一个重大变革，某一外部设备的数据准备就绪后，“主动”向 CPU 发送请求中断的信号，请求 CPU 暂时中断目前正在执行的程序而进行数据交换。当 CPU 响应这个中断时，便暂停运行主程序，并自动转移到该设备的中断服务程序。当中断服务结束以后，CPU 又回到原来的主程序。下列关于中断的说法正确的是（ ）。

- A. 当外部设备发送请求中断信号后，CPU 在当前阶段结束后就响应
- B. CPU 响应中断后通过中断隐指令来保护现场
- C. 中断向量的地址即为中断服务程序入口地址
- D. 中断隐指令不是系统指令

39. 以下关于自陷 (trap) 异常的描述中，正确的是（ ）。

- I. 自陷异常一般用于处理硬件故障
 - II. 自陷异常是由于 CPU 内部错误导致的
 - III. 自陷异常是一种软件产生的异常，通常用于调试和系统调用
 - IV. 自陷异常是在指令执行过程中产生的，与指令无关
- A. 仅 I、II
 - B. II、III
 - C. 仅 III
 - D. III、IV

51. 在一个采用“取指、译码/取数、执行、访存、写回”的5段流水线中，有以下一段MIPS指令序列：

```
I1 Loop: add $t1, $s3,$s4
I2      add $t2, $s1,$s2
I3      add $t2, $t2,$s6
I4      lw $t0, 0($t2)
I5      bne $t0,$s5, Exit
I6      add $s3, $s3,$s4
I7      J      Loop
I8 Exit:
```

其中会发生数据相关的指令是（ ），发生控制相关的指令是（ ）。

- A. I2 和 I3、I3 和 I4、I4 和 I5；I5 和 I7
- B. I2 和 I3、I3 和 I4、I4 和 I5、I6 和 I1；I5 和 I7
- C. I2 和 I3、I3 和 I4、I4 和 I5；I5
- D. I2 和 I3、I3 和 I4、I4 和 I5、I6 和 I1；I5

54. 某多功能流水线可切换执行A、B两种任务，其中执行A任务时需3个功能段，每个段周期为 $2\Delta t$ ，执行B任务时需4个功能段，每个段周期 $2\Delta t$ ，两种任务切换需额外消耗 $2\Delta t$ 。若现执行2个A任务后再切换执行3个B任务，则该流水线的吞吐率（单位：任务/ Δt ）约为（ ）。

- A. 0.23
- B. 0.25
- C. 0.20
- D. 0.18

56. 【图领★】流水CPU由一系列叫作“段”的处理线路所组成，和具有 m 个并行部件的CPU相比，一个 m 段流水CPU（ ）。

- A. 具备同等水平的吞吐能力
- B. 不具备同等水平的吞吐能力
- C. 吞吐能力大于前者的吞吐能力
- D. 吞吐能力小于前者的吞吐能力

63. 阵列处理机(array processor)又称为并行处理机，其核心是由多个处理单元构成的阵列。按照体系结构分类，通常将阵列处理机划归（ ）计算机。

- A. SISD
- B. SIMD
- C. MISD
- D. MIMD

65. 关于微处理器的多线程、多核技术，下列说法正确的是（ ）。

- . 对于某多线程程序，在其他参数相同的情况下，其在单核多线程处理器上的运行速度是单核单线程处理器的 2 倍
- B. 对于某多线程程序，在其他参数相同的情况下，其在双核多线程处理器上的运行速度是单核单线程处理器的 2 倍
- C. 对于某单线程程序，在其他参数相同的情况下，其在双核处理器上的运行速度是单核处理器的 2 倍
- D. 处理器内核引入多线程技术（比如单核多线程），会大幅度增加处理器的功耗

08. 不同信号在一条信号线上分时传输的方式称为（ ）。
- A. 总线复用方式 B. 并串行传输方式
C. 并行传输方式 D. 串行传输方式
09. 主存通过（ ）来识别信息是地址还是数据。
- A. 总线的类型 B. 存储器数据寄存器（MDR）
C. 存储器地址寄存器（MAR） D. 控制单元（CU）
11. 传输一幅分辨率为 640 像素×480 像素、颜色数量为 65536 的照片（采用无压缩方式），假设有效数据的传输速率为 56kb/s，则大约需要的时间是（ ）。
- A. 34.82s B. 43.86s C. 85.71s D. 87.77s
01. 下列有关同步总线事务的描述中，错误的是（ ）。
- 一个总线事务需多个总线时钟周期完成
- B. 总线事务开始时，先将地址和读/写命令发送到总线
C. “存储器读”总线事务中，地址与数据通常分时传输
D. 一次总线事务只能完成一次数据交换
02. 在不同速度的设备之间传送数据，（ ）。
- A. 必须采用同步控制方式
B. 必须采用异步控制方式
C. 可以选用同步控制方式，也可选用异步控制方式
D. 必须采用应答方式
11. 某 I/O 设备采用异步串行通信方式向主机传送 7 位 ASCII 字符。通信规程要求每个字符后附加 1 位奇校验位。若要求每秒传送 480 个字符，则该设备在异步串行线路上每秒传输的比特数为（ ）。
- A. 3360 B. 38400 C. 3840 D. 4800
17. 【2017 统考真题】下列关于多总线结构的叙述中，错误的是（ ）。
- A. 靠近 CPU 的总线速度较快 B. 存储器总线可支持突发传送方式
C. 总线之间须通过桥接器相连 D. PCI-Express×16 采用并行传输方式
4. 以下总线上的设备既可以做主设备也可以做从设备的是（ ）。
- A. CPU B. USB 控制器 C. DMA 控制器 D. 磁盘控制器
8. 在系统总线的数据线上，不可能传输的是（ ）。
- A. 指令 B. 操作数
C. 握手（应答）信号 D. 中断类型号

19. 总线~~线~~的半同步通信方式（ ）。

- 丿 A. 既不采用时钟信号，也不采用握手信号
- B. 只采用时钟信号，不采用握手信号
- C. 不采用时钟信号，只采用握手信号
- D. 既采用时钟信号，又采用握手信号

- 06 下列关于 I/O 指令的说法中，错误的是（ ）。
- A. I/O 指令是 CPU 系统指令的一部分
 - B. I/O 指令是机器指令的一类
 - C. I/O 指令反映 CPU 和 I/O 设备交换信息的特点
 - D. I/O 指令的格式和通用指令的格式相同
- 11 采用中断方式进行打印控制时，在打印控制接口和打印机之间交换的信息不包括（ ）。
- A. 打印字符点阵信息
 - B. 打印控制信息
 - C. 打印机状态信息
 - D. 中断请求信息
- 16 【2017 统考真题】I/O 指令实现的数据传送通常发生在（ ）。
- A. I/O 设备和 I/O 端口之间
 - B. 通用寄存器和 I/O 设备之间
 - C. I/O 端口和 I/O 端口之间
 - D. 通用寄存器和 I/O 端口之间
- 17 【2021 统考真题】下列选项中，不属于 I/O 接口的是（ ）。
- A. 磁盘驱动器
 - B. 打印机适配器
 - C. 网络控制器
 - D. 可编程中断控制器
- 12 下列关于中断 I/O 方式的叙述中，错误的是（ ）。
- A. CPU 对外部中断的响应不可能发生在一条指令的执行过程中
 - B. 在中断 I/O 方式下，外设接口中的寄存器和 CPU 中的寄存器直接交换数据
 - C. 中断请求的是 CPU 时间，要求 CPU 执行程序来处理发生的相关事件
 - D. 只要有中断请求发生，一条指令执行结束后 CPU 就进入中断响应周期
- 13 当 CPU 响应中断时，进入“中断响应周期”，采用硬件方法保存并更新程序计数器(PC)内容，而不是由软件完成的，主要是为了（ ）。
- A. 能进入中断处理程序，并能正确返回源程序
 - B. 节省主存空间
 - C. 提高处理机速度
 - D. 易于编制中断处理程序
- 14 在 I/O 接口中设置中断触发器保存外设发出的中断请求，是因为（ ）。
- A. 中断不需要立即处理
 - B. 中断设备的处理速度比 CPU 快
 - C. CPU 无法对发生的中断请求立即进行处理
 - D. 可能有多个中断同时发生
- 15 在中断响应周期中，由（ ）将允许中断触发器置 0。
- A. 关中断指令
 - B. 中断隐指令
 - C. 开中断指令
 - D. 中断服务程序

17. 设置中断屏蔽标志可以改变（ ）。
- A. 多个中断源的中断请求优先级 B. CPU 对多个中断请求响应的优先次序
- C. 多个中断服务程序开始执行的顺序 D. 多个中断服务程序执行完的次序
18. 在 CPU 响应中断时，保存两个关键的硬件状态是（ ）。
- A. PC 和 IR B. PC 和 PSW C. AR 和 IR D. AR 和 PSW
19. 在各种 I/O 方式中，中断方式的特点，DMA 方式的特点是（ ）
- A. CPU 与外设串行工作，传送与主程序串行工作
- B. CPU 与外设并行工作，传送与主程序串行工作
- C. CPU 与外设串行工作，传送与主程序并行工作
- D. CPU 与外设并行工作，传送与主程序并行工作
1. 在 DMA 传送方式中，由（ ）发出 DMA 请求，在传送期间总线控制权由（ ）掌握。
- A. 外部设备、CPU B. DMA 控制器、DMA 控制器
- C. 外部设备、DMA 控制器 D. DMA 控制器、内存
20. 磁盘和主存进行数据交换时，大致可分为四个过程：① 寻道；② 旋转；③ 连续读/写磁盘块；④ 结束、校验。则下列关于磁盘读/写过程的叙述中，错误的是（ ）。
- A. 在①②④三个阶段都用到了中断处理
- B. 在第③阶段，DMA 控制器向 CPU 请求的是总线使用权
- C. 在第③阶段，DMA 控制器使用总线的优先级比 CPU 低
- D. 在第③阶段，磁盘的读/写和 CPU 执行其他任务是可以并行执行的
43. 【2019 统考真题】某设备以中断方式与 CPU 进行数据交换，CPU 主频为 1GHz，设备接口中的数据缓冲寄存器为 32 位，设备的数据传输速率为 50kB/s。若每次中断开销（包括中断响应和中断处理）为 1000 个时钟周期，则 CPU 用于该设备输入/输出的时间占整个 CPU 时间的百分比最多是（ ）。
- A. 1.25% B. 2.5% C. 5% D. 12.5%
45. 【2020 统考真题】下列事件中，属于外部中断事件的是（ ）
- I. 访存时缺页 II. 定时器到时 III. 网络数据包到达
- A. 仅 I、II B. 仅 I、III C. 仅 II、III D. I、II 和 III
49. 【2022 统考真题】下列关于中断 I/O 方式的叙述中，不正确的是（ ）。
- A. 适用于键盘、针式打印机等字符型设备
- B. 外设和主机之间的数据传送通过软件完成
- C. 外设准备数据的时间应小于中断处理时间
- D. 外设为某进程准备数据时 CPU 可运行其他进程

52 【2024 统考真题】下列关于中断 I/O 方式的叙述中, 错误的是()。

- A. 中断屏蔽字用于确定中断响应的优先级
- B. 保存断点和程序状态字在中断响应阶段完成
- C. 保存通用寄存器和设置新中断屏蔽字由软件实现
- D. 单重中断方式下中断处理时 CPU 处于关中断状态

9. 在微机系统中, 为了和主板的系统总线相连接, I/O 设备要通过()。

- A. 设备控制器
- B. I/O 端口
- C. DMA 控制器
- D. 中断控制器

9. 【图领★】【2012 年统考真题】下列选项中, 在 I/O 总线的数据线上传输的信息包括()。

Ⅰ. I/O 接口中的命令字 Ⅱ. I/O 接口中的状态字 Ⅲ. 中断类型号

- A. 仅Ⅰ、Ⅱ
- B. 仅Ⅰ、Ⅲ
- C. 仅Ⅱ、Ⅲ
- D. Ⅰ、Ⅱ、Ⅲ

3. 以下是有关程序直接控制 I/O 方式的叙述, 其中正确的是()。

- Ⅰ. 无条件传送接口中不记录状态, 无需状态查询, 可直接定时访问
- Ⅱ. 条件传送接口中有就绪和完成等状态, 可定时查询或独占查询
- Ⅲ. 通过 CPU 执行相应的无条件传送程序或查询程序来完成数据传送
- Ⅳ. 适合于巡回采样系统或过程控制系统, 以及非随机启动的字符设备

- A. Ⅰ、Ⅱ
- B. Ⅰ、Ⅱ、Ⅲ
- C. Ⅰ、Ⅲ、Ⅳ
- D. Ⅰ、Ⅱ、Ⅲ、Ⅳ

13. 【图领★】某 CPU 的主频为 500 MHz、CPI 等于 5, 假设某外设数据传输率为 0.5 MB/s, 采用中断方式进行数据传送, 以 4 B 长度为传送单位, 对应的中断程序共 18 条指令, 中断处理的其他开销相当于 2 条指令时间。中断方式下, CPU 用于该外设 I/O 的时间占整个 CPU 时间的百分比为()。

- A. 2.5%
- B. 7.5%
- C. 5%
- D. 10.5%

14. 【2019 年统考真题】某设备以中断方式与 CPU 进行数据交换, CPU 主频为 1 GHz, 设备接口中的数据缓冲寄存器为 32 位, 设备的数据传输速率为 50 kB/s。若每次中断开销(包括中断响应和中断处理)为 1000 个时钟周期, 则 CPU 用于该设备输入/输出的时间占整个 CPU 时间的百分比最多是()。

- A. 1.25%
- B. 2.5%
- C. 5%
- D. 12.5%

15. 【2014 年统考真题】若某设备中断请求的响应和处理时间为 100 ns，每 400 ns 发出一次中断请求，中断响应所允许的最长延迟时间为 50 ns，则在该设备持续工作过程中，CPU 用于该设备的 I/O 时间占整个 CPU 时间的百分比至少是（ ）。

- A. 12.5% B. 25% C. 37.5% D. 50%

在中断响应周期中，将允许中断触发器置 0 的操作由（ ）完成。

- A. 硬件 B. 关中断指令
C. 开中断指令 D. 软件

22. 中断发生时，必须保护的信息有（ ）。

- A 处理器状态和所有寄存器内容
B 返回地址和所有寄存器内容
C. 处理器状态和返回地址
D. 处理器状态、返回地址和所有寄存器内容

24. 在中断发生后，进入中断处理的程序属于（ ）。

- A 用户程序
B. 可能是应用程序也可能是操作系统程序
C. 操作系统程序

34 【2021 年统考真题】下列关于多重中断系统中 CPU 响应中断的叙述中，错误的是（ ）。

- A 仅在用户态（执行用户程序）下，CPU 才能检测和响应中断
B. CPU 只有在检测到中断请求信号后，才会进入中断响应周期
C. 进入中断响应周期时，CPU 一定处于中断允许（开中断）状态
D. 若 CPU 检测到中断请求信号，则一定存在未被屏蔽的中断源请求信号

42. DMA 传送过程分为预处理、数据传输和后处理 3 个阶段，下列操作在数据传输阶段进行的是（ ）。

- I. 主存地址寄存器和字计数器的自增 II. 确定数据传输方向
III. 校验数据正确性 IV. 设备选择
V. DMA 控制器申请总线控制权

- A. I、V B. I、II、IV C. I、III、IV D. I、II、V

44. DMA 的传送方式可以分为停止 CPU 访存、周期挪用、DMA 与 CPU 交替访存 3 种方式。

下列说法错误的是（ ）。

I. 停止 CPU 访存方式适用于高速 I/O 设备进行 DMA 传输

II. 周期挪用方式挪用的是存取周期，是一种单数据传送方式

III. DMA 与 CPU 交替访存适用于总线周期大于存取周期的情况

53. 下列关于 I/O 指令的说法中，错误的是（ ）。

A. 独立编址方式必须使用专用 I/O 指令实现 CPU 与 I/O 设备的数据交互

B. 统一编址方式，可通过存储器访问指令代替 I/O 指令，简化指令系统

C. I/O 指令的实现方式包括直接寻址、间接寻址和立即数寻址等

D. I/O 指令只能实现数据输入 / 输出操作，无法控制 I/O 设备的工作状态