#### Homework 7

# Due 14:20, Tuesday @ Week 15

"Digital Fundamentals", 11<sup>th</sup> Edition

Chapter 11, Problems

12, 14, 18

## 批改链接:


https://web.ugreen.cloud/web/#/share/21c33aef25314032 b0be4faac3b3e805 提取码: G4EC

### **12**

Inputs				Outputs			
$A_2$	$A_1$	$A_0$	$O_3$	$O_2$	$O_1$	$O_0$	
0	0	0	0	1	0	0	
0	0	1	1	1	1	1	
0	1	0	1	0	1	1	
0	1	1	1	0	0	1	
1	0	0	1	1	1	0	
1	0	1	1	0	0	0	
1	1	0	0	0	1	1	
1	1	1	0	1	0	1	

### 14

$$2^{14} = 16,384$$
 addresses  $16,384 \times 8$  bits = **131,072** bits



说明:

动态随机存取存储器 (DRAM) 采用地址复用技术,其行地址和列地址共用同一组地址引脚,因此所需的地址线数量仅为完整地址位数的一半。对于容量为  $64K \times 1$  的 DRAM,其地址空间为  $2^{16}$ ,因此仅需 8 条地址线 (A0~A7)。为了构建更大容量的 RAM,还需要额外的 2 位地址输入 (A8 和 A9),用于作为地址译码器或选择器 (4 选 1 选择) 的输入,以确定当前应启用哪一组 DRAM 模块,最终选择一个数据输出通道 Q。所以,最终地址输入线为 (A0~A9),共计 10 条。