目录

- 1 主要思路(上次讨论内容)
- 2 Formalization
 - 2.1 每次处理1个sample
 - 2.2 每次处理k个sample
 - 2.3 总体计算流程
- 3 实现思路
 - 3.1 硬件资源数小于等于特征维度时
 - 3.2 硬件硬件资源数大于等于特征维度时
- 4 实验情况
 - 4.1 实现1
 - 4.2 实现2
 - 4.3 实现3
- 5 其他问题(语音讨论)

1 主要思路(上次讨论内容)

在网络中每个sample的维度变化如下: 2 ---> 128 ---> 1, 需要相乘的权重矩阵维度为(2,128)和(128,1)。

其中,根据矩阵运算的原理,累加维度无法并行(除非使用adder tree等结构,但是也不能优化到完全并行),因此第一个矩阵运算的理论最少周期数为2(II=1,128全部并行,共128组DSP资源),第二个矩阵运算的理论最少周期为128(II=1,共1组DSP资源)。然而,STREAM被最长的stage限制,因此第一个矩阵乘法并行到128没有意义。在这种情况下能达到的最好throughput=128 cycles/sample.

可以通过一次送入多个sample来达到提升并行度的效果。如果需要将throughput提升8倍,可以每次循环送入8 samples。对于第一个矩阵,可以通过8次循环完成计算;对于第二个矩阵,可以一次性处理8组数据。虽然第二个矩阵运算仍然至少需要128个时钟,但是着128个时钟完成了8个sample的计算,平均下来的throughput=128/8=16 cycles/sample。

接下来根据throughput=16 cycles/sample计算weight1计算需要的资源:全部并行至少需要2 cycles,则每个sample在特征维度的时钟数为16/2=8,即所需并行资源为128/8=16。因此根据上述计算,可以得到理论上的throughput和资源分配情况:

• throughput = 16 cycles/sample

矩阵1: 16路并行矩阵2: 8路并行

2 Formalization

将上述计算过程进行归纳,可以得到下面两个计算阶段。

2.1 每次处理1个sample

网络有 $i=1,2,\ldots n$ 层,这些层对应的矩阵维度为 (L_{i-1},L_i) 。则该网络中成为瓶颈的层号为 $BN=argmax_i(L_{i-1})$ 。能够达到的最大 $throughput=L_{BN-1}$ cycles/sample。对于其他层 $i\neq BN$,为了匹配上述throughput,在 L_i 维度使用的时钟为 $\frac{L_{BN-1}}{L_{i-1}}$,则其需要的资源为 L_i ÷ $\frac{L_{BN-1}}{L_{i-1}}=\frac{L_{i-1}L_i}{L_{BN-1}}$ 。如果想进一步提升throughput,可以增加同时处理的sample。

2.2 每次处理k个sample

网络有 $i=1,2,\ldots n$ 层,这些层对应的矩阵维度为 (L_{i-1},L_i) 。每次处理k samples,则 $throughput=\frac{L_{BN-1}}{k}$ cycles/sample。则对于i=BN,该层需要的的资源 $N_{BN}=kL_{BN}$ 。对于 $i\neq BN$,该层需要的资源 $N_i=k\frac{L_{i-1}L_i}{L_{BN-1}}$

2.3 总体计算流程

根据上述分析,可以按照如下流程确定理论上分配的硬件资源:

- 确定需要的throughput
- 找到BN, 计算相应的k使之能满足throughput
- 得到 $N_{BN} = kL_{BN}$
- 得到 $N_i = k \frac{L_{i-1}L_i}{L_{BN-1}}, i \neq BN$
- 检查各层资源之和是否小于已有硬件资源

3 实现思路

这一部分讨论了: 在具体实现上,如何分配这些硬件资源、在什么维度上并行等问题。在第二部分的基础上,我们将网络中的矩阵乘法计算层分成两类: $N_i \leq Li$ 和 $N_i > Li$ 。下面分别讨论之:

3.1 硬件资源数小于等于特征维度时

第一部分中的第一个矩阵乘法属于这种情况。由于 $N_i \leq Li$,因此每个sample本身就能提供足够的并行度。

对于第i层伪代码结构如下:

```
for loop in [0,k):
    for l in [0,L_{i-1}):
        for j in [0,L_i / N_i):
            jj in [0,Ni): parallel.
        end
    end
end
end
```

3.2 硬件硬件资源数大于等于特征维度时

第一部分中的第二个矩阵乘法属于这种情况。由于 $N_i > Li$,因此需要同时处理m(m > 1) samples,其中m = Ni/Li。此时输入是一个m sample组成的package。

对于第i层伪代码结构如下:

4 实验情况

本周一共完成了三种实现,后两种实现换了更大的网络(4--->128--->2)。


和上周的结果相比,实现1将延时从2376 cycles降到了974cycles(使用的硬件资源数量不同,新的代码提升了并行度,但DSP使用也只占到了1%)。

实验2、3展示更大网络下的优化,通过优化代码结构,延时从641降到了576。


4.1 实现1

该实现处理的网络尺寸为2-128-1。完成最基本的任务。

• 理论计算的资源分配: $N_1 = 8, N_2 = 4$




• 由于还有一些额外操作,导致MM1成为了瓶颈,实际上的最优分配如下




4.2 实现2

该实现处理的网络尺寸为 4-128-2; 最完整的实现(包括MM1in/out的二维数组定义等)。

• 理论计算资源分配: $N_1 = 32, N_2 = 16$




• 实际上的较优分配:把MM1的并行度提高了一倍,但是可以看到,根据Amdahl定理,实际上这种优化的好处 在减少。固定开销包括iteration latency超出pipeline重叠的部分;pipe.read和pipe.write等。



4.3 实现3

网络尺寸为4-128-2: 根据理论分析得到的最精简的实现。

• 理论计算资源分配: $N_1 = 32, N_2 = 16$



● 实际上的较优分配:把MM1并行度提高一倍。问题和实现2中是一样的。



5 其他问题(语音讨论)

- aggregate相关问题:
 - 资源占用相对更多
 - 实现原理? (省略外层循环、read优化和写入的不优化)
- 实现相关问题: Amdahl定理影响下的throughput上限