Y. Lavault & J. Poujaud

(yves.lavault@aii-biomedical.com)



Objectifs:

Connaître les principales caractéristiques des bus utilisés dans l'industrie et **Maîtriser** les techniques d'interfaçage (logiciel et matériel), pour:

- > Savoir mettre en œuvre les cartes du commerce,
- > Concevoir des cartes spécifiques dédiées aux bus courants,
- > Interfacer des circuits périphériques aux microcontrôleurs,
- > Sélectionner l'architecture adaptée à une application.



Pré requis

- ➤ Langages: algorithmique, assembleur & C.
- > Eléments de base en électronique numérique et analogique,
- > Notions élémentaires sur les Processeurs et les Microcontrôleurs.



Plan du cours (cours suivi de BE)

- 1. Introduction, principaux types de bus, caractéristiques.
- 2. Les bus Inter-composants: le SPI.
- 3. Le bus PC104, techniques d'interfaçage, prototypage, exemples de cartes industrielles.
- 4. Liaison série asynchrone: RS232
- 5. Introduction aux Bus série USB & USB2.
- 6. Introduction à Modbus



Bibliographie (Livres, ouvrages & références)

- > Architecture de l'ordinateur, 3^{ième} édition (*A. Tanenbaum*, InterEdition),
- Informatique Industrielle (P. Dumas, Dunod),
- Universal Bus System Architecture (D. Anderson, Mindshare anglais),
- ➤ Le bus USB (X. Fenard, Dunod).
- > organisme de normalisation bus PCI: www.pcisig.com
- > spécifications bus USB: www.usb.org/developers/docs



1. Introduction, principaux types de bus, caractéristiques

Vocabulaire

- > Transaction: Echange entre 1 initiateur et 1 cible (ou destinataire)
- > Bande passante:
 - Quantité d'information transmis dans un intervalle de temps.
 - Unité normative pour un bus série: bit/s.
 - " " parallèle: byte/s.
- > Bus full duplex: transaction maitre à esclave & esclave à maitre.
- ➤ Bus bidirectionnel: échange de données dans les 2 sens sur 1 fil.



1. Introduction, principaux types de bus, caractéristiques

Principaux types de bus


- > Série synchrone, ex: SPI
- ➤ Série asynchrone, ex: RS232
- ➤ Parallèle synchrone: ex: PC104, PCI...
- ➤ Parallèle asynchrone, ex: VME




1. Introduction, principaux types de bus, caractéristiques

Architecture minimum

> Série synchrone







1. Introduction, principaux types de bus, caractéristiques


Architecture minimum

Série asynchrone A & B => même horloge 14/09/2012

1. Introduction, principaux types de bus, caractéristiques

Architecture minimum

> Parallèle asynchrone






1. Introduction, principaux types de bus, caractéristiques

Architecture minimum


Parallèle synchrone





2. Les bus inter-composants, le SPI

- Bus série synchrone développé par Motorola Freescale et destiné à faire communiquer :
 - un processeur (en général un microcontrôleur)
 - des circuits périphériques (EEPROM, CAN, CNA, afficheurs LCD etc....)
- Interface SPI répandue sur de nombreux microcontrôleurs (HCS12 Freescale, PIC, Intel)





2. Les bus inter-composants, le SPI

Interface 4 fils :

| SCK | Serial Clock | Maître : Sortie Esclave : Entrée | Horloge de synchronisation Les données sont décalées/latchées sur un front (montant, descendant de cete horloge |
|------|------------------------|--|--|
| MOSI | Master OUT Slave IN | Maître : Sortie Esclave : Entrée | Données transférées en sortie du maître vers l'esclave |
| MISO | Master IN Slave OUT | Maître : Entrée Esclave : Sortie | Données transférées en sortie de l'esclave vers le maître |
| /SS | Slave Select | Maître : Sortie Esclave : Entrée | Sélectionne l'esclave avec lequel un transfert va commencer doit rester au niveau bas pendant toute la transaction |




2. Les bus inter-composants, le SPI

- Architecture Maître/Esclave :
 - Le maître est responsable des activités de transfert sur le bus,
 - L'esclave répond aux commandes issues du maître,
 - 1 seul Maître par transaction,
 - Nb d'esclaves limités seulement par le nombre de signaux SS/ disponibles; dans les faits, quelques uns.
- Horloge en général 1-5 MHz => Taux de transfert : 1-5 Mbit/s
- Vitesses supérieures possibles mais en général limitée par les esclaves
- Communication Full-duplex



2. Les bus inter-composants le SPI

Principe de connexion de divers circuits via l'interface SPI





2. Les bus inter-composants, le SPI





Figure 8-1. CPHA Equals Zero SPI Transfer Format



"Not defined but normally LSB of previously transmitted character.

Figure 8-2. CPHA Equals One SPI Transfer Format




2. Les bus inter-composants, le SPI



DS1722
Digital Thermometer with
SPI/3-Wire Interface


www.dalsemi.com






2. Les bus inter-composants, le SPI

SPI SINGLE BYTE WRITE Figure 4




SPI SINGLE-BYTE READ Figure 5





2. Les bus inter-composants, le SPI

SPI MULTIPLE BYTE BURST TRANSFER Figure 6






- Integrated circuit bus (actuellement compatible SMBus)
- Développé au départ par Philips Semiconductor pour faire communiquer les circuits dans les téléviseurs et les moniteurs
- Dans la majorité des moniteurs modernes, des broches sont réservées pour ce bus sur le connecteur VGA (plug-and-play)
- 2 lignes seulement (+ masse)
 - SDA Serial Data Line bidirectionnelle
 - SCL Serial Clock line bidirectionnelle



- 2. Les bus inter-composants, l'I2C
- Communication full-duplex
- ➤ Horloge Sm mode 100Khz- Fm mode 400KHz
- Limitation nombre de circuits seulement par la capacitance maxi et la limite d'adressage
- Chaque circuit possède une adresse unique sur le bus, et peut agir comme émetteur ou récepteur, selon sa fonctionnalité




- Protocole Maître/Esclave
 - Maître : contrôle l'horloge et les transferts de données entre lui et un esclave ou entre 2 esclaves
 - Esclave : contrôlé par le maître




- Pour commencer une transaction :
 - le maître émet l'adresse du circuit avec lequel il veut communiquer
 - Tous les circuits présents sur le bus testent si l'adresse est la leur
 - seul le circuit concerné répond



Figure 271. I²C bus protocol









2. Les bus inter-composants, les autres bus

Microwire

- Défini par National Semiconductor
- Equivalent au SPI dans le cas où CPOL = 0 et CPHA = 0

Maxim-3Wire

- se trouve sur DS1620 et d'autres circuits Maxim
- Les entrées/sorties de données sont multiplexées sur une seule broche (DQ)
- (au lieu de MISO et MOSI pour le SPI)

Maxim-1Wire




2. Les bus inter-composants, les autres bus

LIN Local Interconnect Network

- Le **bus LIN** (Les entrées/sorties de données sont multiplexées sur une seule broche (DQ) (au lieu de MISO et MOSI pour le SPI)
- Économique (entrèe de gamme dans l'automobile)

Le bus CAN

- Industrie automobile notamment
- ISO 11898
- Bus de terrain
- Créé par BOSCH
- Filaire, fibre, HF



| Débit | Longueur |
|-------------|----------|
| 1 Mbit/s | 30 m |
| 800 kbit/s | 50 m |
| 500 kbit/s | 100 m |
| 250 kbit/s | 250 m |
| 125 kbit/s | 500 m |
| 62,5 kbit/s | 1000 m |
| 20 kbit/s | 2500 m |
| 10 kbit/s | 5000 m |




2. Les bus inter-composants, le bloc SPI du STM32

Rôle

- Communication avec des circuits périphériques
 - ADC, DAC
 - Afficheurs LCD, 7 segments LCD
 - Mémoires EEPROM
 - Simple registre à décalage...
- Compatible avec de nombreux périphériques standard
- Bus interprocesseurs en mode multimaître



2. Les bus inter-composants, le bloc SPI du STM32



MISO: TX in slave mode

RX in master mode

MOSI: TX in master mode

RX in slave mode

SCK: output pin (SPI masters)

input pin (slaves)

NSS: Slave select pin:

select an individiual slave

Synchronize data frame


Detect a conflict between

multiples masters



2. Les bus inter-composants, le bloc SPI du STM32


Principe de la transmission SPI Communication Full duplex 1 maître et 1 esclave





2. Les bus inter-composants, le bloc SPI du STM32


Principe de la transmission SPI Communication simplex 1 maître et 1 esclave





2. Les bus inter-composants, le bloc SPI du STM32


Communication simplex 1 maître et 2 .. n esclaves





2. Les bus inter-composants, le bloc SPI du STM32


Data clock timing





2. Les bus inter-composants, le bloc SPI du STM32

Data clock timing



2. Les bus inter-composants, le bloc SPI du STM32

Figure 246. SPI block diagram Address and data bus Read **SPIDR** Rx buffer SPI_CR2 MOSIL ERR IE TXE RXNE SSOE Shift register MISOL LSB first SPLSR MOD F CRC ERR TXE RXNE BSY OVR Tx buffer Write Communication control SCK BR[2:0] Baud rate generator BR2 BR1 BR0 MSTR CPOLICPI SPL CR1 Master control logic BIDI BIDI MODE OE CRC CRC EN Next RX ONLY NSS

POLYTECH'

GRENOBLE

2. Les bus inter-composants, le bloc SPI du STM32

26.3.12 SPI status flags

Three status flags are provided for the application to completely monitor the state of the SPI bus.

Tx buffer empty flag (TXE)

When it is set, the TXE flag indicates that the Tx buffer is empty and that the next data to be transmitted can be loaded into the buffer. The TXE flag is cleared by writing to the SPI_DR register.

Rx buffer not empty (RXNE)

When set, the RXNE flag indicates that there are valid received data in the Rx buffer. It is cleared by reading from the SPI_DR register.

Busy flag (BSY)

The BSY flag is set and cleared by hardware (writing to this flag has no effect).

When BSY is set, it indicates that a data transfer is in progress on the SPI (the SPI bus is busy). There is one exception in master bidirectional receive mode (MSTR=1 and BDM=1 and BDOE=0) where the BSY flag is kept low during reception.

The BSY flag can be used in certain modes to detect the end of a transfer, thus preventing corruption of the last transfer when the SPI peripheral clock is disabled before entering a low-power mode or an NSS pulse end is handled by software.

The BSY flag is also useful for preventing write collisions in a multimaster system.

The BSY flag is cleared under any one of the following conditions:

- When the SPI is correctly disabled
- When a fault is detected in Master mode (MODF bit set to 1)
- In Master mode, when it finishes a data transmission and no new data is ready to be sent
- In Slave mode, when the BSY flag is set to '0' for at least one SPI clock cycle between each data transfer.

Note:

It is recommended to use always the TXE and RXNE flags (instead of the BSY flags) to handle data transmission or reception operations.

