Akademia Górniczo-Hutnicza im. Stanisława Staszica w Krakowie

WYDZIAŁ INFORMATYKI, ELEKTRONIKI I TELEKOMUNIKACJI

Praca Magisterska

Projekt dyskryminatora dwupoziomowego w technologii CMOS dla detektora FIT w eksperymencie ALICE w CERN

Design of double-threshold discriminator in CMOS technology for the FIT detector in the ALICE experiment in CERN

Autor: Hubert Jabłoński

Kierunek studiów: Elektronika i Telekomunikacja

Opiekun pracy: dr inż. Ireneusz Brzozowski

Kraków, 23 listopada 2025

Podziękowania

Pragnę z całego serca podziękować mojej Rodzinie,
a w szczególności moim Rodzicom,
Ewie Jabłońskiej i Bogdanowi Jabłońskiemu,
oraz mojemu Rodzeństwu,
za nieustanne wsparcie, wiarę we mnie i motywację
na każdym etapie edukacji oraz podczas pisania tej pracy.

Szczególne podziękowania składam mojej dziewczynie,
Natalii Kwiecień,
za ogromne wsparcie, cierpliwość, wyrozumiałość
oraz obecność w trakcie pisania pracy.
Jej pomoc, motywacja i zrozumienie były dla mnie
nieocenione w całym procesie jej realizacji.

Serdeczne podziękowania kieruję również do
dr inż. Ireneusza Brzozowskiego
za wsparcie merytoryczne, cenne wskazówki
oraz motywację podczas realizacji pracy magisterskiej.

Dziękuję także moim znajomym
za wsparcie, życzliwość, inspirujące rozmowy
oraz motywację w trakcie studiów
i realizacji pracy magisterskiej.

Spis treści

Wykaz akronimów **7**

1 Wstęp **9**
1.1 Cel i zakres pracy . . . 9
1.2 Struktura pracy . . . 10

2 Opis detektora FIT i jego wymagań czasowych **11**
2.1 Wymagania czasowe dla dwupoziomowego dyskryminatora w technologii CMOS dla detektora FIT w eksperymencie ALICE . . . 11
2.2 Charakterystyka detektora FIT w eksperymencie ALICE . . . 12

3 Analiza działania komparatorów **13**
3.1 Wprowadzenie i rola komparatorów w elektronice detektorowej . . . 13
3.2 Zasada działania komparatora . . . 14
3.3 Rodzaje komparatorów . . . 15
3.3.1 Komparator z przedwzmacniaczem . . . 15
3.3.2 Dynamiczny komparator . . . 17
3.3.3 Dynamiczny komparator z dodatnim sprzężeniem zwrotnym . . . 17
3.3.4 Porównanie architektur . . . 17
3.4 Dobór komparatora dla dwupoziomowego dyskryminatora . . . 18

4 Porównanie architektur dyskryminatorów **19**
4.1 Dyskryminator progowy (Leading Edge Discriminator) . . . 20
4.2 Dyskryminator stałofrakcyjny (CFD) . . . 22
4.3 Dyskryminator dwupoziomowy (DTD) . . . 26
4.3.1 Klasyczny dyskryminator dwuprogowy . . . 27
4.3.2 Monolityczny dyskryminator dwuprogowy . . . 29
4.3.3 Dyskryminator dwuprogowy z logiką czasową . . . 30

5 Wybór koncepcji dyskryminatora dwupoziomowego **31**
5.1 Założenia i wymagania projektowe . . . 32
5.2 Proponowana architektura i zasada działania układu . . . 33

6 Projekt układu **34**
6.1 Wybór komponentów dyskryminatora . . . 34
6.2 Schemat i działanie układu . . . 34
6.3 Wstępna analiza działania układu w LTspice . . . 35

7 Projekt dyskryminatora dwupoziomowego w technologii CMOS (ASIC) **36**
7.1 Schemat elektryczny układu . . . 36
7.1.1 Inwerter . . . 36
7.1.2 Bramka NAND . . . 37
7.1.3 Implementacja bramki AND . . . 38
7.1.4 Komparator analogowy . . . 39
7.1.5 Pełny schemat dwupoziomowego dyskryminatora . . . 40
7.2 Symulacje przedlayoutowe . . . 40
7.2.1 Symulacje komparatorów . . . 40
7.2.2 Symulacje dyskryminatora dwupoziomowego . . . 44

7.2.3 Analiza jitteru czasowego 47
7.3 Projekt topografii (layout) 49
7.4 Weryfikacja reguł projektowych (DRC) 53
7.5 Weryfikacja zgodności schematu z layoutem (LVS) 53
7.6 Ekstrakcja elementów podstawowych (RC extraction) 54

8 Wnioski **56**
8.1 Podsumowanie pracy 56
8.2 Propozycje dalszych prac 57

Wykaz akronimów

CMOS — ang. Complementary Metal-Oxide-Semiconductor
(komplementarny półprzewodnik metal-tlenek)

ASIC — ang. Application-Specific Integrated Circuit
(układ scalony o specyficznym zastosowaniu)

ALICE — ang. A Large Ion Collider Experiment
(Wielki Eksperyment Zderzania Jonów w CERN)

CERN — ang. European Organization for Nuclear Research
(Europejska Organizacja Badań Jądrowych)

CFD — ang. Constant Fraction Discriminator
(dyskryminator stałofrakcyjny)

FIT — ang. Fast Interaction Trigger
(detektor szybkich zderzeń w ALICE)

DRC — ang. Design Rule Check
(sprawdzenie reguł projektowych)

LVS — ang. Layout Versus Schematic
(porównanie layoutu ze schematem)

DAQ — ang. Data Acquisition
(akwizycja danych)

DTD — ang. Dual-Threshold Discriminator
(dyskryminator dwuprogowy)

TOF — ang. *Time-of-Flight*
(spektrometria czasu przelotu)

BJT — ang. *Bipolar Junction Transistor*
(bipolarny tranzystor złączowy)

VLSI — ang. *Very Large Scale Integration*
(bardzo duża skala integracji)

LT — ang. *Low Threshold*
(próg niski)

HT — ang. *High Threshold*
(próg wysoki)

MOS — ang. *Metal-Oxide-Semiconductor*
(metal-tlenek-półprzewodnik)

PMT — ang. *Photomultiplier Tube*
(fotopowielacz)

MCP — ang. *Microchannel Plate*
(płytka mikrokanalikowa służąca do wzmacniania elektronów)

MCP-PMT — ang. *Microchannel Plate Photomultiplier Tube*
(fotopowielacz z mikrokanalikami)

FV0 — ang. *Forward VZERO (new generation)*
(detekcja w kierunku przednim, $\eta > 0$)

FT0-A/C — ang. *Fast Timing Detector A/C*
(detektor czasu: A - forward, C - backward)

FDD-A/C — ang. *Fast Diffractive Detector A/C*
(detektor dyfrakcyjny rejestrujący cząstki: : A - forward, C - backward)

PVT — ang. Process–Voltage–Temperature
(zmienność procesu technologicznego, napięcia i temperatury)

C/A — ang. Digital-to-Analog Converter (DAC)
(przetwornik cyfrowo–analogowy)

TID — ang. Total Ionizing Dose
(całkowita pochłonięta dawka promieniowania jonizującego)

SEE — ang. Single Event Effects
(zjawiska pojedynczych zdarzeń promieniowania)

1 Wstęp

Pięćdziesiąt lat temu, w momencie powstania pierwszego mikroprocesora, nie było jeszcze oczywiste, jak głęboki wpływ technologia CMOS wywrze na rozwój układów elektronicznych. Z czasem jednak stało się jasne, że to właśnie CMOS zdominowała projektowanie nowoczesnych układów mieszanych, łączących świat sygnałów analogowych i cyfrowych.

Wraz z postępującą miniaturyzacją i wzrostem złożoności systemów elektronicznych wzrosło także zapotrzebowanie na układy umożliwiające szybkie i precyzyjne przetwarzanie sygnałów. Komparatory i dyskryminatory należą do podstawowych bloków funkcjonalnych w takich układach, pełniąc kluczową rolę w detekcji sygnałów i podejmowaniu decyzji logicznych w czasie rzeczywistym.

Rozwój technologii półprzewodnikowych pozwala dziś na realizację tych funkcji zarówno w postaci układów dyskretnych, jak i jako zintegrowanych struktur scalonych (ASIC), dedykowanych specjalistycznym zastosowaniom - w tym w eksperymentach fizyki cząstek czy systemach pomiarowych dużej prędkości.

1.1 Cel i zakres pracy

Celem niniejszej pracy magisterskiej jest zaprojektowanie oraz analiza działania układu dyskryminatora dwupoziomowego w technologii CMOS 180 nm, dedykowanego do współpracy z detektorem FIT stosowanym w eksperymencie ALICE prowadzonym w ośrodku badawczym CERN. Dyskryminatory tego typu pełnią kluczową rolę w szybkiej i precyzyjnej selekcji sygnałów w systemach pomiarowych stosowanych w fizyce wysokich energii, gdzie istotne są zarówno czas nadejścia, jak i amplituda impulsu.

Zakres pracy obejmuje zarówno część teoretyczną, jak i praktyczną. W części teoretycznej dokonano przeglądu oraz analizy architektur komparatorów i dyskryminatorów amplitudowych, w tym progowych, stałofrakcyjnych (CFD) oraz dwupoziomowych. Opisano również zasadę działania detektora FIT oraz zidentyfikowano wymagania czasowe, jakie musi spełniać układ, aby mógł zostać zastosowany w tym systemie.

W części praktycznej opracowano dwa warianty projektowe: pierwszy - oparty na dyskretnych elementach elektronicznych, poddany analizie w środowisku symulacyjnym LTspice; drugi - w formie specjalizowanego zintegrowanego układu scalonego (ASIC), zaprojektowanego i zweryfikowanego przy użyciu platformy Cadence Virtuoso.

Szczególny nacisk położono na analizę parametrów czasowych, takich jak czasy propagacji sygnałów oraz czas martwy (dead time), jak również na odporność układu na zakłócenia. Uwzględniono także wpływ elementów pasożytniczych poprzez ekstrakcję z layoutu i porównano uzyskane wyniki symulacyjne w obu środowiskach, oceniając tym samym potencjał wdrożenia rozwiązania w formie układu scalonego.

1.2 Struktura pracy

Praca została podzielona na osiem rozdziałów:

- **Rozdział 2** - dotyczy charakterystyki detektora FIT używanego w eksperymencie ALICE. Opisano wymagania czasowe oraz sposób działania toru odczytu, co stanowi podstawę dla projektowania układu.
- **Rozdział 3** - przedstawia podstawowe informacje o komparatorach, ich działaniu, parametrach i ograniczeniach. Zaprezentowano również przegląd szybkich architektur komparatorów w technologii CMOS.
- **Rozdział 4** - zawiera porównanie architektur różnych dyskryminatorów czasowych jedno i dwupoziomowych oraz stałofrakcyjnych pod kątem ich zastosowania w systemach detekcji szybkich impulsów.
- **Rozdział 5** - omawia koncepcję układu dyskryminatora dwupoziomowego, jego zasadę działania oraz założenia projektowe wynikające ze specyfiki aplikacji.
- **Rozdział 6** - przedstawia projekt układu na komponentach rzeczywistych, jego schemat, dobór elementów oraz wstępną analizę działania przeprowadzoną w programie LTspice.
- **Rozdział 7** - opisuje projekt dyskryminatora jako układu scalonego w technologii CMOS 180 nm. Uwzględniono tu schemat elektryczny, layout, weryfikacje DRC i LVS oraz symulacje przed- i po-ekstrakcyjne.
- **Rozdział 8** - zawiera podsumowanie wyników oraz propozycje dalszego rozwoju projektu, w tym jego testów w środowisku laboratoryjnym i możliwej integracji z systemem odczytu eksperymentu ALICE.

2 Opis detektora FIT i jego wymagań czasowych

Detektor FIT (*Fast Interaction Trigger*) jest jednym z kluczowych poddetektorów w eksperymencie ALICE w CERN. Jego głównym zadaniem jest szybka identyfikacja zdarzeń oraz dostarczanie precyzyjnych informacji czasowych, które są niezbędne do prawidłowej rekonstrukcji przebiegu kolizji jonów ciężkich. FIT pełni również rolę w generowaniu sygnałów wyzwalających (*trigger*), co umożliwia selekcję interesujących zdarzeń w czasie rzeczywistym.

W niniejszym rozdziale przedstawiono ogólną charakterystykę detektora FIT w eksperymencie ALICE oraz wymagania czasowe, jakie musi on spełniać, aby zapewnić poprawne działanie całego systemu pomiarowego. Szczególny nacisk położono na rozdzielczość czasową, stabilność oraz niezawodność sygnałów, które są kluczowe w analizie fizycznej prowadzonej w ramach eksperymentu.

2.1 Wymagania czasowe dla dwupoziomowego dyskryminatora w technologii CMOS dla detektora FIT w eksperymencie ALICE

Projektowany dwupoziomowy dyskryminator w technologii CMOS musi być zdolny do przetwarzania dwóch klas sygnałów generowanych w detektorze FIT. Pierwsza grupa impulsów pochodzi z fotopowielaczy MCP-PMT (moduł FT0), natomiast druga z fotopowielaczy siatkowych typu fine mesh PMT (moduły FV0/FDD). Każdy z tych sygnałów charakteryzuje się innym zakresem amplitud, czasami narastania i opadania, a także ładunkiem impulsu, co determinuje wymagania wobec architektury dyskryminatora.

1. Impulsy z FT0 (MCP-PMT):

- Zakres amplitud: $3\,\mathrm{mV}$ - $2000\,\mathrm{mV}$,
- Czas narastania: ok. $1.6\,\mathrm{ns}$,
- Czas opadania: ok. $4\,\mathrm{ns}$,
- Ładunek impulsu: $31\,\mathrm{pVs}/50\,\Omega$ na 1 mip.

2. Impulsy z FV0/FDD (fine mesh PMT):

- Zakres amplitud: $3\,\mathrm{mV} - 5000\,\mathrm{mV}$,
- Czas narastania: ok. $6.5\,\mathrm{ns}$,
- Czas opadania: ok. $10\,\mathrm{ns}$,
- Ładunek impulsu: $54\,\mathrm{pVs}/50\,\Omega$ na 1 mip.

Oznacza to, że układ musi łączyć **szeroką dynamikę obsługiwanych napięć wejściowych** z **ekstremalnie krótkim czasem porównania**. W odróżnieniu od CFD, w którym precyzja wyznaczenia momentu przejścia przez próg zależy od kształtu impulsu i ustawionej frakcji, dyskryminator dwupoziomowy CMOS rozwiązuje problem poprzez zastosowanie dwóch niezależnych progów i logiki decyzyjnej. Dzięki temu możliwe jest uzyskanie odporności na zmienność amplitudy impulsów oraz redukcja błędu czasowego wynikającego z różnic w zboczach sygnału.

2.2 Charakterystyka detektora FIT w eksperymencie ALICE

Fast Interaction Trigger (FIT) to nowy, szybki system detekcyjny w eksperymencie ALICE, zainstalowany po obu stronach punktu zderzenia w ramach modernizacji. Jego głównym zadaniem jest generowanie sygnałów wyzwalających o minimalnym opóźnieniu oraz dostarczanie precyzyjnej informacji czasowej i koincydencyjnej dla zderzeń. Mierzy on liczność cząstek w przodowym obszarze (forward multiplicity) i pozwala wyznaczać centralność oraz płaszczyznę reakcji w zderzeniach ciężkich jonów. [1–3]. Rysunek 1 przedstawia schemat rozmieszczenia poddetektorów FIT w eksperymencie ALICE, co pozwala lepiej zobrazować ich geometrię oraz rolę w systemie wyzwalania.



Rysunek 1: Schemat rozmieszczenia detektora FIT w eksperymencie ALICE.

Wszystkie poddetektory FIT korzystają ze zunifikowanej elektroniki front-end, zapewniającej bardzo szybką digitalizację i analizę sygnałów. Dzięki połączeniu wysokiej rozdzielczości czasowej, dużej akceptancji kątowej i szybkiej elektroniki, FIT jest kluczowym elementem systemu wyzwalania i pomiarów czasowych w eksperymentu ALICE.

Charakterystyka sygnałów generowanych przez poddetektory FIT bezpośrednio determinuje wymagania projektowe wobec układów wczesnego przetwarzania sygnałów. Szeroki zakres amplitud, bardzo krótkie czasy narastania oraz różnice w ładunku impulsu wymagają zastosowania architektury dyskryminatora zdolnego do pracy w warunkach dużej dynamiki wejściowej i minimalnego opóźnienia propagacji. Jednoczesne spełnienie wymagań dotyczących precyzji czasowej oraz odporności na zmienność amplitudy uzasadnia wybór dwupoziomowego dyskryminatora CMOS, który zostanie szczegółowo omówiony w kolejnych rozdziałach pracy.

3 Analiza działania komparatorów

Na początku tego rozdziału zostanie przedstawiona ogólna rola komparatorów w elektronice detektorowej, ze szczególnym uwzględnieniem ich znaczenia w systemach pomiarowych dużych eksperymentów fizyki cząstek. Następnie omówiona zostanie zasada działania komparatora oraz opisane zostaną jego najważniejsze parametry statyczne i dynamiczne, które determinują jakość pracy całego układu.

W kolejnej części zostaną zaprezentowane różne architektury komparatorów. Najpierw opisany zostanie **komparator z przedwzmacniaczem**, następnie **dynamiczny komparator**, a także **dynamiczny komparator z dodatnim sprzężeniem zwrotnym**. Dla każdej architektury zostanie omówiona zasada działania oraz zidentyfikowane kluczowe zalety i ograniczenia.

W dalszej części rozdziału zostanie dokonane **porównanie architektur**, co pozwoli wskazać rozwiązania najlepiej odpowiadające wymaganiom aplikacji detektorowych. Na zakończenie zaprezentowany zostanie proces **doboru komparatora dla dwupoziomowego dyskryminatora**, który jest głównym celem projektowym niniejszej pracy.

3.1 Wprowadzenie i rola komparatorów w elektronice detektorowej

Komparator jest układem elektronicznym, którego podstawowym zadaniem jest porównanie dwóch sygnałów napięciowych i wygenerowanie na wyjściu sygnału logicznego w zależności od tego, który z sygnałów wejściowych posiada większą wartość. W najprostszej postaci komparator można traktować jako wyspecjalizowany wzmacniacz operacyjny pracujący w otwartej pętli, zapewniający bardzo duże wzmocnienie przy przejściu sygnału wejściowego przez określony próg.

W elektronice detektorowej komparatory pełnią kluczową rolę, ponieważ sygnały generowane przez detektory cząstek elementarnych są bardzo słabe (rzędu miliwoltów), krótkotrwałe (czas narastania rzędu nanosekund) oraz często zanurzone w szumie. Zadaniem komparatora jest nie tylko wykrycie obecności takiego impulsu, lecz także jego szybka i jednoznaczna konwersja na sygnał cyfrowy, który może być dalej przetwarzany w układach akwizycji danych (DAQ).

Działanie komparatora charakteryzują zarówno parametry statyczne, takie jak napięcie offsetu wejściowego, histereza czy zakres napięć wejściowych, jak i parametry dynamiczne, w tym czas propagacji oraz minimalna szerokość impulsu możliwego do poprawnej detekcji. W szczególności histereza odgrywa ważną rolę w środowisku silnie zaszumionym, zapobiegając wielokrotnemu przełączaniu się układu przy sygnałach bliskich progu.

Szczególnie istotne znaczenie komparatory mają w eksperymentach wysokich energii, takich jak ALICE w CERN. W detektorze FIT komparatory są kluczowym elementem toru odczytowego, ponieważ od ich szybkości i precyzji zależy możliwość poprawnego wyzwalania zdarzeń oraz redukcji niepożądanych sygnałów tła. Wymaga to układów o bardzo małym czasie propagacji, wysokiej odporności na zakłócenia oraz zdolności do pracy z sygnałami o szerokim zakresie amplitud.

W praktycznych implementacjach stosowanych w technologii CMOS istotne jest także ograniczenie poboru mocy, co ma szczególne znaczenie w systemach zawierających tysiące kanałów odczytowych. Ponadto komparator musi być odporny na zmienność procesową, temperaturę oraz zasilanie, aby zapewnić stabilną pracę w trudnych warunkach eksperymentalnych.

3.2 Zasada działania komparatora

Komparator jest układem elektronicznym, którego zadaniem jest porównanie dwóch sygnałów napięciowych oraz wygenerowanie na wyjściu sygnału cyfrowego odpowiadającego relacji pomiędzy nimi. Do wejść komparatora podawane są sygnały oznaczone jako V_+ oraz V_-, natomiast na wyjściu $V_{\text{wyjście}}$ pojawia się logiczny stan wysoki lub niski w zależności od tego, który z sygnałów wejściowych ma większą wartość. Symbol ideowy komparatora wraz z wejściami różnicowymi oraz zasilaniem symetrycznym przedstawiono na rysunku 27.



Rysunek 2: Symbol komparatora z zasilaniem

Układ ten przypomina swoim kształtem wzmacniacz operacyjny, jednak pracuje w otwartej pętli i charakteryzuje się bardzo dużym wzmocnieniem, które powoduje niemal natychmiastowe przełączenie wyjścia przy przekroczeniu progu. W idealnym przypadku komparator przełącza swoje wyjście dokładnie w chwili, gdy $V_+ = V_-$. Oznacza to, że charakterystyka przejściowa układu ma postać skokowej zmiany stanu z poziomu niskiego V_{OL} do poziomu wysokiego V_{OH}. Charakterystykę tę przedstawiono na rysunku 3.

W rzeczywistych układach przełączenie nie następuje natychmiastowo, lecz w pewnym zakresie napięć wejściowych. Definiuje się zatem dwa progi przełączania: V_{IL} (Input Low Threshold) oraz V_{IH} (Input High Threshold). Różnica pomiędzy nimi tworzy histerezę komparatora, która poprawia odporność na szumy i zapobiega wielokrotnemu, niepożądanemu przełączaniu przy sygnałach bliskich progu. Przebieg rzeczywistej charakterystyki przejściowej pokazano na rysunku 4.



Rysunek 3: Charakterystyka przejsciowa idealnego komparatora



Rysunek 4: Charakterystyka przejsciowa rzeczywistego komparatora

Można zauważyć, że model idealny jest przydatny w analizie teoretycznej, natomiast rzeczywista charakterystyka uwzględnia właściwości technologiczne elementów półprzewodnikowych oraz ograniczenia praktyczne, co umożliwia projektowanie układów stabilnych i odpornych na zakłócenia.

3.3 Rodzaje komparatorów

Komparatory są kluczowymi elementami układów analogowo–cyfrowych, pełniącymi rolę detektorów progowych oraz bloków decyzyjnych w systemach pomiarowych i czasowych. W zależności od wymagań aplikacyjnych – takich jak dokładność, szybkość działania, pobór mocy czy odporność na zakłócenia – stosuje się różne architektury komparatorów. W literaturze i praktyce projektowej najczęściej wyróżnia się komparatory z przedwzmacniaczem, dynamiczne oraz dynamiczne z dodatnim sprzężeniem zwrotnym. Każda z tych struktur ma swoje zalety i ograniczenia, dlatego ich dobór powinien być ściśle powiązany z docelowym zastosowaniem układu. W kolejnych podrozdziałach omówiono główne cechy wymienionych architektur, a następnie zestawiono je w formie porównania, aby wskazać ich potencjalne obszary zastosowań.

3.3.1 Komparator z przedwzmacniaczem

Komparator z przedwzmacniaczem jest jedną z najczęściej stosowanych architektur w szybkim próbkowaniu i w przetwornikach ADC. Idea działania polega na tym, aby najpierw **wzmocnić różnicę napięć wejściowych** za pomocą przedwzmacniacza różnicowego, następnie podać ją na **zatrzask regeneracyjny**, który dzięki dodatniemu sprzężeniu zwrotnemu podejmuje szybką i jednoznaczną decyzję logiczną ("0" lub "1"). W razie potrzeby na wyjściu stosuje się jeszcze **bufor wyjściowy**, który dostarcza sygnał do dalszych bloków cyfrowych.

Schemat blokowy przedstawiony na rys. 5, opracowany na podstawie pracy [4], ilustruje podstawowe etapy przetwarzania sygnału: od różnicowego przedwzmacniacza, poprzez zatrzask regeneracyjny, aż po bufor wyjściowy. W celu pełniejszego zrozumienia zasady działania, na kolejnych rysunkach zamieszczono szczegółowe schematy tranzystorowe poszczególnych bloków funkcjonalnych. Zarówno przedwzmacniacz, jak i zatrzask regeneracyjny zostały zaczerpnięte z prezentacji [5] i reprezentują klasyczne rozwiązania powszechnie stosowane w praktyce projektowania układów analogowych.



Rysunek 5: Schemat blokowy komparatora z przedwzmacniaczem

Na rys. 6 pokazano **przedwzmacniacz** z parą różnicową M_1-M_2 i aktywnym obciążeniem M_3-M_4 (lustro prądowe). Para wejściowa przetwarza różnicę $V_+ - V_-$ na prądy gałęzi, które następnie zamieniają się na napięcia w węzłach V_{o+} i V_{o-}. Źródło polaryzujące ustala prąd biasu, stabilizując punkt pracy i ograniczając wpływ zmian V_{DD}. Modelowany V_{os} obrazuje *offset wejściowy* wynikający z niedopasowań V_{th} i W/L. Rys. 7 przedstawia **zatrzask regeneracyjny**. Tranzystory M_7 i M_8 tworzą krzyżowo sprzężone inwertery, zapewniając dodatnie sprzężenie zwrotne. W fazie resetu (Φ aktywne) węzły są wyrównywane, zaś w fazie porównania nawet mała różnica V_{o+}/V_{o-} jest gwałtownie wzmacniana do pełnych stanów logicznych. Ten blok determinuje *szybkość decyzji* (opóźnienie regeneracji) i w największym stopniu odpowiada za metastabilność.



Rysunek 6: Schemat przedwzmacniacza w komparatorze



Rysunek 7: Schemat zatrzasku regeneracyjnego w komparatorze

Rysunek 8 łączy oba bloki w **komparator z przedwzmacniaczem**. Węzły V_{o+} i V_{o-} z przedwzmacniacza sterują wejście zatrzasku; dzięki temu zatrzask otrzymuje już wzmocniony sygnał, a jego własny offset jest skutecznie „zamaskowany". Taka architektura zapewnia *wyższą rozdzielczość* (mały offset efektywny) kosztem dodatkowego poboru mocy i nieco dłuższego opóźnienia niż w czysto dynamicznych komparatorach. W razie potrzeby na wyjściu dodaje się **bufor**, który konwertuje poziomy (np. do 3,3/5 V).



Rysunek 8: Schemat komparatora z przedwzmacniaczem

3.3.2 Dynamiczny komparator

Dynamiczny komparator to rodzaj komparatora wykorzystujący sterowanie sygnałem zegarowym (tzn. pracuje on w dwóch fazach: resetowania i porównywania) zamiast ciągłego wzmocnienia sygnału różnicowego. Porównania dokonywane są w dyskretnych momentach, co pozwala uniknąć stałego poboru prądu – w stanie spoczynku praktycznie nie płynie prąd, a jedynie podczas krótkich chwil aktywności w trakcie dokonywania decyzji [6, 7]. Dzięki temu dynamiczne komparatory charakteryzują się **zerowym statycznym poborem mocy** oraz **wysoką szybkością działania**, przez co są powszechnie stosowane w szybkich przetwornikach analogowo–cyfrowych (ADC) [7, 8].

Zasada działania: W fazie resetu węzły wyjściowe komparatora są przygotowywane do porównania (np. ładowane do V_{DD}), a tranzystor prądowy odcina przepływ prądu przez parę wejściową. W fazie porównania tranzystor ogonowy zostaje włączony i różnica napięć wejściowych decyduje o tym, który z węzłów wyjściowych szybciej się rozładowuje. Dodatnie sprzężenie zwrotne w układzie (np. przez krzyżowe połączenie tranzystorów) gwałtownie wzmacnia tę różnicę, prowadząc do pełnych poziomów logicznych na wyjściu [7, 9].

Zalety: brak poboru prądu w stanie ustalonym, wysoka szybkość, wysoka impedancja wejściowa oraz pełny zakres napięciowy wyjść (rail-to-rail) [7, 8].

Wady: występowanie napięcia offsetowego wynikającego z niedopasowania tranzystorów, efekt *kick-back* (sprzężenie zakłóceń z wyjść na wejście) oraz ograniczona możliwość pracy przy bardzo niskim napięciu zasilania [4, 8, 9].

3.3.3 Dynamiczny komparator z dodatnim sprzężeniem zwrotnym

Dynamiczny komparator z dodatnim sprzężeniem zwrotnym wzmacnia efekt regeneracji sygnału przez wyodrębnienie stopnia zatrzaskowego. W praktyce architekturę tę realizuje się jako **komparator z zatrzaskiem regeneracyjnym** (np. typu *double-tail* lub StrongARM), gdzie dodatnie sprzężenie zwrotne zapewniają krzyżowo połączone tranzystory [7, 10].

Zasada działania: Pierwszy stopień różnicowy przekształca różnicę napięć wejściowych na różnicę napięć w węzłach pośrednich, a zatrzask regeneracyjny gwałtownie wzmacnia tę różnicę do pełnych stanów logicznych. Rozdzielenie prądów wejściowych i zatrzaskowych pozwala na pracę przy niższym napięciu zasilania oraz lepszą optymalizację czułości i szybkości [9, 10].

Zalety: możliwość pracy przy niskim V_{DD}, większa szybkość i czułość decyzji, niezależna optymalizacja etapów wejściowego i regeneracyjnego, mniejszy efektywny offset napięciowy [4, 7, 10].

Wady: większa złożoność i liczba tranzystorów, większe pojemności węzłów i związany z tym pobór energii dynamicznej oraz wciąż obecny efekt *kick-back* [4, 8, 10].

3.3.4 Porównanie architektur

W literaturze wyróżnia się trzy podstawowe architektury komparatorów CMOS: **z przedwzmacniaczem**, **dynamiczne** oraz **dynamiczne z dodatnim sprzężeniem zwrotnym** [6, 7, 11]. Komparator z przedwzmacniaczem dzięki wzmocnieniu sygnału wejściowego cechuje się małym offsetem i dobrą precyzją, kosztem stałego poboru mocy [7]. Komparatory dynamiczne nie pobierają prądu w stanie spoczynku i osiągają wysoką szybkość, lecz cierpią na większy offset i zjawisko *kickback noise* [10]. Z kolei architektury regeneracyjne (np. StrongARM) oferują najwyższą szybkość działania, ale większy pobór energii [12].

Dane z tabeli 1 pochodzą z pracy [8]. Wartość 605,57 mW dla komparatora dynamicznego jest najprawdopodobniej błędna i powinna wynosić około 605 μW. W literaturze dla technologii 0,18 μm raportowane są moce rzędu setek μW, np. 158,5 μW przy 1,8 V i 50 MHz [9]. Architektura z dodatnim sprzężeniem zwrotnym zapewnia największą szybkość, jednak najlepszy kompromis między precyzją, offsetem i poborem mocy oferuje komparator z przedwzmacniaczem [7, 8].

Tabela 1: Porównanie parametrów symulacyjnych różnych architektur komparatorów [8]

Parametry	Komparator z przedwzmacniaczem	Komparator dynamiczny	Komparator dynamiczny z dodatnim sprzężeniem zwrotnym
Czas narastania sygnału wejściowego	2,77 ns	2,77 ns	55,555 ps
Czas opadania sygnału wejściowego	27,2 ns	22 ns	444 ps
Czas narastania sygnału wyjściowego	3,68 ns	4,07 ns	164,296 ps
Czas opadania sygnału wyjściowego	28,7 ns	29,079 ns	22,079 ns
Opóźnienie propagacji	1,233 ns	1,941 ns	1,020 ns
Częstotliwość pracy	0,8108 GHz	0,515 GHz	0,9782 GHz
Moc tracona	108,0318μW	605,57 mW	939,879μW

3.4 Dobór komparatora dla dwupoziomowego dyskryminatora

Na podstawie analizy dostępnych architektur komparatorów CMOS można zauważyć, że każda z nich posiada określone zalety i ograniczenia. Komparatory dynamiczne bez przedwzmacniacza cechują się prostą budową i zerowym poborem prądu w stanie spoczynku, lecz są podatne na duży offset napięciowy i *kickback noise*, co przy sygnałach o amplitudach rzędu pojedynczych miliwoltów stanowi istotną wadę [7, 10].

Komparatory dynamiczne z dodatnim sprzężeniem zwrotnym (np. typu StrongARM) osiągają najwyższą szybkość działania i minimalne opóźnienia, jednak również ich dokładność progowa jest ograniczona przez brak wstępnego wzmocnienia oraz przez silną zależność od niedopasowań tranzystorów [9, 12]. Z kolei architektura z przedwzmacniaczem, mimo stałego poboru mocy w torze wejściowym, pozwala znacząco zredukować offset wejściowy oraz zwiększyć rozdzielczość porównania, co podkreślają zarówno Gregorian [6], jak i Razavi [7]. Przedwzmacniacz izoluje również wrażliwe wejścia od gwałtownych przełączeń zatrzasku, dzięki czemu całość układu jest bardziej odporna na zakłócenia.

W kontekście projektowanego dwupoziomowego dyskryminatora dla detektora FIT w eksperymencie ALICE, istotne są zarówno bardzo krótkie czasy narastania i opadania impulsów (rzędu kilku nanosekund), jak i szeroki zakres amplitud wejściowych (od 3 mV do kilku V). Taka charakterystyka sygnału wymaga układu o dużej czułości i niskim offsetcie, zdolnego poprawnie rozróżniać niewielkie napięcia nawet w obecności szumów. Z tego względu najlepszym kompromisem między szybkością działania a dokładnością i odpornością na zakłócenia jest **komparator z przedwzmacniaczem**. Architektura ta zapewnia wysoką precyzję progu detekcji, a jednocześnie przy odpowiedniej optymalizacji tranzystorów i prądów polaryzujących pozwala osiągnąć wystarczająco krótki czas propagacji i niski pobór mocy, co potwierdzają wyniki prezentowane w literaturze [8, 9].

Podsumowując, do implementacji dwupoziomowego dyskryminatora w technologii CMOS najbardziej odpowiednim rozwiązaniem jest komparator z przedwzmacniaczem, uzupełniony zatrzaskiem regeneracyjnym i buforem wyjściowym. Takie podejście gwarantuje zarówno wysoką szybkość działania, jak i niezawodność przy pracy w ekstremalnych warunkach eksperymentu.

4 Porównanie architektur dyskryminatorów

Choć *komparator* i *dyskryminator* wykorzystują podobną zasadę działania, ich funkcje w układach pomiarowych są różne. Komparator to podstawowy blok analogowy, który jedynie porównuje dwa napięcia i przełącza swoje wyjście, gdy napięcie na jednym z wejść przekroczy napięcie na drugim. Działa binarnie - nie analizuje ani charakteru, ani znaczenia sygnału wejściowego.

Z kolei *dyskryminator* pełni bardziej zaawansowaną funkcję detekcyjną. Jego zadaniem jest wykrycie, czy wśród szumów obecny jest sygnał o istotnym znaczeniu - czyli czy sygnał użyteczny przekracza określony poziom odniesienia. W tym sensie dyskryminator działa jako pierwszy etap selekcji fizycznie istotnych zdarzeń, np. w systemach detekcji cząstek.

Dyskryminatory wykorzystywane są do określania, czy poszukiwany sygnał znajduje się wśród szumów. Realizowane jest to za pomocą komparatora elektronicznego, stanowiącego najprostszy przetwornik analogowo-cyfrowy – *jednobitowy przetwornik*.

Stan wyjściowy komparatora jest wysoki (logiczna jedynka), gdy napięcie na jego wejściu dodatnim jest większe niż na wejściu ujemnym. W przeciwnym przypadku wyjście pozostaje w stanie niskim. Sygnał wejściowy doprowadzany jest do jednego z wejść komparatora, natomiast do drugiego wejścia podawane jest stałe napięcie odniesienia, nazywane progiem detekcji (*threshold*).

Zazwyczaj za komparatorem umieszcza się układ monostabilny (ang. *one-shot*), który może pracować w trybie powtarzalnym (*retriggerable*) lub niepowtarzalnym (*unretriggerable*). W pierwszym przypadku mówimy o dyskryminatorze *aktualizującym* (ang. *updating*), w drugim – o *nieaktualizującym* (*not-updating*).

Główne parametry dyskryminatora to:

- **Czułość** - najmniejsze napięcie sygnału, które powoduje pojawienie się impulsu wyjściowego,
- **Szybkość** - maksymalna częstotliwość pracy układu,
- **Opóźnienie (delay)** - czas między pojawieniem się sygnału wejściowego a reakcją komparatora na wyjściu,
- **Jitter** - wahania czasu momentu przecięcia progu,
- **Rozdzielczość podwójnych impulsów** - najmniejszy odstęp czasowy między dwoma sygnałami wejściowymi, który umożliwia wygenerowanie dwóch osobnych impulsów na wyjściu,
- **Histereza** - opcjonalny mechanizm eliminujący fałszywe przełączenia wywołane przez szumy lub zakłócenia.

W literaturze wyróżnia się kilka głównych architektur dyskryminatorów, różniących się sposobem przetwarzania impulsów i kompensacji zależności czas–amplituda (tzw. *time walk*). Do najczęściej stosowanych należą:

- **Dyskryminator progowy (LED)** - prosty i energooszczędny układ, którego moment przełączenia zależy od amplitudy sygnału,
- **Dyskryminator stałofrakcyjny (CFD)** - bardziej złożony układ zapewniający wysoką precyzję czasową niezależnie od amplitudy,
- **Dyskryminator dwupoziomowy (DTD)** - kompromisowe rozwiązanie wykorzystujące dwa progi detekcji, dobrze nadające się do implementacji w technologii CMOS.

Każdy z tych typów zostanie szczegółowo omówiony w kolejnych podrozdziałach.

4.1 Dyskryminator progowy (Leading Edge Discriminator)

Dyskryminator progowy (ang. *Leading Edge Discriminator*, LED) należy do najprostszych architektur układów detekcji progowej. Układ przełącza wyjście na stan wysoki w chwili, gdy wykryje sygnał przekraczający zadane napięcie progowe.

Najprostszy dyskryminator tego typu może być zrealizowany przy użyciu pojedynczego komparatora, którego jedno z wejść ustawione jest na napięcie odniesienia V_{ref}, które może być dodatnie lub ujemne, w zależności od rodzaju wykrywanych impulsów. W momencie, gdy napięcie sygnału wejściowego przekroczy ten próg, komparator generuje impuls na wyjściu. Aby zapobiec wielokrotnemu wyzwalaniu (np. w wyniku szumów lub oscylacji napięcia wokół progu), często dodaje się układ monostabilny, który formuje impuls o stałej szerokości czasowej. Takie rozwiązanie zapobiega powielaniu sygnału wyjściowego w trakcie pojedynczego zbocza narastającego.

Warto jednak zauważyć, że tak uproszczona wersja układu - pozbawiona dodatkowych zabezpieczeń - może być podatna na przypadkowe przełączenia wywołane szumami lub sygnałami o małej amplitudzie. Dlatego w praktyce często stosuje się dodatkowe mechanizmy stabilizujące, takie jak histereza, które zostaną omówione w dalszej części rozdziału. Schemat ideowy dyskryminatora progowego z dodatkowym blokiem monostabilnym, odpowiedzialnym za formowanie impulsu wyjściowego o stałej szerokości, przedstawiono na rysunku 9.



Rysunek 9: Schemat dyskryminatora progowego (Leading Edge Discriminator).

Układ dyskryminatora progowego może pracować zarówno z dodatnimi, jak i ujemnymi impulsami wejściowymi. Próg detekcji ustalany jest za pomocą napięcia referencyjnego V_{ref}. Gdy napięcie wejściowe przekroczy ten ustalony próg, komparator zmienia stan wyjściowy, generując impuls logiczny.

Sygnał z komparatora może być następnie przekazany do bloku monostabilnego, który formuje impuls o ściśle określonej szerokości czasowej. Zastosowanie takiego układu jest opcjonalne - wprowadza się go wtedy, gdy istnieje potrzeba:

- kontrolowania długości impulsu wyjściowego,
- zapobiegania wielokrotnemu wyzwalaniu przez szumy lub zakłócenia.

Aby dodatkowo zwiększyć odporność układu na zakłócenia oraz ograniczyć ryzyko fałszywych przełączeń w pobliżu progu detekcji, stosuje się mechanizm histerezy. W praktyce realizowany jest on poprzez wprowadzenie dodatniego sprzężenia zwrotnego, najczęściej za pomocą dodatkowego rezystora. Takie rozwiązanie poprawia stabilność pracy układu i zmniejsza liczbę przypadkowych impulsów wyjściowych wywołanych fluktuacjami napięcia. Schemat ideowy dyskryminatora progowego z histerezą przedstawiono na rysunku 10.



Rysunek 10: Schemat dyskryminatora progowego typu Leading Edge z histerezą.

Główną wadą dyskryminatora progowego typu leading-edge jest ograniczona precyzja czasowa, wynikająca z zależności momentu detekcji od amplitudy sygnału. Zjawisko to, znane jako *jitter amplitudowy* lub *time walk*, sprawia, że impulsy o różnej wysokości, choć rozpoczynające się jednocześnie, mogą zostać zarejestrowane w różnych chwilach czasu.

Ilustrację tej zależności przedstawiono na rysunku 11. Próg detekcji został ustawiony na poziomie 0,9 V i zaznaczony **fioletową przerywaną linią**. Trzy sygnały wejściowe, oznaczone kolorami: zielonym (Sygnał 1), niebieskim (Sygnał 2) i pomarańczowym (Sygnał 3), mają odpowiednio amplitudy 2,0 V, 1,5 V i 1,0 V. Mimo że wszystkie zaczynają się w tej samej chwili, przecinają próg w różnych momentach: Sygnał 1 przy 0,525 ns, Sygnał 2 przy 0,600 ns, a Sygnał 3 dopiero przy 0,750 ns. Dla najniższej amplitudy detekcja następuje z największym opóźnieniem, co skutkuje przesunięciem czasowym (tzw. jitterem), którego wartość w tym przykładzie wynosi $\Delta t = 0,225$ ns. Efekt ten został oznaczony **podwójną strzałką**.



Rysunek 11: Ilustracja jitteru zależnego od amplitudy przy stałym progu w dyskryminatorze typu leading-edge.

Dyskryminator progowy cechuje się prostotą i niskim poborem mocy, lecz jego niska precyzja ogranicza zastosowanie w wymagających pomiarach. W takich przypadkach stosuje się dokładniejsze układy, jak CFD czy DTD, które minimalizują wpływ amplitudy na czas detekcji.

4.2 Dyskryminator stałofrakcyjny (CFD)

Dyskryminatory stałofrakcyjne (*Constant-Fraction Discriminators, CFD*) zostały zaprojektowane w celu poprawy dokładności pomiaru czasu sygnałów pochodzących m.in. z fotopowielaczy (PMT) i detektorów scyntylacyjnych. Ich głównym zadaniem jest wyeliminowanie efektu *time walk* - zależności momentu detekcji od amplitudy sygnału wejściowego, który ogranicza precyzję klasycznych dyskryminatorów progowych.

Zasada działania CFD opiera się na porównaniu oryginalnego sygnału wejściowego z jego wersją opóźnioną i osłabioną (np. do 20–50% amplitudy). Sygnał wejściowy dzielony jest na dwa tory:

- pierwszy tor - sygnał jest tłumiony przez mnożenie go przez stały ułamek amplitudy (ang. *fraction*),
- drugi tor - sygnał opóźniany o stały czas T.

Różnica między tymi dwoma sygnałami jest następnie podawana na wejście komparatora. Impuls wyjściowy generowany jest w chwili, gdy różnica ta osiąga zero - tzn. gdy oba sygnały przecinają się (*zero-crossing*). Dzięki temu moment wyzwolenia jest niezależny od amplitudy sygnału i przypada na stały punkt jego zbocza narastającego, np. 30% wysokości impulsu.

Rozwiązanie to zapewnia bardzo dobrą powtarzalność czasową (rzędu pojedynczych pikosekund) niezależnie od zmienności amplitudy, co czyni je szczególnie przydatnym w szybkich pomiarach czasowych. Schemat ideowy takiego układu przedstawiono na rysunku 12.



Rysunek 12: Schemat dyskryminatora stałofrakcyjnego (Constant-Fraction Discriminator).

Na rysunku 13 przedstawiono działanie dyskryminatora stałofrakcyjnego (CFD) w czasie rzeczywistym. **Krzywa pomarańczowa** reprezentuje **sygnał wejściowy**, o czasie narastania ∼2 ns i amplitudzie szczytowej około 0,34 V. Ten sygnał zostaje rozdzielony na dwa tory przetwarzania:

- **Torem opóźniony** (niebieska linia) - sygnał przesunięty w czasie o $\Delta \approx 1{,}5$ ns, nienaruszony amplitudowo,
- **Torem tłumiony** (zielona linia) - sygnał o zmniejszonej amplitudzie (współczynnik tłumienia $f = 0{,}3$), ale bez opóźnienia.

Fioletowa krzywa przedstawia różnicę napięć pomiędzy sygnałem opóźnionym i tłumionym: $V_{\text{różn}} = V_{\text{opóźniony}} - V_{\text{tłumiony}}$. Moment przecięcia tej krzywej z osią zera (*zero-crossing*) wskazuje precyzyjny moment aktywacji wyjścia cyfrowego.

Ten punkt przecięcia zaznaczono **czerwoną przerywaną linią** i odpowiada on czasowi około 6,74 ns. **Czarna linia pozioma**, odpowiadająca wartościom odczytywanym z prawej pionowej osi wykresu, ilustruje **sygnał cyfrowy** generowany na wyjściu układu CFD. Impuls cyfrowy o poziomach 0/5 V jest formowany przez układ monostabilny i trwa dokładnie 5 ns, począwszy od momentu zero-cross. **Szara przerywana linia** wyznacza moment zakończenia tego impulsu. Dzięki tej technice, moment wyzwolenia jest praktycznie niezależny od amplitudy sygnału wejściowego, co czyni dyskryminator CFD idealnym rozwiązaniem dla aplikacji o wysokiej precyzji czasowej.



Rysunek 13: Sygnał CFD – przebieg pełny, obejmujący sygnał wejściowy, jego wersję opóźnioną i tłumioną, różnicę sygnałów oraz wyjście cyfrowe. Zaznaczono moment zero-cross oraz czas zakończenia impulsu wyjściowego.

Na rysunku 14 przedstawiono działanie dyskryminatora stałofrakcyjnego (CFD) w rozszerzonym zakresie czasowym (0–100 ns). Pomarańczowa krzywa reprezentuje **sygnał wejściowy**, który rozdzielany jest na dwa tory: **opóźniony** (o około 5 ns) oraz **tłumiony** (z redukcją amplitudy do 30%). Różnica między nimi, wyrażona jako **fioletowa krzywa**, wyznacza punkty przecięcia z osią czasu (*zero-crossing*), zaznaczone czarnymi znakami $\times$.

Rysunek ilustruje kilka istotnych właściwości układu:

- **Stabilność detekcji:** punkty zero-crossing pojawiają się cyklicznie, mimo zmieniającej się amplitudy impulsów, co potwierdza odporność CFD na jitter amplitudowy.
- **Powtarzalność sygnału:** układ zachowuje spójną odpowiedź czasową, niezależnie od fluktuacji sygnału wejściowego.
- **Wydzielenie momentu detekcji:** minima krzywej różnicowej (fioletowej) wyprzedzają punkty przecięcia z osią, co wskazuje na wysoką selektywność i dokładność detekcji.
- **Złożone przebiegi:** widoczna jest zdolność układu do analizy bardziej złożonych struktur czasowych, co może być istotne w rzeczywistych warunkach pracy (np. w obecności szumu).



Rysunek 14: Sygnał CFD – fragment w zakresie 0–100 ns.

Na poniższym rysunku przedstawiono działanie dyskryminatora stałofrakcyjnego (CFD) w rozszerzonym zakresie czasowym 0–500 ns. Pokazano cztery przebiegi: **sygnał wejściowy**, jego **wersję opóźnioną**, **sygnał tłumiony** oraz **różnicę** między opóźnionym a tłumionym. Punkty przecięcia tej różnicy z osią poziomą wyznaczają momenty detekcji (*zero-crossing*), natomiast odpowiadające im impulsy cyfrowe zaznaczono za pomocą **szarych przerywanych linii**. Układ skutecznie wykrywa wiele następujących po sobie zdarzeń z wysoką precyzją czasową, niezależnie od amplitudy sygnałów.



Rysunek 15: Sygnał CFD – fragment w zakresie 0–500 ns.

Na podstawie rysunku 15 wyznaczono dokładne momenty przecięć **krzywej różnicowej** (różnica sygnału opóźnionego i tłumionego) z osią czasu. Odpowiadają one chwilom detekcji impulsów przez układ CFD. Tabela 2 zestawia te momenty wraz z odpowiadającą im wartością **sygnału wejściowego**.

Tabela 2: Chwile przecięć krzywej różnicowej z osią czasu oraz odpowiadające im napięcia sygnału wejściowego.

Czas [ns]	Amplituda sygnału [V]
56.852	0.0139
60.171	0.0074
98.115	0.0163
108.851	0.0126
468.057	0.0274
473.379	0.0074

Wnioski:
Zestawienie chwil przecięcia krzywej różnicowej z osią X oraz odpowiadających im napięć sygnału wejściowego ukazuje kluczową cechę **dyskryminatora stałofrakcyjnego (CFD)** - zdolność do wyznaczania momentu detekcji niezależnie od amplitudy impulsu. Analiza wyników wskazuje, że detekcja następuje przy bardzo niskich wartościach napięcia - znacznie poniżej wartości szczytowej - co jest efektem zastosowania różnicy pomiędzy sygnałem opóźnionym a sygnałem tłumionym. Dzięki temu układ reaguje na kształt czoła sygnału, a nie na jego wysokość, skutecznie eliminując efekt *time walk*.

Precyzja czasowa **CFD** wynika głównie z ostrego przejścia przez zero krzywej różnicowej, które następuje przy stabilnym i przewidywalnym nachyleniu sygnału wejściowego. Czyni to tę architekturę szczególnie przydatną w aplikacjach wymagających wysokiej rozdzielczości czasowej, takich jak **spektrometria czasu przelotu (TOF)** czy detekcja impulsów w układach scyntylacyjnych.

Pomimo licznych zalet, układy **CFD** posiadają również pewne ograniczenia - m.in. trudności w adaptacji do bardziej złożonych kształtów sygnałów oraz podatność na zakłócenia wysokoczęstotliwościowe. W takich przypadkach alternatywę stanowią **dyskryminatory dwupoziomowe (DTD)**, które dzięki zastosowaniu dwóch progów - dolnego i górnego - zapewniają dodatkową selekcję oraz zwiększoną odporność na zakłócenia. Kolejny podrozdział poświęcono omówieniu ich zasady działania oraz porównaniu z układami typu **CFD**.

4.3 Dyskryminator dwupoziomowy (DTD)

W szybkim torze odczytu detektorów scyntylacyjnych i fotopowielaczy jednym z kluczowych wyzwań jest minimalizacja zjawiska *time walk*, czyli zależności momentu wyzwolenia od amplitudy impulsu. Jednym z najprostszych i jednocześnie najskuteczniejszych sposobów ograniczenia tego efektu jest zastosowanie dyskryminatora dwupoziomowego (Dual-Threshold Discriminator, DTD). Układ ten analizuje sygnał wejściowy względem dwóch poziomów progowych: niższego, zapewniającego wczesną detekcję nawet słabych impulsów, oraz wyższego, pełniącego funkcję potwierdzenia obecności sygnału i eliminacji wzbudzeń wywołanych szumem.

W dalszej części rozdziału przedstawiono trzy odmienne implementacje koncepcji DTD, które różnią się architekturą, złożonością oraz przeznaczeniem aplikacyjnym. Omówione zostały kolejno:

- **Klasyczny dyskryminator dwuprogowy** - podstawowa architektura wykorzystująca dwa komparatory oraz analogową linię opóźniającą.
- **Monolityczny dyskryminator dwuprogowy** - bardziej zaawansowana realizacja analogowa stosowana w układach szybkiej elektroniki detekcyjnej.
- **Dyskryminator dwuprogowy z logiką czasową** - nowoczesna implementacja o zredukowanym efekcie *time walk*.

Tak zaplanowana struktura umożliwia przejrzyste zestawienie trzech podejść: od klasycznych rozwiązań analogowych, przez implementacje monolityczne, aż po współczesne architektury oparte na logice czasowej.

4.3.1 Klasyczny dyskryminator dwuprogowy

Zasada działania klasycznego dyskryminatora dwuprogowego opiera się na jednoczesnym monitorowaniu dwóch poziomów napięcia. W momencie, gdy sygnał wejściowy przekroczy niski próg (ustalony możliwie jak najniżej, aby zminimalizować jitter amplitudowy), rejestrowany jest czas t_1. Zarejestrowany moment zostaje następnie opóźniony o ustaloną wartość *delay*, co odpowiada działaniu bloku `DELAY` przedstawionego na rysunku 16. Równolegle układ oczekuje na przekroczenie progu wysokiego. Dopiero gdy oba warunki - przekroczenie progu niskiego oraz progu wysokiego w określonym oknie czasowym - zostaną spełnione, generowany jest sygnał wyjściowy. Mechanizm ten stanowi charakterystyczną cechę klasycznej architektury dyskryminatora dwuprogowego, umożliwiając istotną redukcję efektu *time walk* przy zachowaniu prostej realizacji układowej.

Takie podejście pozwala na wyznaczenie czasu detekcji niezależnie od wysokości amplitudy sygnału, redukując jitter spowodowany jej fluktuacjami. Jednocześnie obecność progu wysokiego chroni układ przed fałszywymi detekcjami, które mogłyby być wywołane przez szumy lub zakłócenia niskopoziomowe. Im niższy ustawiony próg dolny, tym większa precyzja czasowa - jednak nie może on być zbyt bliski zeru ze względu na ryzyko aktywacji przez szum.

Dyskryminator dwuprogowy znajduje zastosowanie szczególnie tam, gdzie kluczowa jest odporność układu na zakłócenia, przy jednoczesnym zachowaniu dobrej rozdzielczości czasowej. Dzięki prostszej implementacji i niewielkim wymaganiom sprzętowym, stanowi on rozwiązanie pośrednie pomiędzy klasycznym dyskryminatorem progowym a bardziej zaawansowanym, lecz trudniejszym w realizacji, układem CFD.



Rysunek 16: Schemat dyskryminatora dwuprogowego (Dual-Threshold Discriminator).

W celu zilustrowania sposobu redukcji jitteru przez dyskryminator dwuprogowy (*Dual-Threshold Discriminator, DTD*), na rysunku 17 przedstawiono przebiegi trzech sygnałów o identycznym kształcie, lecz różnych amplitudach: **sygnału 1**, **sygnału 2** oraz **sygnału 3**. Każdy z tych sygnałów przecina **próg niski** (V_{low}) w różnym momencie, co powoduje powstanie **jitteru**, analogicznie jak w przypadku dyskryminatora typu *leading-edge* przedstawionego wcześniej na rysunku 11.

W klasycznym dyskryminatorze progowym, czas wyzwolenia układu zależy bezpośrednio od chwili przecięcia ustalonego progu przez sygnał, co sprawia, że amplituda wpływa na detekcję czasową. W analizowanym przypadku (rysunek 11), różnica czasu przecięcia sygnałów o różnych amplitudach z pojedynczym progiem wynosi aż $0{,}225\ \text{ns}$, co znacząco ogranicza dokładność pomiaru i skutkuje wyraźnym efektem *time walk*.

Dla porównania, w przypadku zastosowania dyskryminatora dwuprogowego przedstawionego na rysunku 17, ten sam zestaw sygnałów (**sygnał 1**, **sygnał 2**, **sygnał 3**) charakteryzuje się znacząco mniejszym **jitterem** wynoszącym jedynie $0{,}125$ ns. Redukcja ta wynika z przesunięcia momentu wyzwolenia względem **progu niskiego** oraz zastosowania dodatkowego warunku przekroczenia **progu wysokiego**, który potwierdza obecność impulsu.

Efektywna redukcja jitteru w architekturze dyskryminatora dwuprogowego (DTD) wynika z zastosowania podwójnego warunku wyzwalania: sygnał musi najpierw przekroczyć **próg niski**, a następnie - w określonym przedziale czasu - również **próg wysoki**. Taka sekwencja pozwala wyznaczyć moment wyzwolenia w sposób lepiej oddający rzeczywisty czas nadejścia impulsu, niezależnie od jego amplitudy.

Możliwość niezależnej regulacji obu progów oraz parametru opóźnienia pozwala na optymalne dopasowanie układu do specyfiki aplikacji i poziomu zakłóceń. Niższe ustawienie progu dolnego potencjalnie zwiększa rozdzielczość czasową układu, jednak wprowadza większą podatność na szumy, dlatego konieczne jest zachowanie kompromisu pomiędzy czułością a odpornością systemu. Opis oparto na analizie i rozwiązaniach zaprezentowanych w [13].



Rysunek 17: Ilustracja działania dyskryminatora dwuprogowego (Dual-Threshold Discriminator) z zaznaczonym zjawiskiem jitteru oraz opóźnienia względem progu.

4.3.2 Monolityczny dyskryminator dwuprogowy

Na rysunku 18 przedstawiono schemat ideowy monolitycznego dyskryminatora dwuprogowego zaproponowanego w pracy [14]. Układ ten został pierwotnie zaprojektowany w technologii bipolarnej (BJT) z myślą o integracji w systemach szybkiej elektroniki detekcyjnej, w których wymagane są krótkie czasy odpowiedzi i niewielka wrażliwość na zmienność amplitudy sygnału. Architektura obejmuje dwa komparatory odpowiedzialne za detekcję niskiego i wysokiego progu napięciowego oraz układ różniczkujący zrealizowany za pomocą elementów C_1, C_2, R_4 i R_5. Tor różniczkujący umożliwia dodatkowe kształtowanie sygnału, poprawiając selektywność czasową oraz redukując wpływ powolnych zmian amplitudy. Generacja finalnego impulsu wyjściowego odbywa się za pomocą przerzutnika monostabilnego, aktywowanego tylko w przypadku spełnienia warunku czasowej koincydencji dwóch progów.

W niniejszej pracy przedstawiona koncepcja została zaadaptowana do implementacji w technologii CMOS, co pozwala na zastosowanie jej w nowoczesnych układach scalonych o niskim napięciu zasilania. Adaptacja ta umożliwia zachowanie właściwości funkcjonalnych oryginalnego rozwiązania przy jednoczesnym zmniejszeniu poboru mocy, zwiększeniu integracji oraz poprawie kompatybilności z typowymi ścieżkami projektowymi VLSI.



Rysunek 18: Schemat monolitycznego dyskryminatora dwuprogowego.

Warto zauważyć, że chociaż przedstawiony układ oferuje wysoką precyzję czasową dzięki zastosowaniu elementów analogowych (m.in. różniczkującego toru RC oraz monostabilnego przerzutnika), to jego implementacja w technologii BJT ogranicza możliwości integracji i skalowalności. Z punktu widzenia projektowania VLSI, elementy takie jak kondensatory C_1 i C_2 oraz precyzyjne rezystory mogą stanowić wyzwanie w przypadku przeniesienia układu do nowoczesnych technologii CMOS z niskim napięciem zasilania (np. $3.3\ \mathrm{V}$ dla 180 nm). W dalszej części pracy przedstawiono koncepcję funkcjonalnie równoważną, lecz zoptymalizowaną pod kątem integracji w postaci układu scalonego.

4.3.3 Dyskryminator dwuprogowy z logiką czasową

Na rysunku 19 przedstawiono diagram stanów pojedynczego kanału dyskryminatora dwuprogowego (DTD), oparty na rozwiązaniu zaprezentowanym w pracy [15]. Proponowana architektura wykorzystuje analizę sygnału względem dwóch poziomów progowych (*LT* oraz *HT*) w ściśle określonych ramach czasowych. Po wykryciu przekroczenia progu niskiego (*LT*), układ przechodzi ze stanu początkowego 1 do stanu 2, co inicjuje odmierzanie czasu. Jeśli w ciągu następnych $20\ \mathrm{ns}$ nastąpi przecięcie progu wysokiego (*HT*), następuje przejście do stanu 3, a po kolejnych $20\ \mathrm{ns}$ generowany jest impuls wyjściowy (stan `OUT`). Po jego zakończeniu układ powraca do stanu początkowego po czasie resetu wynoszącym $470\ \mathrm{ns}$. Jeśli natomiast sygnał nie spełni warunku przecięcia *HT* w wyznaczonym czasie, układ automatycznie resetuje się po $20\ \mathrm{ns}$.



Rysunek 19: Diagram stanów dyskryminatora DTD z logiką czasową na podstawie [15]

Na potrzeby projektu opracowano zmodyfikowaną wersję tego mechanizmu czasowego, przedstawioną na rysunku 20. Nowa implementacja dostosowana została do systemu taktowanego zegarem o częstotliwości $25\ \mathrm{MHz}$, co odpowiada rozdzielczości czasowej $40\ \mathrm{ns}$ na cykl. W tym rozwiązaniu czas propagacji pomiędzy kolejnymi stanami został dostosowany do warunków sprzętowych: od wykrycia *LT* do sprawdzenia obecności *HT* mija $6\ \mathrm{ns}$, kolejnych $6\ \mathrm{ns}$ trwa przygotowanie impulsu wyjściowego, a powrót do stanu początkowego następuje po $40\ \mathrm{ns}$ - zgodnie z okresem zegara. Taka organizacja czasu umożliwia implementację układu w pełni cyfrowym środowisku CMOS, bez konieczności stosowania analogowych linii opóźniających, przy jednoczesnym zachowaniu funkcjonalności charakterystycznej dla klasycznych DTD.



Rysunek 20: Zmodyfikowany diagram stanów DTD dopasowany do zegara $25\ \mathrm{MHz}$ i wymagań projektu

5 Wybór koncepcji dyskryminatora dwupoziomowego

Na podstawie przeprowadzonej analizy porównawczej wybrano do dalszej realizacji klasyczny dyskryminator dwupoziomowy (DTD) z linią opóźniającą jako rozwiązanie najlepiej równoważące wymagania dotyczące dokładności czasowej, odporności na zakłócenia oraz złożoności implementacyjnej. Rozważone zostały trzy główne warianty: klasyczna wersja DTD z linią opóźniającą, uproszczona implementacja logiczna pozbawiona tej linii oraz podejście monolityczne oparte na technologii bipolarnej (BJT).

Wersja klasyczna z analogową linią opóźniającą umożliwia precyzyjne wyznaczenie momentu detekcji dzięki naturalnemu uwzględnieniu różnicy czasowej pomiędzy przecięciem progu niskiego a wysokiego. Choć implementacja tego wariantu wymaga zastosowania komponentów o stabilnych parametrach analogowych, jest ona dobrze udokumentowana i sprawdzona w praktyce, a przy odpowiednim doborze elementów możliwa do zaimplementowania w środowisku CMOS. Pozwala to na uzyskanie wysokiej rozdzielczości czasowej przy zachowaniu dużej odporności na szumy oraz niewielkiego wpływu zjawiska *time walk*.

Z kolei wersja logiczna, pozbawiona fizycznej linii opóźniającej, realizuje zależność czasową w całości poprzez logikę cyfrową - na podstawie kolejnych przecięć progów w wyznaczonym oknie czasowym. Choć podejście to cechuje się uproszczoną strukturą i lepszą zgodnością z nowoczesnymi technologiami cyfrowymi, jego precyzja jest ograniczona przez jitter oraz konieczność bardzo dokładnego strojenia czasowego.

Monolityczne rozwiązanie oparte na tranzystorach bipolarnych (BJT) charakteryzuje się bardzo niskim opóźnieniem propagacji i wysoką dokładnością czasową, jednak nie jest bezpośrednio przystosowane do implementacji w technologii CMOS. Migracja tego typu układów wymagałaby istotnych modyfikacji projektu, a różnice charakterystyk pomiędzy BJT a tranzystorami MOS mogą wpływać na dynamikę działania i stabilność układu. W efekcie, jako kompromis pomiędzy precyzją czasową, odpornością na zakłócenia i możliwością realizacji w technologii CMOS, do dalszej realizacji wybrano klasyczny dyskryminator dwupoziomowy z analogową linią opóźniającą.

Najważniejsze zalety wybranego podejścia:

- wysoka dokładność czasowa,
- stabilność działania przy szybkich zboczach,
- dobra odporność na zakłócenia,
- łatwa implementacja w technologii CMOS 180 nm.

5.1 Założenia i wymagania projektowe

Projektowany dwupoziomowy dyskryminator w technologii CMOS musi być zdolny do przetwarzania dwóch klas sygnałów generowanych w detektorze FIT. Pierwsza grupa impulsów pochodzi z fotopowielaczy MCP-PMT (moduł FT0), natomiast druga z fotopowielaczy siatkowych typu fine mesh PMT (moduły FV0/FDD). Każdy z tych sygnałów charakteryzuje się innym zakresem amplitud, czasami narastania i opadania, a także ładunkiem impulsu, co determinuje wymagania wobec architektury dyskryminatora.

Z uwagi na szeroki zakres amplitud oraz dynamiczny charakter impulsów wejściowych, zastosowano analogowy wzmacniacz buforujący **LMH6629SDE/NOPB** o stałym wzmocnieniu rzędu $10\times$. Umożliwia on wzmocnienie nawet bardzo niskich sygnałów (rzędu pojedynczych miliwoltów), co poprawia warunki detekcji progowej oraz redukuje względny wpływ szumów. Wzmacniacz ten charakteryzuje się bardzo dużą szybkością narastania (SR $\approx 2\,\mathrm{kV}/\mu s$), co pozwala zachować integralność kształtu sygnału przy wysokich częstotliwościach. Jak podano w dokumentacji technicznej producenta [16], układ cechuje się także bardzo niskim poziomem szumów wejściowych oraz szerokim pasmem przenoszenia, co czyni go szczególnie przydatnym w aplikacjach wymagających precyzyjnej analizy szybkich impulsów. Należy jednak zaznaczyć, że jego wyjście nie jest różnicowe - sygnał wzmacniany przekazywany jest jako sygnał niesymetryczny, co należy uwzględnić przy projektowaniu toru wejściowego dyskryminatora.

Dodatkowo, ze względu na ograniczenia napięciowe technologii CMOS 180 nm (maksymalne napięcie zasilania $3.3\,\mathrm{V}$), przed wejściem układu scalonego planuje się zastosowanie tłumika napięciowego, którego zadaniem będzie ograniczenie maksymalnej amplitudy doprowadzanego sygnału. W projektowanym rozwiązaniu sygnał wejściowy zostanie ograniczony do zakresu od $-1.65\,\mathrm{V}$ do $+1.65\,\mathrm{V}$, co zapewnia pełną zgodność z dopuszczalnym zakresem napięć wejściowych technologii CMOS. Rozwiązanie to chroni układ przed przesterowaniem, a jednocześnie umożliwia bezpieczne i precyzyjne porównanie sygnału ze zdefiniowanymi progami dyskryminatora.

Najważniejsze zalety ograniczenia amplitudy sygnału do $\pm 1.65\,\mathrm{V}$ w kontekście projektowanego dyskryminatora:

- zapewnienie bezpiecznego marginesu względem absolutnych dopuszczalnych napięć wejściowych tranzystorów w technologii CMOS 180 nm,
- redukcja ryzyka przesterowania i uszkodzenia wejścia ASIC, szczególnie przy występowaniu impulsów o dużych, krótkotrwałych pikach napięciowych,
- zmniejszenie prądów pasożytniczych i wstrzykiwania ładunku, co pozytywnie wpływa na stabilność pracy szybkich torów analogowych,
- poprawa powtarzalności momentu przekroczenia progu, co zwiększa dokładność czasową dyskryminatora (mniejszy *time walk*),
- zgodność z praktyką stosowaną w systemach front-end eksperymentu ALICE, gdzie sygnały z fotopowielaczy są standardowo tłumione i buforowane przed dalszym przetwarzaniem.

5.2 Proponowana architektura i zasada działania układu

W skład projektu nie wchodzi opcjonalny tor wzmacniający oparty na **LMH6629SDE/NOPB** [16]; został on jedynie wspomniany jako potencjalny bufor wejściowy dla bardzo niskich amplitud sygnału, który mógłby poprzedzać projektowany dyskryminator. Projektowany dyskryminator dwupoziomowy bazuje na klasycznej architekturze z analogową linią opóźniającą, która umożliwia precyzyjne określenie momentu przecięcia sygnału z progiem odniesienia. Dzięki temu możliwe jest ograniczenie błędu *time walk* nawet w przypadku zmienności amplitudy sygnału wejściowego. Wersja układowa przewiduje dwa niezależne wyjścia (dla progu wysokiego i niskiego), co pozwala na elastyczne prowadzenie dalszej obróbki sygnału – zarówno w torze analogowym, jak i cyfrowym.

Dodatkowo, przewidziano możliwość integracji z zewnętrznymi układami cyfrowymi realizującymi regulowane opóźnienie czasowe. Przykładem może być komercyjnie dostępny układ **MC10EP195**, oferujący programowalne opóźnienie w zakresie od 0 do 10240 ps. Jak podano w dokumentacji technicznej producenta [16], urządzenie to umożliwia cyfrową konfigurację czasu opóźnienia z rozdzielczością 10 ps oraz pracę przy wysokich częstotliwościach taktowania. Zastosowanie takiego rozwiązania umożliwia dokładne dopasowanie czasu odniesienia do wymagań eksperymentu bez konieczności zmiany konfiguracji sprzętowej dyskryminatora, co zwiększa elastyczność systemu i pozwala na jego integrację z różnymi typami fotopowielaczy i czołowych układów przetwarzania. Schemat wykonania układu pokazano na rysunku 21.



Rysunek 21: Schemat dwupoziomowego dyskryminatora z wyjściem do programowalnego bloku opóźnienia.

Warto zaznaczyć, że w miejsce bloku opóźniającego możliwe jest również zastosowanie innego układu programowalnego lub – w przypadku mniej wymagających zastosowań – bezpośrednie zwarcie sygnału, co upraszcza strukturę i pozwala na szybsze działanie kosztem precyzji czasowej. Takie rozwiązanie może być korzystne w systemach, gdzie tolerancja czasowa nie jest krytyczna lub sygnały wejściowe mają dobrze zdefiniowaną charakterystykę czasową.

6 Projekt układu

W niniejszym rozdziale przedstawiono koncepcję, dobór komponentów oraz wstępną analizę działania projektowanego dyskryminatora dwuprogowego. Głównym celem układu jest detekcja sygnałów z fotopowielaczy o szerokim zakresie amplitud i krótkim czasie narastania, zgodnie z wymaganiami przedstawionymi w rozdziałach poprzednich.

6.1 Wybór komponentów dyskryminatora

W skład projektu nie wchodzi opcjonalny tor wzmacniający na bazie wzmacniacza operacyjnego **LMH6629** [16]; został on jedynie wskazany jako możliwy bufor dla sygnałów o bardzo małych amplitudach. Właściwy dyskryminator składa się z dwóch szybkich komparatorów **TLV3801** [17], odpowiadających za detekcję dolnego i górnego progu napięciowego. Wyjścia z komparatorów prowadzą do cyfrowego układu logicznego realizującego funkcję logiczną AND, zaimplementowanego przy użyciu bramki **SN74AUC1G08** [18]. W wersji rozszerzonej możliwe jest również wykorzystanie zewnętrznego bloku opóźniającego (np. **MC10EP195** [19]), umożliwiającego precyzyjne dostrojenie parametrów czasowych.

Wybór komponentów został podyktowany wymaganiami dotyczącymi szybkości działania, niskiego jittera oraz kompatybilności z napięciem zasilania $3.3\,\mathrm{V}$. Użyty komparator **TLV3801** charakteryzuje się czasem propagacji rzędu 225 ps oraz wyjściem różnicowym typu LVDS, co zapewnia wysoką odporność na zakłócenia. Z kolei bramka **SN74AUC1G08** realizuje podstawową funkcję logiczną dla oceny warunku czasowego między dwoma poziomami sygnału. Dobór elementów umożliwia późniejszą integrację funkcjonalną w układzie scalonym CMOS.

6.2 Schemat i działanie układu

Na rysunku 22 przedstawiono schemat testowy dwuprogowego dyskryminatora zaimplementowanego w środowisku LTspice. Układ bazuje na dwóch szybkich komparatorach **TLV3801** [17], które odpowiadają za detekcję niskiego i wysokiego progu napięciowego. Sygnał wejściowy wprowadzany jest równolegle do obu komparatorów, z których każdy porównuje go z ustalonym napięciem odniesienia: odpowiednio $V_{\mathrm{ref}_{\mathrm{niski}}} = 0{,}1\,\mathrm{V}$ oraz $V_{\mathrm{ref}_{\mathrm{wysoki}}} = 0{,}5\,\mathrm{V}$.



Rysunek 22: Schemat symulowanego układu dyskryminatora w środowisku LTspice.

Wyjście z komparatora niskiego progu zostało sztucznie opóźnione o $5\ \mathrm{ns}$ za pomocą wbudowanej funkcji `delay()` środowiska symulacyjnego LTspice. Rozwiązanie to miało na celu zasymulowanie działania zewnętrznego układu opóźniającego, np. programowalnego bloku **MC10EP195** [19], bez konieczności jego modelowania. Oba sygnały (z komparatora wysokiego progu i opóźnionego komparatora niskiego progu) są doprowadzone do wejść bramki logicznej AND zrealizowanej przy użyciu układu **SN74AUC1G08** [18]. Dzięki temu impuls wyjściowy generowany jest wyłącznie w przypadku koincydencji czasowej - czyli kiedy sygnał przekroczy oba progi w odpowiedniej kolejności i w zadanym przedziale czasu.

6.3 Wstępna analiza działania układu w LTspice

Na rysunku 23 przedstawiono przebiegi czasowe uzyskane w wyniku symulacji działania zaprojektowanego dyskryminatora dwuprogowego w środowisku `LTspice`. Zielony sygnał wejściowy (`V(sygnał)`) pochodzi z pliku `PWL` i reprezentuje zmodulowany impuls wykładniczy o zmiennej amplitudzie.

- Komparatory generują sygnały binarne dla poziomów progowych:
  - niski próg - `V(wyjście_niskie)`,
  - niski próg opóźnione o $5\ \mathrm{ns}$ - `V(wyjście_niskie)`,
  - wysoki próg - `V(wyjście_wysokie)`.
- Sygnały z `V(opóźnione_wyjście_niskie)` i `V(wyjście_wysokie)` trafiają na wejścia bramki `AND`, której wynik `V(and)` reprezentuje finalny impuls wyjściowy dyskryminatora. Impuls ten pojawia się tylko wówczas, gdy oba warunki progowe są spełnione – co potwierdza poprawność zaprojektowanego układu.



Rysunek 23: Symulowany przebieg czasowy działania układu dyskryminatora.

7 Projekt dyskryminatora dwupoziomowego w technologii CMOS (ASIC)

Projektowany układ dwupoziomowego dyskryminatora został zrealizowany w technologii CMOS 180 nm z wykorzystaniem komórek standardowych oraz ręcznie zaprojektowanych bloków analogowych. Celem projektu jest detekcja sygnału wejściowego na dwóch niezależnych progach napięciowych oraz generacja sygnału wyjściowego o wysokiej odporności na szum i minimalnych opóźnieniach propagacji. W ramach prac wykonano schematy blokowe oraz tranzystorowe, przeprowadzono symulacje przedlayoutowe, a następnie zintegrowano wszystkie elementy w spójny moduł ASIC.

7.1 Schemat elektryczny układu

W celu realizacji funkcji dwupoziomowego dyskryminatora zaprojektowano kilka kluczowych bloków układu CMOS: inwerter, bramkę NAND oraz komparator analogowy. Inwerter i bramka NAND zostały wykorzystane do implementacji bramki AND, natomiast komparator odpowiada za detekcję sygnału względem dwóch poziomów progowych. Integracja tych elementów umożliwia poprawną identyfikację poziomów napięć oraz generację sygnału wyjściowego o wymaganych właściwościach czasowych. W niniejszym podrozdziale przedstawiono każdy z modułów, prowadząc czytelnika od podstawowych układów logicznych aż do kompletnego schematu dwupoziomowego dyskryminatora.

Zarówno inwerter, jak i bramka NAND zostały zbudowane w oparciu o specjalne tranzystory wysokonapięciowe typu NMOS i PMOS o długości kanału $L = 0{,}34\,\mu\mathrm{m}$ oraz szerokości $W = 0{,}24\,\mu\mathrm{m}$. Zastosowanie dedykowanych urządzeń wysokiego napięcia (thick-oxide) zapewnia bezpieczną pracę układu przy wyższych poziomach sygnałów oraz zwiększa margines niezawodności w warunkach rzeczywistej aplikacji. Ponieważ bramka AND została zrealizowana jako połączenie bramki NAND oraz inwertera, również ona wykorzystuje tranzystory o identycznych wymiarach geometrycznych.

Analogicznie komparator, będący kluczowym elementem toru analogowego, również został zaprojektowany w oparciu o tranzystory wysokonapięciowe, co umożliwia jego poprawną pracę przy zróżnicowanych amplitudach sygnału wejściowego oraz zapewnia stabilność progów przełączania. Blokowy schemat budowy oraz zasadniczej organizacji komparatorów wykorzystanych w dwupoziomowym dyskryminatorze przedstawiono na Rys. 21. Rysunek obrazuje sposób formowania dwóch poziomów odniesienia (R_2 – próg niski oraz R_3 – próg wysoki), które porównywane są z sygnałem wejściowym przez dwa niezależne komparatory. Ich wyjścia stanowią podstawę dalszej logiki układu: sygnał z komparatora progu wysokiego jest przekazywany do zewnętrznego programowalnego bloku opóźniającego, natomiast sygnał z komparatora progu niskiego kierowany jest bezpośrednio do bramki AND. Połączenie obu torów decyzyjnych umożliwia wyznaczenie okresu czasu, w którym sygnał wejściowy znajduje się pomiędzy dwoma progami napięciowymi, co stanowi zasadę działania dwupoziomowego dyskryminatora.

7.1.1 Inwerter

Podstawowym elementem większości struktur cyfrowych jest inwerter CMOS. Jego schemat przedstawiono na Rys. 24. Układ składa się z tranzystora PMOS oraz NMOS połączonych w konfiguracji komplementarnej. Inwerter wykorzystano zarówno jako samodzielny blok, jak i element budujący bramki wyższego rzędu (np. AND).



Rysunek 24: Schemat inwertera CMOS.

7.1.2 Bramka NAND

Drugim elementem składowym układu jest bramka NAND, której schemat tranzystorowy zaprezentowano na Rys. 25. Jest to podstawowa bramka logiczna w projektowanej technologii CMOS, pełniąca kluczową rolę w realizacji bramki AND.



Rysunek 25: Schemat bramki NAND w technologii CMOS.

7.1.3 Implementacja bramki AND

Bramka AND została zrealizowana jako połączenie bramki NAND oraz inwertera, co zilustrowano na Rys. 26. Dzięki takiej konfiguracji uzyskano niską liczbę tranzystorów oraz poprawną funkcjonalność.



Rysunek 26: Schemat bramki AND zbudowanej z bramki NAND i inwertera.

7.1.4 Komparator analogowy

Szczegółowe parametry tranzystorów wykorzystanych w komparatorze zestawiono w Tab. 3. Wymiary geometryczne kanałów, takie jak szerokość W oraz długość L, zostały dobrane w sposób eksperymentalny podczas serii symulacji przedlayoutowych. Celem tego procesu było uzyskanie wysokiej czułości, krótkiego czasu propagacji oraz stabilnej pracy pary różnicowej przedstawionej na Rys. 27.

W trakcie wielokrotnej obserwacji odpowiedzi układu na sygnały o stopniowo zmniejszanej amplitudzie wyznaczono również praktyczną rozdzielczość napięciową komparatora, wynoszącą około $20\,\mathrm{mV}$. Rozdzielczość tę można w prosty sposób oszacować jako najmniejszą zmianę napięcia wejściowego, która wywołuje zauważalną zmianę czasu przełączenia komparatora. W ogólnej postaci można ją wyrazić zależnością:

$$\Delta V_{\mathrm{res}} \approx V_{\mathrm{min}} - V_{\mathrm{next}},$$

gdzie V_{min} oznacza najmniejszą amplitudę, przy której komparator nadal poprawnie wyzwala, natomiast V_{next} to najmniejsza amplituda, która już nie powoduje przełączenia. Na podstawie uzyskanych wyników ustalono rozdzielczość komparatora na około $20\,\mathrm{mV}$.

Tabela 3: Parametry tranzystorów komparatora analogowego

Nazwa	Typ	Szerokość W	Długość L
M4	PMOS	$1{,}5\,\mu\mathrm{m}$	$0{,}34\,\mu\mathrm{m}$
M3	PMOS	$1{,}5\,\mu\mathrm{m}$	$0{,}34\,\mu\mathrm{m}$
M2	PMOS	$1{,}5\,\mu\mathrm{m}$	$0{,}34\,\mu\mathrm{m}$
M9	NMOS	$1{,}0\,\mu\mathrm{m}$	$0{,}34\,\mu\mathrm{m}$
M13	NMOS	$1{,}0\,\mu\mathrm{m}$	$0{,}34\,\mu\mathrm{m}$
M10	NMOS	$2{,}2\,\mu\mathrm{m}$	$0{,}34\,\mu\mathrm{m}$
M11	NMOS	$2{,}2\,\mu\mathrm{m}$	$0{,}34\,\mu\mathrm{m}$
M12	NMOS	$2{,}0\,\mu\mathrm{m}$	$0{,}34\,\mu\mathrm{m}$



Rysunek 27: Schemat komparatora analogowego wykorzystywanego do detekcji napięcia.

7.1.5 Pełny schemat dwupoziomowego dyskryminatora

Połączenie opisanych wcześniej bloków przedstawiono na Rys. 28. Układ korzysta z dwóch komparatorów: pierwszy odpowiada za detekcję progu dolnego, a drugi za próg górny. Wyjście komparatora górnego jest przekazywane bezpośrednio do bramki AND, natomiast sygnał z komparatora dolnego przechodzi przez zewnętrzny blok opóźniający, który zostanie podłączony na etapie integracji systemu. Oba sygnały trafiają do bramki AND, która generuje finalny sygnał wyjściowy dyskryminatora.



Rysunek 28: Pełny schemat elektryczny dwupoziomowego dyskryminatora.

7.2 Symulacje przedlayoutowe

Symulacje przedlayoutowe stanowią fundamentalny etap weryfikacji projektowanego układu analogowo–cyfrowego. Umożliwiają one ocenę poprawności działania komparatorów, toru opóźniającego oraz logiki odpowiedzialnej za realizację funkcji dyskryminacji, zanim do modelu zostaną wprowadzone dodatkowe elementy pasożytnicze wynikające z implementacji layoutu. Na tym etapie analizuje się zarówno właściwości czasowe układu, jak i precyzję detekcji zadanych progów napięciowych. Ponieważ dwupoziomowy dyskryminator bazuje bezpośrednio na pracy dwóch komparatorów, przeprowadzane symulacje podzielono na dwa odrębne etapy: badanie komparatorów oraz weryfikację działania kompletnego układu DTD.

7.2.1 Symulacje komparatorów

W celu weryfikacji pracy komparatora analogowego wykonano serię symulacji przedlayoutowych, których zadaniem było potwierdzenie poprawności przełączania dla sygnałów o małej amplitudzie oraz dla różnych wartości napięcia odniesienia. Analizowano zależność pomiędzy chwilą przecięcia sygnału wejściowego z napięciem referencyjnym a momentem zmiany stanu sygnału wyjściowego.

Na Rys. 29 przedstawiono schemat symulacyjny komparatora dla wysokiego progu odniesienia. W tej konfiguracji sygnał wejściowy zmienia się od $0\,\mathrm{V}$ do $1{,}2\,\mathrm{V}$, natomiast napięcie referencyjne ustawiono na poziomie $1{,}0\,\mathrm{V}$. Pozwala to na analizę zachowania układu w pobliżu górnego progu dyskryminacji.



Rysunek 29: Schemat symulacyjny komparatora dla wysokiego progu odniesienia.

Przedstawiony układ testowy umożliwia dokładną analizę zachowania komparatora w warunkach pracy zbliżonych do rzeczywistych. Źródło sygnału wejściowego generuje impuls o niewielkiej amplitudzie, co pozwala ocenić czułość układu oraz jego zdolność do prawidłowej detekcji poziomu odniesienia. Zasilanie dodatnie i ujemne wraz z prądem polaryzacji ustawiają komparator w nominalnym punkcie pracy, natomiast obciążenie w postaci pojemności C_0 odwzorowuje wpływ rzeczywistego obciążenia wyjścia. Tak przygotowany testbench pozwala jednoznacznie ocenić, czy komparator przełącza się stabilnie, szybko i bez błędów w pobliżu zadanego progu napięciowego.

Rys. 30 przedstawia uzyskane przebiegi czasowe. Widoczna jest poprawna odpowiedź komparatora -przełączenie wyjścia następuje w momencie, w którym sygnał wejściowy przekracza wartość referencyjną $1\,\mathrm{V}$. Przebieg jest stabilny, a czas reakcji powtarzalny w kolejnych powtórzeniach symulacji.

Rysunek 30: Przebiegi czasowe komparatora dla wysokiego progu odniesienia.

Analiza przebiegów potwierdza, że komparator poprawnie rozpoznaje moment przecięcia sygnału wejściowego z progiem odniesienia. Charakter przejścia jest stromy, a poziomy wysoki i niski osiągane są bez widocznych oscylacji. Uzyskany przebieg wskazuje również na prawidłowe wzmocnienie i stabilną pracę układu w zakresie napięć bliskich górnego progu dyskryminacji.

Warto również zauważyć, że czas propagacji pozostaje praktycznie stały w kolejnych powtórzeniach symulacji, co świadczy o dobrej powtarzalności pracy komparatora. Wyjście szybko osiąga stan wysoki, a następnie – po spadku wejścia poniżej progu – równie pewnie przechodzi do stanu niskiego. Tym samym komparator spełnia wymagania dotyczące detekcji górnego progu dyskryminacji w projektowanym układzie DTD.

Drugi zestaw symulacji przeprowadzono dla progu niskiego, którego analiza jest szczególnie istotna z punktu widzenia pracy dwupoziomowego dyskryminatora. Schemat konfiguracji symulacyjnej przedstawiono na Rys. 31. W tej próbie sygnał wejściowy zmieniał się w bardzo wąskim zakresie od $0\,\mathrm{V}$ do $20\,\mathrm{mV}$ natomiast napięcie odniesienia ustawiono na poziomie zaledwie $1\,\mathrm{mV}$. Taki dobór parametrów pozwala ocenić działanie komparatora w warunkach ekstremalnie małych amplitud sygnału, gdzie istotne staje się zarówno wzmocnienie różnicowe pary wejściowej, jak i minimalizacja szumów oraz niedokładności wynikających z nieliniowości tranzystorów.

Symulacje w tym zakresie są kluczowe, ponieważ dolny próg dyskryminacji odpowiada za wczesne wykrycie początku narastania impulsu wejściowego. Komparator musi zatem poprawnie zareagować na niewielką zmianę napięcia rzędu pojedynczych miliwoltów co wymaga prawidłowego ustawienia punktu pracy, odpowiednio dobranego prądu polaryzacji oraz właściwej struktury tranzystorowej. Testy w tej konfiguracji pozwalają również ocenić, czy układ nie wykazuje niepożądanych efektów, takich jak opóźniona reakcja, fałszywe przełączenia lub zwiększona wrażliwość na szumy.



Rysunek 31: Schemat symulacyjny komparatora dla niskiego progu odniesienia.

Przebiegi czasowe przedstawione na Rys. 32 potwierdzają, że komparator poprawnie przełącza wyjście przy bardzo małych amplitudach sygnału wejściowego i niewielkich różnicach potencjałów względem referencji.



Rysunek 32: Przebiegi czasowe komparatora dla niskiego progu odniesienia.

Na wykresie widoczne są dwa główne przebiegi: sygnał wejściowy o bardzo małej amplitudzie (0–$20\,\mathrm{mV}$) oraz odpowiadająca mu reakcja komparatora. Górna część rysunku przedstawia porównanie sygnału wejściowego z napięciem referencyjnym $V_{\mathrm{REF}} = 1\,\mathrm{mV}$, natomiast dolny wykres prezentuje przebieg napięcia wyjściowego komparatora.

Moment przecięcia sygnału wejściowego z referencją jest czytelnie odwzorowany w postaci narastania wyjścia komparatora. Widoczne jest charakterystyczne dla układów analogowych opóźnienie propagacji oraz łagodne narastanie napięcia wyjściowego, wynikające z pracy tranzystorów w zakresie bardzo małych różnic napięć na wejściu. Pomimo niewielkiej amplitudy sygnału wejściowego komparator zachowuje stabilność i powtarzalność działania, co potwierdza jego poprawną pracę w dolnym zakresie dynamicznym.

W porównaniu z wcześniejszym przypadkiem, w którym sygnał wejściowy zmieniał się w zakresie 0–$1{,}2\,\mathrm{V}$, a próg referencyjny wynosił $1{,}0\,\mathrm{V}$, zachowanie widoczne na wykresie cechuje się wyraźnie mniejszą dynamiką oraz wolniejszym narastaniem wyjścia. Wynika to z faktu, że układ pracuje tutaj na sygnałach bliskich szumowi i w bardzo wąskim zakresie napięć różnicowych, co zwiększa podatność na drobne zmiany prądu wejściowego i ogranicza szybkość reakcji. Pomimo tego komparator zachowuje stabilność, a jego przełączenia są powtarzalne i jednoznaczne, co potwierdza poprawną pracę w zakresie bardzo niskich napięć wejściowych.

7.2.2 Symulacje dyskryminatora dwupoziomowego

Po potwierdzeniu poprawności działania komparatorów wykonano symulacje kompletnego dyskryminatora dwupoziomowego. Celem było sprawdzenie współpracy komparatorów, toru opóźniającego oraz bramki AND realizującej logikę czasową.

Pierwszy zestaw symulacji wykonano z użyciem podstawowego testbencha przedstawionego na Rys. 33. Do wejścia podawany jest sygnał impulsowy, a progi odniesienia są ustawiane jako napięcia stałe DC.



Rysunek 33: Podstawowy testbench projektowanego dyskryminatora dwupoziomowego (DTD).

Przebiegi czasowe dla konfiguracji z Rys. 33 przedstawiono na Rys. 34. Uzyskane sygnały potwierdzają zgodność pracy układu z koncepcją dyskryminacji dwupoziomowej — sygnał wyjściowy pojawia się dopiero po wykryciu progu dolnego oraz progu górnego we właściwej kolejności czasowej.



Rysunek 34: Przebiegi czasowe uzyskane dla podstawowego testbencha dyskryminatora.

Na Rys. 34 przedstawiono pełny zestaw przebiegów czasowych uzyskanych w podstawowym testbenchu dwupoziomowego dyskryminatora. Kolory odpowiadają następującym sygnałom: *INPUT* — sygnał wejściowy, *HIGH* i *LOW* — napięcia referencyjne dla komparatora wysokiego i niskiego progu, *BeforeDelay* — sygnał wyjściowy komparatora niskiego progu, *AfterDelay* — sygnał po przejściu przez idealny blok opóźniający (Cadence Virtuoso), oraz *OUT* — finalne wyjście dyskryminatora.

Widoczna jest poprawna sekwencja działania układu. Komparator niskiego progu reaguje jako pierwszy, generując sygnał *BeforeDelay* w chwili przekroczenia przez sygnał wejściowy dolnego napięcia referencyjnego. Sygnał ten następnie trafia do idealnego bloku opóźniającego, który wytwarza sygnał *AfterDelay* z zadanym przesunięciem czasowym. Komparator wysokiego progu nie posiada tu osobnego wyprowadzenia, jednak jego działanie jest widoczne po tym, że finalny sygnał *OUT* pojawia się dopiero po osiągnięciu wysokiego progu napięciowego przez sygnał wejściowy.

Bramka AND generuje impuls wyjściowy *OUT* tylko wtedy, gdy spełnione są jednocześnie dwa warunki:

- sygnał wejściowy przekroczył próg niski, a informacja o tym dotarła (po opóźnieniu) jako sygnał *AfterDelay*,
- sygnał wejściowy przekroczył również próg wysoki w odpowiednim przedziale czasu.

Dzięki temu finalny sygnał *OUT* pojawia się jedynie w sytuacji, gdy amplituda sygnału wejściowego oraz relacje czasowe pomiędzy przebiegami spełniają założenia dwupoziomowej dyskryminacji. Wyniki potwierdzają poprawną współpracę komparatorów, idealnego toru opóźniającego i logiki wyjściowej.

Aby uzyskać bardziej szczegółowy wgląd w działanie poszczególnych bloków układu, wykonano symulacje z wykorzystaniem tzw. *rozkrojonego* testbencha. W przeciwieństwie do konfiguracji podstawowej, rozkrojony testbench umożliwia obserwację sygnałów wewnętrznych, w tym między innymi przebiegu *HighComp_Out*, czyli wyjścia z komparatora odpowiadającego za detekcję progu wysokiego.

Na kolejnym rysunku (Rys. 35) przedstawiono pełny rozkrojony testbench wraz z dodatkowymi wyprowadzeniami umożliwiającymi szczegółową analizę pracy komparatorów, toru opóźniającego oraz logiki końcowej.



Rysunek 35: Rozkrojony testbench dyskryminatora z dodatkowymi wyprowadzeniami do analizy sygnałów wewnętrznych.

Wyniki zaprezentowane na Rys. 36 pozwalają prześledzić pełną sekwencję działania układu: od momentu detekcji progu niskiego, poprzez generację sygnału *beforeDelay*, następnie jego opóźnienie w idealnym bloku *afterDelay*, aż po zestawienie obu sygnałów w bramce AND. Dzięki temu możliwe jest dokładne określenie, w którym momencie komparator wysokonapięciowy przełącza się na stan wysoki oraz jak informacja ta propaguje się przez dalsze bloki dyskryminatora.



Rysunek 36: Przebiegi czasowe uzyskane z rozkrojonego testbencha dyskryminatora.

7.2.3 Analiza jitteru czasowego

W celu wyznaczenia jitteru czasowego przygotowano specjalny układ testowy, oparty na pełnym modelu dyskryminatora dwupoziomowego. Schemat testowy, z wykorzystaniem impulsu wejściowego o regulowanej amplitudzie, przedstawiono na Rys. 37. Do wejścia *Input_Signal* podawano sygnał VPULSE o stałej szerokości i czasie narastania, natomiast amplituda była parametryzowana przy użyciu zmiennej *Ain*. Próg dolny i górny ustawiono odpowiednio na $30\,\mathrm{mV}$ oraz $60\,\mathrm{mV}$, zgodnie z konfiguracją układu.



Rysunek 37: Schemat układu testowego wykorzystanego do analizy jitteru czasowego.

Aby ocenić stabilność czasową układu, przeprowadzono serię symulacji tranzyentowych z przemiataną amplitudą sygnału wejściowego. Parametr *Ain* zmieniano w zakresie od $0.03\,\mathrm{V}$ do $0.12\,\mathrm{V}$ ze skokiem $0.01\,\mathrm{V}$. W ten sposób uzyskano zestaw sygnałów wejściowych oraz odpowiadających im sygnałów wyjściowych, które zestawiono na Rys. 38.

Jitter został zdefiniowany jako różnica pomiędzy najwcześniejszym i najpóźniejszym momentem przekroczenia poziomu logicznego przez sygnał wyjściowy – odpowiada to rozrzutowi czasów detekcji dla różnych amplitud sygnału wejściowego. Otrzymany jitter mieści się w zakresie pojedynczych setek pikosekund, co stanowi niewielką część szerokości impulsu i potwierdza stabilność czasową projektowanego układu. Otrzymany jitter wynosi około $1.3\,\mathrm{ns}$, wynikający z rozrzutu czasów przejścia sygnału wyjściowego od $4.5\,\mathrm{ns}$ do $5.8\,\mathrm{ns}$.



Rysunek 38: Przebiegi sygnałów wejściowych i wyjściowych dla amplitud od $0.03\,\mathrm{V}$ do $0.12\,\mathrm{V}$. Rozrzut momentów narastania sygnału wyjściowego odpowiada jitterowi czasowemu układu.

Warto zauważyć, że różnica pomiędzy progiem dolnym a górnym w analizie z rysunku 38 wynosi jedynie od $30\,\mathrm{mV}$ do $60\,\mathrm{mV}$. Tak niewielki zakres powoduje stosunkowo zauważalny rozrzut czasów przejścia, ponieważ nawet niewielkie zmiany amplitudy w pobliżu progu mają istotny wpływ na moment detekcji. Z tego powodu otrzymany jitter rzędu około $1.3\,\mathrm{ns}$ jest naturalną konsekwencją ciasnego ustawienia poziomów odniesienia.

Aby ocenić zachowanie układu w szerszym zakresie napięć, przeprowadzono analogiczną symulację z progami oddalonymi znacznie bardziej od $100\,\mathrm{mV}$ do $900\,\mathrm{mV}$. W takim przypadku czułość układu na niewielkie zmiany amplitudy wejściowej ulega wyraźnemu zmniejszeniu, a rozrzut czasów przejścia sygnału wyjściowego staje się praktycznie niezauważalny. Efekt ten jest dobrze widoczny na rysunku 39, gdzie wszystkie sygnały wyjściowe nakładają się niemal idealnie, co potwierdza wysoką odporność czasową dyskryminatora przy zwiększonej separacji progów.



Rysunek 39: Przebiegi sygnałów wejściowych i wyjściowych dla szeroko rozstawionych progów detekcji ($100\,\mathrm{mV}$–$900\,\mathrm{mV}$). Jitter czasowy jest w tym przypadku praktycznie niewidoczny, co potwierdza wysoką stabilność czasową układu przy dużej separacji progów.

7.3 Projekt topografii (layout)

Na etapie implementacji fizycznej wykonano layouty wszystkich podstawowych bloków składających się na dwupoziomowy dyskryminator: inwertera, bramki NAND, bramki AND, komparatora oraz kompletnego układu dyskryminatora. Proces projektowania obejmował rozmieszczenie tranzystorów, połączeń metalizacyjnych oraz zapewnienie właściwej dystrybucji zasilania (VDD, VSS) i sygnałów wejściowych. Każdy blok został najpierw zaprojektowany i zweryfikowany osobno, a następnie wykorzystany hierarchicznie przy budowie topografii całego układu.

Pierwszym zaprojektowanym elementem był inwerter CMOS, którego layout przedstawiono na Rys. 40. Tranzystory PMOS i NMOS rozmieszczono symetrycznie, a wspólna metalizacja bramek zapewnia niską pojemność wejściową oraz pełną zgodność z regułami projektowymi.



Rysunek 40: Layout inwertera CMOS.

W kolejnej fazie opracowano layout bramki NAND, przedstawiony na Rys. 41. Układ ten składa się z równoległej pary tranzystorów PMOS w gałęzi górnej oraz szeregowej pary tranzystorów NMOS w gałęzi dolnej. Implementacja została wykonana z zachowaniem reguł projektowych technologii oraz z uwzględnieniem optymalizacji pod kątem minimalizacji pojemności pasożytniczych, które mają istotny wpływ na prędkość przełączania bramki.



Rysunek 41: Layout bramki NAND w technologii CMOS.

Na bazie przygotowanych wcześniej bloków — inwertera oraz bramki NAND — opracowano również layout kompletnej bramki AND, przedstawiony na Rys. 42. Układ ten nie jest realizowany jako osobna struktura tranzystorowa, lecz jako połączenie bramki NAND oraz inwertera, co wynika bezpośrednio z algebraicznej definicji operatora AND. Pozwoliło to na zachowanie spójności topologicznej oraz minimalizację liczby dodatkowych elementów.



Rysunek 42: Layout bramki AND zrealizowanej jako NAND + inwerter.

Następnym etapem projektowania był layout komparatora analogowego, pokazany na Rys. 43. Układ rozmieszczono hierarchicznie: tranzystory PMOS umieszczono w górnej części, parę różnicową w centralnej, a tranzystory źródła prądowego IBIAS - w dolnej części struktury. Zachowanie symetrii wejść INP i INN jest kluczowe dla parametrów dynamicznych oraz niskiego offsetu napięciowego.

W górnej części struktury umieszczono tranzystory PMOS, z czego trzy zostały rozmieszczone w jednym rzędzie, natomiast jeden dodatkowy PMOS znajduje się nieco wyżej, ponad sekcją tranzystorów NMOS, pełniąc funkcję elementu wspierającego górną gałąź układu polaryzacji. Taki układ nie tworzy jednego poziomego rzędu, jednak zachowuje spójność topologiczną lustra prądowego oraz minimalizuje wpływ gradientów procesowych. Rozmieszczenie bloków PMOS w bliskiej odległości umożliwia ograniczenie różnic temperaturowych oraz zwiększa zgodność prądów w strukturach lustrzanych, co przekłada się na stabilniejszą pracę komparatora.

Dolną część układu zajmują tranzystory generujące prąd polaryzacji IBIAS oraz elementy realizujące źródło prądowe pary różnicowej. Zostały one rozmieszczone w sposób umożliwiający minimalizację rezystancji połączeń oraz stabilne podparcie termiczne dolnej części komparatora. Jednocześnie ich lokalizacja z dala od wejść minimalizuje sprzężenia pasożytnicze pomiędzy sygnałami dynamicznymi a linią prądową.



Rysunek 43: Layout komparatora analogowego CMOS.

Ostatnim krokiem była integracja wszystkich zaprojektowanych wcześniej bloków w kompletny layout dwupoziomowego dyskryminatora. Finalną topografię zaprezentowano na Rys. 44. Linie zasilania VDD oraz VSS poprowadzono odpowiednio w górnej i dolnej części struktury, tworząc stabilne magistrale. Sygnały wejściowe (*Input_Signal*, *INP_High*, *INP_Low*) oraz wyjściowe (*Before_Delay*, *After_Delay*, *OUT*) rozmieszczono w sposób ułatwiający integrację z pozostałą częścią toru odczytu. Zadbano również o symetryczne prowadzenie ścieżek oraz ograniczenie wpływu pasożytniczych elementów layoutowych, istotnych przy pracy z szybkimi impulsami.



Rysunek 44: Layout kompletnego dwupoziomowego dyskryminatora CMOS.

7.4 Weryfikacja reguł projektowych (DRC)

Proces weryfikacji DRC (Design Rule Check) został przeprowadzony w celu potwierdzenia, że wykonany layout spełnia wszystkie wymagania technologiczne narzucone przez proces CMOS 180 nm. Reguły te obejmują m.in. minimalne szerokości i odstępy warstw, poprawność kontaktów i via, zgodność masek dyfuzji oraz metalizacji, a także zasady prowadzenia linii zasilania.

W trakcie pierwszego przebiegu analizy narzędzie wykryło kilka naruszeń, głównie związanych z:

- niejednoznacznym odstępem między warstwami metalu,
- zbyt małymi wymiarami niektórych kontaktów,
- kolizjami implantów na granicach bloków hierarchicznych.

Po dokonaniu poprawek i ponownym uruchomieniu kontroli, wszystkie błędy zostały wyeliminowane. Finalna wersja layoutu przechodzi DRC bez jakichkolwiek naruszeń, co potwierdza pełną zgodność z regułami technologii i gwarantuje możliwość poprawnej produkcji układu w fabryce półprzewodników.

7.5 Weryfikacja zgodności schematu z layoutem (LVS)

Weryfikacja LVS (Layout Versus Schematic) została przeprowadzona w celu jednoznacznego potwierdzenia, że topografia układu odpowiada jego logicznej strukturze opisanej na poziomie schematu elektrycznego. Analiza ta porównuje strukturę połączeń, typy elementów oraz przypisanie wszystkich pinów z obu reprezentacji projektu.

W początkowych iteracjach narzędzie LVS zgłosiło rozbieżności dotyczące:

- niepoprawnej identyfikacji węzłów sygnałowych,
- niejednoznacznego mapowania pinów w blokach hierarchicznych,
- duplikacji połączeń w części analogowej komparatora,
- różnic w liczbie via i kontaktów w stosunku do schematu.

Po ich analizie i korekcie dokonano ponownej weryfikacji, która zakończyła się pełnym sukcesem - layout jest w 100% zgodny ze schematem. Oznacza to, że:

- wszystkie tranzystory zostały poprawnie odwzorowane,
- połączenia między blokami odpowiadają logicznej netliście,
- nie występują żadne „floating nets", zwarcia ani rozłączenia,
- hierarchia projektu została zachowana bez błędów.

Uzyskanie pełnej zgodności LVS stanowi kluczowy krok przed ekstrakcją pasożytów i symulacjami post-layout, gwarantując, że fizyczna realizacja układu jest wiernym odzwierciedleniem projektu elektrycznego.

7.6 Ekstrakcja elementów podstawowych (RC extraction)

Po pomyślnym przejściu etapów DRC oraz LVS wykonano ekstrakcję pasożytniczą układu (Parasitic Extraction, PEX), której celem było odwzorowanie rzeczywistych pojemności, rezystancji oraz sprzężeń występujących w fizycznym layoucie dyskryminatora. Proces ten wykorzystano do wygenerowania tzw. widoku *extracted*, zawierającego kompletny model elektryczny obejmujący zarówno idealne elementy schematu, jak i pasożytnicze parametry wpływające na rzeczywistą pracę układu.

Wynik ekstrakcji przedstawiono na Rys. 45. Widok ten pozwala zweryfikować, czy struktura układu - po uwzględnieniu wszystkich efektów fizycznych - nadal spełnia założenia projektowe oraz zachowuje poprawne połączenia między blokami. W szczególności przeanalizowano:

- pojemności pasożytnicze na liniach sygnałowych *Input_Signal*, *INP_High* i *INP_Low*,
- rezystancję długich magistral zasilających VDD i VSS,
- sprzężenia pomiędzy liniami logicznymi a blokami analogowymi,
- wpływ parazytów na czas propagacji sygnałów *Before_Delay* oraz *After_Delay*.

Uzyskany model extracted posłużył następnie do symulacji post-layout, które pozwoliły ocenić, w jakim stopniu pasożyty modyfikują zachowanie układu, a także potwierdziły, że dyskryminator zachowuje stabilną pracę w pełnym zakresie sygnałów wejściowych.



Rysunek 45: Widok extracted po przeprowadzeniu ekstrakcji elementów podstawowyc układu dwupoziomowego dyskryminatora.

Dla zapewnienia porównywalności wyników, w symulacji post–layout ustawiono wszystkie wartości źródeł zasilających oraz sygnałów sterujących dokładnie tak, jak przedstawiono na rysunku 35. Pomimo identycznych parametrów wejściowych, przebiegi otrzymane po ekstrakcji różnią się od tych z rysunku 36. Rozbieżność wynika z obecności pasożytniczych pojemności, rezystancji oraz sprzężeń, które wpływają na rzeczywiste czasy propagacji, poziomy sygnałów oraz kształt zboczy. Wyniki przeprowadzonej symulacji post–layout przedstawiono na rysunku 46.

Rysunek 46: Przebiegi czasowe uzyskane z symulacji post–layout.

Przebiegi czasowe uzyskane z symulacji post–layout, uwzględniającej wpływ pasożytniczych pojemności, rezystancji oraz sprzężeń wprowadzonych przez strukturę fizyczną układu. Widoczne odkształcenia zboczy oraz drobne różnice poziomów wynikają z obecności parazytów, które modyfikują rzeczywiste czasy narastania i opadania sygnałów. Pomimo tych efektów układ zachowuje stabilną pracę, a reakcja dyskryminatora pozostaje bardzo szybka — opóźnienia propagacji są minimalne i praktycznie niewidoczne w skali przedstawionego wykresu. Wyniki te potwierdzają, że projekt jest odporny na degradację wynikającą z elementów pasożytniczych i zachowuje pełną funkcjonalność w warunkach post–layout.

8 Wnioski

Niniejsza praca obejmowała projekt, symulację oraz wstępną weryfikację dwupoziomowego dyskryminatora w technologii CMOS 180 nm, przeznaczonego do współpracy z układami detekcyjnymi eksperymentu ALICE. Na podstawie przeprowadzonych analiz, projektów oraz symulacji możliwe było ocenienie przydatności wybranej architektury oraz określenie kierunków dalszego rozwoju układu.

8.1 Podsumowanie pracy

Celem niniejszej pracy było zaprojektowanie oraz wstępna weryfikacja układu dyskryminatora dwupoziomowego w technologii CMOS 180 nm, przeznaczonego do współpracy z detektorem FIT w eksperymencie ALICE w CERN. Zrealizowano zarówno część analityczno–koncepcyjną, jak i praktyczną, obejmującą projekt układu na elementach dyskretnych oraz w formie specjalizowanego układu scalonego (ASIC).

W pierwszej kolejności przeanalizowano wymagania czasowe i amplitudowe stawiane torowi odczytu przez poszczególne poddetektory FIT (FT0, FV0, FDD), ze szczególnym uwzględnieniem szerokiego zakresu amplitud (od pojedynczych miliwoltów do kilku woltów) oraz bardzo krótkich czasów narastania impulsów. Na tej podstawie określono kluczowe parametry, które musi spełniać dwupoziomowy dyskryminator: dużą dynamikę napięciową, mały błąd czasowy (*time walk*), niewielki jitter oraz odporność na zakłócenia.

Następnie przeprowadzono przegląd architektur komparatorów CMOS oraz dyskryminatorów czasowych. Omówiono komparatory z przedwzmacniaczem, komparatory dynamiczne oraz dynamiczne z dodatnim sprzężeniem zwrotnym, wskazując ich zalety i ograniczenia w zastosowaniach detektorowych. W części poświęconej dyskryminatorom porównano klasyczny dyskryminator progowy (LED), dyskryminator stałofrakcyjny (CFD) oraz dyskryminator dwupoziomowy (DTD). Wykazano, że przy zadanych wymaganiach, *DTD* stanowi dobry kompromis pomiędzy złożonością układu a możliwością redukcji efektu *time walk*.

Na tej podstawie dokonano wyboru koncepcji dwupoziomowego dyskryminatora z linią opóźniającą jako rozwiązania najlepiej dostosowanego do specyfiki sygnałów z detektora FIT oraz do implementacji w technologii CMOS 180 nm. Przygotowano projekt układu na elementach dyskretnych, wykorzystując szybkie komparatory i prostą logikę cyfrową. Symulacje przeprowadzone w środowisku LTspice potwierdziły poprawność zasady działania: układ generuje impuls wyjściowy wyłącznie w przypadku spełnienia warunku sekwencyjnego przekroczenia progu niskiego i wysokiego w zadanym przedziale czasu, a jitter czasowy jest istotnie mniejszy niż w przypadku klasycznego dyskryminatora progowego.

W dalszej części pracy zaprojektowano dwupoziomowy dyskryminator w technologii CMOS 180 nm. Opracowano schematy tranzystorowe podstawowych bloków (inwerter, bramka NAND, bramka AND, komparator analogowy), a następnie kompletny schemat układu dyskryminatora. Symulacje przedlayoutowe na poziomie schematu potwierdziły zgodność działania z założeniami funkcjonalnymi oraz poprawność detekcji dwóch progów napięciowych.

Kolejnym etapem był projekt topografii (layout) poszczególnych bloków oraz całego układu. Dla zaprojektowanego layoutu wykonano weryfikację DRC, która potwierdziła zgodność z regułami projektowymi technologii CMOS 180 nm, oraz LVS, która wykazała pełną zgodność layoutu ze schematem elektrycznym.

8.2 Propozycje dalszych prac

W obecnej architekturze brakuje w pełni dopracowanych rozwiązań umożliwiających obsługę sygnałów o bardzo szerokim zakresie amplitud — od impulsów rzędu 3 mV, które wymagają toru o wysokiej czułości, aż po sygnały sięgające 5 V, które muszą zostać stłumione do poziomów bezpiecznych dla technologii CMOS 180 nm. Aby zapewnić poprawną pracę dwupoziomowego dyskryminatora w całym wymaganym zakresie amplitud, konieczna jest dalsza rozbudowa i optymalizacja układu. W szczególności należy zwrócić uwagę na rozbudowę układu o pełnoprawny tor tłumiący oraz na poprawę parametrów wzmacniacza wejściowego, który odpowiada za czułość toru niskonapięciowego. W związku z tym proponuje się następujące kierunki rozwoju:

- **Optymalizację wzmacniacza wejściowego** w torze niskich amplitud, tak aby umożliwić detekcję sygnałów o wartości około 3 mV. Wymaga to obniżenia efektywnego progu detekcji poniżej 20 mV poprzez modyfikację topologii wzmacniacza, zastosowanie dodatkowych stopni wzmocnienia o niskim jitterze oraz implementację układów kompensacji offsetu komparatora.
- **Dopasowanie pasma toru wzmacniającego** tak, aby poprawnie przetwarzał impulsy o czasie narastania rzędu kilku nanosekund. Uniknięcie zniekształceń amplitudowych i czasowych jest kluczowe dla prawidłowego określenia momentu przekroczenia progu LT.
- **Rozbudowę układu o kompletny tor tłumiący** przeznaczony do obsługi sygnałów o amplitudach do 5 V. Należy zapewnić stabilne i powtarzalne tłumienie, wysoką liniowość oraz minimalny wpływ pojemności pasożytniczych na szybkość narastania i opadania impulsów. Zasadne jest także rozważenie wersji programowalnej, umożliwiającej precyzyjne dopasowanie poziomu tłumienia do różnych typów fotopowielaczy.
- **Analizę integracji toru wzmacniającego i tłumiącego** w jednej strukturze ASIC, z uwzględnieniem minimalizacji przesłuchów pomiędzy torami pracującymi z różnymi amplitudami. Wpływa to bezpośrednio na jitter i na dokładność wyznaczania progów LT oraz HT.
- **Przeprowadzenie rozszerzonej analizy PVT** (proces–napięcie–temperatura) z osobnym uwzględnieniem obu torów. Celem jest ocena stabilności wzmocnienia toru niskonapięciowego oraz wartości tłumienia toru wysokonapięciowego w różnych warunkach pracy.
- **Implementację programowalnych progów LT i HT** z użyciem przetworników C/A lub matryc rezystorowych, co umożliwi kompensację niejednorodności detektorów oraz dostosowanie działania dyskryminatora do warunków eksperymentalnych.
- **Zaprojektowanie programowalnej linii opóźniającej**, pozwalającej na dostrojenie czasu odniesienia w zależności od amplitudy sygnału i aktywnego toru przetwarzania.
- **Weryfikację laboratoryjną prototypu dwutorowego**, obejmującą pomiar jitteru, sprawdzenie jednoznaczności detekcji dla sygnałów 3–10 mV, ocenę skuteczności toru tłumiącego do 5 V oraz testy z impulsami o różnych czasach narastania. Pozwoli to potwierdzić, czy architektura dwutorowa skutecznie eliminuje ograniczenia pojedynczego toru dyskryminacji.
- **Analizę odporności radiacyjnej** (TID, SEE), w szczególności elementów toru wzmacniającego, które są najbardziej podatne na zmiany parametrów w środowisku promieniowania typowym dla eksperymentów LHC.

Realizacja powyższych prac pozwoli na pełną weryfikację koncepcji dwupoziomowego dyskryminatora oraz umożliwi jego dalszą integrację w wielokanałowym systemie front-end detektora FIT w eksperymencie ALICE.

Literatura

[1] ALICE Collaboration. Fast interaction trigger (fit), 2025. [Dostęp: 26.09.2025]. URL: https://alice-collaboration.web.cern.ch/menu_proj_items/FIT.

[2] ALICE Collaboration. The fast interaction trigger in alice: Performance and upgrade. *arXiv preprint*, 2025. [Dostęp: 26.09.2025]. URL: https://arxiv.org/html/2503.05518v1.

[3] ALICE Collaboration. The alice fast interaction trigger upgrade, 2020. [Dostęp: 26.09.2025]. URL: https://indico.cern.ch/event/895086/contributions/4723710/attachments/2420903/4143816/The%20ALICE%20Fast%20Interaction%20Trigger%20Upgrade%20v5.pdf.

[4] Shruti Hathwalia. Analysis & design of low power cmos comparator at 90nm technology. *International Journal of Engineering Research and Applications (IJERA)*, Vol. 4, Issue 4, Version 1:289–292, 2014. [Dostęp: 26.09.2025]. URL: https://www.ijera.com/papers/Vol4_issue4/Version%201/AT044289292.pdf.

[5] Vishal Saxena. Cmos comparator design: Preamp & latch analysis. [Dostęp: 26.09.2025]. URL: https://www.eecis.udel.edu/~vsaxena/courses/ece614/Handouts/Comparator%20Slides.pdf.

[6] Roubik Gregorian. *Introduction to CMOS Op-Amps and Comparators*. Springer, 1999.

[7] Behzad Razavi. *Design of Analog CMOS Integrated Circuits*. McGraw-Hill, second edition, 2016.

[8] Rohit Mongre and R. C. Gurjar. Design of low power & high speed comparator with 0.18µm technology for adc application. *International Journal of Engineering Research and Applications (IJERA)*, 2014. [Dostęp: 26.09.2025]. URL: https://www.ijera.com/papers/Vol4_issue8/Version%201/V04801146153.pdf.

[9] Labonnoh Farzana Rahman, Mamun Bin Ibne Reaz, Chia Chieu Yin, Mohammad Alauddin Mohammad Ali, and Mohammad Marufuzzaman. Design of high speed and low offset dynamic latch comparator in 0.18 µm cmos process, 2015. [Dostęp: 26.09.2025]. URL: https://scispace.com/pdf/design-of-high-speed-and-low-offset-dynamic-latch-comparator-54jbhaqt5l.pdf.

[10] Saranya P.M, Jyothish Chandran G, and Shilpa K.S. Design of high performance double tail comparator. *ICTACT Journal on Microelectronics*, 2014. [Dostęp: 26.09.2025]. URL: https://ictactjournals.in/paper/IJME_Vol_3_Iss_4_Paper_4_437_440.pdf.

[11] Philip E. Allen and Douglas R. Holberg. *CMOS Analog Circuit Design*. Oxford University Press, New York, 2002.

[12] F. Anghinolfi, P. Jarron, F. Krummenacher, E. Usenko, and M. C. S. Williams. Nino: An ultrafast low-power front-end amplifier discriminator for the time-of-flight detector in the alice experiment. *Nuclear Instruments and Methods in Physics Research A*, 2004. [Dostęp: 26.09.2025]. URL: https://ieeexplore-1ieee-1org-1000047iv00b0.wbg2.bg.agh.edu.pl/stamp/stamp.jsp?tp=&arnumber=1344270.

[13] Giovanni Franchi. Fundamentals of electronics for high energy physics. [Dostęp: 26.09.2025]. URL: https://indico.cern.ch/event/566138/contributions/2287560/attachments/1400219/2139194/FUNDAMENTALS_r2.pdf.

[14] M.A. Baturitsky and O.V. Dvornikov. The monolithic double-threshold discriminator. *Nuclear Instruments and Methods in Physics Research Section A*, 428:478–489, 1999. [Dostęp: 26.09.2025]. URL: https://www.sciencedirect.com/science/article/abs/pii/S0168900299001655.

[15] A. Balla, L. Benussi, M. Bertani, S. Bianco, G. Corradi, F. L. Fabbri, P. Gianotti, V. Lucherini, E. Pace, L. Passamonti, F. Pompili, V. Russo, and S. Sarwar. A new low-walk double-threshold discriminator. *Laboratori Nazionali di Frascati, Italy*, 2012. [Dostęp: 26.09.2025]. URL: https://www.academia.edu/93426997/A_new_low_walk_double_threshold_discriminator.

[16] Texas Instruments. *LMH6629 – 900-MHz Ultra-Low Noise, Low Distortion Operational Amplifier*, 2023. [Dostęp: 26.09.2025]. URL: https://www.ti.com/lit/ds/symlink/lmh6629.pdf.

[17] Texas Instruments. *TLV3801 – 225-ps High-Speed Comparator with LVDS Outputs*, 2023. [Dostęp: 26.09.2025]. URL: https://www.ti.com/lit/ds/symlink/tlv3801.pdf.

[18] Texas Instruments. *SN74AUC1G08 – Single 2-Input Positive-AND Gate*, 2023. [Dostęp: 26.09.2025]. URL: https://www.ti.com/lit/ds/symlink/sn74auc1g08.pdf.

[19] onsemi. *MC10EP195: 3.3 V / 5 V ECL Differential 2:1 Multiplexer with Programmable Output Delay*, 2016. [Dostęp: 26.09.2025]. URL: https://www.mouser.com/datasheet/2/308/MC10EP195-D-109811.pdf.