Práctica 1: Operaciones concurrentes en VHDL

28 de Agosto de 2026

1 Objetivo

Demostrar a los estudiantes que en un FPGA las declaraciones concurrentes se efectúan al mismo tiempo (en paralelo). Implantar operaciones concurrentes mediante el diseño de distintas operaciones independientes, en donde el orden de escritura de las instrucciones concurrentes no afecta el resultado de síntesis o de simulación.

2 Especificaciones

Desarrollar un circuito digital que implemente las siguientes operaciones en paralelo:

- Parpadeo de dos led a una frecuencia variable e independientes entre sí.
- Contador de 7 bits (0 a 99 [Realizar el truncamiento de los números mayores a 99]).

El control del parpadeo de los led será mediante tres bits de entrada, donde cada bit controlará la frecuencia de parpadeo de un led. Cuando todos los bits estén apagados (000), el parpadeo de los led será a la frecuencia más baja (1 Hz), y cuando todos los bits estén encendidos (111), el parpadeo de los led será a la frecuencia más alta.

El contador se incrementará cada segundo y se reiniciará al llegar a 99.

Para el desarrollo de la práctica se propone la siguiente arquitectura:




Figure 1: Propuesta de arquitectura del sistema a desarrollar.

3 Actividad complementaria (1 pt extra)

Usando los mismos bloques, realizar un reloj digital que muestre el siguiente formato: $MM.SS$