

The background of the entire page is a repeating pattern of stylized pineapples. Each pineapple is depicted with a bright yellow body, a black outline, and a crown of five green leaves. The pineapples are arranged in a scattered, overlapping manner across the white background.

NOTES

日期: /

Verilog 基础知识

1. 数表示形式:

① 无符号数: $\langle \text{长度} \rangle' \langle \text{进制} \rangle, \langle \text{数值} \rangle$

eg: $2'b00 \rightarrow (00)_2$

$5'd8 \rightarrow (01000)_2$

② 有符号数: $\langle \text{长度} \rangle' \langle sb \rangle \langle \text{数值} \rangle$ signed 有符号

eg: $8'sb \ 0111011 \rightarrow (-69)_2$

$\begin{array}{r} 0111010 \\ 1000101 \end{array} \rightarrow -69$

有符号数是按补码表示的, 即第一位为符号位.

2. If 语句.

3. Case 语句: Case (表达式)

4. 三种描述方式:

取值1. 语句1

① 结构级描述 (也称门级描述): 全部用门原语, 底层模块调用

取值2. 语句2

② 数据流级描述 (全部用 assign 语句)

default: 默认以语

③ 行为级描述 (全部用 always 语句)

endcase

if, case 等

5. 阻塞, 非阻塞

(1) 阻塞赋值语句:

① 格式: 变量 = 表达式

$a1 = 4'b00$

$a2 = 4'b01$

> 一一赋值.
需要排队

日期: /

(2) 阻塞赋值语句:


① 格式: 变量 = 表达式

$A_1 \in 4'b00$

$A_2 \in 4'b01$

> 同时发生, 不同顺序

二. Verilog 模块结构



二选一数据选择器:

module MUX21(a, b, s, y);

input a, b, s;


output y;

assign y = (s ? a : b);

endmodule

日期: /

边沿D触发器



```
module DFF1 (D, clk, Q);
```

```
input D, clk;
```

```
output Q;
```

```
reg Q;
```

```
always @ (posedge clk)
```

clk上升沿

> always 语句块

```
Q <= D;
```

```
endmodule
```

2 assign 语句: 连续赋值语句

小格式: assign 赋值目标 = 表达式

特点: ① 总是处于活跃状态, 只要表达式中操作数有变化, 即进行计算, 赋值
② 赋值目标必须是 wire 型, wire 表示电路间的连线。

拼接复制运算符:

a_1	a_0	$[a_1, a_0]$
0	0	00
0	1	01
1	0	10
1	1	11

Eg: $Y = \{4'b001, 2'b11\};$

$Y = \underline{10011}$

$Y = [4'b001, 2'b11]; Y = \underline{001011}$
4'b01

日期: /

条件运算符

格式: 表达式1 ? 表达式2 : 表达式3

① 结果: 表达式1 结果为表达式2 ② 可嵌套

0

x

3

x

3. always 语句块 (边沿和电平)

① 基本知识:

格式: always @ (敏感信号列表)

各类顺序语句

Eg: always @ (posedge clk) 上升沿

Q = D

赋值目标必须是 reg 型

② 敏感条件: 边沿敏感, 电平敏感

1. 边沿敏感: (posedge 信号名) 上升沿
(negedge 信号名) 下降沿

2. 电平敏感: (信号名列表) 信号列表中的任一信号有变化

Eg: (a, b, c) (a or b or c) 2种写法一致

日期: /

assign 和 always 区别:

① assign 适用于激活状态, always 适用于整个的时间表.

② assign 赋值目标为 wire always 赋值目标为 reg

4. 底层模块和: 门原语调用

(1) 底层模块调用:

端口映射有二种方法.

① 端口名关联法 (命名法)

.a (w-a)

.b (w-b)

.c (w-c)

格式: (. 底层端口名1 (外抽信号名1), . 底层端口名2 (外抽信号名2), ...)

② 顺序法.

格式: (外抽信号1, 外抽信号2, ...) 必须按顺序

(2) 门原语调用:

格式: 门原语名 实例名 (端口连接 $y, a, b \Rightarrow d, g$)
清晰 输出在前, 输入在后

日期: /

<<计数器>> 任意进制模值计数器.

时序逻辑 = 组合逻辑 + 触发器

例: 用反馈清零法设计一个模55的加法计数器.

模55 \rightarrow 计数范围 $0 \sim 54 \rightarrow$ 考虑输出 = 进制位宽

54的进制是 110110 \rightarrow 输出 [5:0] 位宽

```
Module count_5 (clk, res, y);
```

```
    input clk;
```

```
    input res;
```

```
    output [5:0] y;
```

```
    reg [5:0] y;
```

```
always @ (posedge clk or negedge res)
```

```
begin
```

```
    if (!res) y <= 6'b0 (6位0)
```

```
    else if (y == 6'b110110 y <= 6'b0
```

```
    else y <= y + 6'b1 (加1)
```

```
end
```

```
endmodule
```

日期: /

例2. 利用反置数法设计一个模9减法计数器

模9 \rightarrow 计数范围 0~8 \rightarrow 输出范围 [3:0]

```
module cont_5 (clk, res, y);
```

```
input clk;
```

```
input res;
```

```
output y;
```

```
reg [3:0] y;
```

```
always @ (posedge clk or negedge res)
```

```
begin
```

```
if (!res) y <= 4'b1000;
```

```
else if (y == 4'b0) y <= 4'b1000;
```

```
else y <= y - 1'b1;
```

```
end
```

```
endmodule.
```


日期: /

例3: 利用反置数法设计一个模9加法计数器。

```
module count (clk, rst_n, cnt);
```

```
input clk;
```

```
input rst_n;
```

```
output cnt;
```

```
reg [3:0] cnt;
```

```
always @ (posedge clk or negedge rst_n)
```

```
begin
```

```
if (!rst_n) cnt <= 4'b0011
```

```
else if (cnt == 4'b1011) cnt <= 4'b001;
```

```
else cnt <= cnt + 1'b1
```

```
end
```

```
endmodule
```

3 → 11
置数.

日期: /

Test bench 仿真源程序

测试平台:

激励信号产生 → 待测试模块 → 输出信号监视器

Eg: 'timescale 1ns/1ps → 时间单位 / 时间精度

module tb_mux2-1 ();

reg a, b, sel;

输入
待测试模块的输入信号, 声明为 reg 型

wire out;

待观察的输出信号, 声明为 wire 型
输出

initial begin

a=0; b=0; sel=0;

end

always #10 a = ~a

延时控制 (10ns)

always #20 b = ~b

always #80 sel = ~sel

← 激励信号生成.
(待测模块输入信号的产生)

mux2-1 u1 (a, b, sel, out)

endmodule

日期: /

例1. 实现-与-2输入与门, 并搭建仿真环境



代码:

仿真环境: (testbench)

```
module And(a,b,y): 'timescale 1ns/1ps
```

```
input a;
```

```
module tb_And();
```

```
input b;
```

```
reg a,b;
```

```
output y;
```

```
wire y;
```

```
assign y = a&b;
```

```
initial
```

```
endmodule
```

```
begin
```

```
{a,b}=00;
```

```
a b out
```

```
0 0 0
```

```
0 1 0
```

```
1 0 0
```

```
1 1 1
```

```
#50, {a,b}=01;
```

```
#50, {a,b}=10;
```

```
#50, {a,b}=11;
```


```
end
```

```
And u1(a,b,out)
```

```
endmodule
```

日期: /

例: 搭建一个2选1数据选择器的仿真环境(用逻辑门实现)



源码:

仿真环境(testbench):

```
module MUX_2-1(out, a, b, sel);
```

```
'time scale 1ns/1ps
```

```
input a, b, sel;
```

```
module tb_MUX_2-1();
```

```
output out;
```

```
reg a, b, sel;
```

```
wire a1, b1, sel-, out; 输出在前
```

```
wire out;
```

```
not(sel-, sel); 输入在后
```

```
MUX_2-1 U1(out, a, b, sel);
```

```
and(a1, a, sel-);
```

```
initial
```

```
and(b1, b, sel);
```

```
begin
```

```
or(out, a1, b1);
```

```
a = 1'b0; b = 1'b1; sel = 1'b0;
```

```
endmodule
```

a	b	sel	
0	1	0	选a
0	0	0	
0	1	1	
1	1	1	选b

```
#0 b = 1'b0;
```

```
#5 b = 1'b1; sel = 1'b1;
```

```
#5 a = 1'b1;
```


```
end
```

```
endmodule
```

日期: /

例: 搭建4选1数据选择器的仿真环境 (根据sel信号值取不同的数据输出)

sel	A	B	C	D	out
00	0	x	x	x	0
01	1	x	x	x	1
10	x	0	x	x	0
11	x	1	x	x	1
00	x	x	0	x	0
01	x	x	1	x	1
10	x	x	x	0	0
11	x	x	x	1	1



源程序:

仿真环境 (testbench)

module Mux4-1(A,B,C,D, sel, out);

'timescale 1ns/1ps

input A,B,C,D;

module tb-Mux4-1();

input [1:0] sel;

reg A,B,C,D;

output out;

reg [1:0] sel;

reg out;

wire out;

always @ (A,B,C,D)

Mux4-1 U1(A,B,C,D, sel, out);

begin

initial
begin

case (sel)

sel = 2'b00;

2'b00 : out = A;

[A,B,C,D] = 4'b0xxx;

2'b01 : out = B;

#10 [A,B,C,D] = 4'b1xxx;

2'b10 : out = C;

// 修改数据 ---

2'b11 : out = D;

sel = 2'b01;

end

end
endmodule

endmodule

日期:

/

Case 执行前匹配.

Case 2 对 z (或?) 不关心, 即匹配.

Case x 最严格 x, z (或?) 都关心.

任务函数 task function

task: 定义的元组列表. 调用时需给输入. 输出列表.

function: 定义的只定义输入. 输出译成数据字典

generate 语句. 通过 generate 翻译成语句块

声明 genvar 类型变量

module demo (...);

--

genvar i;

generate

for (i=0; i<5; i++) begin: generate_name

initial begin

:

end

end

endgenerate

endmodule

日期: /

always 语句:

① 用always 来描述组合逻辑时, 必须用阻塞赋值 (=)

② 时序 非阻塞 (<=)

③ 在同一always 语句, 不要混合使用阻塞和非阻塞.

task, function:

① 函数不消耗时间, 任务会消耗时间.

② 函数只能通过返回值输出, 也定义了output类型端口.

任务只能通过output类型

③ 任务可以调用函数, 函数不可以调用任务

日期: /

系统函数

display 可以自动换行

1. \$display, \$write: 将信息打印在屏幕上

(其中 \$time: 时间戳的整数部分, \$realtime 无这种要求)

int a 10;

\ddd: 八进制数 ddd 对应 ASCII 字符.

%a 显示 0000---1010
32位

%oa 显示 1010

\n: 换行符. \t: 制表符.

\$random: 返回一个32位的有符号整型随机数. 内存清零运算产生随机数

\$finish: 结束信息

\$readmemb 和 \$readmemh.

若有一个数据文件, 用 \$readmemb 将其读入用于存储的一个1D变量中去

\$readmemb 读入的数据文件的数字必须是二进制的. \$readmemh → 十六进制

\$fopen, \$fclose, \$fdisplay, \$fwrite.

用于文件的输入输出

↓
将测试的内容写入文件.

\$fdisplay 会自动换行
而 \$fwrite 不会

\$test\$plusargs, \$value\$plusargs

无需编译, 可以输入信息进行参数改变或逻辑逻辑.

传递开关参数

传递值参数

日期: /

有限状态机(FSM)




1101 的序列检测器


1. Mealy Moore

状态转移: 均与输入+状态有关

状态输出: Mealy: 与输入+状态有关. Moore: 与状态有关




Moore: 输出只跟状态有关



① IDLE 标志位 ② Moore: output 1

日期: /



输出与状态/输入有关

Moore: output 比状态跳转晚 \rightarrow cycle. 而 Mealy 不会

3. Verilog 代码实现:

一段式 - 固定模板 always @ (posedge clk or posedge reset)

二段式 - 组合逻辑 always @ (*)

三段式 - 输出逻辑

\rightarrow Moore: 时序逻辑.
Mealy: 组合逻辑

case
状态 1: ① 组合逻辑.
② 时序逻辑.
状态 2: --
:
--

Moore: if (reset) begin

output <= 0

end else case ()

output = --

default --

Mealy: always (*)

if (reset) begin

output <= 0;

end else begin

case (state)

state 1: --

if (input == 1) output = --;

日期 reg state, next_state;

```
always @ (posedge clk or posedge reset)
begin
```

```
    if (reset) begin
        state <= IDLE;
```

```
    end else begin
        state <= next_state;
```

```
    end
```

```
end
```

固定模板.

```
always @(*)
```

```
begin
```

```
    case (state)
```

```
        IDLE: begin
```

状态转移, if (input == 1) begin

```
            next_state = STATE_A
```

此处不变,

```
        end else begin
```

```
            next_state = IDLE
```

```
        end.
```

```
    end
```

```
    B:
```

```
        default: next_state =
```

```
    end case
```

```
end
```

状态转移

日期: /

```
always @ (posedge clk or posedge reset.)
```

```
begin
```

```
    if (reset) begin
```

```
        output_signal <= 0;
```

```
    end else begin
```

```
        case (state)
```

```
            STATE_A: output_signal <= 0;
```

```
            default: output_signal <= 0;
```

```
    end;
```

输出逻辑

日期: /

时序逻辑:

一. 触发器

1. D触发器:

```
module dff (clk, din, dout)
```

```
input clk, din;
```

```
output dout;
```

```
reg dout;
```

```
always @ (posedge clk) begin
```

```
    dout <= din;
```

```
end
```

```
endmodule
```

2. 带使能电平及异步D触发器:

```
module dff_rst (clk, rst_n, din, dout)
```

```
input clk, din, rst_n;
```

```
output reg dout;
```

```
always @ (posedge clk) begin
```

```
    if (!rst_n) begin
```

```
        dout <= din;
```

```
    end else begin
```

```
        dout <= 0;
```

```
    end
```

```
endmodule
```

日期: / /

2. 移位寄存器:

```
module shifter (clk, rst_n, load_enable, load_data, dout);
```

```
input clk, rst_n, load_enable;
```

```
input [7:0] load_data;
```

```
output [7:0] dout;
```

```
reg [7:0] shift_data;
```

```
always @ (posedge clk) begin
```

```
if (!rst_n)
```

```
    shift_data <= 1'b0;
```

```
else begin
```

```
    if (load_enable)
```

```
        shift_data <= load_data;
```

```
    else
```

```
        shift_data <= {shift_data[6:0], shift_data[7]};
```

```
    end
```

```
end
```

```
assign dout = shift_data;
```

```
endmodule
```

日期: /

基础知识:

CPLD: Complex Programmable Logic Device.

复杂可编程逻辑器件.

乘积项 (PT)

规模较小, 逻辑复杂度低, 适用于逻辑控制.

FPGA: Field Programmable Gate Array

现场可编程门阵列

查找表 (LUT)

规模大, 逻辑复杂度高, 适用于完成复杂算法.

FPGA特点: 并行结构, 低延时, 可重构, 开发灵活, 效率高

比较: VS. 单片机 (或 DSP): FPGA价格更高, 但可以覆盖单片机 (侧重系统控制) 和 DSP (为高速数据处理器) 无法满足的需求. 现在 FPGA 业界或 ARM 和 DSP 越来越普遍. 还有正在研究.

VS. GPU: GPU 计算性能通常优于 FPGA, 但 FPGA 灵活度更高, 功耗更低. 在小众和高性价比上, FPGA 具有优势.

VS. ASIC (专用集成电路): FPGA 提供了高灵活性和较低的产品开发成本. 在小批量生产时, FPGA 较于 ASIC 有成本优势, 因为 ASIC 有高昂的 NRE (一次工程成本).

日期: /

EDA:

设计方法:

① Top-down 设计: 从系统设计入手, 自顶向下进行规划和设计.

② IP 核复用: IP (软核、固核、硬核)

Soc (片上系统) system on chip.

数字设计流程:

将逻辑网表映射到具体的门级电路中.

设计输入 → 逻辑仿真 → 综合 → 布局布线 → 时序仿真 → 编程配置.

↓
1. 原理图输入

2. 硬件描述语言 (HDL)

高层次 → 低层次描述
(HDL 代码) (门级网表)

将高层次的
设计输入
映射到
器件中.

验证设计在逻辑上的正确性

加入实际的延迟信息, 对电路的时序性能进行验证

日期: /

Moore 输出只与当前状态有关 \rightarrow 同步输出

Mealy 还与输入有关 \rightarrow 异步输出

Mealy 比 Moore 输出变化上领先一个时钟周期

ASCII: 0-31: 控制字符.

32-126: 可打印字符: space: 32

数字 '0' \rightarrow '9' 48-57

大写英文字母 'A' \rightarrow 'Z' 65-90

小写英文字母 'a' \rightarrow 'z' 97-122

JK 触发器: $Q_{n+1} = JQ_n + KQ_n$.

RS : $Q_{n+1} = S + RQ_n$

可综合的语句:

(=, <=)

always, begin-end, assign/过程赋值, if-else/case, for.

`define, `ifdef `else, `endif

日期: /

常见的编码方式需要多少状态寄存器。

1. 顺序编码: N 个状态, 需 $\log_2 N$ 位. $2 \rightarrow 1$
 $5 \rightarrow 3$
2. 格雷码 (特殊顺序编码) 需 $\log_2 N$ 位.
3. 约翰逊编码 (Johnson, 环形编码) N 位.
4. 独立热码 / 一位热码 N 位

二进制计数器:

N 位 = 进制计数器, $0 \sim 2^N - 1$ 4 位: $0 \sim 2^4 - 1$
即 $0 \sim 15$

十进制计数器:

每计数到 9 $\xrightarrow{\text{置数}}$ 0

function 不包含时序控制 (例如计数器 # 或 @)

必须在指定的时间内完成执行 但是 task 可以给予控制