Vol. 29 Dec. 2009

文章编号:1001-9081(2009) S2-0201-02

可重构系统重构过程的两种优化技术

朱 琳 杭德全

(国家数字交换系统 工程技术研究中心,郑州 450002)

(linzhu_2008@163.com)

摘 要:可重构系统以其灵活性和高效性得到了越来越多的关注,但是随着可重构逻辑器件规模的不断扩大,配置文件的相应增加,导致重构时延过长,使得可重构系统的重构时延成了可重构系统的瓶颈。介绍了两种缓解这一问题的优化技术。

关键词:可重构系统;配置压缩;配置缓存;抖动

中图分类号:TN702 文献标志码:A

Two optimization techniques for the reconfiguration of reconfigurable system

ZHU Lin, HANG De-quan

(Engineering and Technological Research Center, National Digital Switching System, Zhengzhou Henan 450002, China)

Abstract: The reconfigurable system has gained more and more attention due to its flexbility and high effciency. But with the enlarging of FPGA size, the dramatic increase in configuration data size has resulted in a corresponding increase in delay for reconfiguration, and the delay of reconfiguration has been the "bottleneck", which restricts the development of reconfiguration system. So two techniques for solving the bottleneck were proposed.

Key words: reconfigurable system; configuration compression; configuration caching; jitter

0 引言

大规模高性能可重构逻辑器件的出现和软硬件设计方法的改进 极大地促进了可重构计算系统的发展 但是器件规模的不断扩大和配置文件的不断增加所带来的巨大的重构延迟却成了制约可重构系统^[1]发展的瓶颈问题。研究表明器件的重构时间占据了可重构系统运行时间的 25% ~98% ,所以如何减少重构的时延开销 ,从而提高系统的性能成了新的研究热点。

1 瓶颈产生原因

- 1)可重构逻辑器件规模的不断扩大导致配置文件的不断增加。
- 2) 器件的重构时间和器件上任务执行时间在数量级上的差别。

从以上两点可以看出 这一"瓶颈"问题可以从两个方面得以解决:一是缩减配置规模 减少配置文件的下载时延;二是优化配置序列 减少器件的重构次数。

2 配置压缩

2.1 配置压缩的介绍

配置压缩的目的是减少配置的传输量 配置的压缩是在编辑的阶段完成的 经过压缩的配置存储在片外的存储器上,当重构发生时 被压缩的配置被下载到器件上 并完成解压缩过程。其压缩过程如图 1 所示,解压缩过程如图 2 所示。

如图 1 所示 配置压缩的两个关键性问题是:

1) 寻找有效的压缩算法。由于配置的特殊性质 "所以经过解压缩配置生成的电路必须和原来的配置所代表的电路完

全一致 不然会导致芯片的功能出错 ,或者是烧毁芯片 ,所以配置压缩一般采用无损压缩技术。

2)由于配置文件的解压缩过程是在可重构逻辑器件上进行的,所以配置压缩算法的解压缩过程要相对简单,解压缩电路不能带来硬件的巨大开销。




图 2 配置的解压缩过程

2.2 配置压缩的研究现状

目前主流的无损压缩算法有算术编码、霍夫曼编码和字典式的 LZ 系列编码等。虽然基于统计模型的算术编码的压缩比最高。但是不断缩小的区间对算术的精度要求很高。硬件很难实现。同时算术编码假设输入字符串的字符之间是无关的。这也和实际不相符。而常规霍夫曼编码。解压缩时每个输出字符串都需要查找霍夫曼树,此过程很难用流水线方式实现,解压缩效率很低。

与以上 2 种压缩方法不同,基于字典式的 LZ 系列算法的压缩和解压缩过程并不对称,解压缩过程比压缩过程简单很多,易于用硬件实现,且该算法的实现不依赖特定 FPGA 结构,所以现在目前大多数的研究都是基于该算法的,并取得了良好的效果。例如,文献 [2]改进了经典的 LZW 算法,取得

收稿日期:2009-08-21。

作者简介:朱琳(1983 -) ,女 ,河南商丘人 ,硕士研究生 ,主要研究方向:SoC 技术; 杭德全(1964 -) ,男 ,安徽全椒人 ,高级工程师 ,主要研究方向:SoC 技术。

了 5 以上的压缩比; 另外利用 Xilinx 公司 XC6200 器件的通配符结构的压缩算法, 取得的压缩比为 7, 但只适用于 XC6200 一种器件, 不具有普适性; 同时主流 FPGA 厂商 Xilinx 公司的商业软件里采用了一种基于 LZ77 的算法, 用来压缩其配置文件, 文献 [3] 表明解压缩的硬件开销不超过 1%。

目前根据配置文件的结构特点 部分研究也将有损压缩技术引进到配置压缩中来 但是还都没有具体的研究成果 仅处于探索阶段。

3 配置缓存

配置缓存是减少重构延时的另一关键技术,它是将片上即将被重新调用的配置保留在可重构器件上,从而减少配置文件的下载和可重构器件的重构次数。

3.1 配置缓存的特性

配置缓存和数据缓存具有一定的相似性,但是数据缓存和指令缓存的缓存替代策略却不适用于配置缓存,主要原因有以下几点:

- 1)在通用处理系统中,数据块的延时是固定的;但是在可重构计算系统中 配置大小的不确定性,导致了配置延时的不确定性;所以在配置缓存替代策略的设计中不仅要考虑配置的历史执行信息 还必须充分考虑配置的大小,不合理的替代策略不仅不能减少重构时延,还可能带来更大的时延。
- 2)有限的片上存储空间造成了配置文件在可重构器件和片外存储器之间的频繁交换,使得可重构计算系统更容易发生由于下载地址重叠所造成的"抖动"问题。
- 以上因素决定了 配置的大小和配置的历史执行信息成为配置缓存替代策略的两大关键因素 缺一不可。同时不同编程模型器件的编程特征也增加了配置缓存的复杂性。

3.2 配置缓存研究现状

不同 FPGA 器件的编程特征决定了其独特的配置缓存策略,下面将对三类主流器件的配置缓存策略进行简单介绍。

- 1)单文本器件 。多文本器件。该类器件的特性是一旦重构发生 必须对整个器件进行重构 ,所以该类器件的配置缓存策略是优化配置组合,减少了器件的重构次数,从而减小了配置时延 提高系统性能。
- 2) 动态部分可重构 FPGA (PRTR-FPGA)。动态部分可重构 FPGA 的特点是在保证器件上任务正常运行的情况下,完成部分重构。所以该类器件配置缓存策略的重点是: 为新的配置寻找最优的下载地址 从而防止"抖动"问题的发生。
- 3) 重定位和分片技术^[4]。重定位和分片技术通过对碎片的整合和配置的分片极大地提高了硬件的利用率(如图 3 所示) 。同时由于配置在下载的过程中不再考虑布局问题,所以刺激了配置缓存的发展,并在一定程度上解决了可重构计算系统的"抖动"问题。目前一些主流的 FPGA 已经部分支持该技术,例如 Xilinx Virtex-II 系列,同时高端的嵌入微处理器的 FPGA 也可以通过软件完成这一功能。目前该类器件的配置缓存算法是配置缓存研究的热点,研究的方向大多采用的是将通用处理系统的缓存替代算法和可重构计算的时空域特性相结合的方式,例如文献 [5]对在 LRU 算法 LFU 算法中引进代表配置大小的参数,并取得了一定的成果,有效地缩短了重构过程的替代时延。

图 3(a)表示三个配置之间存在两个小的碎片,但是任何一个碎片都没有足够大的空间容纳配置 4,(b)表示通过碎片

整合技术 将两个碎片整合 就可以在保证不替代其他三个配置的情况下,完成配置4的下载。




图 3 碎片整合技术

实践表明 将配置大小作为参数引进配置缓存替换策略 上能在一定的程度上减少时延,但是配置缓存替代策略的针对性较强 同一替代策略针对不同的测试程序可能得到不同的实验结果 配置替代策略具有很强的针对性。

4 结语

可重构计算系统的成功案例和可重构逻辑器件的快速发展促进了可重构计算系统的进步,而针对解决可重构计算系统"瓶颈"问题的各项技术也成了研究的热点,但是目前大部分的研究还停留在初始阶段,并且各种技术的研究都是独立进行的,而各种技术的融合正成为新的研究方向。

- COMPTON K, HAUK S. Reconfigurable computing: A survey of systems and software [J]. ACM Computing Surveys, 2002, 34(2):171 210.
- [2] DANDALIS A, PRASANNA V K. Configuration compression for FP–GA-based embedded systems [C] // Proceeding of ACM International Symposium on Filed Programmable Gate Arrays. Monterey. California: ACM, 2001: 173 182.
- [3] LI Z Y, HAUCK S. Configuration compression for virtex FPGAs [C]// Proceeding of IEEE Symposium on Field-programmable Custom Computing Machines. Washington, DC: IEEE, 2001: 147 – 159
- [4] COMPTON K, LI Z Y, COOLEY J, et al. Configuration relocation and defragmentation for FPGAs [J]. IEEE Transactions on Very Large Scale Integration (VLSI) Systems, 2002, 10(3):209 – 220.
- [5] COMPTON K, LI Z Y, LI Z, et al. Configuration caching management techniques for reconfigurable computing [C] // IEEE Symposium on FPGAs for Custom Computing Machines. Washington, DC: IEEE, 2000: 87 96.

被收录情况

针算机应用》多次荣获全国优秀科技期刊奖、国家期刊 奖提名奖、被评为中国期刊方阵双奖期刊、受到国内外多家文 献收录机构重视、被列为中文核心期刊、中国科技核心期刊。 被《中国科学引文数据库》、《中国科技论文统计源数据库》等 国家重点检索机构列为引文期刊,并被英国《科学文摘》 (SA)、俄罗斯《文摘杂志》(AJ)、日本《科学技术文献速报》 (JST)、美国《剑桥科学文摘:材料信息》(CSA:MI)、波兰《哥 白尼索引》(IC)、德国《数学文摘》(Zentralbratt MATH)、美国 《乌利希国际期刊指南》(UIPD) 七种国际重要检索系统列为 来源期刊。

> 本刊编辑部 2009 年 12 月