

Chương 5. Các bus trong vi xử lý và máy tính


5.1. BUS trong máy tính

5.2. BUS Driver và Bus Receiver


5.3. Trọng tài bus

5.4. Một số bus thông dụng


5.1. Bus trong máy tính




Các bus trong hệ thống máy tính




Trong BXL cũng có một số bus để nối các thành phần bên trong của BXL với nhau. Thiết kết BXL có thể tùy ý lựa chọn loại bus bên trong nó, còn với các bus liên hệ bên ngoài cần phải xác định rõ các quy tắc làm việc cũng như những kỹ thuật về điện và cơ khí của bus để người thiết kế mainboard có thể ghép nối chip vi xử lý với các thiết bị khác. Nói cách khác bus này phải theo một chuẩn nào đó. Tập quy tắc chuẩn còn được gọi là giao thức bus (bus protocol).

- 
-
- Ngoài ra còn có nhiều loại bus khác nhau được sử dụng, các bus này nói chung là không tương thích nhau.
 - Bus được phân loại theo 3 cách sau:
 - Theo tổ chức phần cứng
 - Theo giao thức truyền thông (bus đồng bộ, bus không đồng bộ)
 - Theo loại tín hiệu truyền trên bus (bus địa chỉ, bus dữ liệu, bus điều khiển)




5.1.1. Bus tổ chức theo phần cứng

Tên bus	Lĩnh vực áp dụng
Camac	Vật lý hạt nhân
EISA	Một số hệ thống có chip 83086
IBM PC, PC/AT	Máy IBM PC, IBM/PC/AT
Massbus	Máy PDP-11 và VAX
Microchannel	Máy PS/2
Multibus I	Một số hệ thống có 8086
Multibus II	Một số hệ thống có chip 80386
Versabus	Một số hệ thống có chip vi xử lý của Motorola
VME	Một số hệ thống có chip vi xử lý họ 68000 của Motorola




5.1.2. Bus tổ chức theo tín hiệu đường truyền


Các hệ thống máy tính chứa nhiều BUS khác nhau cung cấp các hành lang giữa các thành phần tại nhiều mức trong sự phân cấp hệ thống máy tính. BUS kết nối các thành phần chính của máy tính như CPU, bộ nhớ, thành phần nhập/ xuất thì được gọi là BUS hệ thống. Các cấu trúc liên kết máy tính phổ biến đều dựa trên việc sử dụng một hay nhiều BUS hệ thống.




BUS hệ thống có từ 50 – 100 đường riêng biệt. Mỗi đường được gán với một ý nghĩa hay chức năng cụ thể. Mặc dù có nhiều kiểu thiết kế BUS, trên một BUS bất kỳ, các đường có thể được phân thành ba nhóm chức năng, bao gồm dữ liệu, địa chỉ và BUS điều khiển. Ngoài ra, có thể có các đường phân phối nguồn điện cho các module nối vào BUS.




Các đường dữ liệu cung cấp một đường dẫn cho việc di chuyển dữ liệu giữa các module hệ thống. Những đường này được gọi là ***BUS dữ liệu***. BUS dữ liệu thường có 8, 16 hay 32 đường riêng biệt. Số các đường được đề cập đến với tên gọi độ rộng của BUS dữ liệu. Vì mỗi đường chỉ có thể mang 1bit tại một thời điểm, số các đường sẽ xác định số bit có thể truyền đi tại mỗi thời điểm.




Độ rộng của BUS dữ liệu là một nhân tố quan trọng trong việc xác định hiệu suất hệ thống toàn phần. Chẳng hạn, nếu BUS dữ liệu có độ rộng 8bit và mỗi chỉ thị có độ dài 16bit, CPU phải truy cập module bộ nhớ 2 lần trong mỗi chu kỳ chỉ thị.




Các *BUS địa chỉ* được sử dụng để định nguồn hay đích của dữ liệu có trên BUS dữ liệu. VD: Nếu CPU muốn đọc một word (8, 16 hay 32bit) dữ liệu từ bộ nhớ, nó sẽ đặt địa chỉ của word cần đọc trên các đường địa chỉ. Rõ ràng là độ rộng của BUS địa chỉ sẽ xác định dung lượng bộ nhớ tối đa có thể có của hệ thống. Hơn nữa, các đường địa chỉ nói chung được dùng để định địa chỉ các cổng nhập/ xuất.



Một cách tiêu biểu các bit có bậc cao hơn được sử dụng để chọn một module cụ thể trên BUS, còn các bit có địa chỉ thấp hơn được dùng để chọn một vị trí nhớ hay cổng nhập/ xuất bên trong module đó.



Các ***BUS điều khiển*** được sử dụng để điều khiển việc truy cập đến và sử dụng các đường dữ liệu cũng như địa chỉ. Vì các đường này được dùng chung bởi tất cả các thành phần, phải có một phương tiện điều khiển việc sử dụng chúng. Các tín hiệu điều khiển truyền cả lệnh lẫn thông tin định thời giữa những module hệ thống. Tín hiệu định thời chỉ ra sự đúng đắn của dữ liệu và thông tin địa chỉ. Tín hiệu lệnh đặc tả thao tác cần được thực hiện.




5.1.3. Theo giao thức truyền thông

5.1.3.1. Bus đồng bộ (Synchronous bus)


5.1.3.2. Bus không đồng bộ (asynchronous bus)

5.1.3.1. Bus đồng bộ (Synchronous bus)


Bus đồng bộ có một đường điều khiển bởi một bộ dao động thạch anh, tín hiệu trên đường dây này có dạng sóng vuông, với tần số thường nằm trong khoảng $5\text{MHz} \div 50\text{MHz}$. Mọi hoạt động bus xảy ra trong một số nguyên lần chu kỳ này và được gọi là chu kỳ bus




[: -15 - :]




Giảm độ thời gian của một bus đồng bộ với tần số xung clock là 4MHz, như vậy chu kỳ bus là 250ns.




Giả sử đọc 1 byte từ bộ nhớ chiếm 3 chu kỳ bus (750ns) tương ứng với T1, T2, T3 như hình vẽ. Vì tất cả cá tín hiệu điện thay đổi mức không phải là tức thời, nên trên hình vẽ có các sườn xung, ta giả sử các sườn xung kéo dài 10ns.




T1 bắt đầu bằng cạnh dương của xung clock, trong một phần thời gian của T1, BXL đặt địa chỉ byte cần đọc lên bus địa chỉ. Sau khi tín hiệu địa chỉ được xác lập, BXL đặt các tín hiệu và tích cực (mức thấp). Tín hiệu (Memory Request) – xác định truy xuất bộ nhớ chứ không phải thiết bị I/O, còn tín hiệu - chọn đọc chứ không phải ghi dữ liệu.


- 
- T2: thời gian cần thiết để bộ nhớ giải mã địa chỉ và đưa dữ liệu lên bus dữ liệu.
 - T3: Tại cạnh âm của T3, BXL nhận dữ liệu trên bus dữ liệu, chứa vào thanh ghi bên trong BXL và chốt dữ liệu. Sau đó đảo các tín hiệu và .

Như vậy thao tác đọc đã hoàn thành, tại chu kỳ máy tiếp theo BXL có thể thực hiện các thao tác. Các giá trị cụ thể về thời gian của hình vẽ trên còn được giải thích như sau:


- 
- T_{AD} : $T_{AD} \leq 110\text{ns}$, nghĩa là nhà sản xuất BXL đảm bảo rằng trong mọi chu kỳ đọc toán hạng từ bộ nhớ, BXL sẽ đưa ra tín hiệu địa chỉ không nhiều hơn 110ns tính từ thời điểm cạnh dương của T1.
 - T_{DS} : giá trị nhỏ nhất là 50ns, có nghĩa là nhà sản xuất bộ nhớ phải đảm bảo rằng dữ liệu đã ổn định trên bus dữ liệu ít nhất là 50ns trước điểm giữa cạnh âm của T3. Yêu cầu này đảm bảo cho BXL đọc dữ liệu tin cậy.




Khoảng thời gian bắt buộc đối với T_{AD} và T_{DS} xác định rằng trong trường hợp xấu nhất, bộ nhớ chỉ có $250 + 250 + 125 - 110 = 465\text{ns}$ tính từ thời điểm có tín hiệu địa chỉ cho tới khi tạo ra dữ liệu trên bus dữ liệu. Nếu bộ nhớ không có khả năng đáp ứng đủ nhanh, nó phát tín hiệu trước cạnh âm của T2. Thao tác này đưa thêm các trạng thái chờ - wait state (tức là đưa thêm vào 1 chu kỳ bus), khi bộ nhớ đã đưa ra tín hiệu ổn định, nó sẽ đảo thành WAIT.



T_{ML} : Đảm bảo tín hiệu địa chỉ sẽ được xác lập trước tín hiệu ít nhất 60ns. Khoảng thời gian này sẽ quan trọng nếu tín hiệu điều khiển quá trình tạo tín hiệu chọn chip (hay) do một số chip nhớ đòi hỏi phải nhận được tín hiệu địa chỉ trước tín hiệu chọn chip. Như vậy không thể chọn chip nhớ với thời gian thiết lập 75ns.

- 
- T_M, T_{RL} : Cho phép 2 tín hiệu và tích cực trong khoảng thời gian 85ns tính từ thời điểm xuống của xung clock T1 trong trường hợp xấu nhất, nhớ chỉ có $250 + 250 - 85 - 50 = 365\text{ns}$ sau khi 2 tín hiệu trên tích cực để đưa dữ liệu ra bus dữ liệu. Sự bắt buộc về thời gian này bổ sung thêm sự bắt buộc thời gian với tín hiệu clock.
 - T_{MH}, T_{RH} : thời gian để tín hiệu và được đảo sau khi dữ liệu đã được BXL nhận vào.
 - T_{DH} : Thời gian bộ nhớ cần giữ data trên bus sau khi tín hiệu đã đảo.




Giản đồ thời gian một chu kỳ đọc trên bus đồng bộ đã được đơn giản hóa so với thực tế, trong đó các tín hiệu cần sử dụng lớn hơn nhiều. Giá trị tới hạn của các thông số cho trong bản sau:




Ký hiệu	Tham số	Min(ns)	Max(ns)
T_{AD}	Thời gian trễ của địa chỉ		110
T_{ML}	Thời gian đại chỉ ổn định trước $\overline{MREQ}$	60	
T_M	Thời gian trễ của $\overline{MREQ}$ so với cạnh âm của T1		85
T_{RL}	Thời gian trễ của $\overline{RD}$ so với sườn xuống của tín hiệu đồng hồ T1		85
T_{DS}	Thời gian thiết lập dữ liệu trước sườn xuống của tín hiệu xung clock (tín hiệu đồng hồ)	50	
T_{MH}	Thời gian trễ của $\overline{MREQ}$ so với sườn xuống của tín hiệu đồng hồ T3		85
T_{RH}	Thời gian trễ của $\overline{RD}$ so với sườn xuống của tín hiệu đồng hồ T3		85
T_{DH}	Thời gian lưu trữ dữ liệu từ locus đạo tín hiệu $\overline{RD}$	0	

- Truyền theo khối

Ngoài các chu kỳ đọc/ghi, một số bus truyền dữ liệu đồng bộ còn hỗ trợ truyền dữ liệu theo khối. Khi bắt đầu thao tác đọc khối, bus master báo cho slave biết số byte cần được truyền đi, thí dụ truyền con số này đi trong chu kỳ T1, sau đó đáng lẽ truyền đi 1 byte, slave đưa ra trong mỗi chu kỳ 1 byte cho tới khi đủ số byte được thông báo. Như vậy, khi đọc dữ liệu theo khối, n byte dữ liệu cần $n+2$ chu kỳ clock chứ không phải $3n$ chu kỳ.




Một cách khác để truyền dữ liệu nhanh hơn là giảm chu kỳ. Ở ví dụ trên 1 byte được truyền đi trong 750ns, vậy bus có tốc độ truyền 1.33MBps. nếu xung clock có tần số 8MHz, thời gian 1 chu kỳ chỉ còn một nửa, tốc độ sẽ là 2.67BBps. Tuy nhiên, giảm chu kỳ bus dẫn đến khó khăn về mặt kỹ thuật, các tín hiệu truyền trên các đường khác nhau không phải luôn có cùng tốc độ, dẫn đến hiệu ứng bus knew. Điều quan trọng là thời gian chu kỳ phải dài hơn so với skew để tránh việc nhưng khaongr thời gian được số hóa lại trở thành các đại lượng biến thiên liên tục.




5.1.3.2. Bus không đồng bộ


Bus không đồng bộ sử dụng xung clock đồng bộ, chu kỳ của nó có thể kéo dài tùy ý và có thể khác nhau đối với các cặp thiết bị khác nhau. Làm việc với các bus đồng bộ dễ dàng hơn do nó được định thời một cách gián đoạn, tuy vậy chính đặc điểm này cũng dẫn đến nhược điểm. Mọi công việc được tiến hành trong khoảng thời gian là bội số của xung clock, nếu 1 thao tác nào đó của BXL hay bộ nhớ hoàn thành trong 3.1 chu kỳ thì có cũng sẽ phải kéo dài 4 chu kỳ.




Khi đã chọn chu kỳ bus và đã xây dựng bộ nhớ, I/O card cho bus này thì khó có thể tận dụng những tiến bộ của công nghệ. Chẳng hạn sau khi đã xây dựng bus với sự ổn định thời gian trên, công nghệ mới đưa ra các BXL và bộ nhớ có thời gian chu kỳ là 100ns chứ không phải 750ns như cũ, thì chúng vẫn chạy với tốc độ thấp như các BXL, bộ nhớ loại cũ, với vì giao thức bus đòi hỏi bộ nhớ phải đưa được dữ liệu ra và ổn định trước thời điểm cạnh âm của T3.



Nếu có nhiều thiết bị khác nhau cùng nối với 1bus, trong đó có thể có một số thiết bị hoạt động nhanh hơn các thiết bị khác thì cần phải đặt bus hoạt động phù hợp với thiết bị có tốc độ thấp nhất.




Bus bất đồng bộ ra đời nhằm khắc phục những nhược điểm của bus đồng bộ. Trước hết master phát ra địa chỉ nhớ mà nó muốn truy cập, sau đó phát tín hiệu tích cực để xác định cần truy xuất bộ nhớ. Tín hiệu này cần thiết khi bộ nhớ và các cổng I/O sử dụng chung miền địa chỉ. Sau khi phát địa chỉ, bên master cũng phải phát tín hiệu tích cực để bên slave biết rằng master sẽ thực hiện thao tác đọc chứ không phải ghi.




Các tín hiệu và được đưa ra sau tín hiệu địa chỉ một khoảng thời gian phụ thuộc tốc độ hoạt động của master. Sau khi 2 tín hiệu này đã ổn định, master sẽ phát ra tín hiệu (master synchronization) ở mức tích cực để báo cho slave biết rằng các tín hiệu cần thiết đã sẵn sàng trên bus, slave có thể nhận lấy. Khi slave nhận được tín hiệu này, nó sẽ thực hiện công việc với tốc độ nhanh nhất có thể được, đưa dữ liệu qua ô nhớ được yêu cầu lên bus dữ liệu. Khi hoàn thành slave sẽ phát tín hiệu (slave synchronization) tích cực.

[: -32 -:]







Chu kỳ đọc của bus không đồng bộ





Master nhận được tín hiệu tích cực thì xác định được dữ liệu của slave đã sẵn sàng nên thực hiện việc chốt dữ liệu, sau đó đảo các đường địa chỉ cũng như các tín hiệu , và . Khi slave nhận được tín hiệu không tích cực, nó xác định kết thúc chu kỳ và đảo tín hiệu làm bus trở lại trạng thái ban đầu, mọi tín hiệu đều không tích cực, chờ bus master mới.



Trên giản đồ thời gian của bus không đồng bộ, ta sử dụng mũi tên để thể hiện nguyên nhân và kết quả. tích cực dẫn đến việc truyền dữ liệu ra bus dữ liệu và đồng thời cũng dẫn đến việc slave phát ra tín hiệu tích cực, đến lượt tín hiệu lại gây ra sự đảo mức của các đường địa chỉ, , và . Cuối cùng sự đảo mức của lại gây ra sự đảo mức tín hiệu và kết thúc chu kỳ.


- 
-
- Tập các tín hiệu phối hợp với nhau như vậy được gọi là bắt tay toàn phần (full handshake), chủ yếu gồm 4 tín hiệu sau:
 - tích cực.
 - tích cực để đáp lại tín hiệu của
 - được đảo để đáp lại tín hiệu (tích cực).
 - được đảo để đáp lại tín hiệu không tích cực.

- 
-
- Ta có thể nhận thấy bắt tay toàn phần là độc lập thời gian, mỗi sự kiện xảy ra bởi 1 sự kiện trước đó chứ không phải bởi xung clock. Nếu 1 cặp master-slave nào đó hoạt động chậm thì cặp master-slave kế tiếp không hề bị ảnh hưởng.





Tuy ưu điểm của bus không đồng bộ là rất rõ ràng, nhưng trong thực tế phần lớn các bus đang sử dụng là bus đồng bộ. Nguyên nhân là các hệ thống sử dụng bus đồng bộ dễ thiết kế hơn. BXL chỉ cần chuyển các mức tín hiệu cần thiết sang trạng thái tích cực là bộ nhớ đáp ứng ngay, không cần tín hiệu phản hồi. Chỉ cần chọn phù hợp thì mọi hoạt động đều trôi chảy, không cần phải bắt tay.


5.2. Bus Driver và Bus Receiver



- Thường có nhiều thiết bị nối với bus, một số thiết bị là tích cực (active) có thể đòi hỏi truyền thông trên bus, trong khi có các thiết bị là thụ động chờ yêu cầu xử lý từ các thiết bị khác. Các thiết bị tích cực gọi là chủ (master) còn thiết bị thụ động gọi là tớ (slave).


- 
-
- Ví dụ:
 - Khi CPU ra lệnh cho bộ điều khiển đĩa đọc/ghi một khối dữ liệu thì CPU là master còn bộ điều khiển đĩa là slave. Tuy nhiên bộ điều khiển đĩa ra lệnh cho bộ nhớ nhận dữ liệu thì nó lại giữ vai trò master

- 
- Tín hiệu trong máy tính phát ra không đủ để điều khiển bus, nhất là khi bus khá dài và có nhiều thiết bị nối với nó. Chính vì thế mà hầu hết các bus master được nối với bus thông qua 1 chip gọi là bus driver, về cơ bản nó là một bộ khuếch đại tín hiệu số. Tương tự như vậy, hầu hết các slave được nối với bus thông qua bus receiver.




Đối với các thiết bị khi đóng vai trò là master khi đóng vai trò là slave, người ta sử dụng 1 chip kết hợp là transceiver. Các chip này đóng vai trò ghép nối và là các thiết bị 3 trạng thái, cho phép nó có thể ở trạng thái thức 3 – hở mạch (thả nổi).

Giống như vi xử lý, bus có các đường địa chỉ, đường số liệu và đường điều khiển. Tuy nhiên, không nhất thiết có ánh xạ 1 -1 giữa các tín hiệu ở chân ra của vi xử lý và các đường dây bus.




5.3. Trọng tài bus

Trong hệ thống máy tính không phải chỉ có CPU làm bus master, các chip I/O cũng có lúc làm bus master để có thể đọc hay ghi bộ nhớ và gọi ngắt. các bộ đồng xử lý cũng có thể làm bus master. Như vậy nảy sinh ra vấn đề: điều gì sẽ xảy ra khi 2 thiết bị trở lên đồng thời làm bus master? Từ đó cần có một cơ chế phân xử để tránh sự hỗn loạn của hệ thống. Cơ chế phân xử có thể là tập trung hay không tập trung.




5.3.1. Trọng tài bus tập trung


Nhiều BXL có đơn vị phân xử được chế tạo nằm ngay trong chip CPU, trong một số máy tính mini, đơn vị này nằm ngoài chip CPU. Theo cơ chế này thì bộ phân xử (arbiter) chỉ có thể biết có yêu cầu chiếm dụng bus hay không mà không biết có bao nhiêu đơn vị muốn chiếm dụng bus. Khi arbiter nhận được yêu cầu, nó sẽ phát ra 1 tín hiệu cho phép trên đường dây (bus grant: cho phép sử dụng bus). Đường dây này nối qua tất cả các thiết bị I/O theo kiểu nối tiếp.




Khi thiết bị nằm gần arbiter nhất nhận được tín hiệu cho phép, nó kiểm tra xem có phải chính nó đã phát ra yêu cầu hay không. Nếu có thì nó sẽ chiếm lấy bus và không truyền tiếp tín hiệu cho phép trên đường dây đó. Nếu không thì nó sẽ truyền tín hiệu cho phép tới thiết bị kế tiếp trên đường dây, với thiết bị này sự việc xảy ra giống thiết bị trước nó, quá trình cứ tiếp diễn cho đến khi có một thiết bị chiếm lấy bus.




Sơ đồ tổ chức như vậy có thể gọi là daisy chaining (chuỗi cánh hoa). Điểm nổi bật của sơ đồ này là các thiết bị được gán thứ tự ưu tiên tùy vào vị trí của nó so với arbiter, thiết bị gần hơn thì mức ưu tiên cao hơn.




Phân xử bus tập trung 1 mức nối tiếp



Một số loại bus có nhiều mức độ ưu tiên, với mỗi mức độ ưu tiên có đường yêu cầu bus (bus request) và đường dây cho phép bus (bus grant). Ví dụ: giả sử 1 bus có 2 mức ưu tiên 1 và 2 (các bus thực tế có 4,8, hay 16 mức). Mỗi thiết bị trong hệ thống máy tính nối với 1 trong các mức yêu cầu của bus, các đường thường được sử dụng nhiều hơn được gắn với đường dây có mức ưu tiên cao hơn. Ví dụ với phân xử bus tập trung có 2 mức ta có các thiết bị 1,2 sử dụng mức ưu tiên 1, còn thiết bị 3, 4 sử dụng mức ưu tiên 2.




Phân xử bus tập trung 2 mức



5.3.2. Trọng tài bus không tập trung

Trong Multibus, người ta cho phép có thể lựa chọn sử dụng phân xử bus tập trung hay không tập trung, cơ chế phân xử bus không tập trung được thực hiện như sau:




Bus request


Bus busy


Đường
phân xử bus

+5V




Phân xử bus không tập trung

- 
-
- Cơ chế sử dụng 3 đường dây, không phụ thuộc vào số lượng thiết bị nối với bus:
 - Bus request: yêu cầu chiếm dụng bus
 - Bus busy: đường báo bận, được bus master đặt ở mức tích cực khi có thiết bị đang chiếm dụng bus.
 - Bus arbitration: được mắc nối tiếp thành 1 chuỗi xích qua tất cả các thiết bị ngoại vi. Đầu của chuỗi này được gắn với mức điện áp 5V của nguồn nuôi.



Khi không có đơn vị nào yêu cầu chiếm dụng bus, đường dây phân xử bus truyền mức tích cực tới tất cả các thiết bị trong chuỗi xích. Khi 1 đơn vị nào đó muốn chiếm dụng bus, đầu tiên nó kiểm tra xem bus có rảnh không và đầu vào In của đường trọng tài bus có mức tích cực hay không. Nếu không (not active) thì nó không trở thành bus master. Ngược lại, nó sẽ đảo đầu Out thành không tích cực, làm cho các thiết bị đứng sau nó trong chuỗi xích có đầu In không tích cực.



5.4. Một số bus thông dụng
