
Výstupní zprává projektu INC

Jméno: Hung Do Login: xdohun00

Architektura navrženého obvodu

Schéma obvodu



Popis obvodu

Hlavními součástkami obvodu jsou:

FSM pro ukládání stavu UART,

CNT, který si ukládá počet náběžných hran CLK

REG, který si ukládá načtené DIN

BITS, který si ukládá počet načtených bitů.

V první fázi FSM čeká na START_BIT (log. 0). Po obdržení START_BITu posílá signál CNT_ENABLE do CNT a čeká 8 cyklů, aby potvrdil START_BIT a synchronizoval CLK. Následně nastaví do CNT hodnotu 0001 (kvůli zpoždění signálu) přes RST_CNT a přepne svůj stav LOAD_DATA. Každých 16 cyklů posílá CNT signál do REG, který v ten moment přečte hodnotu, která se nachází na DIN, a BITS. Pokud se načetl osmý bit z DIN, posílá BITS signál CNT_END zpátky do FSM, který již bude čekat jen na STOP_BIT a poté dá pokyn poslat log. 1 na DOUT_VLD a povolí čtení z REG na DOUT.


REG je implementován pomocí D-klopných obvodů. Pokud se mu povolí čtení (přes WE port), načtě hodnotu DIN na pozici MSB a posune všechny ostatní bity o jeden bit dolů (původní LSB je tedy odstraněn). Dokud není povolené čtení DOUT (implementace AND hradla každého portu s RE), je na výstupní DOUT vynulován.

Návrh automatu (Finite State Machine)

Schéma automatu

Legenda:

- Stavy automatu:
 - WAIT_START_BIT
 - START CONFIRM
 - o LOAD_DATA
 - WAIT_STOP_BIT
 - o SEND_DATA
- Vstupní signály: DIN, CNT_END
- Mealyho výstupy: CNT_ENABLE, RST_CNT
- Moorevy výstupy: DOUT_VLD



Popis automatu

V prvním stavu WAIT_START_BIT se čeká na DIN=0, poté se přesune do START_CONFIRM, kde čeká 8 cyklů.

Pokud je stále DIN=0, pak se přesune LOAD_DATA, jinak se vrací zpátky na WAIT_START_BIT. Po načtení 8 bitů pošlě čítač CNT_END signál a stav se změní na WAIT_STOP_BIT, kde automat čeká na DIN=1.

V poslední stavu pošle nastaví automat DOUT_VLD na log. 1 a tím říká příjemci, že načtená data jsou validní. Ihned poté se vrací zpátky na WAIT_START_BIT, kde čeká na novou zprávu. CNT_ENABLE je nastaven na log. 1 ve stavech START_CONFIRM a LOAD_DATA. RST_CNT pro resetování čítače je jen nastaven po úspěšném START_CONFIRM.

Snímek obrazovky ze simulací

