

Abstract

論文提及，Nand flash memory 受益於 layer stacking 與 footprint scaling 的技術發展，近年來已經從 24 layers 技術提升至 176 layers，且面積密度成功地提高了十倍。不僅如此，在 Logical scaling 方面也正在進步，如 TLC(3-bits per cell)、QLC(4-bits per cell)與最新的 PLC(5-bits per cell)。目前也有一些新挑戰與熱門議題，例如如何產生更大的 block size，以及 charge-trap cell 的 data retention problem 等等。

該篇論文探討 3D NAND Flash scaling 相關研究，並參考了多篇 ISSCC conference 的發表，並講述關於業界使用的 vertical 3D NAND 技術，以及 physical 與 logical scaling 等等。

Two Erase Operations

在 3D Nand flash 中，Block 是 Erase 操作的基本單位，而 Erase 操作又分成 Body Erase 與 GIDL Erase 兩種：

1. Body Erase:

Nand Flash 和矽半導體相連，透過矽半導體能產生電洞，來實現 Erase 所需的 positive body。

2. GIDL Erase:

Nand Flash 並不會和矽半導體相連(即 de-coupled)，而是 N+ source layer，透過 GIDL 機制能夠在 source 和 drain 之間的 N+ 接面生成電洞，從而實現 Erase 操作。

Floating Gate (FG) and Replacement Gate (RG)

在 3D Nand flash 中，出現了一種能替換 Floating Gate(FG)的技術，稱作 replacement gate cell technology(RG NAND)，由於 FG 是採用導電的多晶矽製成，因此在 cells 之間要對 FG 分離，柱狀蝕刻的直徑也必須與 NAND 串列的通道直徑對齊。而 RG 使用了氮化矽(SiN)來用於電荷捕捉，能讓直徑比通道直徑大，對於垂直堆疊來說更有利。

Data Retention Mechanisms of the Charge-Trap Cell

這段說明了 charge-trap cell 對於 short-term data retention 的問題，由於電荷有 migration 和 relaxation 的現象，在 programing 一個 cell 後，於 SiN 中的電荷可能會橫向或縱向移動，或是隧穿出 SiN，導致資料電荷無法長時間保持。

3D NAND Array Physical Conventional Scaling

3D Nand flash 的 physical scaling 可以描述為 XYZ scaling，XY 軸指的是盡量讓 cell 的面積縮小(XY shrink)，而 Z 軸指的是堆疊更多 layer，或是縮小 Z 軸 layer 之間的間隙。目前大多研究會以 Z 軸當成改善目標，從 2014 年的 24 layers 進步到論文當時 2021 年最新的 176 layers，可見進步之大。

然而，XYZ 軸上的間距越縮越小後，會發現 NAND flash 出現一些可靠性問題，因為 cell 之間互相干擾的狀況變嚴重了，因此目前已有一些 SiN 儲存層的分離方法，其中柱狀蝕刻的直徑會比傳統 3D Nand Flash 更小，因此需要配合良好的作工實現。

3D NAND Array Logical Scaling by Cell Device Engineering

這部分討論了 TLC、QLC 等等 logical density scaling 的領域，大約在 2016 後 TLC(3-bits per cell)逐漸成為熱門研究領域，而在 2018 年後出現了 QLC(4-bits per cell)的研究，這兩者之間形成了一種 trade-offs，像 TLC 可以說是能在保持良好 endurance 的情況下得到不錯的 density，而 QLC 能以更低的成本換來更高的 density，但 endurance 就會比 TLC 差。在未來可能會有更新的 logical scaling 技術，例如 PLC(5-bits per cell)已經有相關實現論文了，但可靠性的問題仍需進一步研究。

3D NAND Performance Scaling by Design and Algorithms

論文提及，Write Bandwidth for TLC 公式如下：


$$\text{Page size} \times \text{number of planes} / \text{tProg}$$

前半部的 Page size x number of planes 代表了平行性，而 tProg 則是寫入需要的時間。為了達到 high bandwidth，我們需要盡可能地提高平行性以及降低 tProg。

要如何降低後者的 tProg 呢？透過降低 WL 和 BL bias time、減少 program 驗證操作可以改進 tProg，從而達到更高的 Bandwidth。

而為了提升 planes 來提高平行性，採用 CMOS under Array(CuA)架構能夠顯著改善 die size 與 number of planes，且不像 CMOS outside array(CoA)架構會有晶片尺寸變大的問題，CuA 近年來的研究數量也逐漸超越了 CoA。

除了前述提到的 CuA 和 CoA，論文也介紹了第三種架構，透過 wafer bonding 技術能將 CMOS 放在 Array 上，稱作 Wafer on wafer(WoW)。而以下是三種架構的示意圖：



接著是 QLC 的相關研究，首先 QLC 的 tProg 會比 TLC tProG 還長，這也是 TLC Nperformance 通常比較好的原因。除此之外 QLC 的緊湊 Vth 分佈也會面臨如 short-term data retention 的問題。

為此，coarse-fine programming scheme 也引入在 QLC NAND 中使用，其細分成 16-16 scheme 與 8-16 scheme，前者對於 short-term data retention 較有優勢，而後者是能夠擁有更低的 tProg，但可靠性會更低。

不論 TLC 還是 QLC，隨著 WL stacking 越做越多，block size 也提升了。考慮到 block 是清除的最小單位，當 block size 增大後，會增加數據管理上的 overhead。為此，有篇論文提出了 block-by-deck 機制，會將 NAND string 分成多個 segments 並分配到不同的 block，在清除時則透過將選定 block 的 WL 接地，未選中 block 的 WL 電壓提升至與 channel 相同，來預防未選中 block 的 WL 被清除。

對該篇論文的看法

該篇論文整理了許多 Nand flash 改善機制與架構設計，例如 176 layers stacking、QLC、TLC、PLC、CMOS under Array(CuA)架構等。其中包含許多示意圖來幫助讀者更清晰地理解，也引用了許多 ISSCC 論文來增加資訊的可靠度。

對於已經在 NAND Flash 研究領域的讀者來說，這篇論文可以快速了解許多 Nand flash memory 在 physical 或 logical scaling 的研究方向，不過該論文對於初步加入 Nand flash 領域的讀者來說可能會較為困難，因為論文沒有太多 Nand Flash memory 的 Background 介紹(2D Nand flash、SLC、Program、Read)，就開始提許多新架構或機制了，使得有些段落較難理解。