

Abstract

這篇論文利用 PCM 在寫 0 和寫 1 時的不對稱特性(寫 0 耗能、寫 1 慢)，提出了 Two-Stage-Write-Inversion scheme，改善了 PCM 的 slow write 問題。而實驗對比後發現該 scheme 可以有效減少 PCM 的 read latency 以及 workload 執行時間，優於其他 scheme(如 Flip-N-Write、Write Cancellation)，在 read latency 上減少了 68.3%，整體效能提升 33.9%。

Introduction

現今 DRAM 將近觸碰到了 transistor scaling 與 energy efficiency 的上限，漸漸達到飽和，可如今的運算量越來越高，需要找到一種能夠替代 DRAM 的新架構，而 PCM(phase-change memory)正好擁有較高的 process scalability 與更低的 leakage power，其 phase-change material 的特性能改變電阻高低，從而實現儲存 bit 資料的功能，且 PCM 也不像 DRAM 需要 refresh 等操作，因為本身是 non-volatile 的。

而論文提及，PCM 主要有兩個議題值得改進：

1. PCM 通常會限制最大瞬間功率來最小化 noise，因此能同時寫入的 bit 數量會限制在 $N(2、4、8、16)$ 。這個 N 被稱為 write unit。因此若要寫入更多的 bit，則必須平攤成多次 write unit 來處理，導致 PCM 整體寫入速度很慢。
2. PCM cell 的 endurance 問題，其 write cycles 大約只能在 $10^8 \sim 10^{10}$ ，和 DRAM 的 10^{15} cycles 相比少很多。

以上兩點是目前 PCM 研究的可選方向，作者認為如今已有許多研究是 focus 在 endurance 方面，因此這篇論文主要是想解決 slow write 的部分。

作者發現，傳統 PCM 對於 scheduling write requests 太保守了，主要採用的策略可以簡化成以下兩點：

1. 不論資料寫入的內容長怎樣，PCM 會將每個 cell 寫入 bit 的時間都假設是寫入 1 的耗時(最久的)
2. 將 cell 寫入 bit 所採用的電流都假設成跟寫入 zero 所需要的電流一樣大(最耗能的)。

這種 scheduling 並不會考慮寫入資料的內容，從而導致 write bandwidth 下降以及 parallelism 沒辦法很高(耗能問題)。而論文提出的 two-stage-write 的 scheme，會將寫入 1 和寫入 0 的不對稱特性考慮進去，並以此特性來盡可能提升寫 0 的效能，以及寫入 1 時的 parallelism。

Background

論文介紹了 PCM 利用電阻變化的特性，能夠利用高低電阻來代表 bit 1、0。PCM 要寫入 0 時，會採用短時間的大電流來讓 cell 改變成 **amorphous phase(高電阻)**，而要寫入 1 時則須用長時間的小電流來讓 cell 改變成 **crystalline phase(低電阻)**，所以寫 0 的所需時間會比寫 1 更短，不過能量消耗比寫 1 大。

另外，由於內部使用 charge pump 來提供電流會有遇到一些 noise 的問題，導致能同時寫入的 bit 會限制在 2、4 或 8 左右，使得 PCM 寫入時的 parallelism 沒辦法很高。

TWO-STAGE-WRITE SCHEME

論文提及，在有 0 和 1 混合寫入的資料中，傳統 PCM controller 都必須等待最後一位 bit 完成，就算裡面的所有 0 bits 都寫入完成也一樣。且傳統 PCM controller 也會把瞬間電流需求都假設成是最糟糕的情況(寫入資料全是 0)，導致每次能同時寫入的最大 bit 數會被限制且固定，從而限制了最大效能。

而論文將寫入的資料組拆分成兩種 stage，分別是 **write-0 與 write-1 stage**。在 write-0 時，由於寫入資料全為 0，因此每次寫入的所需時間會變短。而 write-1 時，由於寫的資料全為 1（電流需求小），因此能同時寫入更多 1-bit，在不違反瞬間功率限制下盡可能地提升 parallelism。

在這種 two-stage-write 的策略下，speedup 的具體數值會根據寫 0 的寫 1 速率比，以及寫 1 和寫 0 的寫入電流比有關。

這種方法假設每個 write unit 寫入的 bit 都是相同的，然而 block of data 裡的 zero 和 one 比例在現實情況是不確定的，因此很難預測每個 stage 會有多少個 0 和 1 能夠寫入。因此論文引入了一種 data coding scheme 來確保 1 的數量不會佔寫入資料的一半以上，動機是寫入 1 最花時間，不希望其出現比例比 0 高。

TWO-STAGE WRITE WITH INVERSION

若 write unit 中 1 佔有的比例超過一半，則反轉每一位 bit，如此便能保證 1 不會超過寫入資料的一半。由於這種方式會導致被寫入的資料可能是反過來的，因此 inversion flag 會記錄該 block 是否被反轉，在讀取資料時會派上用場。這種策略在實現上需要額外的電路去檢測資料的比例以及反轉。

Evaluation

作者採用 4-core system with PCM 的架構，並拿 SPEC CPU 2006 benchmark 裡的 13 種 multi-programmed workload 來比較各個 scheme 的 read latency 和執行時間，像是 Baseline、Flip-N-Write 以及 Write cancellation 等等。

實驗發現，two-stage-write 相比 baseline(傳統 PCM)的 read latency 減少了 45.8%，而整體效能提升 21.9%。而 **two-stage-write with inversion** 在 read latency 上減少約 68.4%，整體效能平均提升 33.9%，雖有少數 workload 上的表現不如 Flip-N-Write，但平均效能與平均 read latency 上都贏過了 **Flip-N-Write**，且在 storage overhead 也會比 Flip-N-Write 更低(儲存空間變相增加了)。

對該篇論文看法

整體而言，該篇論文在 backgrounds 的解釋非常清楚，各個 scheme 的 implementation 也有說明，甚至針對電路實現的部分也有說明。另外其採用的 workload 也足夠豐富，能夠說服讀者其 scheme 的改進結果。其實驗採用的架構是 multi-core system，並且選擇了 multi-programmed workload 來實驗，這種實驗架構也很貼近現實情況，基本沒有甚麼挑剔的點。

從實驗結果來看，其 two-stage-write with inversion 基本上能夠取代掉 Flip-N-Write，甚至 storage overhead 還不會比 Flip-N-Write 高。這種利用 PCM 寫入的不對稱特性來想出新 scheme 的思路，對於未來研究提供了一種新方向。

不過該 scheme 在某些極端 workload 上的表現並不是很好，像是如果資料中 0 跟 1 的出現比例都差不多(50%)，且 0 和 1 平均交錯出現，那麼 two-stage-write with inversion 可能就沒有辦法改進效能。也許未來會出現較為複雜的 Flip Bit 策略來解決上述的極端 workload。

這次對論文沒有甚麼特別的想法，若真的要想能夠延伸的方向，那可能是該策略在 MLC 上的可行性，因為該篇論文的 scheme 是適用於 SLC 的，針對 0 和 1 bit 去討論，但 MLC 的情況稍加複雜，多了 01 跟 10 的狀況要討論。也許未來會出現將該 scheme 稍加改良後的 MLC 版本，不過其 overhead(inversion flag)可能會變得更大。