

BÁO CÁO THỰC HÀNH SUMMER COURSE 2025 CUSTOM IC DESIGN

LAB 1:

INVERTER (BACK-END)

Nhóm 7 (ca 2)

Họ và tên thành viên:

Phạm Vũ Tuấn Hưng 22200067


Phạm Vĩnh Khang 22200079

Giảng viên:

Nguyễn Mai Minh Kha Nguyễn Vũ Minh Thành Phạm Thế Hùng

Thành phố Hồ Chí Minh, August 25, 2025

1. Layout:



Hình: Layout của mạch inverter.


Giải thích các phần của layout:




DHQG-HCM

KHTN


Layout phần pmos với cực Source được nối lên VDD bằng lớp metal 1 (lớp màu xanh)



Phần Drain của pmos được nối với Drain của nmos và nối với nhắn ra Out bằng lớp metal 1 (lớp màu xanh)




Layout phần nmos với cực Source được nối xuống VSS bằng lớp metal 1 (lớp màu xanh)



Sử dụng lớp poly (lớp màu đỏ) để nối Cực gate của pmos với cực gate của nmos đồng thời nối với ngõ vào In




2. Kiểm tra DRC:



Hình: Kết quả chạy DRC thành công.

Chạy DRC (Design Rule Check) có mục đích kiểm tra xem Layout có vi phạm về quy định thiết kế của công nghệ đang áp dụng trên mạch đang thiết kế hay không. Sau khi chạy màn hình kết quả hiển thị: "No Results Found" nghĩa là không có lỗi nào được phát hiện về khoảng cách và kích thước tức là Layout đã pass qua DRC.


3. Kiểm tra LVS:



Hình: Kết quả kiểm tra LVS tương thích với schematic.

LVS (Schematic Versus Layout) kiểm tra sự tương thích giữa thiết kế của Layout với Schematic ban đầu đồng thời đảm bảo mạch hoạt động đúng sau khi Layout. Màn hình kết quả hiển thị trên thông báo Layout đã khớp với schematic.

4. Kiểm tra PEX:




Hình: Kiểm tra PEX thành công.

PEX (Parasitic Extraction) là bước trích xuất kí sinh sau Layout



Ở đây hiển thị không có lỗi nào khi trích xuất ký sinh


Trích suất kí sinh:




Hình: Kết quả trích xuất kí sinh.

Tụ điện ký sinh và điện trở ký sinh chứa trong Layout được hiển thị sau khi trích xuất.

5. Kiểm tra Function của mạch sau layout



Hình: Mạch testbench kiểm tra function.



Hình: Kết quả kiểm tra function của mạch sau layout.

Kết quả cho thấy mạch vẫn hoạt động đúng Function tuy nhiên do chạy sau Layout tức là bao gồm cả các thành phần ký sinh đã trích suất bên trên nên dạng sóng sẽ thường không còn vuông giống hệt lúc trước layout mà có thể hơi méo dạng.

