

## Cade Ette 1/2

Cache与主存间采用全相联地址映像方式, Cache容量为

4KB, 分为4块每块1KB, 主存容量为1MB。

问: (1) Cache与主存地址的各字段如何划分?

(2) 若地址变换表如下,

	地址变换表	
0	367H	
1	222H	
2	195Н	
3	388H	

试根据主存地址确定变换后的Cache地址。

- 1. 主存地址为 **654E2H** 时,高速缓存地址为 **8 E** L H。
- 2. 主存地址为 D9D9DH 时,高速缓存地址为\_19D\_H。

解·11 用于 (ache 岩量为 4KB = 4× 21° = 212 Byte.

图此 (ache 共有 12 位:

77 F Carle 13 /2 4 th, 1964 th3 /2 21/2.

用于Cocle自扶 | K B=Z'Byte, 倒地 秋的地方10位

Cache [212] 1-42

主存的块内地址与 Cacle + 皮内+也此所。在期间为10位由于主在容量为 1MB = 2 Byte, 好语 2013.

(a) 主体地比约 65 YEZH, 转处为 2进 机 净.

在他也变换表中重代符Cocke 地方为 Z
国上 Cacle 地址 2进州和于为 100011100010,16胜州为 8 巨211

主存地比力 D9 D9011, 转化为 2进 划 4者.

1101 1001 1101 101 1101 1101 1101 367日

在地址变换表中重代符(acke 块多为)

用de Cacle 的址 24 7 4 7 5 00 01 100(1107,16世 科力: 19 DH


	C ~ c	le 1	5 挡	E 41=	Ţ								
	-	一个具	有16KI	B直接相	自连映身	tcache	的32个	立微处	理				
	器,	cache	的块为	为4个与	字(字	长 32 亿	立),	内存	为				
	256MI												
	问:				多少位	(按字	节编坛	上),					
				设如何:									
		(2)	主存出	也址为	ABCDEF8	3H的单	元调)	cach	e				
			中的作										
斛	· U1										cle 有1	4 位.	
`		A La	alc	12 X.	) 49	F	. LP	4x	32 bit	2 16	В		
												1 - 1 -	
											14.4		
		(W.	Le.		(,2	13	4	(2)					
		0.		-	12 2		ı :ta	400	٠.(				
		4 1	. \ \ \ \		1 , 2	2 8	140	7 - 7	28	. 4	B 28.	, <u>t</u>	
		#1	14	y 25	6 MB	= 1	× 2	- 1	byt	e, v	B CO.	12.	
		3/1	17	2	V8-1	4=	146	3					
		2.10		5.	0 '	-	-						
		31	ā ·		14				10		4 1		
				-							4 h 4	4.6	
					3	5			the	3	块为也		
		2/2	.th x	$\lambda = \Lambda i$	Or.	7. 0	11 43	) -	进步	1			
	121									-			
		0	10	101		00	110	-	1110	- / 11	1 100	5	
							—: ·		11		¥	_	
									U	,	V		
								Car	deta	とる	Crose	快为七	(Dre
								-			47		
										, т			
										1 5	F 8 4		

## Cacle 41 10 11 15

高速缓存Cache与主存间采用组相联地址映像方式(组间直接,组内全相联),高速缓存每组包含4块,每块为8个字,每个字为32位。若主存容量为2MB,Cache的容量为16KB。

问:

- (1) 请分析cache地址有多少位, 各字段如何划分?
- (2) 请分析主存地址有多少位, 试说明主存区号、 区内组号、组内块号、块内字号、字内地址号 各用多少位表示?



## 精拔等流.

**例:** 假定程序在主存为5块, Cache为3块。CPU执行程序的顺序为: P2、P3、P2、P1、P5、P2、P4、P5、P3、P2、P5、P2。画出FIF0算法命中情况如图所示。

Carle

P2	Р3	P2	P1	P5	P2	P4	P5	Р3	P2	P5	P2
2	2	2	2	5	5	5	5	3	3	3	3
	3	3	3	3	2	2	2	2	2	5	5
			1	1	1	4	4	4	4	4	2
		н					н		н	1	

图中用 H 表示"命中"

在利用FIF0算法的情况下,命中率为 3/12=25%

**例:** 假定程序在主存为5块, Cache为3块。CPU执行程序的顺序为: P2、P3、P2、P1、P5、P2、P4、P5、P3、P2、P5、P2。画出LRU算法命中情况如图所示。



图中用 H 表示"命中"

在利用LRU算法的情况下, 命中率为 5/12=42%


例1 假设我们能够轻松地创建一个带有4ns访问时间的片上静态存储器,但是,我们能够为主存储器买到的最快的动态存储器的平均访问时间是40ns。如果我们必须保持5ns的平均访问时间,问需要多高的命中率?

Cache 19 19

新子、将 SRAM 47: 十つ Cacle, bRAM 47: 九 克方、下一、 率対 らから可 みらり T = h. Tc + (|-h)(Tc+ Tan) 5 = h・4 + ||-h・44 トータン・ラグ,


三、深辰题: (2, 6, 7, 16, 22, 23, 24, 27) 7.2 某以 8088 为 CPU 的微型计算机内存 RAM 区为 00000H~3FFFFH, 若采用 6264, 62256, 2164 或 21256 各需要多少片芯片? 部 8088 ACPU => 数据线 8 位, to 比样 20 45 RAME \$ 00000 H~ 3TF7FH > 15 to \$1). 218B: 2564B: 2564B 2564884 21756 25616 81 bit 256 8 8612 = 8 G2B 7.6 试判断 PC/XT 系统中存储系统译 码器 74LS138 的输出  $\overline{Y_0Y_4Y_6}$  和  $\overline{Y_7}$  所决定 的内存地址范围,见图744。 (/ 1 图7.44 习题7.6图 向· 当后一时, th 批战高位加下: Any A18 AIT ALL AIS AIL AIS AIR ALL A 1 X D D O O O ; X X ... X 当日日日月、内存地址范围力: C0000H~C1FFFH 当 A18:0日, 13 石地址范围力·8 00004~81FFTH 当 Y4=0日, 地址线置设加下: A15 A18 A17 A16 A10 A11 A13 A12 A1,... A0. I X D D | D C X X ··· X 当 A18=1时,内存地址范围力:C8000H~C9FFFA 当A18:001, 为石地地范围为 8800H~89FFTH 当 Y6=0时,地址线置位加下: AG A18 A17 A16 A15 A14 A13 A12 A11. A0. 当AB=1时,内存地址范围为·CCOOOH~CDFFFH 当为18·0时的石地地范围为 8 CONH~ SDFFT-H AG AIS AN ALL AU AU AIS : AN ALL A 1 X D D 1 1 1 ' X X ... X 当日18=187、内存地址范围力、CGOOOH~CEFFFH 当日18:0时,场石地地范围力。8月00日~8月17日日

7.7 将 4 片 6264 连接到 8086 系统总线 上,要求其内存地址范围为 70000H~ 77FFFH, 画出连接图。 (部. 70001-77FFF内存空间 25B-32 KB=16K + 16b1-6 6264: 8K + 8 bit => 4 K 8086. 20往 10+15线 16年数据线: 因此, 惠上片住村展一组形成1661在满大小,再41团 2组子抄展情加存储单元数目 カッーシッと > Do- D7 A1-A13-MEMZ-5 U MEMW (I) A<sub>0</sub> BHIL 74138 A18-AIGT E 71 Ŷψ An-De E Dorb Alb A0-A12 Ary. > Ao~An D8-D156




同时,为做到上面所描述的奇偶分体,在 8086 的引线上,增加了一个 BHE 信号。当 8086 读写偶地址字节时, $A_0=0$ , $\overline{BHE}=1$ ;当读写奇数地址字节时, $A_0=1$ , $\overline{BHE}=0$ ,当读 写一个 16 位字时, A<sub>0</sub>=0, BHE=0。 ◆◆◆◆ △0 = 1. 45 4 4

7.16 某 CPU 地址总线为 A19—A0,数据总线为 D7—D0,内存读信号为 MEMR,内 某 SRAM 连接电路图如图 7.45 所示: 存写信号为 MEMW,




的 CS和对意片被逆中,此时 A.7 Als AIT ALB ALS ALV ALS AN AU AO 0 内在地址范围: 下COOH~FDFFFH 3000H~ 33FFFH



7.22 高速缓存 Cache 与主存间采用组相联地址映像方式(即组间直接,组内全相联),高速缓存分为两组,每组包含 4 块,每块为 1KB。主存容量为 1MB。

① 说明主存区号、区内组号、组内块号、块内地址号各用多少位表示?

8H		1)
2H		第0组
7H		( 345.0351
7H		)
8H		)
2H		第1组
7Н		第1组
7H		)



7.24 某计算机主存按字节编址,主存与高速缓存 Cache 地址变换采用组相联映象方式 (即组内全相联,组间直接映象)。高速缓存分为2组,每组包含4块,块的大小为512B (字节),主存容量为1MB。构成高速缓存的地址变换表相联存储器容量为 ① 个。 ① A: 4×10bit B: 8×10bit C: 4×11bit D: 8×11bit ② A: 1 B: 2 C: 4 D: 8

27. 若 cache 容量为 100 字,并以 50 字分块,起始为空,CPU 从主存单元 0,1,2,…,99,依照一次读出一个字,顺序读出 100 个字,并重复读 10 次,求命中率为多少?若主存的速度比 cache 慢 5 倍,则在此情况下比无 cache 速度提高多少倍?

7.1 武以单元电路说明,为什么 DRAM 的功耗比 SRAM 小?

画连接电路图。若在8086系统总线上实现上述内存,试画其连接电路图。 7.3 az. PC/XT: 数据线 8份, 地址线 20任 80分· 数据线的设, 地址线 20位 6x64: 8k\* 8bit 00000 t ~ 03 FFF 1 => 0011 HII (111 III) => 16 K + 8 bit 1 高 2 片 62 64 3 字 抄 居. DL/XT Do- Do E Do- D7 Aor An. Ao-AIZ -5U C5, CSI 12 - D1 Ao An 15. A 19- Da 0 F WE EF (5) 40 AIL Au-Acq All Ar Are As Are Are Are Are Are 000000 8086: 16 K \* 8 bit = 8K\* 16 bit => 2K 195 t) E Do- Dr -- JO - 17 MIMP AIG-DO > E 7438 > A -- A .-AIL A15 CSr D8-D150

7.4 叙述 EPROM 的编程过程,说明 EEPROM 的编程过程。

解: EPROM 芯片的编程有两种方式:标准编程和快速编程。

在标准编程方式下,每给出一个编程负脉冲就写入一个字节的数据。Vpp 上加编程电压,

地址线、数据线上给出要编程单元的地址及其数据,并使 $\overline{CE}$ =0, $\overline{OE}$ =1。上述信号稳定后,

在 $\overline{PGM}$ 端加上宽度为  $50ms\pm5ms$  的负脉冲,就可将数据逐一写入。写入一个单元后将 $\overline{OE}$ 

变低,可以对刚写入的数据读出进行检验。

快速编程使用 100 µs 的编程脉冲依次写完所有要编程的单元,然后从头开始检验每个

写入的字节。若写的不正确,则重写此单元。写完再检验,不正确可重写。

EEPROM 编程时不需要加高电压,也不需要专门的擦除过程。并口线 EEPROM 操作与 SRAM

相似,写入时间约 5ms。串行 EEPROM 写操作按时序进行,分为字节写方式和页写方式。

7.5 内存按字节编址, 地址从 40000H~BBFFFH 共有多少字节(KB)?

7.8 E<sup>2</sup>PROM 98C64A 芯片的各引脚的功能是什么?如果要将一片 98C64A 与8088 微处理器相连接,并能随时改写98C64A 中各单元的内容,试画出连接电路图(地址空间为40000H~41FFFH)。

