基于 Xilinx FPGA 的时钟管理设计与实现

封彦彪 刘兴春

(北京航空航天大学电子信息工程学院 北京 100083)

摘 要:介绍了时钟管理的各种实用方法。简要介绍了 Xilinx FPGA 的数字时钟管理模块(DCM)的组成和其在时钟 倍频分频中的应用。重点分析了整数分频器和小数分频器的设计思想,对不同的分频方案进行了比较。在 ISE 9.1i 集成开发环境中,用 Verilog HDL 语言编程,对设计的电路进行了功能仿真,给出了仿真波形。给出的多种分频方法 具有非常好的可移植性,只需修改参数就可应用于 FPGA 的实际开发中。

关键词: 倍频; 分频; FPGA

中图分类号: TN79+1 文献标识码: A

Design and implementation of clock management based on Xilinx FPGA

Feng Yanbiao Liu Xingchun

(School of Electronic and Information Engineering, Beijing University of Aeronautics and Astronautics, Beijing 100083)

Abstract Practical methods for clock management are presented. The composition of Xilinx FPGA's digital clock management module and its application in clock frequency multiplication and division are described. The design ideas of integer and decimal frequency divider are analyzed, and different solutions are compared. In the integrated development environment of ISE 9.1i, Verilog language is used to realize the design goals. Also the function simulation of the design circuits is performed. The methods of frequency division design have excellent transportability, which can be easily used in the practical development of FPGA by altering the right parameter.

Keywords: frequency multiplication; frequency division; FPG A

引 0 言

一个复杂电子系统,内部需要多个时钟源,并且各时 钟源之间具有一定的比例关系,以共同完成系统的时序控 制。这就需要经常用到倍频与分频电路。由于能够实现 零时钟偏移,并且可以映射到 PCB 上用于同步外部芯片, 将芯片内外的时钟控制一体化,目前在大部分设计中广泛 使用了集成锁相环(如 Xilinx 的 DCM)来进行时钟的倍 频、分频以及移相设计。而对于时钟输出超过集成锁相环 可输出范围的情况,就需要自主设计时钟管理。

数字时钟管理模块(DCM)

1.1 DCM 的组成

数字时钟管理模块(DCM)是基于 Xilinx 的一系列器 件所采用的数字延迟锁相环(DLL)模块,在时钟的管理与 控制方面, DCM 与 DLL 相比, 功能更强大, 使用更灵 活[12]。DCM 的功能包括消除时钟的延时、频率合成、时钟 相位调整等系统方面的需求。DCM 共由 4 个部分组成。 其中,最底层仍采用成熟的 DLL 模块,其次分别为数字频 率合成器(DFS)、数字移相器(DPS)和数字频谱扩展器 (DSS).

DLL 主要由 1 个延时线和控制逻辑组成。延时线对 时钟输入端 CLKIN 产生 1 个延时, 时钟分布网线将该时 钟分配到期间内的各个寄存器和时钟反馈端 CLKFB; 控 制逻辑在反馈时钟到达时采样输入时钟以调整二者之间 的偏差,实现输入和输出的零延时。具体工作原理是:控 制逻辑在比较输入时钟与反馈时钟的偏差后,调整延时参 数,在输入时钟后不停地插入延时,直到输入时钟和反馈 时钟的上升沿同步,锁定环路进入锁定状态,只要输入时 钟不发生变化,输入时钟和反馈时钟就保持同步。DLL 可 以用来实现一些电路以完善和简化系统及设计,如提供零 传播延时, 低时钟相位差和高级时钟相位控制等。

在 Xilinx 芯片中, 典型的 DLL 标准原型如图 1 所示。

DFS 可以为系统产生丰富的频率合成信号,输出信号 为CLKFB和CLKFX180,可提供输入时钟频率分数倍或 整数倍的时钟输出频率方案,输出频率范围基于不同的芯 片不同。这些频率基于用户定义的两个整数比值,一个是乘 因子(CLK MULTIPLY),另外一个是除因子(CLK DICIDE),




图 1 Xilinx DLL 的典型模型示意 输入频率和输出频率之间的关系为:

$$F_{CLKEX} = F_{dKIN} \times \frac{CLK \ MULTIPLY}{CLK \ DICIDE}$$

DFS 的应用可以减少 PCB 板上的时钟路径, 简化设 计,提供更好的信号完整性。

DCM 具有移动时钟信号相位的能力,因此能够调整 I/O 信号的建立和保持时间,能支持对其输出时钟进行 0° 、 90°、180°、270°的相移粗调和相移细调。对于 DCM 输出时 钟的相位调整,需要通过属性控制 PHASE SHIFT 来设 置,设置范围是-255~+255。比如输入时钟是 100 M Hz, 需要将输出时钟调整 + 0.9 ns, 则 PHASE $SHIFT = (0.9 \text{ ns}/10 \text{ ns}) \times 256 = 23$. PHASE SHIFT的正和负分别对应时钟输出相对于 CLKIN 向前和向后进 行相位移动。移相用法只需要把 CLK2X 输出端的输出缓 存移到 CLK90、CLK180 或者 CLK270 即可。

Xilinx 公司首先提出了利用创新的扩频时钟技术来减 少电磁干扰噪声辐射的可编程解决方案。数字扩频技术 通过展宽输出时钟的频谱,来减少电磁干扰,这一特点可 以使设计者极大地降低系统成本,使电路板重新设计的可 能性降到最低,从而缩短了设计周期。

1.2 DCM 模块应用于倍频分频

在 Xilinx ISE 中调用 DCM 模块,在 IP Core 向导中, 通过设置输入时钟的频率和输出时钟的频率,或者设置手 动计算的倍频分频比,可以实现精确的倍频分频功能。需 要说明的是,输出频率需在所采用的 Xilinx FPGA 芯片的 输出频率范围之内,目前 Xilinx 有 DCM 模块的 FPG A 芯 片中可以实现的分频系数为 1.5、2、2.5、3、3.5、4、4.5、5、 5.5,6,6.5,7,7.5,8,9,10,11,12,13,14,15,16.

以下以输入 50 MHz 的时钟为例, 分别实现 2.5 倍频 以及 2 分频输出。图 2 所示为 2.5 倍频的仿真波形。




图 2 DCM 实现 2.5倍 频的仿真结果示意

局部放大如图 3 所示。从中可以看出当 LOCKED OUT 信号变高时, DCM 模块稳定工作, 输出时钟频率 CLKFX OUT 为输入时钟 CLK IN 频率的 2.5 倍, 完成 了预定功能。其中复位信号 RST IN 是高电平有效。




图 3 DCM 实现 2.5 倍频仿真结果局部放大 用 DCM 实现 2 分频的仿真波形如图 4 所示。




图 4 DCM 模块实现 2 分频的仿真波形

从图 4 中可以看出当 LOCKED OUT 信号变高时, DCM 模块稳定工作,输出时钟频率 CLKDV OUT 为输入 时钟 CLK IN 频率的 1/2。

2 整数分频器设计与实现

在目前的 FPGA 设计中, 倍频电路大部分都是基于锁 相环技术开发的,而分频系数超过 DCM 可分频范围的时 候,需要自行设计分频方案。

2.1 偶数分频

偶数分频的实现比较简单,通过计数器计数就可以实 现 $^{[3]}$ 。如进行 N 倍的偶数分频,对待分频的时钟进行上升 沿计数, 当计数器从 0 计数到 N/2-1 的时候, 就对输出的 时钟信号进行翻转,同时给计数器1个复位信号,以便下 一次待分频时钟到来时从 0 进行计数。这样就实现了对 偶数的占空比为 1/2 的分频[4]。 2 分频最为简单,只需要 在待分频时钟的上升沿到来时进行翻转就可以了[5]。偶 数分频原理框图如图 5 所示。




图 5 偶数分频原理

在 Xilinx ISE9.1i 环境中实现的偶数分频仿真波形图 如图 6 所示(以 4 分频为例)。




图 6 占空比为 1/2 的 4 分频仿真波形

从图 6 中可以看出,稳定工作后,输出时钟 $div_{\infty}ut$ 频率为输入时钟 clk 的 1/4 rst 为低有效的复位信号。

2.2 奇数分频

奇数分频在这里介绍3种方法实现。

第一种方法:对于 N 比较小的情况可以用状态机实现。考虑状态转换,以 3 分频为例,应该有 3 种状态: 0.0×1 (1.0×0) 或者 $1.1.0 \times 0.1 \times 1$ (5 分频或者更大奇数的分频,采取此种方法可选取的状态更多),在待分频时钟的作用下,状态机不停的在所选取的状态下转换,输出仅仅依赖于当前的状态,即可实现奇数倍的分频。这种分频方法的缺点是占空比非 1/2,另外状态转换容易出毛刺;

第二种方法: 对待分频时钟进行奇数倍 N 分频, 首先进行 N/2 分频(即带有 0.5 的分频), 之后再进行 2 分频,即可得到占空比为 1/2 的奇数倍分频。含 0.5 倍分频的设计方法参见小数分频:

第三种方法: 用计数器实现。如进 行 N 分频(N 为奇数),首先对待分频时钟进行模 N 计数,在计数器值为(N-1)/2 时对输出时钟进行翻转,然后在计数器继续计数达到 N-1 时,输出时钟再次翻转并且给计数器 1 个复位信号,使之从 0 开始重新计数,即可实现奇数倍的分频。其占空比为(N+1)/2N 或者(N-1)/2N^[4]。如要实现占空比为1/2的奇数分频,则可以同时将计数器的两次输出时钟翻转分别在待分频时钟的上升沿与下降沿触发翻转,然后对两路输出时钟进行逻辑或运算,即可得到占空比为 1/2 的奇数倍分频时钟[$^{1-8}$]。

奇数分频的原理框图如图 7 所示。




图 7 占空比 50% 奇数分频原理

在 Xilinx ISE9. 1i 环境中实现的奇数分频的仿真波形如图 8 所示(以 3 分频为例)。




图 8 占空比为 1/2 的 3 分频仿真波形

从图 8 中可以看出, div_out 1, div_out 2 和 div_out 50%,而输出时钟 div_out 1 和 div_out 2 为 50%,而输出时钟 div_out 6 空比为 50%,可有数倍分频。图中 rst 为低有效的复位信号。

3 小数分频

3.1 半整数分频

N-0.5的分频,半整数分频需要对输入时钟进行操作,其基本的设计思想是:进行模N的计数,在计数到N-1时,输出时钟赋为1,回到计数0时,又赋为0,由此,当计数值为N-1时,输出时钟才为1,因此只要保持计数值N-1为半个输入时钟周期,即实现了N-0.5的分频¹⁹¹。而计数值N-1只保持了半个时钟周期,由于时钟翻转下降沿变成上升沿,因此计数值变为0,这个过程所要做的就是对分频时钟进行适当的变换,使得每产生一个N-0.5分频时钟的周期触发时钟都要翻转一次。通过N-0.5分频信号的二分频与输入时钟相异或运算就可得到触发时钟,其每过N-0.5个分频时钟周期就会产生一次时钟翻转,对这个时钟进行模N计数即可实现N-0.5倍的分频。其分频原理框图如图99 所示。




图 9 N-0.5 倍分频原理

图 10 所示为在 Xilinx ISE9. li 环境中实现的分频系数为 3.5 的分频器仿真波形。




图 10 3.5 分频的仿真波形

从图 10 中可以看出,输出时钟 clkout 频率为输入时钟 dk 的 1/3.5,实现了 3.5 倍的分频,但是其占空比不为 50%,图中 rst 为低有效的复位信号。

3.2 任意整数带小数的分频

任意整数带小数的分频,一般来说可以通过不同的分频组合来实现。可先设计两个不同分频比的整数分频器,然后通过控制单位时间内两种分频比出现的不同次数来获得所需要的小数分频值。即在若干个分频周期中采取方法是某几个周期多计或少计 1 个数,从而在整个计数周期的总体平均意义上获得 1 个小数分频比 10 。一般而言,N+B/A 分频 (A>B) 可以用 A-B 次 N 分频加上 B 次 N+1 分频来实现。由于从 N 分频切换到 N+1 分频和从 N+1 分频切换到 N 分频都会产生一个随时间增长并且可以累加的相位移,会产生比较大的相位波动。这样分频输出的时钟抖动很大,并且难以消除,所以在设计中使用非常少。

4 结 论

介绍了几种常用的基于 FPGA 的时钟管理设计方法, 并对其中大部分设计用 Verilog HDL 语言编程, 所有设计 均在 ISE9. li 下通过仿真验证,并综合实现。

本文所介绍的方法可以应用在 FPGA 系统中,用 Xilinx FPGA 内嵌的 DCM 来实现时钟的倍频、分频和移 相,其硬件结构简单,且能使用 FPGA 厂商提供的免费 IP 核,开发周期和难度都较小。

而对时钟要求超过分频范围的设计中,可以采用本文 所述的分频方法,只需修改相关参数就可应用于 FPGA 的 实际开发中。

参考文献

- [1] 陈燕, 周东辉, 朱晓荣, DLL 在 FPGA 时钟设计中的 应用[]]. 青岛大学学报: 工程技术版, 2004, 19(4); 90-93.
- [2] 王书娟,张雅绮,王飞飞.数字时钟管理系统及其应 用[]]. 电子测量技术, 2006, 29(5): 110-111.
- 高培军. 基于 FPGA 的多种形式分频的设计与实现 [3] []]. 今日电子, 2004(5):30-31.
- 陈英梅. 基于 FPGA 的多种分频设计与实现[]]. 电 [4]

子元器件应用, 2007(6):47-52.

- 白莹杰, 杜建铭, 罗一星. 基于 FPGA 的脉冲分频技 [5] 术研究[]]. 微计算机应用, 2010, 31(3): 67-71.
- 何静, 李清峰. 基于 FPGA/CPLD 的占空比为 1:n [6] 的 n 分频器的设计[J]. 现代电子技术, 2006(8):
- 汪虹, 李宏. 基于 FPGA 的等占空比任意整数分频器 [7] 的设计[]]. 现代电子技术, 2005(16):8-9.
- 杜刚, 孙超, 陈安军. 基于 FPGA 技术的 16 位数字分 [8] 频器的设计[J]. 仪器仪表学报,2006,27(6): 875-876.
- 吴玉昌, 胡荣强, 王文娟. 基于 CPLD/ FPGA 的多功 [9] 能分频器的设计与实现[〗. 世界电子元器件, 2007 (3): 42-44.
- 刘亚海, 林争辉. 基于 FPGA 的小数分频器的实现 [10] []]. 现代电子技术, 2005, 194(3): 113-114.

作者简介

封彦彪,男,1984年8月出生,硕士研究生,主要研究 方向为数字系统设计,光电信息处理等。

E-mail: fengyanbiao@gmail.com

(上接第18页)

- 黄建, 尹志强, 王玉琳, 基干双极 性桥式电路的两相制 [2] 步进电机驱动器设计[J].控制与检测,2007(1): 76-78.
- 李宁. 基于 MDK 的 STM32 处理器开发应用[M]. 北 [3] 京: 北京航空航天大学出版社, 2008.
- 库少平, 刘晶. 基于 STM 32F 10X 和 MDK 的步进电 [4] 机控制系统设计[J]. 武汉理工大学学报, 2009, 31 (3): 107-110.
- [5] 王晨光, 孙运强, 许鸿鹰. 步进电机的单片机控制设计 分析[J]. 国外电子测量技术, 2008, 27(9): 39-60.
- 王美川, 王紫婷. 基于 FPGA 控制的步进电机驱动设 [6] 计[J]. 电子测量技术, 2008 31(6): 184-187.
- 刘川, 刘景林. 基于 Simulink 仿真的步进电机闭环控 [7] 制系统分析[]]. 测控技术, 2009, 28(1): 44-49.
- ZHANG X D, HE J J, SHENG CH L. An Approch [8] of Mocrostepping Control for the Step Motors Based on FPGA[M]. Shanghai: IEEE Proceeding of the 10th International Conference on Industrial

Technology, 2005.

- CHANKT, HUSHB, QIANGM, et al. Micro-[9] stepping control of ultrasonic stepping motors[M]. IEEE Transactions on Tndustry Applications, 2006.
- [10] MASIA, CONTEG, LOSITO R, et al. DSP-based stepping motor drivers for the lhc collimators[J]. IEEE Transactions on Nuclear Science, 2008, 55(1): 341-348.

作者简介

张团善, 男, 随州人, 副教授, 研究生导师, 主要从事智 能测控理论与应用,图像测量与模式识别,电机控制,嵌入 式系统与智能仪器等方面的科学研究工作。

张娜,女,江苏徐州人,硕士研究生,主要研究方向为 嵌入式与自动化装置。

E-mail: 597205110@gg.com