

个人总结

11年半导体先进封装经验，涵盖SiP、Fan-Out、FCBGA、2.5D/3D封装工艺开发与量产导入。3年以上8人工艺团队管理经验，年度预算500万元。擅长跨部门协同与良率提升（82%→95%），主导多款芯片封装设计评审并成功导入量产。

工作经历 - 高级封装工程师（长电科技）

高级封装工程师 - 长电科技股份有限公司

2019.03 - 至今

- 负责 SiP 系统级封装及 2.5D/3D 先进封装工艺的量产导入（NPI→MP），推动产品从开发阶段顺利转入大规模生产
- 主导 Fan-Out 先进封装方案优化，通过工艺参数迭代和缺陷分析，良率从 82% 提升至 95%
- 管理 8 人先进封装工艺团队，制定技术路线与年度计划，管控年度预算 500 万元
- 与 IC 设计团队开展跨部门协作，完成 3 款芯片的封装设计评审与技术对接
- 跟进 TSV 工艺验证与 RDL 工艺优化，参与 Hybrid Bonding 前沿技术评估

工作经历 - 封装工程师（通富微电子）

封装工程师 - 通富微电子股份有限公司

2015.07 - 2019.02

- 参与 FCBGA 封装产线建设与设备调试，完成工艺验证并推动量产导入
- 优化 Underfill 工艺参数，气泡率降低 40%，提升封装可靠性
- 编写 SOP 标准作业文件 12 份，培训新员工 20+ 人，建立工艺知识体系
- 参与建立封装质量管理体系，对标 JEDEC/IPC 行业标准

专业技能

封装技术：SiP、Fan-Out、FCBGA、2.5D/3D 先进封装、TSV、RDL、Wire Bonding、Flip Chip

工艺方向：Hybrid Bonding（技术评估）、Underfill 工艺优化、量产导入（NPI→MP）

仿真工具：ANSYS、Abaqus、Flotherm

设计工具：Cadence APD、Mentor Xpedition

质量标准：AEC-Q100、JEDEC、IPC-A-610、IATF 16949（熟悉）

语言能力：英语读写（可阅读英文技术文档与标准规范）

教育背景

西安交通大学 微电子科学与工程 硕士

2013.09 - 2015.06

西安交通大学 电子科学与技术 本科

2009.09 - 2013.06