積 分 形 A-D 変 換 器

Integration Type A-D Converter

大 沢 晃* 平 井 善 郎*
Akira Ôsawa Zen'ichirô Hirai

要旨

筆者らが最近開発した積分形 A-D 変換器は演算増幅器によるアナログ積分器を母体としたもので、入力電圧の積分値を時間幅になおして A-D 変換する方式をとり、入力に混入する商用周波雑音に対しフィルタ特性を持つ点に特色がある。変換速度については数十ミリセカンド程度で逐次比較形と比べ一見遅いように考えられるが、入力にノイズのある場合、逐次比較形 A-D 変換器の前段にフィルタを取り付けたときのフィルタ時間まで含めたものと比較すれば数倍のスピードアップになる。また、特に温度特性、経年特性などについて原理的にすぐれた点を持っており、回路も比較的簡単であるので中速度の工業用データ処理装置用として好適なものといえよう。

1. 緒 言

A-D 変換器を使用するにあたって注意を要する点の一つは、入 力信号に電源誘導などのノイズが入ると A-D 変換結果に誤差を生 ずることである。特に工業用データ処理装置では検出端と測定装置 との間に数百メートルもの距離がある場合が多く、また信号伝送線 路の近くに動力線が並設されて誘導を拾うことも多い。従来このよ うな場合には入力回路にフィルタを入れるか、電圧一周波数変換 形(以下 v-f 形と称する)の A-D 変換器を用いて計数時間を電源 周期の整数倍にとることにより雑音の影響をなくしたりしていた。 しかしフィルタを入れるとフィルタの時間遅れのために全体の応答 時間が遅くなる場合があり、またv-f形A-D変換器では雑音の振 幅が信号より大きくてそのため入力電圧が正負にまたがって変動す る場合には(マイナスの周波数ができないため)特殊な工夫を要す る場合があった。今回開発したアナログ積分方式の A-D 変換器は v-f形と同様に積分効果によるフィルタ特性を有し、さらに入力信 号が積分期間中に正負にわたって変動してもその平均値を正確に変 換することができる。また直線性,温度特性,経年特性なども良好で 回路も比較的簡単になる。図1に積分形A-D変換器の一例を示す。

2. 積分形 A-D 変換器の原理

ここで述べる積分形 A-D 変換器は一種の計数形で, 入力電圧を いったん時間幅に変換してからその時間幅をクロックオッシレータ とカウンタで測定する方法をとっている。従来のいわゆる計数形は 図2で示すように変換器内部で発生したのこぎり波状電圧と入力の アナログ電圧とを比較してのこぎり波のスタートから両者の一致す るまでの時間幅でを測定するものであった。本方式が従来と異なっ ている点はこの入力アナログ電圧を時間幅τに変換する部分にあ る。図3は積分形 A-D 変換器の原理を示すもので、各部の波形は 図4に示すとおりである。以下アナログ入力として①の直流電圧が 加わる場合を例にとって説明する。入力はまず電子スイッチSiによ って積分器に導かれ、一定時間Tだけ積分される。このとき積分器 出力は位相反転されてマイナス側の波形になる[図 4(=)]。T時間 の入力積分が終ったら入力スイッチ Si を切り,次に ○ の基準電圧 (-Es) をスイッチ Ss によって接続し積分する。(-Es) が入力と逆 極性であるため、積分器出力 E。は図に示すように入力積分終了点 から一定傾斜でゼロに向って上昇する波形になる。入力積分時間T が一定だから図から明らかなように基準電圧 (-Es) を加えて出力 E₀ を 0 ボルトに戻すのに要する時間幅 τ は入力電圧に比例するこ




図1 積分形 A-D 変換器(試作)




図2 従来の計数形 A-D 変換器の動作




図3 積分形 A-D 変換器の原理図

とになる。図3の積分器出力に接続されている比較器は E_0 が0ボルトに達したことを検出する装置である。A-D変換器として完成するためには時間幅 τ をクロックパルスによって測定すればよい。入力電圧Eiと τ との関係は(1)式で表わされる。

^{*} 日立製作所国分工場

H

図4を参照して

$$E_{00} = -\frac{1}{CfRi} \int_{t_1}^{t_0} Eidt = \frac{1}{CfRs} \int_{t_0}^{t_2} (-Es) dt.....(1)$$

ここに、 E_{00} :入力積分終了時点における積分器出力


Cf: 積分コンデンサ


Ri:入力抵抗


Rs:基準電圧用演算抵抗

$$(1)$$
式で $T=t_0-t_1$ $\tau=t_2-t_0$ $\overline{Ei}=rac{1}{T}\int_{t_1}^{t_0}Eidt$ とすれば


$$E_{00} = -\frac{T}{CfRi}\overline{Ei} = \frac{\tau}{CfRs} \times (-Es) \dots (2)$$








Y軸: 2 V/div X軸:5ms/div



50 c/s ノイズを含んだ入力(上)と電源波形(下) (b) [(c) はその時の出力]



積分器リセットスイッチ Sr の on-off (上) と (b) の入力に (c) 対する積分器出力(下)

X軸:5 ms/div

Y軸: $\begin{cases} 10V/\text{div} (\bot) \\ 2V/\text{div} (\top) \end{cases}$

シンクロスコープによる観測結果

したがって
$$\tau = \frac{Rs}{Ri} \frac{\overline{Ei}}{Es} T$$
(3)

となり、 \overline{Ei} とてとが比例することがわかる。

図3の回路で各部の波形をシンクロ・スコープで観測した。その 結果を図5に示す。特に同図(b)(c)(e)は本機の特長であるノイ ズに対する積分特性を示している(これらについては後にさらに説 明する)。


3. 積分形の特長

この方式の A-D 変換器は図3からわかるように次にあげる特長 を持っている。


3.1 適応フィルタ特性があること

入力を T_1 時間積分するから A-D 変換結果は入力の T_1 時間の 平均値を示すことになり, 入力に混入する高周波のノイズに対して フィルタ効果を持つ。特に積分時間 T_1 を商用周波 50(60) c/s の 1サイクル時間 20(16.6) ms またはその整数倍にとれば電源からの誘 導ノイズの影響を完全に取り除くことができる。


図5(a)は入力にノイズのないときの入力電圧(図3A)点の波形) とそのときの積分出力,同図(b)は電源 50 c/s の波形(下)と電源誘 導ノイズのあるときの入力(図3A点)波形,同図(c)(下)はそのと きの積分出力波形である。図 5(e)には高周波ノイズ(写真では600 c/s) が入ったときの積分出力を示す。写真でわかるように、ノイズ 電圧が入力信号の直流分より大きくなって入力電圧が正負にまたが



基準電圧 Es (上) とτ時間でゲートしたクロックパルス (下) (d) [クロックパルスは周波数が高い (100 kc) ので写真にうまく現われない。] Y軸:10V/div




高周波ノイズ (上) に対する積分波形 (下) (e) X軸: 5 ms/div Y軸: 2 V/div



(f) 電源誘導ノイズの一例 X軸:5ms/div

Y軸: 1 V/div



パルス性ノイズの一例 (g) X軸: 10 μs/div

Y軸: 1 V/div




図6 積分形 A-D 変換器の周波数特性




図7 係数加算 A-D 変換

って変動してもノイズに関係なく積分可能で,正確な A-D 変換ができる。

実際に入力信号に混入する電源誘導ノイズはたとえば図 5 (f)に示すような波形であるが、このような波形に対しても積分器は完全にフィルタの役目を果たす。それは(f)に示すような複雑なノイズもそれが電源からの誘導ノイズの場合にはすべて 50 (60) c/s の高調波の重ね合わせでできているため、これを電源の一周期にわたって積分すれば完全に消えてしまうのである。

外部から入るノイズについてはこのほかに図 5 (g)に示すようなパルス波形がある(これはリレー接点, SCR の点弧などから発生することが多い)。 しかしこのようなパルス性の誘導ノイズはそのパルス幅が数マイクロ・セカンド以下であることがほとんどであり、電源周期 20 ms 程度の積分を行なえば問題にならず消えてしまう。その他商用周波の分数調波、過渡現象などが無視できない場合には入力積分時間を商用周波の 2 サイクル以上長くとることによって任意のノイズ減衰率を得ることができる。

積分器を一種のフィルタと考えた場合の周波数特性は入力波形と入力オン・オフ用スイッチ Si との位相関係によって異なるが最悪の場合(高周波分の減衰の最小の場合)でも図6の形になり,積分時間の整数倍周期に対しては無限大の減衰量があり,その他の周波数でも高周波域では $20\,\mathrm{dB/dec}$ の傾斜で減衰する。電源周波数に対する減衰フィルタとしては理論的に考えられる最高速のフィルタであり,L, C, R など時間的に定常な素子による通常の受動的フィルタに対して、スイッチング要素と能動要素を含む非定常能動フィルタということもできる。

フィルタとして考えた場合,入力を積分する時間を変えれば減衰 周波数が変わる。すなわち可変周波数フィルタとなる。もし入力に 混入するノイズの基本波の周期が検出できて,積分時間をそれに合 わせれば,いわゆる入力適応フィルタをつくることができる。たと えば商用電源周波 (50 c/s) からの誘導ノイズを減衰させる場合,入 力積分時間Tをノイズ源である電源周期から波形整形して取り出す ようにすれば,電源周波数が 50 c/s から変動し,したがってノイズ

表1 各種A-D変換器の比較

| | 積分形(本方式) | 逐次比較形 | のこぎり 波 形 | V-f形 | 備考 |
|-------------------------------------|-------------------|-----------------------------|-----------------------------|-----------------|--------|
| 変 換 速 度 | 30~50 ms | 数十μs | 数 ms | 20~50ms | |
| フィルタ作用 | 有 | 無 | 無 | 有 | |
| ノイズのため 入力が正負に またがって変 動するとき | 平 均 値 を A-D 変換 | フィルタ要 (フィルタ時) 間数百 ms) | フィルタ要 (フィルタ時) 間数百 ms) | 工夫を要す | 3.1節参照 |
| 正負入力に対し | 絶対値出力出すこと可 | 絶対値回路要す | 絶対値回路要す | 絶対値回路 要 す | 3.4節参照 |
| 入力電圧感度 (フルスケール) | 数 mV 可 | 数ボルト | 数ボルト | 数ボルト | 3.3節参照 |
| 特性変動 | 小:コンデンサ 変動影響なし | 小: D-A変換 および比較器に よる | 時定数コンデン サが直接影響する | V- f 変換 器による | 4.1節参照 |

表 2 積分形 A-D 変換器の仕様例

| 内 | 容 | 例 1 | 例 | 2 | 備 | 考 |
|-------|-----------|-------------------|------------------|------------|---------|----------|
| 入 力 | 電圧 | -5~0~+5V | -100~0~- | +100 mV | | |
| 入力インヒ | ・ーダンス | $1 M\Omega$ | 10 k | ς Ω | 電源周波数 | 女または |
| 雜音调 | 衰 量 | 60 dB | 60 b | oΒ | その整数位 | <u>'</u> |
| A-D 変 | 換時間 | 40 ms | 40 n | ns | クロックィ | *ルスIT |
| 分 解 | 能 能 | $\frac{1}{2,500}$ | $\frac{1}{1,00}$ | 00 | より自由に | |
| 周囲 | 温度 | 0~40℃ | 0~4 | 10°C | れる | |
| 精度(ブル | ルスケー) に対し | 0.02%±1 ディジット | 0.05%= | ±1 ィジット | 標準状態(25 | ℃) 8 時間 |
| 温度 | 影響 | ±0.003%/℃ | ± 0.005 | %/°C | | |

の周波数がそれにつれて変動しても自動的にそれに追従して周波数特性を変える適応フィルタとなる。もちろんその場合には入力積分時間が変動し、入力信号分に対するゲインが変化することになるからこれに対する補償を必要とする。補償の方法には A-D 変換の場合の基準電圧 Es を変化させる方法と、出力時間幅 τ を測定するためのクロックパルス周波数を電源周波数に合わせて変化させる方法などが考えられるが今回は前者の方法を採用した。図 S(a) で積分波形の山の頂上にわずかに平坦部があるように見えるのはこの期間(約 1 ms)に電源周期の変動を検出して基準電圧 Es を修正するためEs を積分器に導入するスイッチ Ss を投入せず積分値をホールドしているためである。電源周期の変動検出は $XTAL \cdot OSC$. による基準時間と電源波形の比較によって行なわれている。

3.2 係数加算ができること

この装置の主要構成要素はアナログ・コンピュータの積分器と同じものであるから、アナコンの場合とまったく同様に係数加算を行なうことができる。図7はn個の入力に入力抵抗の比率によって係数をかけたうえで加算し、その結果をA-D変換する例である。本機では2入力の加算を行なった。

3.3 高感度A-D変換可能

入力インピーダンス Ri とフィードバックインピーダンス Cf によって積分ゲインが定まるから、Ri と Cf を適当に選択することによって任意のゲインを得ることができる。したがって、たとえばフルスケール 10 ミリボルト程度の微小な入力信号を直接積分増幅して A-D 変換することが可能である。

3.4 絶対値 A-D 変換可能

入力信号の極性が変わった場合積分出力の極性も逆になるが, その場合には基準電圧の極性を反転することによって入力の絶対値に 比例した出力を得ることができる。

3.5 仕 様 概 略

表1に本方式と他方式の A-D 変換の比較,表2に本方式の仕様の例を示す。

4. 精度に関する考察

この方式の主要構成要素は前にも述べたとおり、高増幅率DCア


ンプに十分なネガティブフィードバックをかけて使うため非常に高精度が得られる。図8は周囲温度をパラメータとした本機の誤差特性である。

4.1 積分コンデンサ容量変動の影響

一般にコンデンサは抵抗に比べて高精度のものが得がたい。したがって従来の計数形 A-D 変換器(たとえば図 2)のようにのこぎり波の発生にコンデンサを利用している場合には温度特性,経年変化特性などが問題となる。これに対して本方式では積分コンデンサ Cf の容量変化の影響が原理上まったくない。その理由は数式的には前述の入出力の関係式(3)式により τ が Cf に関係ないことで示される。たとえばCf が小さくなったとすると入力積分の際の積分ゲインが増大して図 9 破線のように積分出力が大きくなるが,次に基準電圧を積分する際にもまったく同じ割合で積分ゲインが増大しているため,出力をゼロに戻す傾斜が大きくなり,結局最終的にゼロに達するまでの時間幅 τ には変化がないことになる。

4.2 DCアンプのドリフト

この影響はゼロ点の変動として現われてくる。特にトランジスタ 増幅器では温度特性が問題であるので高精度アナコンと同じくメカ チョッパによるドリフト補償アンプを使用するのがよい。図 10 は 今回使用したDCアンプのドリフト特性であり、ゲイン 1,000 倍の






図 9 積分コンデンサ C_f 変化の影響

表3 D С ア ン プ の 仕 様

| - | - | | | | | |
|---|---|---|-----|--------|------|--------------------------|
| | 出 | 力 | フ | ルスケ | - 1L | ±10V 2 mA |
| | F | | IJ | フ | ۱ | ±50 μ V/8 h 以 下 |
| | 温 | | 度 | 特 | 性 | ±2μV/C以下 |
| | 周 | 波 | 数 特 | 性 (1:1 | 増幅) | 100 kc/s |
| | 電 | | 源 | 電 | 圧 | +24V, $-24V$, $6.3VA.C$ |
| | | | | | | |

とき $1\mu V/\mathbb{C}$ 以下の性能を得ている。これを入力 $100\,\mathrm{mV}$,入力インピーダンス $10\,\mathrm{k}\,\Omega$ の A-D 変換器に使うと $0.001\%/\mathbb{C}$ となり 0 ~ $40\mathbb{C}$ で十分に 0.1% 以下の精度を得ることができる。使用した D C アンプのおもな仕様を表 3 に示す。

4.3 基準電圧の温度特性

他の部分の特性を十分確立しても基準電圧 Es が変化すればそのまま誤差となる。これは本器に限らずほとんどすべての A-D 変換器に共通の問題である。基準電圧としては温度補償されたツェナーダイオードを用い $\pm 0.002\%/\mathbb{C}$ の特性とした。これは A-D 変換器の仕様(温度 $0\sim40$ \mathbb{C} で誤差 $\pm 0.1\%$ 以下) に対して十分な精度である。

4.4 電圧比較回路の温度特性

図3積分器の出力に接続されている比較器は高速、高精度で積分器出力のゼロ点を検出するものである。積分器出力のフルスケールは $\pm 10\,\mathrm{V}$ であるから $10\,\mathrm{m}\,\mathrm{V}$ の誤差は 0.1% に相当する。本装置では新たに開発された Si TWIN トランジスタ $2\,\mathrm{SC}$ $280\,\mathrm{m}$ による差動アンプを使って $\pm 2\,\mathrm{m}\,\mathrm{V}$ の精度を得た。

4.5 そのほか

各トランジスタ・スイッチの残留電圧, 論理回路の時間遅れなどによる誤差, 入力に混入する非周期的ノイズによる誤差などがあるが, これらは合計しても 0.05% の精度に入ることが実験により確認されている。

5. 結 言

以上新しい考えの下に開発された A-D 変換器の原理および特性について報告した。本方式は表1に示すように従来にない各種の特長を有しているためデータ処理装置をはじめこの種装置に今後大いに活用されるものと考えられる。なお本方式による製品はすでに1964年以降多数連続稼働中であり好成績をあげている。

終わりに本装置開発に際しご協力くださった関係者各位に深く感 謝する。

参 考 文 南

- (1) 大沢: OHM 51, 7, 58 (昭 39-6)
- (2) S. K. Amman: ELECTRONICS 37, 92 (Nov. 1964)
- (3) 大沢,平井: 昭和40年電気学会連合大会講演予稿706
- (4) HURLEY: Junction Transistor Electronics (1960)




図10 DC アンプ温度ドリフト特性