# 順路回路 1

フリップフロップのいろいろ


# 順序回路 RS-FF


#### 1 RS-FF

RS-FF は、セットSとリセットRの二つの入力、およびQと $\overline{Q}$  の二つの出力をもっている。RS-FF の真理値表、回路、図記号を図 2-33 に示す。

入	力	出	カ			
S	R	Q	$\overline{Q}$		$S \longrightarrow Q$	
1	0	1	0	<b>←</b> セット		- S  $Q$
0	1	0	1	→ リセット	$\sim$	$-R$ $\overline{Q}$
0	0	$Q_n$	$\overline{Q}_n$	← 前出力保持		20220 AST 0
1	1	未	· 定義 I	禁止	$R$ $\overline{Q}$	
	(а	)真理値	直表		(b) 回路	(c)図記号


# 順序回路 RS-FF





NAND 素子の動作を 「0 が一つでも入力されると出力が 1 となる」 と考える。

# 順序回路 RST-FF (非同期)



#### 順序回路 同期式

#### 2 同期式 RS-FF

一般に FF では、入力のタイミングのずれなどで予期せぬ出力が 発生しないように、入出力のタイミングを合わせることが多い。

入出力のタイミングを合わせることを同期を取る。、といいそのとき

用いられる周期的なパルス信号をクロックパルスという。同期式 0 clock pulse RS-FF の図記号、入力 C にクロックパルス CK を入力したときの 真理値表、タイムチャートを図 2-36 に示す。


クロックパルスによって FF が動作するタイミングには2種類あ る。一つは信号の立ち上がりで動作するポジティブエッジトリガ方 式である。もう一つは信号の立ち下がりで動作するネガティブエッ ジトリガ方式である。

図 36 (a)の図記号が-->Cとなっている場合は、ポジティブエッ ジトリガ方式であり、 → Cとなっている場合は、ネガティブエッ ジトリガ方式である。

positive edge trigger

1 negative edge trigger

### 順序回路 同期式




(a) 図記号


7	( カ	出力		
CK 0	S	R	Q	$\overline{Q}$
П	1	0	1	0
<b></b>	0	1	0	1
がり時	0	0	$Q_n$	$\overline{Q}_n$
に動作	1	1	未知	主義


RS-FFと 同じ動作

(b) 真理値表



●問13● 次のフリップフロップのタイムチャートを完成させなさい。






### D-FF


入	カ	出	カ
CK	D	Q	$\overline{Q}$
JL	1 0	1 0	0 1

(c) 真理值表


(delay 遅延のD)


P64





### マスタースレーブ型 (同期 式FF) P66 修正





## マスタースレーブ型 (同期 式FF) P66 修正

