

LAB2: **ALU and Branch Comparison**

GVHD:Thầy Trần Hoàng Linh

SVTT:Dương Nhật Huy – 1810162



1. Thiết kế ALU

a. Phân tích


Trong Risc -V, ALU có vai trò thực hiện các phép toán số học và phép toán thao tác bit trên dãy số nhị phân.

Bảng dưới đây là các phép toán mà ALU cần phải thực hiện

alu_op	funct7	funct3	Description (R type)	Description (I type)
ADD	0×00	0×0	rd = rs1 + rs2	rd = rs1 + imm
SUB	0×20	0×0	rd = rs1 - rs2	n/a
SLT	0×00	0x2	rd = (rs1 < rs2)? 1 : 0	rd = (rs1 < imm)? 1 : 0
SLTU	0×00	0x3	rd = (rs1 < rs2)? 1 : 0	rd = (rs1 < imm)? 1 : 0
XOR	0×00	0×4	rd = rs1 ^ rs2	rd = rs1 ^ imm
OR	0×00	0x6	rd = rs1 rs2	rd = rs1 imm
AND	0×00	0×7	rd = rs1 & rs2	rd = rs1 & imm
SLL	0×00	0×1	rd = rs1 << rs2[4:0]	rd = rs1 << imm[4:0]
SRL	0×00	0×5	rd = rs1 >> rs2[4:0]	rd = rs1 >> imm[4:0]
SRA	0×20	0×5	rd = rs1 >>> rs2[4:0]	rd = rs1 >>> imm[4:0]

b. Thiết kế

i. Sơ đồ khối



- ii. Mô tả thiết kế
- *) Input:
 - operand_a , operand_b : 2 toán hạng 32 bit
 - alu_op : Tín hiệu 4 bit ,chọn phép toán thực hiện trong ALU
 - + 0000: ADD
 - + 0001: SUB
 - + 0010: SLL
 - + 0011: SLT
 - + 0100: SLTU
 - + 0101: XOR
 - + 0110: SRL

+0111: SRA

+ 1000: OR

+ 1001: AND

+ 1010: LUI

*) Output:

- alu_data: Kết quả của phép toán
- *) Giải thuật : Sử dụng các phép toán có sẵn trong Symstem Verilog ngoại trừ các phép toán '- ' , ' < ', '>' theo yêu cầu của Lab2. Ta sử dụng các giải thuật thay thế sau
- SUB : Phép trừ của a và b chính là phép cộng của a và số bù 2 của b nên a-b được thay thế là $a+\sim b+1$;
- SLT : Phép so sánh có dấu giữa a và b . Ta lấy a + \sim b + 1(a b) . Nếu kết quả là số âm(bit 31 của kết quả là 1) thì ngõ ra trả về là 1 . Ngược lại là 0.
- SLTU: Phép so sánh không dấu giữa a và b. Ta kiểm tra bit 31 của a và b. Nếu 2 bit này khác nhau (a[31] ^ b[31] = 1) thì ngõ ra trả về chính là ~a[31] .Nếu 2 bit này giống nhau, ta đưa trở về phép so sánh có dấu giữa a[30:0] và b[30:0]. Lấy a[30:0] b[30:0] , Nếu kết quả là số âm(bit 31 của kết quả là 1) thì ngõ ra trả về là 1 . Ngược lại là 0.

c. Kiểm tra thiết kế:

Lần lượt thay đổi ngõ vào operand_a , operand_b , alu_op . Kiểm tra ngõ ra alu_data của thiết kế đã chính xác chưa.

d. Kết quả mô phỏng:

alu_op 4th	h5	4'h0		4h1		4h2		4h3		4h4		4h5		4'h6		4'h7	
operand_a 32	2'h0	32'h0000000)2					32'h0000000	3					32'hf00000	1		
operand_b 32	2'hf0	32'h0000000	1					32'hf000000	1								
alu_data 32	2'hf0	32'h0000000	3	32'h0000000	1	32'h0000000)4	32'h0000000	0	32'h000000)1	32'hf00000)2	32'h780000	00	32'hf800000	0

e. Kết luận

Thiết kế chạy đúng với yêu cầu


2. Thiết kế Branch Comparison

a. Phân tích

Trong Risc – V , Branch Comparison có vai trò thực hiện các phép so sánh giữa 2 ngõ vào để thực hiện các lệnh nhảy có điều kiện

b. Thiết kế

i. Sơ đồ khối



ii. Mô tả thiết kế

*) Input:

- operand_a, operand_b: 2 toán hạng 32 bit
- br_unsined : 1 nếu 2 toán hạng là số không dấu, 0 nếu là số có dấu

*) Output:

- br_equal : 1 néu operand_a = operand_b
- br_less: 1 n\u00e9u operand_a < operand_b
- *) Giải thuật : Sử dụng các phép toán có sẵn trong Symstem Verilog ngoại trừ các phép toán '- ' , ' < ', '>' theo yêu cầu của Lab2. Ta sử dụng các giải thuật thay thế sau
- br_unsined = 0: Phép so sánh có dấu giữa a và b. Ta lấy a + \sim b + 1(a b). Nếu kết quả là số âm(bit 31 của kết quả là 1) thì ngõ ra trả về là 1. Ngược lại là 0.
- br_unsined =1 : Phép so sánh không dấu giữa a và b. Ta kiểm tra bit 31 của a và b . Nếu 2 bit này khác nhau (a[31] ^ b[31] = 1) thì ngõ ra trả về chính là ~a[31] .Nếu 2 bit này giống nhau, ta đưa trở về phép so sánh có dấu giữa a[30:0] và b[30:0]. Lấy a[30:0] b[30:0] , Nếu kết quả là số âm(bit 31 của kết quả là 1) thì ngõ ra trả về là 1 . Ngược lại là 0.

c. Kiểm tra thiết kế:

Lần lượt thay đổi ngõ vào operand_a , operand_b , br_unsigned . Kiểm tra ngõ ra của thiết kế đã chính xác chưa.

d. Kết quả mô phỏng:

alu_op	4'h5	4h0	4h1	4h2	4h3	4h4	4h5	4'h6	4h7
operand_a	32'h0	32'h00000002			32h00000003			32'hf0000001	
operand_b	32'hf0	32h00000001			32'hf0000001				
alu_data	32'hf0	32'h00000003	32h00000001	32'h00000004	32'h00000000	32'h00000001	32'hf0000002	32h78000000	32'hf8000000

e. Kết luân

Thiết kế chạy đúng với yêu cầu