

ĐẠI HỌC QUỐC GIA THÀNH PHỐ HỒ CHÍ MINH

TRƯỜNG ĐẠI HỌC BÁCH KHOA

KHOA ĐIỆN- ĐIỆN TỬ



BÁO CÁO BÀI TẬP LỚN MÔN HỌC

THIẾT KẾ PCB CHO HỆ THỐNG AD9361 $2T_x \times 2R_x$ VỚI ANTEN VI DẢI ON-BOARD BẰNG TẦN 5 GHz

NĂM HỌC 2025 - 2026

Giáo viên hướng dẫn: TS. Hoàng Mạnh Hà

Sinh viên thực hiện:

Họ và tên	MSSV
HỒ QUỐC HUY	2311146
NGUYỄN ĐĂNG DUY KHANG	2311440
NGUYỄN ĐỨC MINH	2312082
NGUYỄN KHẮC MINH NHẬT	2312479
PHAN KHÁNH DUY	2310506

MỤC LỤC

CHƯƠNG 1: GIỚI THIỆU	3
1.1 Lý do chọn đề tài	3
1.2 Mục tiêu, phạm vi của đề tài.....	3
CHƯƠNG 2: TỔNG QUAN HỆ THỐNG RF 2Tx × 2Rx	4
2.1 Tổng quan hệ thống thu phát RF	4
2.2 Giới thiệu IC AD9163	5
2.3 Cấu trúc hệ thống 2Tx × 2Rx	7
2.4 Băng tần 5 GHz.....	8
CHƯƠNG 3: CƠ SỞ LÝ THUYẾT THIẾT KẾ RF PCB	9
3.1 Đường truyền vi dải (Microstrip line)	9
3.2 Trở kháng đặc trưng 50Ω	10
3.3 Suy hao đường truyền	11
3.4 Tính toán chiều rộng microstrip line	12
CHƯƠNG 4: THIẾT KẾ ANTEN VI DẢI 5 GHz.....	13
4.1 Tổng quan anten vi dải.....	13
4.2 Tính toán kích thước anten.....	13
4.3 Các thông số quan trọng khi mô phỏng anten.....	15
4.4 Mô phỏng anten (sử dụng phần mềm HFSS).....	15
4.5 Đánh giá Antenna.....	19
CHƯƠNG 5: THIẾT KẾ PCB CHO HỆ THỐNG RF	20
5.1.Thiết kế đường truyền RF	20
5.2. Stack-up PCB 6 lớp (SIG-GND-SIG-SIG-PWR-SIG)	23
5.3. Thiết kế mặt phẳng đất.....	25
5.4. Lỗ khoan.....	26
5.5. Tụ khử nhiễu	28
5.6. Bố trí linh kiện	29
5.5 Layout PCB	30
CHƯƠNG 6: MÔ PHỎNG VÀ ĐÁNH GIÁ	36
6.1 Mô phỏng RF.....	36
6.2 Phân tích suy hao đường truyền.....	37
6.3 So sánh với lý thuyết.....	40

6.4 Giải pháp khắc phục suy hao kênh truyền, cải thiện công suất đầu vào cho mạch	42
6.5 Mở rộng bài toán suy hao kênh truyền cho môi trường không lý tưởng.....	44
CHƯƠNG 7: KẾT LUẬN	47
7.1 Kết quả đạt được	47
7.2 Hạn chế	47
7.3 Hướng phát triển	48
TÀI LIỆU THAM KHẢO.....	49

CHƯƠNG 1: GIỚI THIỆU

1.1 Lý do chọn đề tài

Trong những năm gần đây, các hệ thống truyền thông vô tuyến phát triển mạnh mẽ nhằm đáp ứng nhu cầu truyền dữ liệu tốc độ cao và ổn định trong nhiều lĩnh vực như mạng không dây băng rộng, Internet of Thing (IoT) và các hệ thống truyền thông hiện đại. Một trong những giải pháp quan trọng để nâng cao hiệu suất truyền dữ liệu là sử dụng các hệ thống thu phát đa kênh, điển hình là các trúc $2Tx \times 2Rx$ cho phép truyền và nhận tín hiệu đồng thời trên nhiều kênh. Bên cạnh đó, sự phát triển của các mạng tích hợp RF hiệu năng cao như AD9163 giúp việc xây dựng các hệ thống thu phát tần số cao trở nên thuận lợi hơn. Tuy vậy đối với các hệ thống hoạt động ở dải tần GHz thì việc thiết kế mạch in RF đóng vai trò rất quan trọng do các yếu tố như trở kháng đường truyền, suy hao tín hiệu và sai số công nghệ có thể ảnh hưởng lớn đến hiệu suất hệ thống. Vì vậy, đề tài thiết kế hệ thống RF $2Tx \times 2Rx$ sử dụng IC AD9361 và anten vi dải băng tần 5 GHz được lựa chọn nhằm nghiên cứu cấu trúc hệ thống RF đa kênh và các nguyên tắc thiết kế PCB tần số cao.

1.2 Mục tiêu, phạm vi của đề tài

Đề tài hướng đến việc nghiên cứu và tìm hiểu cấu trúc của hệ thống RF $2Tx \times 2Rx$ hoạt động trong băng tần 5 GHz, đồng thời phân tích các nguyên tắc cơ bản trong thiết kế mạch in tần số cao nhằm đảm bảo khả năng truyền dẫn tín hiệu ổn định. Nội dung nghiên cứu tập trung vào việc khảo sát tổng quan hệ thống thu phát RF, tìm hiểu đặc điểm và vai trò của IC AD9361 trong hệ thống, cũng như phân tích cấu trúc của hệ thống thu phát đa kênh. Bên cạnh đó, đề tài cũng nghiên cứu các yếu tố quan trọng trong thiết kế RF PCB như đường truyền vi dải, trở kháng đặc trưng 50Ω và suy hao đường truyền. Phạm vi của đề tài chủ yếu tập trung vào nghiên cứu lý thuyết và đề xuất cấu trúc thiết kế hệ thống RF ở mức cơ bản, phục vụ cho việc tìm hiểu và ứng dụng trong các hệ thống truyền thông vô tuyến băng tần cao.

CHƯƠNG 2: TỔNG QUAN HỆ THỐNG RF $2T_x \times 2R_x$

2.1 Tổng quan hệ thống thu phát RF

Hệ thống thu phát RF (Radio Frequency Transceiver) là thành phần quan trọng trong các hệ thống truyền thông không dây, có nhiệm vụ chuyển đổi tín hiệu giữa miền tần số thấp và miền tần số cao để phục vụ quá trình truyền dẫn tín hiệu qua môi trường không gian. Một hệ thống RF cơ bản bao gồm hai khối chính là bộ phát (transmitter) và bộ thu (receiver), cùng với các thành phần hỗ trợ như bộ khuếch đại công suất, bộ lọc, bộ trộn tần (mixer) và bộ dao động nội (local oscillator).

Trong khối phát, tín hiệu tần số thấp sau khi được xử lý sẽ được điều chế và chuyển lên tần số sóng mang RF thông qua bộ trộn tần. Sau đó tín hiệu RF được khuếch đại bằng bộ khuếch đại công suất (Power Amplifier – PA) trước khi được truyền ra anten. Ngược lại, trong khối thu, tín hiệu RF từ anten sẽ được khuếch đại bằng bộ khuếch đại nhiễu thấp (Low Noise Amplifier – LNA), sau đó được chuyển xuống tần số trung gian hoặc tần số thấp thông qua bộ trộn tần để phục vụ cho quá trình xử lý tín hiệu tiếp theo.

Trong các hệ thống truyền thông hiện đại, cấu trúc đa kênh thu phát (multi-channel transceiver) được sử dụng rộng rãi nhằm tăng dung lượng truyền dữ liệu và cải thiện chất lượng tín hiệu. Một trong những cấu trúc phổ biến là hệ thống $2T_x \times 2R_x$, trong đó hệ thống bao gồm hai kênh phát và hai kênh thu hoạt động song song. Cấu trúc này thường được sử dụng trong các hệ thống MIMO (Multiple Input Multiple Output), cho phép truyền và nhận tín hiệu đồng thời trên nhiều anten nhằm tăng thông lượng dữ liệu và cải thiện độ tin cậy của hệ thống truyền thông.


Ngoài ra, với sự phát triển của công nghệ vi mạch RF, nhiều khối chức năng của hệ thống thu phát hiện nay được tích hợp vào trong một IC duy nhất nhằm giảm kích thước hệ thống, giảm tiêu thụ năng lượng và nâng cao hiệu suất hoạt động. Các IC RF hiện đại thường tích hợp các khối xử lý tín hiệu tốc độ cao, hỗ trợ các hệ thống truyền thông băng rộng và các ứng dụng RF phức tạp.

2.2 Giới thiệu IC AD9361

AD9361 là một bộ chuyển đổi số sang tương tự (Digital-to-Analog Converter – DAC) hiệu năng cao được phát triển bởi hãng Analog Devices, được thiết kế cho các ứng dụng truyền thông vô tuyến băng rộng, hệ thống radar và các hệ thống RF tốc độ cao. Thiết bị này hỗ trợ tốc độ lấy mẫu lên đến 6 GSPS (Giga Samples Per Second), cho phép tạo ra các tín hiệu RF băng rộng với độ chính xác cao.

Một trong những đặc điểm nổi bật của AD9361 là khả năng tích hợp nhiều chức năng xử lý tín hiệu số bên trong, bao gồm các bộ lọc số, bộ nội suy và các khối xử lý tín hiệu giúp cải thiện chất lượng tín hiệu đầu ra. Nhờ đó, AD9361 có thể trực tiếp tạo ra tín hiệu RF ở dải tần cao mà không cần nhiều khối xử lý trung gian, giúp đơn giản hóa kiến trúc của hệ thống phát RF. AD9361 sử dụng giao tiếp dữ liệu tốc độ cao JESD204B, cho phép truyền dữ liệu tốc độ cao giữa DAC và các bộ xử lý tín hiệu số như FPGA hoặc bộ xử lý tín hiệu số (DSP). Chuẩn giao tiếp này giúp giảm số lượng chân kết nối và tăng khả năng truyền dữ liệu trong các hệ thống truyền thông tốc độ cao.

Ngoài ra, AD9361 được thiết kế với kiến trúc DAC tiên tiến giúp đạt được hiệu suất phổ tốt, độ méo tín hiệu thấp và tỷ lệ tín hiệu trên nhiễu (Signal-to-Noise Ratio – SNR) cao. Điều này giúp thiết bị phù hợp với các ứng dụng yêu cầu chất lượng tín hiệu RF cao như hệ thống truyền thông không dây băng rộng, hệ thống radar và các hệ thống truyền dẫn vi ba. Nhờ những đặc điểm trên, AD9361 là một giải pháp hiệu quả trong việc xây dựng các hệ thống phát RF hiện đại, đặc biệt trong các kiến trúc truyền thông đa kênh và các hệ thống RF hoạt động ở dải tần cao.



NOTES

1. SPI, CTRL, P0_[D11:D0]/TX_[D5:D0], P1_[D11:D0]/RX_[D5:D0], AND RADIO SWITCHING CONTAIN MULTIPLE PINS.

10453-001

Hình 1: Sơ đồ khối chức năng của AD9361

2.3 Cấu trúc hệ thống $2\text{Tx} \times 2\text{Rx}$

Trong các hệ thống truyền thông vô tuyến hiện đại, việc sử dụng nhiều anten để truyền và nhận tín hiệu đồng thời là một giải pháp quan trọng nhằm nâng cao hiệu suất truyền dữ liệu và cải thiện độ tin cậy của hệ thống. Một trong những cấu trúc phổ biến được sử dụng là hệ thống $2\text{Tx} \times 2\text{Rx}$, trong đó hệ thống bao gồm hai anten phát (Transmitter) và hai anten thu (Receiver) hoạt động song song. Cấu trúc này thường được sử dụng trong các hệ thống MIMO (Multiple Input Multiple Output) nhằm khai thác các đặc tính của môi trường truyền dẫn để tăng thông lượng dữ liệu và giảm ảnh hưởng của nhiễu.

Trong hệ thống $2\text{Tx} \times 2\text{Rx}$, hai tín hiệu độc lập được phát từ hai anten phát và lan truyền trong môi trường không gian. Do ảnh hưởng của hiện tượng truyền đa đường (multipath propagation), tín hiệu từ mỗi anten phát có thể đến được cả hai anten thu. Vì vậy, tín hiệu nhận được tại mỗi anten thu là sự kết hợp của các tín hiệu từ nhiều đường truyền khác nhau. Mô hình toán học của hệ thống MIMO có thể được biểu diễn dưới dạng ma trận như sau:

$$y = Hx + n$$

Trong đó:

- + x là vector tín hiệu phát
- + y là vector tín hiệu thu
- + H là ma trận kênh truyền
- + n là vector nhiễu của hệ thống

Đối với hệ thống $2\text{Tx} \times 2\text{Rx}$, mô hình trên có thể được viết cụ thể như sau:

$$\begin{bmatrix} y_1 \\ y_2 \end{bmatrix} = \begin{bmatrix} h_{11} & h_{12} \\ h_{21} & h_{22} \end{bmatrix} \begin{bmatrix} x_1 \\ x_2 \end{bmatrix} + \begin{bmatrix} n_1 \\ n_2 \end{bmatrix}$$

Trong đó x_1 và x_2 là tín hiệu phát từ hai anten phát, y_1 và y_2 là tín hiệu thu được tại hai anten thu. Các hệ số h_{ij} biểu diễn đặc tính của kênh truyền giữa hai anten phát thứ j và

anten thu thứ i bao gồm các ảnh hưởng như suy hao tín hiệu, fading và nhiễu của môi trường truyền dẫn.

Việc sử dụng nhiều anten trong hệ thống MIMO giúp hệ thống có thể khai thác đa dạng không gian và ghép kênh không gian. Nhờ đó hệ thống có thể đạt được tốc độ truyền dữ liệu cao hơn và cải thiện khả năng chống nhiễu so với các hệ thống chỉ sử dụng 1 anten thu. Chính vì những ưu điểm đó cấu trúc $2T_x \times 2R_x$ được sử dụng rộng rãi trong nhiều hệ thống truyền thông không dây hiện đại như mạng Wi-Fi, hệ thống LTE và các hệ thống truyền thông băng rộng.

2.4 Băng tần 5 GHz

Băng tần 5 GHz là một trong những dải tần vô tuyến quan trọng được sử dụng rộng rãi trong các hệ thống truyền thông không dây hiện đại. So với băng tần 2.4 GHz truyền thông, băng tần 5 GHz cung cấp băng thông rộng hơn và số lượng kênh truyền lớn hơn, nhờ đó cho phép đạt tốc độ truyền dữ liệu cao và giảm hiện tượng nhiễu giữa các thiết bị trong môi trường mạng không dây. Chính vì vậy, băng tần này được sử dụng phổ biến trong các hệ thống Wi-Fi, truyền thông băng rộng và các hệ thống RF tốc độ cao.

Trong các hệ thống mạng không dây, băng tần 5 GHz được sử dụng trong nhiều chuẩn truyền thông khác nhau như IEEE 802.11a, IEEE 802.11ac và IEEE 802.11ax. Các chuẩn này cho phép truyền dữ liệu với tốc độ cao nhờ sử dụng các kỹ thuật điều chế và ghép kênh tiên tiến như Orthogonal Frequency Division Multiplexing (OFDM) và Multiple Input Multiple Output (MIMO). Việc sử dụng nhiều anten trong các hệ thống MIMO giúp tăng dung lượng truyền dữ liệu và cải thiện độ tin cậy của hệ thống truyền thông không dây. Tuy nhiên, tín hiệu ở dải tần cao như 5 GHz thường có suy hao truyền dẫn lớn hơn so với các tín hiệu ở tần số thấp. Sự suy hao này có thể được mô tả thông qua công thức suy hao không gian tự do (Free Space Path Loss):

$$FSPL(dB) = 20\log_{10}(d) + 20\log_{10}(f) + 32.44$$

Trong đó:

- d là khoảng cách giữa bộ phát và bộ thu

- f là tần số tín hiệu

Công thức trên cho ta thấy tần số tăng, suy hao truyền dẫn cũng tăng lên. Do đó việc thiết kế hệ thống RF hoạt động ở băng tần 5 GHz cần phải chú ý đến các yếu tố như thiết kế anten, đường truyền RF và bố trí mạch in để đảm bảo chất lượng tín hiệu của hệ thống.

Nhờ ưu điểm về băng thông lớn và khả năng hỗ trợ tốc độ dữ liệu cao, băng tần 5 GHz hiện nay được sử dụng rộng rãi trong nhiều hệ thống truyền thông không dây và các ứng dụng RF hiện đại như mạng Wi-Fi tốc độ cao, truyền dữ liệu và các hệ thống truyền thông băng rộng.

CHƯƠNG 3: CƠ SỞ LÝ THUYẾT THIẾT KẾ RF PCB

3.1 Đường truyền vi dải (Microstrip line)

Trong các hệ thống mạch tần số cao, đặc biệt là các hệ thống RF và vi ba, việc truyền tín hiệu trên PCB không thể được xem như các dây dẫn thông thường mà phải được mô hình hóa như các đường truyền. Một trong những cấu trúc đường truyền phổ biến nhất trên mạch in RF là đường truyền vi dải (Microstrip Line).

Đường truyền vi dải bao gồm một dải dẫn kim loại đặt trên bề mặt của lớp điện môi, phía dưới là một lớp mặt phẳng mass. Cấu trúc này cho phép tín hiệu điện từ lan truyền dọc theo đường dẫn kim loại và tạo thành một dạng sóng điện từ kết hợp giữa môi trường không khí và lớp điện môi. Do cấu trúc đơn giản và dễ chế tạo, microstrip line được sử dụng rộng rãi trong các mạch RF PCB, anten vi dải và các hệ thống truyền dẫn tần số cao.

Một đặc điểm quan trọng của microstrip line là hằng số điện môi hiệu dụng ϵ_{eff} , vì trường điện từ của tín hiệu truyền qua cả lớp điện môi và không khí. Hằng số điện môi hiệu dụng có thể được tính xấp xỉ bằng công thức:

$$\epsilon_{eff} = \frac{\epsilon_r + 1}{2} + \frac{\epsilon_r - 1}{2} \times \left(\frac{1}{\sqrt{1 + 12 \frac{d}{W}}} \right)$$

Trong đó:

- ϵ_r là hằng số điện môi của vật liệu nền
- d là độ dày của lớp điện môi
- W là chiều rộng của đường dẫn kim loại

Việc xác định đúng các thông số của microstrip line là rất quan trọng trong thiết kế mạch RF PCB, vì các thông số này ảnh hưởng trực tiếp đến trở kháng đặc trưng, suy hao và hiệu suất truyền tín hiệu của hệ thống.

3.2 Trở kháng đặc trưng 50Ω

Trong các hệ thống RF, việc đảm bảo trở kháng đặc trưng của đường truyền bằng 50Ω là một yêu cầu quan trọng nhằm tối ưu hóa việc truyền năng lượng và giảm thiểu hiện tượng phản xạ tín hiệu. Nếu trở kháng của đường truyền không khớp với trở kháng của các thiết bị trong hệ thống, một phần năng lượng của tín hiệu sẽ bị phản xạ trở lại nguồn, gây suy hao tín hiệu và làm giảm hiệu suất của hệ thống.

Trở kháng đặc trưng Z_0 của đường truyền vi dải phụ thuộc vào các thông số hình học của đường dẫn và đặc tính của vật liệu nền. Đối với microstrip line, trở kháng đặc trưng có thể được tính xấp xỉ bằng công thức:

$$Z_0 = \frac{60}{\sqrt{\epsilon_{eff}}} \ln \left(\frac{8d}{W} + \frac{W}{4d} \right)$$

Trong đó:

- Z_0 là trở kháng đặc trưng của đường truyền
- d là độ dày của lớp điện môi
- W là chiều rộng của đường dẫn kim loại
- ϵ_{eff} là hằng số điện môi hiệu dụng của microstrip line

3.3 Suy hao đường truyền

Trong các hệ thống RF hoạt động ở tần số cao, tín hiệu truyền trên đường truyền vi dải sẽ bị suy hao do nhiều nguyên nhân khác nhau. Suy hao này làm giảm biên độ tín hiệu và ảnh hưởng trực tiếp đến hiệu suất truyền dẫn của hệ thống RF. Đối với đường truyền vi dải trên PCB, suy hao chủ yếu bao gồm suy hao do dẫn điện và suy hao do điện môi. Suy hao tổng của đường truyền có thể được biểu diễn bằng tổng của các thành phần suy hao:

$$\alpha = \alpha_c + \alpha_d$$

Trong đó:

- α là suy hao của tổng đường truyền
- α_c là suy hao do điện trở của vật dẫn
- α_d là suy hao do vật liệu điện môi

Suy hao do vật dẫn xảy ra do điện trở hữu hạn của lớp kim loại trên PCB. Khi tần số tăng, dòng điện có xu hướng tập trung ở bề mặt của vật dẫn do hiệu ứng bề mặt làm tăng điện trở hiệu dụng của đường truyền và dẫn đến tăng suy hao tín hiệu.

Bên cạnh đó, suy hao điện môi xuất hiện do năng lượng của trường điện từ bị tiêu tán trong vật liệu điện môi của PCB. Suy hao này phụ thuộc vào hằng số tổn hao của vật liệu nền và tần số của tín hiệu.

Đối với microstrip line, suy hao điện môi có thể được ước lượng bởi công thức:

$$\alpha_d = \frac{k_0 \epsilon_r (\epsilon_e - 1)}{2\sqrt{\epsilon_e (\epsilon_r - 1)}} \tan \delta$$

Trong đó:

- k_0 là số sóng trong không gian tự do
- ϵ_r là hằng số điện môi của vật liệu
- ϵ_e là hằng số điện môi hiệu dụng

- $\tan\delta$ là hằng số tổn hao của điện môi

Do đó, trong thiết kế RF PCB, việc lựa chọn vật liệu nền có hằng số điện môi ổn định và hệ số tổn hao thấp là rất quan trọng để giảm suy hao và đảm bảo hiệu suất của hệ thống

3.4 Tính toán chiều rộng microstrip line

Trong thiết kế RF PCB, một trong những bước quan trọng là xác định kích thước hình học của đường truyền vi dải sao cho đạt được trở kháng đặc trưng 50Ω . Đây là giá trị trở kháng chuẩn được sử dụng phổ biến trong các hệ thống RF nhằm bảo đảm phối hợp trở kháng giữa các khối chức năng, giảm phản xạ và tối ưu hóa khả năng truyền năng lượng. Đối với đường truyền microstrip, chiều rộng đường dẫn W phụ thuộc vào hằng số điện môi của vật liệu nền ϵ_r , độ dày lớp điện môi d và chiều dày lớp kim loại. Tuy vậy trong tính toán chiều dày lớp kim loại có thể bỏ qua để đơn giản hóa mô hình.

Với trường hợp ta sử dụng vật liệu FR-4 với hằng số điện môi $\epsilon_r \approx 4.4$, độ dày lớp điện môi $d = 1.6\text{mm}$. Ta sử dụng công thức tính trở kháng đặc trưng với trường hợp $W/h \leq 1$ để suy ra độ rộng đường dẫn:

$$Z_0 = \frac{120\pi}{\sqrt{\epsilon_{eff}} \left(\frac{W}{h} + 1.393 + 0.667 \ln \left(\frac{W}{h} + 1.444 \right) \right)}$$

Từ đó ta tính được chiều rộng đường dẫn: $W \approx 3.0\text{mm}$

Kết quả này cho thấy đối với vật liệu FR-4 dày 1.6 mm, đường microstrip 50Ω thường có chiều rộng vào khoảng 3 mm. Tuy nhiên, trong thực tế, giá trị này có thể thay đổi nhẹ tùy theo chiều dày lớp đồng, độ nhám bề mặt, dung sai chế tạo và sai số của hằng số điện môi vật liệu. Mặc dù tần số làm việc của hệ thống là 5 GHz, giá trị trở kháng đặc trưng của microstrip chủ yếu phụ thuộc vào hình học đường truyền và hằng số điện môi của vật liệu. Tuy nhiên, khi tần số tăng đến vùng GHz, các yếu tố như suy hao điện môi, hiệu ứng bề mặt và bức xạ ký sinh sẽ trở nên rõ rệt hơn. Vì vậy, sau bước tính toán sơ bộ,

thiết kế thường cần được kiểm tra lại bằng các phần mềm mô phỏng điện từ như ADS, AWR, CST hoặc HFSS để đạt được độ chính xác cao hơn.

CHƯƠNG 4: THIẾT KẾ ANTEN VI DẢI 5 GHz

4.1 Tổng quan anten vi dải

Anten vi dải (Microstrip antenna) là loại anten phẳng được chế tạo bằng cách in một miếng kim loại mỏng (patch) lên trên đế điện môi (dielectric substrate) và phía dưới là mặt phẳng đất (ground plane).

Cấu trúc cơ bản gồm 3 phần:

- Patch (nơi anten dùng để bức xạ sóng điện từ), được sử dụng với vật liệu đồng
- Substrate (đế điện môi), các loại vật liệu đa dạng: FR-4 ($\epsilon = 4.4$), ROGERS 3003 ($\epsilon = 3$),...
- Ground plane (mặt phẳng đất)

4.2 Tính toán kích thước anten

Thiết kế anten 5 GHz với vận tốc trong không gian $c = 3 \cdot 10^8$ m/s. Ta sử dụng FR4 material để thiết kế antenna ($\epsilon_r \approx 4.4$).

Chiều rộng patch ta tính được như sau:

$$W = \frac{c}{2fr} \sqrt{\frac{2}{\epsilon_r + 1}}$$

$$W = \frac{3 \cdot 10^8}{2 \times 5 \cdot 10^9} \sqrt{\frac{2}{4.4 + 1}}$$

$$W = 0.0183 \text{ (m)} \leftrightarrow 18.3 \text{ (mm)}$$

Chiều dài patch ta tính được là:

$$L = \frac{c}{2f_r\sqrt{\epsilon_{reff}}} - 0.824h \left(\frac{(\epsilon_{reff} + 0.3) \left(\frac{W}{h} + 0.264 \right)}{(\epsilon_{reff} - 0.258) \left(\frac{W}{h} + 0.8 \right)} \right)$$

$$\epsilon_{reff} = \frac{\epsilon_r + 1}{2} + \frac{\epsilon_r - 1}{2} \left(\frac{1}{\sqrt{1 + 12 \left(\frac{h}{W} \right)}} \right)$$

$$\frac{h}{W} = \frac{1.6}{18.2} = 0.088$$

$$\epsilon_{reff} \approx 3.89$$

$$L = \frac{3 \cdot 10^8}{2 \times 5 \cdot 10^9 \sqrt{3.9}} - 0.824 \times 1.6 \times \left(\frac{(3.9 + 0.3) \left(\frac{18.2}{1.6} + 0.264 \right)}{(3.9 - 0.258) \left(\frac{18.2}{1.6} + 0.8 \right)} \right) \approx 13.8mm$$

Còn chiều rộng feed và góc khoét vào tạo feed_line và chiều rộng port cũng như chiều rộng của substrate/ground ta sử dụng phương pháp tối ưu hóa cho từng trường hợp nhằm thu được kết quả mong muốn.

Dưới đây là các thông số sau khi đã qua quá trình tối ưu kích thước cho anten:

Tên chủ thể được điều chỉnh	Kích thước chủ thể sau khi tối ưu (mm)
W_patch	18.3
L_patch	13.8
G	37
Port_w	3.395
Cut_width	3.5
feed_w	2.895
Substrate Height	1.6


4.3 Các thông số quan trọng trong khi mô phỏng anten.

Sau khi có các thông số cần thiết, ta tiến hành mô phỏng với phần mềm HFSS, các thông số đáng chú ý khi thiết kế anten là:


- S11: Đo mức phản xạ công suất, công suất vào anten tại tần số ta khảo sát
- Bandwidth (băng thông): Là khoảng tần số mà trong đó anten hoạt động hiệu quả và đáp ứng được các tiêu chí kỹ thuật yêu cầu (Khoảng tần số mà $S_{11} < -10\text{dB}$).
- Impedance Matching (phối hợp trở kháng) là kỹ thuật làm cho trở kháng tải bằng hoặc liên hợp phức với trở kháng nguồn để truyền công suất tối đa và giảm phản xạ tín hiệu.

4.4 Mô phỏng anten (sử dụng phần mềm HFSS).

Dựa vào các thông số như chiều dài Patch (patch length) và chiều rộng patch(patch width) ta có thể thiết kế anten gần tối ưu về các thông số. Tuy nhiên vẫn cần phải điều chỉnh chiều rộng cut_patch là phần khoét patch và đặt đường truyền feed line vào, chiều rộng feed, chiều rộng port,...



- S11:



Với công thức:


$$S_{11} = 20 \log(|\Gamma|)$$

Nhận xét: S_{11} : -22.9900 (dB) tại 5GHz tức tần số cộng hưởng, công suất vào Anten 99.5% được bức xạ ra không gian, chỉ 0.005% là bị phản xạ ngược về nguồn. Anten hoạt động tốt.

- Bandwidth:


Băng thông của Anten hoạt động tốt nhất từ dải tần: 4.89 GHz $\rightarrow$ 5.07 GHz

$\Rightarrow$ Băng thông của Anten là: 185MHz




$$FBW \text{ (Fractional Bandwidth)} = \frac{f_2 - f_1}{\frac{(f_2 + f_1)}{2}} \times 100\% = \frac{f_2 - f_1}{\frac{(f_2 + f_1)}{2}} \times 100\% = 3.7\%$$


- Impedance Matching (phối hợp trở kháng):



Với việc R (resistance) là 49.853Ω cho thấy impedance matching vẫn còn sai số khi chưa đạt ngưỡng $Z_i = 50\Omega$ cho thấy chưa phối hợp trở kháng hoàn toàn hoàn hảo vẫn còn phản xạ về nguồn. Nhưng với việc tối ưu phần ảo $jX = 7\Omega$ và phần thực gần như bằng 50Ω cho thấy phối hợp trở kháng trên anten đã đạt được hiệu quả lớn.

- Gain (độ lợi) và Directivity (tính định hướng):





Nếu ta đưa ra các thông số giải định như:

Ký hiệu	Tên thông số	Giá trị (đã mô phỏng hoặc quy ước)	Ghi chú
Gt	Độ lợi Anten phát (Gain)	4.645 dB	Đã mô phỏng
D	Độ định hướng (Directivity)	6.897 dB	Đã mô phỏng
f	Tần số hoạt động	5 GHz	Tần số thiết kế của hệ thống 2Tx x 2Rx.
λ	Bước sóng	0.06 m	$\lambda=c/f$
Z0	Trở kháng nguồn cấp	50 ohm	Trở kháng chuẩn của hệ thống RF và IC AD9163.
Pt	Công suất phát	20 dBm	(Giả định) Mức công suất phổ biến cho các module RF.
Pr	Độ nhạy bộ thu	-80 dBm	(Giả định)

			Ngưỡng thu tối thiểu để đảm bảo tín hiệu không bị lỗi.
Gr	Độ lợi Anten thu	4.645 dB	(Giả định) Giả sử phía thu dùng anten tương đương phía phát

Với công thức tính tổng hao hụt đường truyền cho phép:

$$L_p = P_t (\text{dBm}) + G_t (\text{dB}) + G_r (\text{dB}) - P_r (\text{dBm})$$

$$L_p = 20 + 4.645 + 4.645 - (-80)$$

$$L_p = 109.29 \text{ dB}$$

Ta lại có công thức:

$$\text{FSPL} = 32.44 + 20 \log(f \text{ MHz}) + 20 \log(d)$$

$$109.29 = 32.44 + 20 \log[5000 (\text{MHz})] + 20 \log(d)$$

$$\rightarrow d = 1.39 \text{ km}$$

Suy ra ta có thể kết luận anten của nhóm thiết kế khả năng truyền dẫn trong môi trường lý tưởng lên đến 1.39 km. Tuy nhiên, trong môi trường thực tế với các tác động của vật cản và nhiễu, tầm xa hoạt động ổn định được ước tính trong phạm vi từ 100m đến 200m.

4.5 Đánh giá Antenna.

Như đã được đánh giá và mô phỏng như trên ta có thể thấy antenna của nhóm (Microstrip Antenna) đã được thiết kế tương đối tối ưu với các thông số quan trọng như S11, impedance matching cũng như BW được nhóm thiết kế thu về kết quả rất tốt. Dù còn suy hao như kết quả trên ta thấy nhưng Anten được thiết kế đã tối ưu công suất của nó khi 99.5% năng lượng được bức xạ ra ngoài không gian với băng thông là 185 (MHz).

CHƯƠNG 5: THIẾT KẾ PCB CHO HỆ THỐNG RF

5.1 Thiết kế đường truyền RF

+ Add Delete S50													
#	Name	Material	Type	Weight	Thickness	Dk	Top Ref	Bottom Ref	Width (W1)	Impe...	Devia...	Delay...	
	Top Overlay		Overlay										
	Top Solder	SM-001	Solder Mask		0.0254mm	4							
1	Top Layer	CF-004	Signal	1oz	0.035mm		✓	2 - Int1 (GND)	0.11652mm	49.98	0.04%	5.9326...	
	Dielectric 2	RO4003C	Prepreg		0.07112mm	3.55							
2	Int1 (GND)	CF-004	Plane	1oz	0.035mm								
	Dielectric 3	Core-035	Core		0.4572mm	4.7							
3	Int2 (Sign)	CF-004	Signal	1oz	0.035mm		✓	2 - Int1 (GND)	4 - Int3 (Sign)	0.17099mm	49.98	0.04%	6.6496...
	Dielectric 4	RO4003C	Prepreg		0.07112mm	3.55							
	Dielectric 5	RO4003C	Prepreg		0.07112mm	3.55							
4	Int3 (Sign)	CF-004	Signal	1oz	0.035mm		✓	3 - Int2 (Sign)	5 - Int4 (PWR)	0.17099mm	49.98	0.04%	6.6496...
	Dielectric 6	Core-035	Core		0.4572mm	4.7							
5	Int4 (PWR)	CF-004	Plane	1oz	0.035mm								
	Dielectric 7	RO4003C	Prepreg		0.07112mm	3.55							
6	Bottom Layer	CF-004	Signal	1oz	0.035mm		✓	5 - Int4 (PWR)		0.11652mm	49.98	0.04%	5.9326...
	Bottom Solder	SM-001	Solder Mask		0.0254mm	4							
	Bottom Overlay		Overlay										

Để thiết kế đường truyền thì việc đầu tiên là ta phải nghiên cứu datasheet của linh kiện hay bảng mạch của nhà sản xuất một cách kỹ lưỡng để quyết định những đường tín hiệu nào cần kiểm soát trở kháng.

Các cặp đường truyền vi sai phải luôn đi chung với nhau và khoảng cách giữa chúng không được lớn hơn gấp đôi độ rộng của chúng, và luôn phải ổn định. Nếu gặp phải các vật cản như chân hàn thì phải tối thiểu chiều dài của đường đi vòng. Còn có một hiện tượng khác thường phải đối mặt khi thiết kế là sự trễ tín hiệu. Việc này phụ thuộc vào các đặc tính vật lý của đường dây; nếu chiều rộng, độ dày và độ cao của đường dây không đổi trên toàn bộ lộ trình, thì trễ sẽ tỉ lệ thuận với chiều dài đường dây. Việc khớp chiều dài sẽ giúp khớp trễ nếu tốc độ tín hiệu trên các đường dây khác nhau là như nhau. Khớp chiều dài có thể phải thực hiện khi một nhóm tín hiệu tốc độ cao đi cùng nhau và cần phải đến đích gần như cùng một lúc. Sự chênh lệch về chiều dài có thể được bù đắp bằng cách sử dụng các đường uốn lượn. Hình dạng của các đường uốn lượn này cần được lựa chọn cẩn thận để giảm thiểu sự gián đoạn trở kháng. Việc khớp chiều dài đồng nhất của cặp vi sai và thêm các đường uốn lượn càng gần các đầu bị lệch càng tốt là điều rất quan trọng. Khi sự chênh lệch xảy ra ở một đầu, đường uốn lượn nên được đặt ngay gần các chân hàn ngay ở phía đó để khắc phục ngay lập tức sự mất cân bằng. Tương tự, các đoạn cua cũng dễ gây ra sự lệch

chiều dài, làm cho đường dây ở góc cua trong ngắn hơn đường dây ở góc cua ngoài. Do đó, chúng ta cần thêm các đường uốn lượn càng gần khu vực cua càng tốt. Nếu một cặp vi sai có hai góc cua cách nhau ít hơn 15mm, chúng sẽ tự bù trừ cho nhau, không cần thêm các đường uốn lượn.

Cuối cùng, các đường tín hiệu tốc độ cao nên được đi ở trên lớp trên cùng để giảm thiểu việc sử dụng các lỗ khoan, và đi các đường tín hiệu khác ở lớp bên trong.

Hiện tại có rất nhiều công cụ có thể giúp đỡ người thiết kế trong việc tính toán trở kháng của microstrip, stripline, các thông số nhiễu do các công thức tay thường có độ sai số nhất định như AppCad, Saturn PCB Toolkit. Nhóm quyết định sử dụng bộ tính toán trường điện từ được tích hợp sẵn ngay bên trong Altium vì thuận tiện trong việc thiết kế.

Trong thực tế, đặc biệt là ở các mạch nhiều lớp, đôi khi không thể đặt các stripline ở chính giữa do có sự hạn chế về cấu trúc lớp. Khi đó, các đường sẽ bị lệch về một bên. Cho nên nhóm sẽ sử dụng stripline bất đối xứng vì sẽ giúp việc thiết kế dễ dàng hơn.

Nhưng để có sự chắc chắn hơn trong việc chọn các thông số để thiết kế stripline bất đối xứng thì ta cũng nên biết trước một vài công thức để có thể đối chiếu kết quả với công cụ. Dưới đây là một vài công thức thông dụng trong tính toán trở kháng stripline:

-Công thức stripline đối xứng

$$Z_0 = \frac{\eta_0}{2\pi\sqrt{\epsilon_r}} \ln \left\{ 1 + \frac{8h}{\pi w'} \left[\frac{16h}{\pi w'} + \sqrt{\left(\frac{16h}{\pi w'}\right)^2 + 6,27} \right] \right\}$$

Trong đó,

$$w' = w + \frac{t}{\pi} \ln \left\{ \frac{e}{\sqrt{\left(\frac{t}{4h+t}\right)^2 + \left(\frac{\pi t}{4(w+1,1t)}\right)^m}} \right\},$$

$$m = \frac{6h}{3h + t}$$

Z_0 : Trở kháng của đường stripline

ε_r : Hệ số điện môi của vật liệu

w' : Chiều rộng hiệu dụng

m: Hệ số điều chỉnh

e: Hằng số Euler ($\approx 2,71828$)

w: Chiều rộng của đường stripline

t: Chiều cao của đường stripline

h: Khoảng cách từ tâm của lớp điện môi đến bề mặt của một mặt phẳng

-Công thức stripline bất đối xứng:

$$Z_0 = \frac{\eta_0}{\sqrt{\varepsilon_r} \frac{C'}{\varepsilon}}$$

Trong đó,

$$\frac{C'}{\varepsilon} = \frac{C_{p1}}{\varepsilon} + \frac{C_{p2}}{\varepsilon} + \frac{2C_{f1}}{\varepsilon} + \frac{2C_{f2}}{\varepsilon}$$
$$\frac{C_{p1}}{\varepsilon} = \frac{w}{h - \frac{s}{2} - \frac{t}{2}} = \frac{\frac{w}{h}}{1 - \frac{s}{2h} - \frac{t}{2h}}$$

$$\frac{C_{p2}}{\varepsilon} = \frac{w}{h + \frac{s}{2} - \frac{t}{2}} = \frac{\frac{w}{h}}{1 + \frac{s}{2h} - \frac{t}{2h}}$$

$$\frac{C_{f1}}{\varepsilon} = \frac{1}{\pi} \left(\frac{2}{1 - t/(2h - s)} \ln \left[\frac{1}{1 - t/(2h - s)} + 1.0 \right] \right. \\ \left. - \left[\frac{1}{1 - t/(2h - s)} - 1 \right] \ln \left\{ \frac{1}{[1 - t/(2h - s)]^2} - 1 \right\} \right)$$

$$\frac{C_{f_2}}{\varepsilon} = \frac{1}{\pi} \left(\frac{2}{1 - t/(2h + s)} \ln \left[\frac{1}{1 - t/(2h + s)} + 1 \right] - \left[\frac{1}{1 - t/(2h + s)} - 1.0 \right] \ln \left\{ \frac{1}{[1 - t/(2h + s)]^2} - 1 \right\} \right)$$

Nếu $\frac{w}{2h-t} < 0.35$, thay thế

$$\frac{w_n}{2h} = \frac{0.07(1 - t/2h) + w/2h}{1.2}$$

cho $\frac{w}{2h}$ ở phương trình C_{p_1}/ε và C_{p_2}/ε

ε : hằng số điện môi tuyệt đối của vật liệu điện môi bao quanh đường truyền

C' : điện dung gia tăng của đường truyền dẫn

C_{p_1}, C_{p_2} : điện dung mỗi phía của 2 mặt phẳng song song

C_{f_1}, C_{f_2} : điện dung trường rìa của các cạnh

5.2 Stack-up PCB 6 lớp (SIG-GND-SIG-SIG-PWR-SIG)

Top Overlay		Overlay				
Top Solder	SM-001	Solder Mask		0.0254mm	4	0.03
1 Top Layer	CF-004	Signal	1oz	0.035mm		
Dielectric 2	RO4003C	Prepreg		0.07112mm	3.55	0.0027
2 Int1 (GND)	CF-004	Plane	1oz	0.035mm		
Dielectric 3	Core-035	Core		0.4572mm	4.7	0.02
3 Int2 (Sign)	CF-004	Signal	1oz	0.035mm		
Dielectric 4	RO4003C	Prepreg		0.07112mm	3.55	0.0027
Dielectric 5	RO4003C	Prepreg		0.07112mm	3.55	0.0027
4 Int3 (Sign)	CF-004	Signal	1oz	0.035mm		
Dielectric 6	Core-035	Core		0.4572mm	4.7	0.02
5 Int4 (PWR)	CF-004	Plane	1oz	0.035mm		
Dielectric 7	RO4003C	Prepreg		0.07112mm	3.55	0.0027
6 Bottom Layer	CF-004	Signal	1oz	0.035mm		
Bottom Solder	SM-001	Solder Mask		0.0254mm	4	0.03
Bottom Overlay		Overlay				

Việc lựa chọn thứ tự và số lượng các lớp một cách hợp lý là yếu tố không thể thiếu khi muốn bảo toàn tín hiệu cho mạch PCB sử dụng dưới tần số cao. Đồng thời cũng phải kỹ lưỡng trong việc xem xét lựa chọn các nguyên liệu thích hợp để tạo sự ổn định của trở kháng và cấu trúc cơ học. Cho nên nhóm sẽ chọn stackup 6 lớp sắp xếp theo thứ tự: SIG-

GND-SIG-SIG-PWR-SIG, với lớp 1 được ưu tiên cho các đường truyền tín hiệu RF và anten, tham chiếu trực tiếp xuống lớp 2 là mặt phẳng đất. Sự hiện diện của mặt phẳng đất ở lớp 2 có tác dụng như một bức tường ngăn cách điện từ, bảo vệ các đường tín hiệu RF ở lớp 1 khỏi nhiễu chuyển mạch từ lớp nguồn và nhiễu từ các tín hiệu logic tốc độ thấp ở các lớp bên dưới. Do lớp 6 tham chiếu trực tiếp với mặt phẳng nguồn ở lớp 5 thay vì mặt phẳng đất, nên sẽ không đi các đường tín hiệu RF vì sẽ cực kì rắc rối trong quá trình tạo đường hàn tiếp. Tuy nhiên, đối với các tín hiệu điều khiển hoặc tín hiệu hỗn hợp tốc độ thấp, lớp đáy vẫn là không gian lý tưởng để tối ưu diện tích bo mạch mà không gây ra các vấn đề nghiêm trọng về sự toàn vẹn tín hiệu hay nhiễu điện từ.

Trong khi đó lớp 3 và 4 sẽ được sử dụng để mở rộng thêm không gian cho việc đi các đường truyền tín hiệu cao tần. Không những thế lớp 3 cũng nằm ngay dưới lớp 2-GND, ta sẽ tận dụng nó như một lớp lý tưởng nhất cho các đường tín hiệu cần kiểm soát trở kháng nghiêm ngặt hoặc các đường dữ liệu nhạy cảm, giữ các đường hàn tiếp sao cho là ngắn nhất.

Ngược lại, lớp 4 sẽ có phần phức tạp hơn do nằm ngay bên trên mặt phẳng nguồn, cần có sự cân trọng cao trong việc thiết kế các đường truyền tín hiệu. Việc không thể khiến ta phải tận dụng mặt phẳng nguồn làm mặt phẳng tham chiếu thông qua các tụ bypass, và cũng nên ưu tiên lớp 4 cho các đường tín hiệu điều khiển có tốc độ thấp để giảm thiểu các rủi ro về suy hao tín hiệu và nhiễu.

Lớp 5 sẽ đóng vai trò là mặt phẳng nguồn, trụ cột trong mạng lưới phân phối điện mạch. Với vị trí đối diện trực tiếp với lớp 6, mặt phẳng này tạo ra tầng điện dung phân tán giúp ổn định điện áp và lọc nhiễu cao tần hiệu quả cho các linh kiện nhạy cảm. Trong thiết kế, cần thực hiện phân vùng rõ ràng trên lớp 5 để cung cấp nhiều mức điện áp khác nhau mà không gây gián đoạn đường hàn tiếp cho các tín hiệu ở lớp 4 hoặc lớp 6. Các tụ lọc nguồn cần được đặt sát chân linh kiện và kết nối xuống mặt phẳng đất bằng các lỗ xuyên để triệt tiêu nhiễu.

Trong quá trình thiết kế, việc kiểm soát các lớp prepreg là đặc biệt quan trọng. Cần tránh các loại prepreg có hàm lượng resin thấp và hàm lượng sợi thủy tinh cao. Hàm lượng resin thấp có thể dẫn đến hiện tượng thiếu resin trong quá trình ép lớp. Với cấu trúc này, nhóm sẽ chọn sử dụng tối ưu vật liệu RO4003C cho các lớp cách điện 2, 4, 5 và 7. Việc duy trì độ dày một cách ổn định cho các lớp này giúp người thiết kế dễ dàng trong việc điều chỉnh các giá trị trở kháng. Việc sử dụng vật liệu có độ suy hao thấp và hằng số điện môi ổn định như RO4003C giúp đảm bảo cho anten trên lớp 1 đạt được hiệu suất bức xạ cao nhất, hạn chế hiện tượng suy giảm tín hiệu do hấp thụ nhiệt trong lòng vật liệu điện môi ở tần số cao.

5.3 Thiết kế mặt phẳng đất

Một trong những yếu tố để thiết kế được một PCB tốt là thiết kế được mặt phẳng đất tốt. Đối với thiết kế mạch cao tần thì nên sử dụng ít nhất 4 lớp vì mỗi lớp nằm phía trong sẽ được sở hữu một mặt phẳng đất riêng. Mặt phẳng đất là một tấm đồng nguyên khối và có diện tích bằng với diện tích của mạch nhằm đảm bảo trở kháng là nhỏ nhất giữa bất kỳ cặp điểm nối đất nào. Mặt phẳng đất nên có mặt phẳng nhẵn, tuyệt đối không được có bất kỳ rãnh nứt nào trên nó, thậm chí là rất nhỏ. Vì các tín hiệu cao tần sẽ coi đó như một vật cản mà đi vòng qua nó, từ đó tạo ra vòng lặp điện cảm, gây ra các hiện tượng nhiễu tín hiệu. Hơn nữa nó sẽ làm cấu trúc cơ học của mạch yếu hơn do sự giãn nở khi gặp nhiệt độ cao hoặc thậm chí ảnh hưởng tương tác vật lý từ bên ngoài.

Trong một số trường hợp đặc biệt thì người thiết kế sẽ lựa chọn sử dụng các mặt phẳng đất rời. Ví dụ khi ta cần một mặt phẳng đất cho phần tín hiệu số và một mặt phẳng đất cho các tín hiệu tương tự được kết nối với nhau tại một điểm duy nhất. Nhưng nhóm sẽ không sử dụng mặt phẳng đất rời vì mạch của nhóm chỉ có truyền và nhận tín hiệu số qua TX và RX. Ý tưởng này thường sẽ được triển khai nhằm giảm nhiễu thông qua các mặt phẳng đất. Tuy nhiên, việc triển khai chính xác ý tưởng này là một thử thách lớn. Đặc biệt là bắt buộc tất cả các đường mạch đi từ vùng này sang vùng kia chỉ được phép chạy ngay phía trên điểm kết nối này. Nếu không, nó sẽ có chức năng như một ăng-ten, có thể phát hoặc thu các tín hiệu không mong muốn. Cho nên trong hầu hết các trường hợp, một mặt phẳng đất duy nhất và liên mạch sẽ là lựa chọn hàng đầu và luôn mang lại kết quả tốt hơn so với các mặt

phẳng đất rời, Một trong các cách bố trí liên kết mà không phải dùng mặt phẳng đất rời chính là chia ranh giới ảo trên mạch thành từng khu vực, và chỉ cần việc đặt linh kiện của từng khối ở chính xác trong ranh giới đã chia, nếu không đặt cẩn thận thì các đường nối tiếp của các khối khác nhau sẽ nằm chồng lấn, gây nhiễu và suy giảm chất lượng tín hiệu.

5.4 Lỗ khoan

Trong một mạch tín hiệu cao tần, bất kỳ phần kim loại nào trên PCB đều gây ảnh hưởng đến việc truyền và nhận tín hiệu của mạch. Chiều dài đường mạch, kích thước lỗ thông và độ sâu của lỗ thông đều là những thông số quan trọng cần được đưa vào để tính toán trở kháng. Người thiết kế cần hiểu rằng kích thước mũi khoan sẽ ảnh hưởng trực tiếp đến kích thước tổng thể của lỗ thông. Các lỗ thông càng nhỏ thì hiệu suất của mạch sẽ càng tốt. Sau khi người thiết kế quyết định được kích thước lỗ thông, việc bố trí các lỗ thông này ở vị trí chính xác và sát với các chân hàn tương ứng cũng cần được xem xét một cách kỹ lưỡng.

Các loại lỗ khoan	Đặc điểm	Ưu điểm	Nhược điểm
Lỗ xuyên mạ	Xuyên từ lớp đầu tiên đến lớp cuối cùng	Rẻ và dễ thực hiện	Tồn tại các phần dư, gây ra nhiễu điện từ
Lỗ xuyên mù	Xuyên từ lớp bên ngoài và kết thúc tại lớp bên trong	Giảm nhiễu ký sinh và rút ngắn việc đi dây	Quy trình thực hiện phức tạp, dẫn đến chi phí cao
Lỗ chôn	Nằm tại các lớp bên trong	Không chiếm không gian ở lớp ngoài, và giảm nhiễu EMI giữa các bề mặt	Khó để kiểm tra lỗi, chi phí cao
Microvia	Được khoan bằng laser và có đường kính nhỏ hơn so	Được cho là tốt nhất khi sử dụng với tần số cao, có cảm kháng và	Không xuyên qua được nhiều lớp

	với các lỗ khoan tiêu chuẩn	dung kháng kí sinh thấp, giúp thu nhỏ mạch	
Via-in-pad	Lỗ khoan nằm ngay bên dưới chân hàn của linh kiện, được khoan bằng cách khoan ngược từ dưới lên	Rút ngắn tối đa đường dẫn từ linh kiện vào via, loại bỏ hoàn toàn các phần dư	Chi phí cao do cần các kĩ thuật lắp via và mạ phẳng để tránh lỗi

Tuy nhiên trong thiết kế mạch cao tần, lỗ khoan được xem như một thành phần truyền dẫn có đặc tính ký sinh phức tạp. Cho nên thách thức lớn nhất ở đây là việc duy trì trở kháng liên tục và triệt tiêu các sóng phản xạ. Ở tần số này, bước sóng bị rút ngắn đáng kể, khiến bất kỳ sai lệch nào trong cấu trúc lỗ khoan cũng có thể trở thành nguyên nhân gây nhiễu xuyên âm giữa các anten hoặc làm suy giảm nghiêm trọng công suất phát.

Đối với các đường truyền tín hiệu RF quan trọng, việc sử dụng cấu Microvia hoặc lỗ ẩn để kết nối lớp 1 và lớp 2 là tốt nhất nhằm đảm bảo sự toàn vẹn tín hiệu. Ưu thế của giải pháp này nằm ở việc loại bỏ hoàn toàn phần dư của lỗ khoan. Tại dải tần 5GHz, một đoạn dư dù có kích thước siêu nhỏ cũng có thể cộng hưởng như một bộ lọc chắn dải hoặc anten ký sinh, gây ra hiện tượng phản xạ do mất phối hợp trở kháng và làm biến dạng tín hiệu nghiêm trọng. Đồng thời để nâng cao hiệu suất truyền dẫn từ Lớp 1 xuống các lớp sâu hơn như lớp 3 hoặc lớp 4 mà vẫn giữ được sự ổn định, các kỹ thuật sắp xếp các lỗ khoan như bậc thang hoặc xếp chồng lỗ khoan nên được áp dụng. Việc sử dụng các microvia xếp chồng từ lớp 1 xuống lớp 2 rồi tiếp tục xuống lớp 3 không chỉ giúp đường truyền đến anten được giữ nguyên, mà còn giảm điện cảm ký sinh, từ đó làm băng thông luôn duy trì ở trạng thái tốt nhất.

Để tối ưu hóa không gian trên bề mặt lớp 1 cho các anten và các cấu trúc bảo vệ, lỗ chôn được sử dụng như một cách để giảm thiểu mật độ đường truyền. Bằng cách thực hiện các kết nối giữa lớp 2 và lớp 4 cho các đường cấp nguồn hoặc tín hiệu điều khiển tốc độ thấp,

ta có thể đặt các đường dây hỗ trợ vào các lớp bên trong. Việc tách biệt vật lý này không chỉ giúp layout trở nên gọn gàng mà còn ngăn chặn hiệu quả sự xâm nhập của nhiễu điện từ từ các khối kỹ thuật số sang khối nhạy cảm như RF, giữ cho môi trường hoạt động của các anten luôn sạch sẽ.

Mặc dù các loại lỗ khoan hiện đại đóng vai trò cầu mình rất tốt, lỗ xuyên mạ vẫn giữ vị trí cốt lõi thông qua việc tận dụng được kỹ thuật ghép nối đất. Đặc biệt trong thiết kế chỉ có một lớp GND chính, các hàng rào lỗ xuyên mạ được bố trí dày đặc, thường đi theo hai hàng nằm so le với nhau, với khoảng cách nhỏ hơn $1/10$ bước sóng (khoảng 1mm - 2mm) bố trí dọc theo đường truyền ra anten TX và RX, nếu đặt quá thưa thì năng lượng sẽ bị lọt ra ngoài. Việc này đảm bảo tín hiệu không bị bức xạ hay bị nhiễu bởi các yếu tố bên ngoài. Hàng rào lỗ xuyên cũng được bố trí ở gần các đường tín hiệu vì sai để giảm nhiễu. Tuy nhiên, cần chú ý không được áp dụng với anten vì chúng cần được bức xạ tín hiệu ra ngoài, và sử dụng lỗ xuyên mạ quá nhiều có thể gây ảnh hưởng đến độ bền cơ học của mạch.

Tại các vị trí nhạy cảm như chân hàn của linh kiện dán (tụ lọc RF, bộ phối hợp trở kháng), kỹ thuật Via-in-Pad nên được ưu tiên áp dụng. Việc đặt lỗ xuyên ngay bên dưới chân hàn giúp loại bỏ chiều dài đường dây nối, từ đó giảm thiểu điện cảm vòng lặp vốn là tác nhân gây nhiễu chính ở tần số cao. Để đảm bảo tính khả thi trong sản xuất và tránh lỗi thoát thiếc khi hàn, các lỗ này cần được lấp đầy bằng nhựa epoxy và mạ phẳng bề mặt (VIPPO).

Cuối cùng, việc tính toán diện tích tiếp xúc của chân hàn phải đặc biệt lưu ý đến sự chênh lệch hệ số giãn nở nhiệt giữa linh kiện và vật liệu nền PCB; bởi trong quá trình hoạt động, sự tỏa nhiệt mạnh có thể gây ra ứng suất cơ học dẫn đến nứt mối hàn hoặc bong tách lớp đồng nếu cấu trúc chân hàn không đủ hoàn hảo để thích ứng với các sự thay đổi về cấu trúc vật lý này.

5.5 Tụ khử nhiễu

Các tụ điện khử nhiễu được đặt giữa chân nguồn và chân đất của thiết kế nhằm đảm bảo trở kháng xoay chiều duy trì ở mức thấp, từ đó giảm thiểu nhiễu và tích trữ năng lượng. Nhưng để đạt được mức trở kháng thấp trên một dải tần số rộng, cần phải sử dụng kết hợp

nhiều tụ điện khác nhau. Lý do là vì một tụ điện thực tế luôn bao gồm giá trị điện dung đi kèm với điện cảm và điện trở ký sinh. Do đó, mọi tụ điện trong thực tế đều hoạt động như một mạch cộng hưởng. Các đặc tính điện dung chỉ có giá trị cho đến tần số tự cộng hưởng của chính nó, khi vượt qua ngưỡng tần số đó, các giá trị ký sinh sẽ chiếm ưu thế và biến tụ điện thành một cuộn cảm.

5.6 Bố trí linh kiện

Trong thiết kế PCB cao tốc, việc sắp xếp linh kiện không chỉ đơn thuần là đặt chúng vào không gian trống mà là một quy trình kỹ thuật có tính hệ thống, đóng vai trò quyết định đến tính toàn vẹn của tín hiệu. Bước khởi đầu quan trọng nhất là thiết lập một floorplan nhằm phân chia bảng mạch thành các khu vực chức năng riêng biệt như khối xử lý nguồn, mạch RF, mạch số và mạch tương tự. Việc nhóm các linh kiện theo chức năng giúp định hình luồng đi của tín hiệu, từ đó hạn chế tối đa tình trạng các đường dẫn tín hiệu nhạy cảm phải cắt ngang qua các khu vực có độ nhiễu cao. Đồng thời các khối cũng sẽ sở hữu một vùng mặt phẳng đất riêng, giúp cho các đường hồi tiếp của các khối không bị chồng chéo lên nhau. Một floorplan được tính toán kỹ lưỡng ngay từ đầu sẽ cho phép các linh kiện nhỏ như tụ tách nhiễu và điện trở cuối được ưu tiên vị trí tối ưu, thay vì bị nhét vào các khoảng trống còn lại sau khi đã hoàn tất đi dây.

Ta cũng cần tránh đặt các linh kiện tốc độ cao nhạy cảm ở gần mép của bảng mạch. Nguyên nhân là do khu vực mép bảng mạch có trở kháng đặc tính so với giữa bảng mạch và cũng có nguy cơ gây nhiễu điện từ cao hơn. Thêm vào đó, các đầu nối dùng để kết nối PCB có thể bức xạ nhiễu điện từ. Vì vậy nên đặt các linh kiện tốc độ cao nhạy cảm ở xung quanh khu vực trung tâm của bảng mạch để giảm thiểu ảnh hưởng của nhiễu.

Đối với các đường truyền tín hiệu tốc độ cao, khoảng cách giữa các linh kiện trong cùng một chuỗi truyền dẫn nên được rút ngắn đến mức tối đa. Việc thu hẹp khoảng cách này không chỉ giúp giảm chiều dài đường dây mà còn hạn chế các tác động tiêu cực từ điện cảm và điện dung ký sinh. Một kỹ thuật đáng lưu ý là điều chỉnh kích thước chân hàn của linh kiện; thay vì sử dụng kích thước lớn hơn 30% so với chân linh kiện như thông thường, các thiết kế tốc độ cao nên ưu tiên giảm tỉ lệ này xuống khoảng 5% để giảm thiểu phần kim

loại dư thừa – tác nhân gây tăng điện dung ký sinh tại điểm kết nối. Ngoài ra, việc bo tròn các góc của chân hàn cũng là một giải pháp hữu hiệu, cho phép các đường mạch được đi sát hơn, góp phần tạo nên một cấu trúc mạch nhỏ gọn và hiệu quả hơn.

Một yếu tố then chốt khác trong bố trí linh kiện là sự tương quan với các mặt phẳng tham chiếu GND, PWR. Người thiết kế cần đặc biệt thận trọng khi đặt các linh kiện kết nối xuyên qua các vùng chia cắt mặt phẳng nguồn. Các đường truyền tốc độ cao tuyệt đối không được chạy băng qua các khe rãnh này vì sẽ làm đứt gãy đường hồi tiếp của tín hiệu, gây ra nhiễu điện từ nghiêm trọng. Đối với các linh kiện như tụ điện ghép tầng trên các đường tín hiệu có trở kháng kiểm soát, chúng cần được đặt sao cho không gây ra sự gián đoạn đột ngột về cấu trúc hình học của đường truyền, đảm bảo trở kháng đặc tính luôn được duy trì ổn định dọc theo lộ trình tín hiệu. Sự phối hợp chặt chẽ giữa vị trí đặt linh kiện, kích thước chân hàn và chọn cấu trúc các lớp một cách hợp lý chính là chìa khóa để dễ dàng kiểm soát các sai số trở kháng.


5.5 Layout PCB

- Schematic của mạch



Nguồn


Khi sang PCB đặt tụ lọc càng gần chân Vin càng tốt

Lưu ý: IC các ổn áp cần tản nhiệt tốt











- Layout của mạch





CHƯƠNG 6: MÔ PHỎNG VÀ ĐÁNH GIÁ

6.1 Mô phỏng RF

Hệ thống được mô phỏng trên ADS bằng cách kết nối đường truyền microstrip với anten trong sơ đồ schematic. Sử dụng ADS Keysight mô phỏng, nhóm thiết kế kênh truyền, antenna, đồng thời mô phỏng và tối ưu kênh truyền và antenna cho mạch.

6.2 Phân tích suy hao đường truyền

Đường truyền microstrip (microstrip line) là một loại đường truyền RF trên PCB dùng để dẫn tín hiệu tần số cao (MHz–GHz). Thường được nhìn thấy là một dải kim loại (trace) nằm trên bề mặt PCB. Bên dưới là lớp dielectric (substrate), Dưới nữa là mặt phẳng mass (ground plane).

Thông số thiết kế đường truyền (microstrip line) truyền dẫn tín hiệu 5GHz trên ADS:


Tên	Kích thước (mm)
Chiều rộng đường truyền	2
Hằng số điện môi/ ϵ của vật liệu (Fr4)	4.4
Độ dày Substrate	1.6

Sử dụng công thức để tính toán cấu trúc vật lý cho đường truyền(microstrip line):

$$Z_o = \frac{60}{\sqrt{\epsilon_{eff}}} \ln \left(8 \frac{h}{w} + 0.25 \frac{w}{h} \right)$$


Qua các thông số đã có trên bảng, nhóm tính ra $W=3.5$ (mm). Không chỉ dừng lại ở con số này, khi mô phỏng ta phải tối ưu hóa (optimize) cho kênh truyền, cho kết quả mô phỏng với việc tiếp tục điều chỉnh W tức độ rộng kênh truyền.

⇒ Từ đó kết luận với việc sử dụng vật liệu FR4, chiều dày substrate là 1.6mm, mạch hoạt động tại 5GHz, kênh truyền tối ưu nhất khi chiều rộng (width) = 2 mm.



Mô phỏng với phần mềm ADS sau khi ta cấp Pin 50 *ohm* ta thu được các dữ kiện sau:


- **S11 (Hệ số phản xạ ngõ vào):** Tỷ lệ sóng phản xạ ngược lại Cổng 1 khi bạn đưa tín hiệu vào Cổng 1:




Qua đó cho thấy mức công suất phản xạ ngược lại nguồn sau khi cho tín hiệu truyền qua trên transmission line là rất thấp chỉ xấp xỉ 0.000704%, trong khi đó công suất tín hiệu vào đường truyền lên đến 99.929%

- **S22 (Hệ số phản xạ ngõ vào):** Tỷ lệ sóng phản xạ ngược lại Cổng 2 khi bạn đưa tín hiệu vào Cổng 2:

Tại S22, công suất tín hiệu ngõ vào tương tự như S11.



- **S12, S21 (Insertion Loss - Tổn hao chèn):**



$$pratio = 10^{\frac{S21(S12)}{10}}$$


$$pratio = 10^{\frac{-0.656}{10}} = 85.8\%$$

Giá trị gần sát mức 0 (dB) cho thấy tín hiệu từ Cổng 1 truyền sang Cổng 2 và ngược lại gần như toàn vẹn, chỉ bị hao hụt khoảng 14.2% công suất trong quá trình truyền đi từ Port A → Port B. Điều này chứng tỏ mạch được tối ưu hóa tốt để hoạt động tại tần số này.


6.3 So sánh với lý thuyết

Đối với thiết kế PCB cao tần, đường microstrip đã matching rất tốt với 50 ohm, song vẫn còn suy hao do chưa hoàn toàn được tối ưu hóa về kích thước khi thiết kế, liên quan đến hằng số điện môi của vật liệu (FR4). Nhưng nhìn chung ảnh hưởng của độ lệch phối hợp trở kháng là không đáng kể do S11 và S22 đã cho ra kết quả rất tốt ($S_{11}/S_{22} < -20$ dB).


Liên hệ với sơ đồ schematic nhóm đã thực hiện bên trên. Khác với antenna được thiết kế trên phần mềm HFSS, antenna trong schematic được thiết kế trên phần mềm trong mục layout đã cho kết quả như hình:



So với antenna được thiết kế trên HFSS, antenna trên ADS Keysight đã cho ra kết quả tương đối khác. Từ đó ta tiến hành import antenna và đường truyền nhóm thiết kế từ layout vào schematic.



Tại đây nhóm sau khi mô phỏng đã cho ra được kết quả:




Với việc Antenna khi mô phỏng có $S_{11} = -30.598$ dB và S_{11} của kênh truyền (transmission line) cũng có $S_{11} = -31.525$ dB, giờ đây khi ta đưa lên schematic với suy hao kênh truyền S_{11} đã có thay đổi ($S_{11} = -23.935$ dB). Qua đó ta thấy rõ suy hao kênh truyền trong PCB khiến cho công suất tín hiệu truyền vào hệ thống bị suy hao. Nhưng dù kênh truyền


(microstrip line) của nhóm được thiết kế rất tối ưu như đã nói trên, song suy hao vẫn tồn tại và đã làm thay đổi trở kháng nhìn thấy bởi Anten. Nhóm tiến hành áp dụng kiến thức về mạng phối hợp trở kháng đã học để tối ưu trở kháng đầu vào Anten để phân công suất không bị phản xạ tại ngõ vào.

6.4 Giải pháp khắc phục suy hao kênh truyền, cải thiện công suất đầu vào cho mạch

Phối hợp trở kháng cho sơ đồ mạch:



Sau đó nhóm thu được kết quả:




Như vậy với việc sử dụng mạng phối hợp trở kháng $-\Gamma$ nhóm đã giúp tối ưu hóa thành công hiệu suất truyền dẫn của hệ thống tại dải tần 5.0 GHz.


- Về hệ số phản xạ S_{11} : Kết quả mô phỏng cho thấy tại tần số trung tâm 5.0 GHz, hệ số S_{11} đạt mức -41.334 dB. Điều này chứng minh rằng mạng phối hợp đã triệt tiêu hầu hết các thành phần phản xạ, cho phép hơn 99.99% có thể nói gần như 100% công suất từ nguồn được truyền tới Anten. So với mức -13.46 dB ban đầu, việc thêm mạng phối hợp đã cải thiện đáng kể độ phối hợp trở kháng, đưa hệ thống về trạng thái tiệm cận mức lý tưởng 50 ohm
- Về băng thông hoạt động: Tại các điểm biên 4 GHz và 5.6 GHz, giá trị S_{11} vẫn duy trì ở mức xấp xỉ -10 dB, đảm bảo Anten hoạt động ổn định trong dải thông là 1600MHz mục tiêu mà không bị suy giảm công suất quá lớn. Băng thông này là cực kỳ lý tưởng đối với đề tài nhóm đang thiết kế.

6.5 Mở rộng bài toán suy hao kênh truyền cho môi trường không lý tưởng

Mô phỏng trong mục layout của Ads Keysight, tức ta thử nghiệm trong môi trường thực tế không lý tưởng. Nhóm chọn cách tối ưu công suất đầu vào cho mạch bằng việc điều chỉnh kênh truyền (transmission line) nối vào feed line của antenna




Ta thu được kết quả như hình sau:



Qua đó ta nhận xét, trong môi trường không lý tưởng. Dựa trên kết quả mô phỏng Layout bằng Momentum, anten vi dải cho giá trị tại tần số 5 GHz là -8.226 dB. Mặc dù anten đã

cộng hưởng đúng dải tần mục tiêu, sẵn sàng để nhận năng lượng từ nguồn nhưng mức phối hợp trở kháng chưa thực sự tối ưu (chưa đạt ngưỡng -10 dB). Điều này cho thấy cần tinh chỉnh thêm kích thước đường line truyền dẫn hoặc phối hợp trở kháng, từ đó tối ưu hóa công suất truyền dẫn vào anten trước khi bức xạ.


Ta tiến hành tối ưu hóa phối hợp trở kháng bằng cách điều chỉnh các thông số của đường truyền để giảm thiểu tổn hao phản xạ do công suất bị dội ngược lại nguồn:



Hệ Qui Chiều	Before optimized	After optimized
Width (mm)	2	0.9

Sau khi căn chỉnh kênh truyền nhằm tối ưu hóa Impedance Matching, ta thu được kết quả:

Discrete Frequencies vs. Fitted (AFS or Linear)



Qua đó ta thấy Việc giảm chiều rộng đường line xuống 0.9 mm thực chất là đang biến đường line này thành một bộ biến đổi trở kháng để khớp với trở kháng thực của anten, $S_{11} = -20.361\text{dB}$. Công suất mạch đến được Antenna là 99%, chỉ 1% tỉ lệ công suất bị dội ngược về nguồn.

Nhưng bằng thông giờ đây với việc mô phỏng trong môi trường lý tưởng và không sử dụng phương pháp phối hợp trở kháng để cải thiện công suất đầu vào cho anten giờ đây như mô phỏng chỉ có 125MHz. Sự sụt giảm từ 185 MHz xuống 125 MHz: Đây là một logic rất hợp lý trong thiết kế RF thực tế. Khi nối thêm một đường truyền (Transmission line), trở kháng nhìn từ nguồn vào anten bị biến đổi. Nếu đường truyền không được phối hợp trở kháng hoàn hảo với anten, nó sẽ làm thu hẹp dải tần hoạt động hiệu quả của hệ thống. Việc ghi nhận con số 125 MHz thể hiện kết quả mô phỏng thực tế khi tính đến ảnh hưởng của PCB.

Tại schematic của ADS tức mô phỏng môi trường lý tưởng, băng thông lên đến 1.6GHz nhưng tại ADS layout BW giờ đây chỉ còn là 125MHz, tương tự với mô phỏng BW anten tại HFSS là 185MHz, qua đó cho cái nhìn trực quan về môi trường lý tưởng ảnh hưởng đến băng thông của hệ thống và tổn hao của vật liệu FR4 tại tần số cao.

CHƯƠNG 7: KẾT LUẬN

7.1 Kết quả đạt được

Qua từng công đoạn của bài tập lớn kì này nhóm đã đúc kết được:

- **Thiết kế và mô phỏng Anten:** Khẳng định đã thiết kế thành công anten vi dải hoạt động tại băng tần 5 GHz với các thông số tối ưu như S11 đạt -22.99 dB tại tần số cộng hưởng, công suất bức xạ đạt 99.5% và băng thông là 185 MHz.
- **Thiết kế PCB RF:** Hoàn thành cấu trúc Stack-up 6 lớp (SIG-GND-SIG-SIG-PWR-SIG) sử dụng vật liệu RO4003C cho các lớp cao tần để đảm bảo hằng số điện môi ổn định và suy hao thấp.
- **Tính toán, mô phỏng, thiết kế và tối ưu đường truyền:** Xác định chính xác thông số hình học cho đường truyền microstrip để đạt trở kháng đặc trưng 50Ω . Thông qua việc có các số liệu cụ thể sau khi tính toán, nhóm tiến hành mô phỏng và thu được kết quả tương đối trực quan. Ngoài mô phỏng, nhóm còn tiến hành tối ưu các thông số quan trọng của mạch, đảm bảo tính hoạt động trơn tru của hệ thống, việc sử dụng mạng phối hợp trở kháng giúp cải thiện S11 từ -13.46 dB lên -41.334 dB trong môi trường mô phỏng lý tưởng và việc căn chỉnh kiến trúc vật lý của microstrip line hay còn gọi là đường truyền trong môi trường không lý tưởng đã nâng chỉ số S11 từ -8.266dB $\rightarrow$ -20.261dB, nói chính xác hơn là suy hao từ 14.9% xuống 0.0005%

7.2 Hạn chế

Hạn chế nhóm thấy rõ rệt nhất là đến từ vật liệu, việc sử dụng vật liệu FR-4 cho một số thành phần có thể gây suy hao đáng kể khi tần số tăng cao (5 GHz) so với các vật liệu chuyên dụng cho RF. Vì vậy nên đội làm phần cứng đã tiến hành sử dụng vật liệu bán dẫn khác tối ưu hơn cho các mạch điện tử thông tin đó chính là RO4003C với hằng số điện môi chỉ còn là 3.38.

Một điều nữa nhóm nhận thấy là các tính toán lý thuyết chưa thể bao quát hết các sai số trong quá trình sản xuất thực tế như độ nhám bề mặt đồng hay dung sai của lỗ khoan.

Việc băng thông sụt giảm khi mô phỏng trong môi trường không lý tưởng. Băng thông bị sụt giảm từ 185 MHz (lý tưởng) xuống còn 125 MHz khi mô phỏng trong môi trường layout thực tế (Momentum) do ảnh hưởng của các đường truyền dẫn và PCB. Các chỉ số liên quan đến hiệu suất, tính ổn định ảnh hưởng đến các chức năng chính của mạch như truyền dẫn, phát, thu sóng điện từ, giao tiếp UART sẽ còn bị tiếp tục ảnh hưởng ngoài thực tế mà không chỉ dừng lại ở mô phỏng môi trường lý tưởng hay không lý tưởng.

7.3 Hướng phát triển

Các đề xuất để hoàn thiện và mở rộng đề tài của nhóm:

- Tối ưu hóa Antenna Array: Mở rộng từ anten đơn sang mảng anten (antenna array) để tăng độ lợi (gain) và khả năng định hướng cho hệ thống 2Tx x 2Rx.
- Nghiên cứu các cấu trúc lỗ khoan tiên tiến: Áp dụng triệt để Microvia và Via-in-Pad (VIPPO) để giảm tối đa nhiễu ký sinh và thu nhỏ kích thước bo mạch.

KẾT LUẬN

Nhóm đã hoàn thành đề tài bài tập lớn giảng viên giao với sự cố gắng, nỗ lực không nghỉ của các bạn cùng nhóm. Mặc dù sai sót, bất cập trong logic trong quá trình thực hiện là điều có thể tránh khỏi song việc các thành viên trong nhóm đều hiểu rõ chức năng, nhiệm vụ của mỗi người, việc các bạn luôn cố gắng hoàn thiện, học tập những kiến thức mới của bài tập lớn đã giúp hoàn thành đề tài giảng viên cho, đồng thời là sự hợp tác nhiệt tình giữa các thành viên trong quá trình hoàn thiện đề tài.

Thông qua bài tập lớn lần này, nhóm đã tập trung nghiên cứu và hiện thực hóa các nội dung kỹ thuật trọng tâm như Thiết kế hệ thống RF 2Tx × 2Rx, Thiết kế Anten vi dải, Xây dựng PCB đa lớp, Phân tích và tối ưu hóa kênh truyền.

Quá trình thực hiện đề tài không chỉ giúp nhóm củng cố kiến thức về lý thuyết anten, truyền sóng và thiết kế mạch RF mà còn rèn luyện kỹ năng sử dụng các phần mềm mô phỏng chuyên dụng như HFSS và ADS. Đây là nền tảng quan trọng để các thành viên tiếp tục phát triển các nghiên cứu chuyên sâu hơn trong lĩnh vực viễn thông và kỹ thuật cao tần.

TÀI LIỆU THAM KHẢO

1. Analog Devices, AD9163: 16-bit, 12 GSPS, RF DAC and Digital Upconverter.
Link truy cập: [AD9163 \(Rev. D\)](#)
2. Andrea Goldsmith-Wireless Communications, Cambridge University Press, 2005.
3. Behzad Razavi, RF Microelectronics, 2nd Edition, Pearson Education, 2012.
4. Brian C. Wadell, Transmission Line Design Handbook, Artech House Inc, 1991.
5. Constantine A. Balanis, Antenna Theory Analysis and Design_4th Edition-BOOK
6. David M. Pozar, Microwave Engineering, 4th Edition, Wiley, 2012.
7. David Tse and Pramod Viswanath, Fundamentals of Wireless Communication, Cambridge University Press, 2005.
8. Lee W. Ritchey, Right The First Time, Speeding Edge, 2003.
9. Sierra Circuits , High-Speed PCB Design Guide, Sierra Circuits Inc, 2020.