ĐẠI HỌC QUỐC GIA TPHCM

TRƯỜNG ĐẠI HỌC BÁCH KHOA

KHOA ĐIỆN – ĐIỆN TỬ

BỘ MÔN VIỄN THÔNG

BÁO CÁO ĐỒ ÁN 1 HK242

Thiết kế tầng RF trong mạch thu tín hiệu GPS băng tần L2 1227.6 Mhz

Giảng viên hướng dẫn**: Tiến sĩ Hoàng Mạnh Hà**

Sinh viên thực hiện	**MSSV**
Nguyễn Quang Huy	2211205

Thành phố Hồ Chí Minh, ngày 29 tháng 5 năm 2025.

Lời cảm ơn

Đây là đồ án đầu tiên của em, đánh dấu bước khởi đầu quan trọng trong hành trình học tập và nghiên cứu. Em xin gửi lời cảm ơn chân thành đến thầy Hoàng Mạnh Hà vì đã luôn tận tình hướng dẫn, định hướng và đồng hành cùng em trong suốt quá trình thực hiện. Nhờ có sự chỉ dẫn sâu sắc và định hướng đúng đắn của thầy, em không chỉ hoàn thành được đề tài mà còn có được cái nhìn rõ ràng và cụ thể hơn về lĩnh vực thiết kế mạch cao tần – một mảng kiến thức mà trước đây em còn nhiều bỡ ngỡ. Qua quá trình làm đồ án, em cũng học hỏi được nhiều kinh nghiệm thực tiễn, rèn luyện các kỹ năng thiết kế, mô phỏng và tư duy hệ thống – những hành trang quý báu cho các đồ án và công việc sau này. Em vô cùng biết ơn sự hỗ trợ và tận tâm của thầy.

Em cũng xin cảm ơn các bạn đồng nghiệp và những người đã hỗ trợ em trong quá trình thực hiện đồ án. Hy vọng rằng những kiến thức và kinh nghiệm tích lũy được từ đề tài này sẽ giúp em trong các nghiên cứu và dự án tiếp theo.

Một lần nữa, em xin chân thành cảm ơn thầy!

Mục lục

I. Mở đầu.

1. Mục đích nghiên cứu……...3
2. Phạm vi nghiên cứu…….3
3. Đối tượng nghiên cứu……..3
4. Lý thuyết tổng quát.
   - 4.1. Sơ đồ máy thu. …….4
   - 4.2. Băng tần L2 trong GPS……4
   - 4.3. Phần mềm mô phỏng AWR……...5

II. Bộ khuếch đại nhiễu thấp - Low noise amplifier.

1. Bộ thông số tán xạ S. ……...……...6
2. Điều kiện ổn định. ……...8
3. Mạch phối hợp trở kháng ngõ ra. ……...…...10
4. Mạch phối hợp trở kháng ngõ vào. ……...…15
5. Hệ số nhiễu…….20
6. Độ lợi công suất..……...……21
7. Giới hạn công suất ngõ vào. ……..22
8. Tổng hợp……24

III. Bộ trộn tần - Mixer.

1. Conversion loss. ……..…..25
2. Phổ tín hiệu IF. ……..……26
3. Dạng sóng IF. ……....27
4. Giới hạn công suất ngõ vào……...……28
5. Tổng hợp. ……..……29

IV. Bộ lọc thông dải - Band Pass Filter.

1. Bộ lọc thông dải thứ nhất. …….31
2. Bộ lọc thông dải thứ hai…….32
3. Bộ lọc thông dải thứ ba. ……33

V. Tổng hợp các khối. …….34

VI. Kết luận và hướng phát triển. …….36

V. Tài liệu tham khảo……...36

I. Mở đầu.

1. Mục đích nghiên cứu.

Mục đích của đề tài là thiết kế và mô phỏng tầng thu RF cho hệ thống GPS hoạt động ở băng tần L2 (1227.6 MHz) nhằm hiểu rõ nguyên lý hoạt động và cấu trúc của một mạch thu tín hiệu vệ tinh. Đề tài tập trung vào việc xây dựng các khối chức năng chính như bộ lọc thông dải, khuếch đại tạp âm thấp (LNA), bộ trộn (Mixer), bộ dao động nội (LO), và đánh giá đáp ứng tần số của từng khối thông qua mô phỏng trên phần mềm AWR. Qua đó, sinh viên có thể nắm vững các kiến thức nền tảng về thiết kế mạch cao tần, và rèn luyện kỹ năng thực hành mô phỏng trong môi trường chuyên dụng.

2. Phạm vi nghiên cứu.

Đề tài giới hạn trong việc thiết kế tầng RF cho mạch thu GPS ở băng tần L2, với tần số đầu vào là 1227.6 MHz và tín hiệu IF đầu ra ở mức 70 MHz. Phạm vi nghiên cứu bao gồm các khối từ antenna đến ngõ ra IF: bộ lọc thông dải RF đầu vào, LNA, bộ lọc triệt ảnh, mixer, bộ tạo tần số LO và bộ lọc kênh sau trộn. Quá trình nghiên cứu và thiết kế được thực hiện hoàn toàn bằng mô phỏng trên phần mềm AWR Microwave Office. Các khối xử lý tín hiệu số, giải mã GPS, và các yếu tố môi trường thực tế như nhiễu, suy hao truyền dẫn, không nằm trong phạm vi của đề tài.

3. Đối tượng nghiên cứu.

Đối tượng nghiên cứu của đề tài là các khối mạch analog cao tần trong hệ thống thu GPS, đặc biệt là ở tầng RF bao gồm các thành phần chính như: bộ lọc thông dải (BPF), bộ khuếch đại tạp âm thấp (LNA), mạch trộn (Mixer)và các bộ lọc phụ trợ nhằm xử lý tín hiệu trước khi đưa vào tầng xử lý số. Ngoài ra, đề tài cũng tập trung vào việc phân tích đáp ứng tần số thông qua các tham số S (S11, S21), từ đó đánh giá khả năng hoạt động và hiệu suất của hệ thống thu trong môi trường lý tưởng.

4. Lý thuyết tổng quát

4.1. Sơ đồ máy thu.



Hình 1. Kiến trúc máy thu kiểu superheterodyne

Sơ đồ trên thể hiện kiến trúc tổng quát của một mạch thu RF kiểu superheterodyne receiver, thường được sử dụng trong các hệ thống định vị như GPS, cũng như các ứng dụng truyền thông không dây khác. Tín hiệu đầu vào được thu qua anten, mang theo tần số sóng mang, sau đó đi qua bộ lọc thông dải RF (RF Band-Pass Filter) nhằm loại bỏ các tín hiệu nhiễu ngoài dải và chỉ giữ lại băng tần mong muốn (ví dụ: 1227.6 MHz đối với GPS L2). Tín hiệu sau lọc được khuếch đại bởi khuếch đại nhiễu thấp (LNA – Low Noise Amplifier) nhằm tăng cường độ tín hiệu mà vẫn duy trì tỷ số tín hiệu trên nhiễu (SNR) cao.

Tiếp theo, tín hiệu được đưa qua bộ lọc loại ảnh (Image Reject Filter) nhằm loại bỏ tần số ảnh – một tín hiệu không mong muốn có thể tạo ra cùng một tần số trung gian sau quá trình trộn tần. Sau đó, tín hiệu được trộn (down-converted) với tín hiệu từ bộ dao động điều khiển điện áp (VCO) tạo ra tần số nội tại LO, giúp chuyển tín hiệu xuống tần số trung gian IF – thường là 70 MHz hoặc tương tự để xử lý dễ hơn.

Tín hiệu IF sau đó được đưa qua bộ lọc chọn kênh (Channel Select Filter) nhằm loại bỏ các tín hiệu ngoài kênh mong muốn, rồi được số hóa bởi bộ chuyển đổi tương tự – số (ADC). Cuối cùng, tín hiệu số được xử lý bằng khối xử lý số (DSP – Digital Signal Processing) để trích xuất dữ liệu đầu ra. Kiến trúc này cho phép hệ thống hoạt động ổn định, có độ chọn lọc cao và độ nhạy tốt trong môi trường nhiễu loạn tần số cao.

4.2. Băng tần L2 trong GPS.

Hệ thống Định vị Toàn cầu (GPS – Global Positioning System) là một hệ thống dẫn đường bằng vệ tinh do Hoa Kỳ phát triển, cung cấp thông tin vị trí, vận tốc và thời gian chính xác đến người dùng trên toàn thế giới. GPS hoạt động dựa trên việc thu tín hiệu vô tuyến từ ít

nhất bốn vệ tinh trong hệ thống để tính toán vị trí 3D của thiết bị thu. Các tín hiệu GPS được truyền trên nhiều băng tần, trong đó băng tần L2 (1227.6 MHz) là một trong những thành phần quan trọng. Băng tần L2 ban đầu được thiết kế chủ yếu cho mục đích quân sự với tín hiệu mã hóa (L2 P(Y)), tuy nhiên ngày nay cũng được sử dụng trong các ứng dụng dân sự như khảo sát chính xác cao, định vị trong điều kiện che khuất tín hiệu và hiệu chỉnh sai số ionospheric khi kết hợp với băng tần L1. Sử dụng đồng thời nhiều băng tần như L1 và L2 giúp nâng cao độ chính xác và khả năng kháng nhiễu của hệ thống định vị, đặc biệt trong các môi trường đô thị hoặc khi tín hiệu bị ảnh hưởng bởi tầng điện ly.

4.3. Phần mềm mô phỏng AWR.

AWR Microwave Office là một phần mềm mô phỏng và thiết kế mạch vi ba, RF và hệ thống tần số cao do Cadence phát triển, được sử dụng rộng rãi trong ngành công nghiệp và học thuật. Phần mềm này cung cấp môi trường thiết kế tích hợp, cho phép mô phỏng mạch điện, phân tích tham số tán xạ (S-parameters), mô phỏng hệ thống, phân tích nhiễu, điều chế, và cả mô phỏng mạch phân bố sử dụng công cụ mô phỏng điện từ (EM). Với giao diện trực quan và thư viện linh kiện phong phú, AWR đặc biệt hữu ích trong việc thiết kế các hệ thống thu phát RF như bộ lọc, khuếch đại, mixer và anten. Trong lĩnh vực giáo dục, AWR được sử dụng để hỗ trợ sinh viên tiếp cận các nguyên lý thiết kế RF thông qua các bài tập thực hành và mô phỏng gần với thực tế. Nhờ khả năng hiển thị đồ thị đáp ứng tần số như S11, S21, độ lợi, tổn hao và pha, phần mềm giúp kỹ sư đánh giá và tối ưu hóa mạch dễ dàng trước khi đưa vào chế tạo.

II. Mạch khuếch đại nhiễu thấp - Low Noise Amplifier

Thông thường với mạch khuếch đại cao tần, ta phải kết hợp đồng thời các mạch phối hợp trở kháng ở ngõ ra và ngõ vào để có được độ lợi công suất cực đại. Tuy nhiên ở bộ LNA, hệ số nhiễu mới là thứ quan trọng. Để có được hệ số nhiễu tối thiểu, ta phải đánh đổi với độ lợi công suất cực đại. Do đó, mạch phối hợp trở kháng ở ngõ vào thay vì được thiết kế để có độ lợi công suất cực đại thì bây giờ ta cần thiết kế để đạt được hệ số nhiễu tối thiểu. Còn ở ngõ ra vẫn duy trì mạch phối hợp trở kháng như cũ.

Lựa chọn transistor BFR193F của hãng Infineon. Đây là transistor chuyên dùng trong các mạch khuếch đại nhiễu thấp.



Hình 2.1. Đặc điểm của transistor BFR193F.

1. Bộ thông số S.

Dựa vào datasheet của transistor, ta phân cực mạch theo điều kiện để đạt được thông số nhiễu tối thiểu:

Minimum noise figure I_C = 10 mA, V_{CE} = 8 V, $Z_S = Z_{Sopt}$,	NF_{min}				dB
f = 900 MHz		-	1	-	
f = 1.8 GHz		-	1.6	-	

Hình 2.2. Điều kiện phân cực để đạt nhiễu tối thiểu.

Ta phân cực mạch như hình dưới:



Hình 2.3. Mạch phân cực

Sau đó, tiến hành mô phỏng để tìm được 4 hệ số của ma trận tán xạ S:



Hình 2.4. Ma trận tán xạ S.

Như vậy, ta đã tìm được bộ thông số S thông qua mô phỏng AWR là:

$$S_{11} = 0.6801\angle 178.9$$
$$S_{12} = 0.07164\angle 64.5$$
$$S_{21} = 3.99\angle 80.99$$
$$S_{22} = 0.1474\angle -85.03$$

Với các thông số tán xạ S này, ta cần xác định vùng ổn định cho trở kháng tải Z_L và trở kháng nguồn Z_S.

2. Điều kiện ổn định.



Hình 2.5. Mô hình của mạng hai cửa.

Theo lý thuyết, để mạch khuếch đại cao tần được ổn định, ta cần thỏa mãn đồng thời 2 điều kiện là:

$$\left|\Gamma_{in}\right| < 1 \text{ và } \left|\Gamma_{out}\right| < 1$$

Đầu tiên phải xác định 2 hệ số K và hệ số Δ để xác định mạch khuếch đại này có đạt được sự ổn định vô điều kiện theo điều kiện Rollet không.

Ta có:

$$|\Delta| = \left|S_{11}S_{22} - S_{12}S_{21}\right| \approx 0.237 < 1$$

$$K = \frac{1-\left|S_{11}\right|^2-\left|S_{22}\right|^2+|\Delta|^2}{2\left|S_{12}S_{21}\right|} \approx 1.00039 > 1$$

Kiểm chứng hệ số K qua phần mềm, ta cũng được kết quả tương tự:



Hình 2.6. Hệ số K.

Như vậy với 2 hệ số trên, mạch khuếch đại này ổn định vô điều kiện theo điều kiện Rollet. Nếu một trong hai hệ số này không thỏa mãn điều kiện, thì ta phải điều chỉnh lại điều kiện phân cực sao cho thỏa mãn điều kiện ổn định.

Sau đó, ta kiểm chứng lại bằng AWR:



Hình 2.7. Vùng ổn định cho mạch.

Theo như lý thuyết về vùng ổn định, đối với đường tròn không chứa tâm đồ thị Smith thì ta thấy được là 2 đường tròn này không giao nhau tại bất kỳ vị trí nào và ngược lại, đối với đường tròn có chứa tâm đồ thị Smith thì ta thấy được là đường tròn này bao trọn cả đồ thị Smith. Từ đó có thể thấy được là mạch khuếch đại này ổn định vô điều kiện.

3. Mạch phối hợp trở kháng ngõ ra.

Thiết kế 2 mạch phối hợp trở kháng cho input và output. Ngõ vào cần phối hợp để đạt được điều kiện hệ số nhiễu tối thiểu. Ngõ ra cần thiết kế phối hợp để tăng độ lợi công suất. Áp dụng thiết kế mạch phối hợp trở kháng dùng đường dây truyền sóng kết hợp stub song song ngắn mạch đầu cuối cho việc thiết kế cả 2 mạch này. Tuy nhiên ta có thể thay thế bằng mạch LC nhưng ở tần số cao, LC sẽ xuất hiện rất nhiều thành phần ký sinh không mong muốn, cũng như là diện tích cuộn dây khi layout mạch sẽ khá lớn.



Hình 2.8. Sơ đồ khối cho mạch khuếch đại cao tần.

Dùng đường dây truyền sóng để phối hợp trở kháng ngõ ra, sao cho công suất truyền đến tải là tối đa.

$$\Gamma_{out} = \Gamma_{ML}^{*}$$

Để tìm được Γ_{ML}, ta cần giải phương trình bậc 2 dưới đây:

$$C_2.\Gamma_L^2 - B_2.\Gamma_L + A_2 = 0$$

Phương trình này có 2 nghiệm nhưng ta cần nghiệm có môđun nhỏ hơn 1, do đó nghiệm cần tìm của phương trình là:

$$\Gamma_{ML} = \frac{B_2 - \sqrt{B_2^2 - 4|C_2|^2}}{2C_2} \approx 0.9687\angle 47.7129^o$$

Với:

+ $B_2 = 1 + |S_{22}|^2 - |S_{11}|^2 - |\Delta|^2$

+ $C_2 = S_{22} - S_{11}^{*}\Delta$

+ $\Delta = S_{11}S_{22} - S_{12}S_{21}$

Từ đó, ta tính được Z_{ML} để giải bài toán phối hợp trở kháng:

$$Z_{ML} = Z_0 \frac{1+\Gamma_{ML}}{1-\Gamma_{ML}} = 50 \frac{1+\Gamma_{ML}}{1-\Gamma_{ML}} \approx 4.8535 + j112.8889(\Omega)$$

$$\Rightarrow Z_{ML}^{*} \approx 4.8535 - j112.8889\ (\Omega)$$

Nhìn vào sơ đồ mạch ta thấy:



Hình 2.9. Các thông số cần đạt cho mạch phối hợp trở kháng ngõ ra.

Từ tải ta nhìn lại:



Hình 2.10. Sơ đồ phối hợp trở kháng ngõ ra.

Ta đưa về bài toán phối hợp trở kháng, với đầu cuối là tải Z_{ML}^{*}.

Dùng đường dây truyền sóng có chiều dài d kết hợp thêm một stub song song chiều dài l với đầu cuối ngắn mạch, ta sẽ đưa về được dẫn nạp chuẩn hóa bằng 1.



Hình 2.11. Các thông số dẫn nạp.

Với $Z^*_{ML} \approx 4.8535 - j112.8886\ (\Omega)$ ta có dẫn nạp liên hợp chuẩn hóa là:

$$y^*_{ML} = \frac{1}{z^*_{ML}} = \frac{50}{Z^*_{ML}} \approx 0.0190 + j0.4421 \rightarrow \text{điểm A ứng với } 0.067\lambda$$

Từ điểm A vừa tìm được, giữ bán kính compa di chuyển theo chiều về nguồn đến khi chạm đường tròn đẳng 1 tại điểm B, ta có:

$$y^*_{ML} \text{ --- } d \text{ --->} \ y_d = 1 + j8 \quad \rightarrow \text{điểm B ứng với } 0.23\lambda$$

Từ đó ta tính được d = $0.23\lambda - 0.067\lambda = 0.163\lambda$.

Bây giờ stub sẽ cần cung cấp một lượng dẫn nạp chuẩn hóa (-j8) để bù trừ cho điểm B, tức là nó sẽ chạy từ điểm x = 0 ứng với vạch 0.25λ đến đẳng (-j8) ứng với vạch 0.27λ. Từ đó ta tìm được chiều dài stub cần chêm vào là:

$$l = 0.27\lambda - 0.25\lambda = 0.02\lambda$$

Dưới đây là bài làm trong đồ thị smith:



Hình 2.12. Đồ thị Smith cho mạch phối hợp trở kháng ngõ ra.

Ta đưa các đại lượng chiều dài vào phần mềm AWR thông qua hệ số EL (Electrical Length) với:

$$EL_d = 0.163 * 360 = 58.68\ Deg$$

$$EL_l = 0.02 * 360 = 7.2\ Deg$$

Ta được mạch như hình dưới đây:



Hình 2.13. Thông số của mạch phối hợp trở kháng đã thiết kế.

Tiến hành kiểm chứng đáp ứng của mạch tại tần số trung tâm, ta được kết quả chính xác như mong muốn.



Hình 2.14. Kiểm chứng đáp ứng của mạch phối hợp trở kháng ngõ ra.

4. Mạch phối hợp trở kháng ngõ vào.

Khác với yêu cầu về mặt công suất, lúc này ngõ vào cần được thiết kế để tối ưu hệ số nhiễu.

Ta trích xuất các thông số nhiễu từ mục ***Output files*** trên AWR, sau đó mở trong notepad:

```
!Noise Parameters
!Freq   NFmin(dB)   Mag(GammaOpt)   Ang(GammaOpt)(deg)   rn(normalized)

1.223   1.4393118   0.66727584      179.85421            0.033502851
1.224   1.4400467   0.66745923      179.8729             0.033498492
1.225   1.4407816   0.66764244      179.8916             0.033494182
1.226   1.4415167   0.66782546      179.91029            0.033489923
1.227   1.442252    0.66800829      179.92897            0.033485713
1.228   1.4429873   0.66819093      179.94766            0.033481554
1.229   1.4437228   0.66837338      179.96634            0.033477446
1.23    1.4444583   0.66855565      179.98501            0.033473388
```

Hình 2.15. Thông số nhiễu.

Từ đây ta có các thông số nhiễu cần tìm tại tần số 1.227 Ghz là:

$$F_{min\,(dB)} \approx 1.442252\ dB$$

$$\Gamma_{opt} \approx 0.66800829\angle 179.92897^{o}$$

$$r_{n\,(normalized)} = \frac{R_N}{50} \approx 0.033485713$$

Triệt tiêu nguồn tín hiệu Vs, nhìn vào sơ đồ mạch ta thấy:



Hình 2.16. Thông số cần cho mạch phối hợp trở kháng ngõ vào.

Từ phía nguồn ta nhìn lại:



Hình 2.17. Sơ đồ phối hợp trở kháng ngõ vào.

Tiếp tục ta đưa về bài toán phối hợp trở kháng dùng đường dây truyền sóng kết hợp dây chêm ngắn mạch đầu cuối để thực hiện mạch này:



Hình 2.18. Thông số dẫn nạp cần thiết.

Từ các thông số lấy được trong AWR, ta tính được Z_{opt}^{*} :

$$Z_{opt} = Z_0 \frac{1+\Gamma_{opt}}{1-\Gamma_{opt}} = 50\frac{1+\Gamma_{opt}}{1-\Gamma_{opt}} \approx 9.9517 + j0.0298\ (\Omega)$$

$$\Rightarrow Z_{opt}^{*} \approx 9.9517 - j0.0298\ (\Omega)$$

Từ đây ta tìm được dẫn nạp liên hợp chuẩn hóa cho Z_{opt} là:

$y^*_{opt} = \frac{1}{z^*_{opt}} = \frac{50}{Z^*_{opt}} \approx 5.0242 + j0.0150$ → điểm A ứng với 0.249λ

Giữ nguyên bán kính, quay compa theo chiều kim đồng hồ đi về phía nguồn, ta chạm đến đường tròn đẳng 1 tại:

$$y^*_{opt} \text{ --- } d \text{ ---> } y_d = 1 - j1.8$$ → điểm B ứng với 0.316λ

Từ đó ta tính được d = $0.316\lambda - 0.249\lambda = 0.067\lambda$.

Bây giờ ta sẽ cần stub cung cấp một lượng dẫn nạp chuẩn hóa là (+j1.8) để đưa được dẫn nạp của mạch về tâm đường tròn. Chiều dài stub này đo được từ x = 0 ứng với 0.25λ cho đến đẳng (+j1.8) ứng với 0.169λ, tức là:

$$l = 0.25\lambda + 0.169\lambda = 0.419\lambda$$

Dưới đây là bài làm trong đồ thị Smith:



Hình 2.19. Đồ thị Smith cho mạch phối hợp trở kháng ngõ vào.

Tiếp tục đổi các chiều dài chuẩn hóa theo bước sóng qua đại lượng Electrical Length, ta được:

$$EL_d = 0.067 * 360 = 24.12\ Deg$$

$$EL_l = 0.419 * 360 = 150.84\ Deg$$

Ta có mạch như sau:



Hình 2.20. Thông số mạch phối hợp trở kháng đã thiết kế.

Tiến hành kiểm chứng mạch tại tần số hoạt động, ta được đáp ứng đúng như mong muốn (bỏ qua một chút sai số do thiết kế trên đồ thị):



Hình 2.21. Kiểm chứng đáp ứng của mạch phối hợp trở kháng ngõ vào.

5. Hệ số nhiễu

Thay thế khối Bias Tee ở mạch phân cực DC bằng một tụ điện với một cuộn chặn cao tần. Tuy nhiên với nhiều nhược điểm của cuộn dây, ta thay RFC bằng một đường truyền sóng có chiều dài λ/4. Sau khi thiết kế hai mạch phối hợp trở kháng ở cả ngõ ra và ngõ vào, ta ghép lại vô transistor cùng với mạch phân cực DC, ta có mạch hoàn chỉnh như dưới đây:



Hình 2.22. Mạch hoàn chỉnh với điều kiện phân cực.

Xem các tụ DC blocking và các tụ Decoupling có giá trị vô cùng lớn, ta tiến hành đo hệ số nhiễu lúc này của mạch và so sánh với hệ số nhiễu khi mạch chưa gắn các mạch phối hợp trở kháng.



Hình 2.23. Các hệ số nhiễu của mạch.

Điểm m1 là hệ số nhiễu của mạch lúc chưa gắn các mạch phối hợp trở kháng.

Điểm m2 là hệ số nhiễu tối thiểu của mạch theo tính toán của phần mềm.

Điểm m3 là hệ số nhiễu của mạch đầy đủ các mạch phối hợp trở kháng.

Ta nhận thấy mạch thiết kế đã đạt được hệ số nhiễu NFmin đúng như lý thuyết và thông số nhiễu đã trích xuất ra từ phần mềm.

→ Mạch đã thiết kế có hệ số nhiễu $NF_{dB} = 1.442\ dB$.

6. Độ lợi công suất.

Với bộ thông số S đã tìm được, ta có công thức tính độ lợi công suất như sau:

$$G_T = \frac{P_L}{P_{avs}} = \frac{(1-|\Gamma_L|^2)|S_{21}|^2(1-|\Gamma_S|^2)}{|(1-S_{11}\Gamma_S)(1-S_{22}\Gamma_L)-S_{21}S_{12}\Gamma_L\Gamma_S|^2}$$

Sau khi gắn 2 mạch phối hợp trở kháng, ta có được 2 giá trị Γ_L mới và Γ_S mới là:

$$\Gamma_L = \Gamma_{ML} \approx 0.9687\angle 47.7129^o$$

$$\Gamma_S = \Gamma_{opt} \approx 0.66800829\angle 179.92897^o$$

Cuối cùng ta tính được:

$$G_T = \frac{P_L}{P_{avs}} = \frac{(1-|\Gamma_{ML}|^2)|S_{21}|^2(1-|\Gamma_{opt}|^2)}{|(1-S_{11}\Gamma_{opt})(1-S_{22}\Gamma_{ML})-S_{21}S_{12}\Gamma_{ML}\Gamma_{opt}|^2} \approx 5.9106 \text{ lần}$$

Suy ra: $G_{TdB} = 10log(G_T) \approx 7.7163\ dB$

Ta kiểm chứng lại bằng phần mềm:



Hình 2.24. Độ lợi của mạch theo tần số.

Điểm m1 là độ lợi công suất của mạch khi chưa gắn mạch phối hợp trở kháng.

Điểm m2 là độ lợi công suất khi gắn mạch phối hợp trở kháng ngõ ra đồng thời với mạch tối ưu hệ số nhiễu ở ngõ vào.

Qua đó cho thấy giá trị của điểm m2 gần đúng với giá trị ta đã tính được. Tuy nhiên do thiết kế theo hướng tối thiểu hệ số nhiễu nên đây không phải là độ lợi công suất cực đại mà mạch này có thể đạt được.

→ Mạch đã thiết kế có độ lợi công suất $G_{TdB} \approx 7.7163\ dB$

7. Giới hạn công suất ngõ vào

Vì công suất thu được từ antenna rất yếu, nên để mô phỏng về mặt công suất, ta đặt một nguồn có công suất từ -80dBm đến +20dBm để mô phỏng:



Hình 2.25. Mạch hoàn chỉnh với công suất ngõ vào.

Kết quả thu được như dưới đây:



Hình 2.26. Đáp ứng tần số của thành phần Fundamental và IIP3.

Theo lý thuyết, đường màu xanh là đáp ứng của tần số cơ bản Fundamental sẽ có độ dốc là 1, trong khi đường màu hồng là đáp ứng của thành phần hài bậc 3 sẽ có độ dốc là 3. Nếu ta cung cấp một công suất ngõ vào gọi là P_i, thì ở ngõ ra công suất của thành phần Fundamental gọi là

P_1 và thành phần hài bậc 3 gọi là P_3. Với $Gain = OIP3 - IIP3 = P_1 - P_i$, ta có được phương trình sau để ước lượng điểm chặn ngõ vào bậc 3:

$$IIP3 = P_1 + \frac{1}{2}[P_1 - P_3] - Gain = P_i + \frac{1}{2}[P_1 - P_3] \qquad \text{(dB scale)}$$

Xét công suất ngõ vào là -20dBm như trong hình, lần lượt ta có được các thông số:

$P_i = -20\ dBm$; $P_1 = -12.4\ dBm$; $P_3 = -88.23\ dBm$

Từ đó ta tính được:

$$IIP3 = P_i + \frac{1}{2}[P_1 - P_3] = -20 + \frac{1}{2}[-12.4 + 88.23] = 17.915\ dBm$$

Với điểm chặn bậc 3 vừa tính được, ta có thể xấp xỉ được tọa độ của điểm nén 1dB. Theo lí thuyết, đối với tín hiệu ngõ vào là đơn tần thì điểm nén 1dB thường bé hơn 10dB so với điểm chặn bậc 3. Trong khi đối với tín hiệu đa tần, điểm nén 1dB thường bé hơn 15dB so với điểm chặn bậc 3, do đó ta có thể xấp xỉ được:

$$P_{1-dB} \approx IIP3 - 15dB = 17.915\ dBm - 15\ dB = 2.915\ dBm$$

8. Tổng kết.

Ta có các thông số cho bộ LNA đã thiết kế:



$Noise\ figure$	$1.442\ dB$
$Gain$	$7.7163\ dB$
$IIP3$	$17.915\ dBm$
P_{1-dB}	$2.915\ dBm$

III. Bộ trộn tần - MIXER.

Lựa chọn kiến trúc Double-Balanced Mixer, dùng một cầu diode để thực hiện bộ trộn tần xuống này.



Hình 3.1. Sơ đồ mạch Double- Balanced Mixer dùng 4 diode.

Dùng 2 mạch balun để đưa ngõ vào LO và RF từ dạng không đối xứng sang dạng đối xứng. Sử dụng cầu 4 diode Schottky như các công tắc chuyển mạch. Ta chọn tần số LO là 1.157Ghz, từ đó có được tần số IF cần phải đưa về là 70Mhz.

1. Conversion Loss

Conversion loss là một thông số quan trọng dùng để đánh giá hiệu suất của mạch trộn tín hiệu, đặc biệt trong mixer double balanced sử dụng diode Schottky. Nó được định nghĩa là độ suy hao công suất xảy ra trong quá trình chuyển đổi tín hiệu từ tần số cao (RF) xuống tần số trung tần (IF). Cụ thể, conversion loss là hiệu số giữa công suất tín hiệu đầu vào tại cổng RF và công suất tín hiệu đầu ra tại cổng IF, được đo bằng đơn vị decibel (dB). Vì mixer diode là mạch thụ động (passive), không có khả năng khuếch đại, nên luôn tồn tại một mức suy hao chuyển đổi nhất định, thường nằm trong khoảng 6–9 dB đối với các thiết kế tối ưu. Giá trị này phụ thuộc vào nhiều yếu tố như mức công suất kích LO, chất lượng matching giữa các cổng, và đặc tính phi tuyến của diode. Conversion loss càng thấp chứng tỏ mixer hoạt động càng hiệu quả, giúp tín hiệu IF thu được mạnh hơn và ít nhiễu hơn – điều đặc biệt quan trọng trong các ứng dụng thu tín hiệu yếu như GPS.

Ta đo được Conversion Gain của mạch:



Hình 3.2. Khảo sát Conversion Loss theo công suất LO cung cấp.

2. Phổ tín hiệu IF

Việc quan sát phổ tín hiệu IF sau khi trộn là bước quan trọng để đánh giá chất lượng hoạt động của mạch mixer, đặc biệt trong các ứng dụng như thu tín hiệu GPS. Thông qua phổ IF, ta có thể kiểm tra xem tín hiệu đầu vào tại tần số RF đã được trộn chính xác với tín hiệu LO hay chưa, và liệu tần số trung tần mong muốn đã xuất hiện hay không. Ngoài ra, phổ IF cũng giúp phát hiện các thành phần không mong muốn như tần số ảnh (image), sản phẩm điều chế bậc cao (harmonics, intermodulation products), hoặc nhiễu nền – những yếu tố ảnh hưởng trực tiếp đến tỷ số tín hiệu trên nhiễu (SNR) và độ chính xác của hệ thống thu. Phân tích phổ còn cho phép kiểm tra conversion loss, mức cách ly giữa các cổng, và tính tuyến tính của mixer, từ đó hỗ trợ tối ưu hóa thiết kế mạch và lựa chọn các tham số phù hợp cho tầng xử lý số phía sau.

Chọn trường hợp công suất của tín hiệu LO là 7dBm, ta có phổ của tín hiệu IF như sau:



Hình 3.3. Phổ ngõ ra của tín hiệu IF khi công suất LO là 7dBm.

3. Dạng sóng IF

Việc quan sát dạng sóng tín hiệu ngõ ra IF giúp đánh giá trực tiếp chất lượng và đặc tính của tín hiệu sau quá trình trộn trong mixer. Khác với phổ tần số cho biết tín hiệu có tồn tại tại tần số mong muốn hay không, dạng sóng thời gian cho thấy các vấn đề như méo dạng, độ lệch DC, biên độ sai lệch, hoặc nhiễu xung – những yếu tố có thể ảnh hưởng đến quá trình lấy mẫu và giải điều chế ở tầng xử lý số sau đó. Ngoài ra, việc theo dõi dạng sóng IF còn giúp phát hiện hiện tượng clipping (bão hòa) do quá mức công suất đầu vào hoặc bất đối xứng tín hiệu gây ra bởi lệch cân bằng mạch. Trong hệ thống thu như GPS, nơi tín hiệu rất yếu và yêu cầu độ chính xác cao, kiểm tra kỹ dạng sóng IF giúp đảm bảo rằng tín hiệu trộn không chỉ đúng tần số mà còn có biên độ ổn định, tuyến tính và sạch nhiễu, sẵn sàng cho các khối lọc, khuếch đại và số hóa phía sau.

Ta quan sát được dạng sóng ngõ ra IF,, với chu kì đo được xấp xỉ 14.26ns, tức là ngõ ra IF có tần số xấp xỉ 70Mhz



Hình 3.4. Tín hiệu IF ở miền thời gian.

4. Giới hạn công suất ngõ vào

Ta đưa một Port có công suất từ -80dBm đến 0dBm vào cổng RF, ta có mạch như sau:



Hình 3.5. Cung cấp công suất vào Port RF.

Ta tiến hành đo công suất ngõ vào để tìm điểm nén 1 dB:



Hình 3.6. Đáp ứng tần số của thành phần Fundamental và IIP3.

Tương tự với công thức đã tính ở phần LNA, ta có được công suất ngõ vào của điểm chặn bậc 3 là:

$$IIP3 = P_i + \frac{1}{2}[P_1 - P_3] =- 20 + \frac{1}{2}[- 21.33 + 51.24] =- 5.045\ dBm$$

Từ đây, ta có thể ước lượng được điểm nén 1dB là:

$$P_{1-dB} \approx IIP3 - 15dB = 17.915\ dBm - 15\ dB =- 20.045\ dBm$$

5. Tổng hợp.

Ta có các thông số cho bộ Mixer đã thiết kế:



Vì Mixer thiết kế chỉ chứa các linh kiện thụ động (passive) cho nên ta có một định lý: Hệ số suy hao của mạch thụ động chính bằng hệ số nhiễu của mạch đó.

$Conversion\ Loss$	$4.921\ dB$
$IIP3$	$-\ 5.045\ dBm$
P_{1-dB}	$-\ 20.045\ dBm$
$Noise\ Figure$	$4.921\ dB$

IV. Bộ lọc thông dải - Band Pass Filter.

Thiết kế này cần 3 bộ lọc thông dải với 3 nhiệm vụ khác nhau:



Hình 4.1. Sơ đồ khối hệ thống.

Bộ đầu tiên ngay sau antenna có chức năng loại bỏ nhiễu ngoài băng L2, các nhiễu từ trường, bảo vệ LNA khỏi bị méo, chỉ cho phép tần số cụ thể đi qua nên yêu cầu độ dốc rất cao. Thường dùng bộ lọc SAW cho vị trí này.

Bộ thứ hai ở sau LNA, đứng trước bộ Mixer có tác dụng loại bỏ tần số ảnh không mong muốn, nếu không nó sẽ bị trộn cùng LO và đưa ra tín hiệu bị chồng lấn ở IF. Bởi vì LNA khuếch đại cả tần số ảnh và tần số mong muốn nên cần phải lọc bỏ tần số ảnh ngay sau LNA.

Bộ thứ ba ở sau khối Mixer thường dùng để chọn kênh tần số mong muốn, đồng thời làm sạch tín hiệu IF để cho khối DSP phía sau có thể xử lí tốt.

1. Bộ lọc thông dải thứ nhất.

Bộ lọc này cần độ dốc lớn để lọc bỏ hầu hết các tín hiệu ngoài băng, chỉ trừ lại tần số băng L2, với băng thông khoảng 20Mhz.



Hình 4.2. Bộ lọc thông dải Chebyshev bậc 3.

Ta quan sát đáp ứng của mạch thông qua S11 và S21:



Hình 4.3. Đáp ứng của bộ lọc thông dải thứ nhất.

Kết quả cho thấy mạch cho tần số trung tâm đi qua và làm suy hao các tần số lân cận. Tuy nhiên có thể cải thiện được độ dốc của mạch bằng cách ghép nhiều tầng LC hơn nữa.

2. Bộ lọc thông dải thứ hai.

Ta có : $f_{RF} = 1.2276\ Ghz$ và $f_{LO} = 1.157\ Ghz$, tần số f_{IF} đưa về là 70Mhz. Do đó ta có thể tính được tần số ảnh cần phải loại bỏ trước khi đi vào bộ Mixer là:

$$f_{image} = f_{LO} - f_{IF} = 1.157 - 0.07 = 1.087\ Ghz$$



Hình 4.4. Bộ lọc thông dải Chebyshev bậc 3.

Ta tiếp tục dùng S11 và S21 để xem đáp ứng của mạch:



Hình 4.5. Đáp ứng tần số của bộ lọc thông dải thứ hai.

3. Bộ lọc thông dải thứ ba.

Sau bộ Mixer thì tín hiệu mình cần bây giờ là 70Mhz. Do đó, ta cần một bộ lọc thông dải băng hẹp để lọc bỏ các thành phần bậc cao, với băng thông khoảng 20Mhz.



Hình 4.6. Bộ lọc thông dải Chebyshev bậc 3.

Ta kiểm chứng đáp ứng tần số của bộ lọc này:



Hình 4.7. Đáp ứng tần số của bộ lọc thông dải thứ ba.

V. Tổng hợp các khối.

Sau khi thiết kế, ta ghép nối lại các mạch thành phần. Ta thay thế antenna bằng một port có công suất rất nhỏ (cỡ -130dBm).



Hình 5.1. Block Diagram của mạch đã thiết kế.

Đưa vào LO một công suất 7dBm ở tại tần số 1.157Ghz, ta có mạch sau:



Hình 5.2. Sơ đồ khối hoàn chỉnh.

Sau cùng, ta có được phổ tín hiệu ngõ ra IF:



Hình 5.3. Phổ tín hiệu ngõ ra.

Tín hiệu này sẽ được đem đi điều chế ở bộ DSP. Tuy nhiên biên độ nó vẫn đang nhỏ nên sau này sẽ cần thêm một bộ khuếch đại IF để tăng biên độ tín hiệu này lên.

VI. Kết luận và hướng phát triển.

Trong đề tài thiết kế và mô phỏng tầng RF cho mạch thu GPS ở băng tần L2 bằng phần mềm AWR, các khối chức năng cơ bản của hệ thống như anten, bộ lọc thông dải, khuếch đại nhiễu thấp (LNA), bộ trộn tần (mixer), và bộ lọc loại ảnh đã được xây dựng và mô phỏng nhằm đảm bảo tín hiệu GPS được thu và xử lý hiệu quả. Các kết quả mô phỏng tham số tán xạ (S11, S21) giúp đánh giá đặc tính đáp ứng tần số và khả năng khuếch đại, lọc tín hiệu của từng khối mạch. Tuy nhiên, đề tài hiện vẫn còn một số hạn chế nhất định. Cụ thể, độ nhạy thu (receiver sensitivity) – yếu tố quan trọng quyết định khả năng phát hiện tín hiệu yếu – vẫn chưa được xác định. Bên cạnh đó, các thông số đặc trưng của mixer như độ lợi chuyển đổi (conversion gain), suy hao, độ tuyến tính và ngưỡng trộn cũng chưa được tính toán đầy đủ. Giải pháp loại bỏ tần số ảnh hiện tại chỉ dừng lại ở việc sử dụng một bộ lọc BPF đơn giản, trong khi các kỹ thuật xử lý nâng cao như mixer cân bằng hoặc lọc tích cực chưa được triển khai.

Ngoài ra, hệ thống cũng chưa đưa ra các thông số kỹ thuật cụ thể như khoảng cách truyền từ vệ tinh đến anten, mức nhiễu nền, ảnh hưởng của nhiệt độ, hệ số nhiễu toàn mạch, độ lợi tổng thể của tầng RF, hay chỉ tiêu BER (Bit Error Rate) tại đầu ra sau giải điều chế – những yếu tố đóng vai trò quan trọng trong việc đánh giá độ tin cậy và hiệu suất của mạch thu thực tế.

Trong hướng phát triển tiếp theo, đề tài có thể tập trung vào việc tính toán và mô phỏng đầy đủ hơn các thông số hiệu năng của hệ thống, tích hợp thêm các khối xử lý tín hiệu sau tầng IF, cũng như mở rộng mô hình để hỗ trợ các kỹ thuật triệt nhiễu và xử lý tín hiệu đa băng. Việc thiết kế PCB, chế tạo mạch và đo kiểm thực nghiệm cũng là một bước cần thiết nhằm đối chiếu giữa mô phỏng và thực tế, qua đó hoàn thiện hơn hệ thống thu GPS ở băng tần L2.

VI. Tài liệu tham khảo.

1. David M. Pozar, *Microwave Engineering*, 4th edition, John Wiley & Sons, 2012.

2. Kikkert, C. J. (2022). *RF Electronics: Design and Simulation* (4th ed.). James Cook University.

3. J. Rogers, C. Plett, Radio Frequency Integrated Circuit Design, Artech House, 2010 (2nd Ed.)