

ĐỀ CƯƠNG CHI TIẾT HỌC PHẦN

1. Tên học phần: Kiến trúc máy tính (Computer Architecture)

- Mã số học phần: CT173
- Số tín chỉ học phần: 3 tín chỉ
- Số tiết học phần: 45 tiết lý thuyết, 45 tiết tự học

2. Đơn vị phụ trách học phần:

- Bộ môn: Mạng máy tính & Truyền thông
- Khoa/Viện/Trung tâm/Bộ môn: Công nghệ thông tin & Truyền thông

3. Điều kiện:

- Điều kiện tiên quyết: Không
- Điều kiện song hành: Không

4. Mục tiêu của học phần:

Mục tiêu	Nội dung mục tiêu	CĐR CTĐT
4.1	Kiến thức về biểu diễn thông tin, kiến trúc phần mềm, tổ chức bộ xử lý và phân cấp bộ nhớ trong máy tính	2.1.2.b
4.2	Khả năng trình bày các phương pháp biểu diễn thông tin, nguyên lý thiết kế kiến trúc tập lệnh; vận dụng kiến trúc tập lệnh điển hình để thiết kế chương trình đơn giản; Khả năng trình bày nguyên lý hoạt động của bộ xử lý tuần tự, bộ xử lý song song và các cấp bộ nhớ; vận dụng các phương pháp đánh giá hiệu năng máy tính	2.2.1.a
4.3	Kỹ năng tra cứu và đọc hiểu tài liệu tham khảo về Kiến trúc máy tính bằng tiếng Việt và tiếng Anh	2.2.2.a
4.4	Có ý thức khai thác các thế mạnh của kiến trúc máy tính vào lĩnh vực khác nhau của đời sống kinh tế xã hội	2.3.a

5. Chuẩn đầu ra của học phần:

CĐR HP	Nội dung chuẩn đầu ra	Mục tiêu	CĐR CTĐT
	Kiến thức		
CO1	Biết được lịch sử phát triển của máy tính; phân loại máy tính cổ điển và hiện đại	4.1	2.1.2.b
CO2	Hiểu được các phương pháp biểu diễn dữ liệu nhị phân cho số có dấu chấm tĩnh, số có dấu chấm động và ký tự trong máy tính	4.1	2.1.2.b

CDR HP	Nội dung chuẩn đầu ra	Mục tiêu	CDR CTĐT
CO3	Hiểu được nguyên lý thiết kế kiến trúc tập lệnh của một bộ xử lý máy tính	4.1	2.1.2.b
CO4	Hiểu được kiến trúc của bộ xử lý tuần tự, của bộ xử lý song song theo các mức: lệnh, luồng, dữ liệu và yêu cầu	4.1	2.1.2.b
CO5	Hiểu được chức năng và nguyên lý hoạt động của các cấp bộ nhớ, các hệ thống xuất nhập trong máy tính	4.1	2.1.2.b
CO6	Hiểu được các phương pháp đánh giá hiệu năng của bộ xử lý và các cấp bộ nhớ	4.1	2.1.2.b
CO7	Hiểu được nguyên lý hoạt động của các cơ chế an toàn dữ liệu trên mảng nhiều đĩa cứng	4.1	2.1.2.b
	Kỹ năng		
CO8	Trình bày được các phép biểu diễn dữ liệu và chuyển đổi giữa các hệ thống số trên máy tính	4.2	2.2.1.a
CO9	Trình bày được nguyên lý thiết kế một kiến trúc tập lệnh điển hình cho một bộ xử lý	4.2	2.2.1.a
CO10	Trình bày được hoạt động cơ bản của một bộ xử lý tuần tự điển hình dựa trên một hệ thống tập lệnh	4.2	2.2.1.a
CO11	Phân loại được các kỹ thuật song song theo các mức: Lệnh, Luồng, Dữ liệu và Yêu cầu. Mô tả được ứng dụng của chúng trên các bộ xử lý song song	4.2	2.2.1.a
CO12	Mô tả được nguyên lý hoạt động của các cấp bộ nhớ trong hệ thống máy tính	4.2	2.2.1.a
CO13	Trình bày được các phương pháp đánh giá hiệu năng của máy tính	4.2	2.2.1.a
CO14	Trình bày được các phương pháp thiết lập an toàn dữ liệu trên mảng nhiều đĩa cứng	4.2	2.2.1.a
CO15	Viết được các chương trình đơn giản bằng một kiến trúc tập lệnh điển hình	4.2	2.2.1.a
CO16	Đọc và hiểu sách tham khảo về Kiến trúc máy tính bằng tiếng Anh	4.3	2.2.2.a
	Thái độ/Mức độ tự chủ và trách nhiệm		
CO17	Có thái độ nghiêm túc trong học tập	4.4	2.3.a
CO18	Có ý thức khai thác các thế mạnh của kiến trúc máy tính vào lĩnh vực khác nhau của đời sống kinh tế xã hội	4.4	2.3.a

6. Mô tả tóm tắt nội dung học phần:

Học phần này cung cấp cho người học có cái nhìn tổng quan về lịch sử phát triển của máy tính, thông tin và sự mã hoá thông tin dùng trong hệ thống; giới thiệu các thành phần cơ bản của một hệ thống máy tính; giới thiệu về nguyên lý thiết kế kiến trúc tập lệnh; cung cấp kiến thức các bộ xử lý sử dụng kiến trúc tập lệnh RISC và CISC; giới thiệu về vai trò của trình biên dịch trong các hệ thống máy tính; giới thiệu chi tiết về cấu trúc của bộ xử lý trung tâm bao gồm: tổ chức, chức năng và nguyên lý hoạt động của các bộ phận bên trong bộ xử lý; giới thiệu về bộ xử lý tuần tự John Von Neumann; các bộ xử lý song song trên các mức: lệnh, luồng, dữ liệu và yêu cầu; giới thiệu kiến thức về chức năng và nguyên lý hoạt động cơ bản của các cấp bộ nhớ máy tính; hoạt động của bộ nhớ đệm và bộ nhớ ảo; các phương pháp và tiêu chí đánh giá hiệu năng máy tính qua bộ xử lý và bộ nhớ; giới thiệu một số thiết bị ngoại vi: các thành phần và hệ thống liên kết; phương pháp thiết lập an toàn dữ liệu trên thiết bị lưu trữ ngoài (RAID)

7. Cấu trúc nội dung học phần:

7.1. Lý thuyết

	Nội dung	Số tiết	CĐR HP
Chương 1.	Đại cương	6	CO1, CO2, CO8, Từ CO16 đến CO18
1.1.	Các thế hệ máy tính		
1.2.	Phân loại máy tính		
1.3.	Biểu diễn thông tin trong máy tính		
1.4.	Các phương pháp biểu diễn số có dấu chấm tĩnh, số có dấu chấm động trong máy tính		
1.5.	Các phương pháp biểu diễn ký tự		
1.6.	Các thành phần cơ bản trong một hệ thống máy tính		
Chương 2.	Kiến trúc tập lệnh cho bộ xử lý	5	CO3, CO9, CO15, Từ CO16 đến CO18
2.1.	Kiến trúc tập lệnh ISA: Các khái niệm và vai trò		
2.2.	Nguyên lý trong thiết kế ISA		
2.3.	Các kiểu lưu trữ toán hạng trong ISA		
2.4.	Các kiểu định vị dữ liệu trong ISA		
2.5.	Máy tính thanh ghi: RISC vs CISC		
2.6.	Loại và chiều dài toán hạng trong ISA		
2.7.	Phân loại tác vụ trong ISA		
2.8.	Điều khiển luồng trong ISA		
2.9.	Cấu trúc lệnh trong ISA		
2.10.	Vai trò của trình biên dịch		

	Nội dung	Số tiết	CDR HP
Chương 3.	Tổ chức của bộ xử lý	4	CO3, CO4, CO9 Từ CO16 đến CO18
3.1.	Tổ chức của một bộ xử lý điển hình		
3.2.	Đường đi của dữ liệu trong bộ xử lý		
3.3.	Bộ điều khiển		
3.4.	Bộ xử lý đơn và đa chu kỳ		
3.5.	Thực thi lệnh mã máy trong bộ xử lý đa chu kỳ		
3.6.	Ngắt quãng và bẫy		
Chương 4.	Bộ xử lý song song	9	CO3, CO4, CO10, CO11, Từ CO16 đến CO18
4.1.	Vai trò của bộ xử lý song song		
4.2.	Các mức độ triển khai song song		
4.3.	Mức lệnh: Bộ xử lý ống dẫn/siêu ống dẫn		
4.4.	Mức lệnh: Bộ xử lý dùng lệnh thật dài VLIW		
4.5.	Mức lệnh: Bộ xử lý siêu vô hướng SuperScalar		
4.6.	Mức lệnh: Bộ xử lý EPIC – Kiến trúc IA-64		
4.7.	Mức luồng: Bộ xử lý đa nhân		
4.8.	Mức dữ liệu: Bộ xử lý vector, GPU		
4.9.	Mức dữ liệu: Các hệ thống đa bộ xử lý, Cluster và Mạng máy tính		
Chương 5.	Các cấp bộ nhớ	12	CO4, CO5, CO10, CO11, CO14, Từ CO16 đến CO18
5.1.	Các công nghệ bộ nhớ		
5.2.	Mô hình Kim tự tháp trong phân cấp bộ nhớ		
5.3.	Một số khái niệm trong truy cập dữ liệu		
5.4.	Nguyên lý thiết kế bộ nhớ đệm		
5.5.	Hiệu năng của bộ nhớ đệm		
5.6.	Kiến trúc Princeton và Harvard		
5.7.	Bộ nhớ trong		
5.8.	Hệ điều hành và bộ nhớ ảo		
5.9.	Bộ nhớ thứ cấp và kỹ thuật an toàn dữ liệu		

	Nội dung	Số tiết	CDR HP
5.10.	Phối hợp giữa bộ nhớ đệm, bộ nhớ và bộ nhớ ảo		
Chương 6.	Đánh giá hiệu năng máy tính	6	CO4, CO5, CO6, CO13, Từ CO16 đến CO18
6.1.	Thời gian thực thi của bộ xử lý		
6.2.	Thông lượng trên bộ xử lý		
6.3.	Thời gian truy cập trung bình bộ nhớ		
6.4.	Thời gian trì hoãn trên bộ nhớ phân cấp		
Chương 7.	Xuất – Nhập trên hệ thống máy tính	3	CO4, CO5, CO7, CO14, Từ CO16 đến CO18
7.1.	Dẫn nhập		
7.2.	Bus nối ngoại vi vào bộ xử lý và bộ nhớ trong		
7.3.	Các chuẩn thông dụng về bus		
7.4.	Giao diện giữa bộ xử lý và các bộ phận vào ra		

7.2. Thực hành: không có

8. Phương pháp giảng dạy:

- Giáo viên trình bày lý thuyết, có ví dụ minh họa.
- Sinh viên thực hiện các bài tập, câu hỏi ôn tập chương để củng cố lý thuyết.

9. Nhiệm vụ của sinh viên:

Sinh viên phải thực hiện các nhiệm vụ như sau:

- Tham dự tối thiểu 80% số tiết học lý thuyết.
- Tham dự kiểm tra giữa học kỳ.
- Nộp đủ các bài tập chương được yêu cầu.
- Tham dự thi kết thúc học phần.
- Chủ động tổ chức thực hiện giờ tự học.

10. Đánh giá kết quả học tập của sinh viên:

10.1. Cách đánh giá

Sinh viên được đánh giá tích lũy học phần như sau:

TT	Điểm thành phần	Quy định	Trọng số	CDR HP
1	Điểm kiểm tra giữa kỳ	Thi trắc nghiệm	30%	Từ CO1 đến CO3; Từ CO8 đến CO10;

TT	Điểm thành phần	Quy định	Trọng số	CĐR HP
2	Điểm bài tập	Hoàn thành 100% bài tập được giao	20%	CO12, CO13, CO15
3	Điểm thi kết thúc học phần	- Thi trắc nghiệm - Tham dự đủ 80% tiết lý thuyết và 100% giờ thực hành	50%	Từ CO4 đến CO7; Từ CO11 đến CO14

10.2. Cách tính điểm

- Điểm đánh giá thành phần và điểm thi kết thúc học phần được chấm theo thang điểm 10 (từ 0 đến 10), làm tròn đến một chữ số thập phân.
- Điểm học phần là tổng điểm của tất cả các điểm đánh giá thành phần của học phần nhân với trọng số tương ứng. Điểm học phần theo thang điểm 10 làm tròn đến một chữ số thập phân, sau đó được quy đổi sang điểm chữ và điểm số theo thang điểm 4 theo quy định về công tác học vụ của Trường.

11. Tài liệu học tập:

Thông tin về tài liệu	Số đăng ký cá biệt
[1] Andrew S.Tanenbaum, Todd Austin, Structure Computer Organization 6 th Edition – Pearson, 2013	
[2] John L.Hennessy, David A.Patterson, Computer Architecture: A Quantitive Approach 5 th Edition – Elsevier, 2012	

12. Hướng dẫn sinh viên tự học:

Tuần	Nội dung	Lý thuyết (tiết)	Thực hành (tiết)	Nhiệm vụ của sinh viên
1	Chương 1. Đại cương 1.1. Các thể hệ máy tính 1.2. Phân loại máy tính 1.3. Biểu diễn thông tin trong máy tính 1.4. Các phương pháp biểu diễn số có dấu chấm tĩnh, số có dấu chấm động trong máy tính	3	0	- Nghiên cứu trước: + Tài liệu [1]: nội dung từ mục 1.1 đến mục 1.4 + Tài liệu [2]: chương 1 - Tìm hiểu bài tập cuối mục 1.4 tài liệu [1], bài tập cuối chương 1 được hướng dẫn trong tài liệu [2]
2	1.4. Các phương pháp biểu diễn số có dấu chấm tĩnh, số có dấu chấm động trong máy tính 1.5. Các phương pháp biểu diễn ký tự 1.6. Các thành phần cơ bản trong một hệ thống máy	3		- Nghiên cứu trước: + Tài liệu [1]: nội dung từ mục 1.4 đến mục 1.6 + Tài liệu [2]: chương 1 - Tìm hiểu bài tập cuối mục 1.4 tài liệu [1], bài tập cuối chương 1 được hướng dẫn trong tài liệu [2]

Tuần	Nội dung	Lý thuyết (tiết)	Thực hành (tiết)	Nhiệm vụ của sinh viên
	tính			
3	Chương 2. Kiến trúc tập lệnh cho bộ xử lý 2.1. Kiến trúc tập lệnh ISA: Các khái niệm và vai trò 2.2. Nguyên lý trong thiết kế ISA 2.3. Các kiểu lưu trữ toán hạng trong ISA 2.4. Các kiểu định vị dữ liệu trong ISA 2.5. Máy tính thanh ghi: RISC vs CISC 2.6. Loại và chiều dài toán hạng trong ISA 2.7. Phân loại tác vụ trong ISA	3		- Nghiên cứu trước: + Tài liệu [1]: nội dung từ mục 2.1 đến mục 2.7 + Tài liệu [2]: chương 2 - Tìm hiểu bài tập cuối mục 2.5 tài liệu [1], bài tập cuối chương 2 được hướng dẫn trong tài liệu [2]
4	2.8. Điều khiển luồng trong ISA 2.9. Cấu trúc lệnh trong ISA 2.10. Vai trò của trình biên dịch Chương 3. Tổ chức của bộ xử lý 3.1. Tổ chức của một bộ xử lý điển hình 3.2. Đường đi của dữ liệu trong bộ xử lý	3		- Nghiên cứu trước: + Tài liệu [1]: nội dung từ mục 2.8 đến mục 3.2 + Tài liệu [2]: chương 3 - Tìm hiểu bài tập cuối mục 2.10 tài liệu [1]
5	3.3. Bộ điều khiển 3.4. Bộ xử lý đơn và đa chu kỳ 3.5. Thực thi lệnh mã máy trong bộ xử lý đa chu kỳ 3.6. Ngắt quãng và bẫy	3		- Nghiên cứu trước: + Tài liệu [1]: nội dung từ mục 3.3 đến mục 3.6 + Tài liệu [2]: chương 3 - Tìm hiểu bài tập cuối mục 3.6 tài liệu [1]
6	Chương 4. Bộ xử lý song song 4.1. Vai trò của bộ xử lý song song 4.2. Các mức độ triển khai song song 4.3. Mức lệnh: Bộ xử lý ống dẫn/siêu ống dẫn	3		- Nghiên cứu trước: + Tài liệu [1]: nội dung từ mục 4.1 đến mục 4.3 + Tài liệu [2]: chương 3 - Tìm hiểu bài tập cuối mục 4.3 tài liệu [1]
7	4.4. Mức lệnh: Bộ xử lý dùng lệnh thật dài VLIW 4.5. Mức lệnh: Bộ xử lý siêu vô hướng SuperScalar	3		- Nghiên cứu trước: + Tài liệu [1]: nội dung từ mục 4.4 đến mục 4.6 + Tài liệu [2]: chương 3

Tuần	Nội dung	Lý thuyết (tiết)	Thực hành (tiết)	Nhiệm vụ của sinh viên
	4.6. Mức lệnh: Bộ xử lý EPIC – Kiến trúc IA-64			- Tìm hiểu bài tập cuối mục 4.6 tài liệu [1]
8	4.7. Mức luồng: Bộ xử lý đa nhân 4.8. Mức dữ liệu: Bộ xử lý vector, GPU 4.9. Mức dữ liệu: Các hệ thống đa bộ xử lý, Cluster và Mạng máy tính	3		- Nghiên cứu trước: + Tài liệu [1]: nội dung từ mục 4.7 đến mục 4.9 + Tài liệu [2]: chương 3 - Tìm hiểu bài tập cuối mục 4.9 tài liệu [1], bài tập cuối chương 3 được hướng dẫn trong tài liệu [2]
9	Chương 5. Các cấp bộ nhớ 5.1. Các công nghệ bộ nhớ 5.2. Mô hình Kim tự tháp trong phân cấp bộ nhớ 5.3. Một số khái niệm trong truy cập dữ liệu 5.4. Nguyên lý thiết kế bộ nhớ đệm	3		- Nghiên cứu trước: + Tài liệu [1]: nội dung từ mục 5.1 đến mục 5.4 + Tài liệu [2]: chương 4 - Tìm hiểu bài tập cuối mục 5.4 tài liệu [1]
10	5.5. Hiệu năng của bộ nhớ đệm 5.6. Kiến trúc Princeton và Havard 5.7. Bộ nhớ trong	3		- Nghiên cứu trước: + Tài liệu [1]: nội dung từ mục 5.5 đến mục 5.7 + Tài liệu [2]: chương 4 - Tìm hiểu bài tập cuối mục 5.7 tài liệu [1]
11	5.8. Hệ điều hành và bộ nhớ ảo 5.9. Bộ nhớ thứ cấp và kỹ thuật an toàn dữ liệu	3		- Nghiên cứu trước: + Tài liệu [1]: nội dung từ mục 5.8 đến mục 5.9 + Tài liệu [2]: chương 4 - Tìm hiểu bài tập cuối mục 5.9 tài liệu [1], bài tập cuối chương 4 được hướng dẫn trong tài liệu [2]
12	5.10. Phối hợp giữa bộ nhớ đệm, bộ nhớ và bộ nhớ ảo	3		- Nghiên cứu trước: + Tài liệu [1]: nội dung mục 5.10 + Tài liệu [2]: chương 4 - Tìm hiểu bài tập cuối mục 5.10 tài liệu [1], bài tập cuối chương 4 được hướng dẫn trong tài liệu [2]
13	Chương 6. Đánh giá hiệu năng máy tính 6.1. Thời gian thực thi của bộ xử lý 6.2. Thông lượng trên bộ xử lý	3		- Nghiên cứu trước: + Tài liệu [1]: nội dung từ mục 6.1 đến mục 6.2 - Tìm hiểu bài tập cuối mục 6.2 tài liệu [1]
14	6.3. Thời gian truy cập trung bình bộ nhớ 6.4. Thời gian trì hoãn trên bộ nhớ phân cấp	3		- Nghiên cứu trước: + Tài liệu [1]: nội dung từ mục 6.3 đến mục 6.4 - Tìm hiểu bài tập cuối mục 6.4 tài liệu [1]
15	Chương 7. Xuất – Nhập	3		- Nghiên cứu trước:

Tuần	Nội dung	Lý thuyết (tiết)	Thực hành (tiết)	Nhiệm vụ của sinh viên
	<p>trên hệ thống máy tính</p> <p>7.1. Dẫn nhập</p> <p>7.2. Bus nối ngoại vi vào bộ xử lý và bộ nhớ trong</p> <p>7.3. Các chuẩn thông dụng về bus</p> <p>7.4. Giao diện giữa bộ xử lý và các bộ phận vào ra</p>			<p>+ Tài liệu [1]: nội dung từ mục 7.1 đến 7.4</p> <p>+ Tài liệu [2]: chương 5</p> <p>- Tìm hiểu bài tập cuối mục 7.4 tài liệu [1], bài tập cuối chương 5 được hướng dẫn trong tài liệu [2]</p>

Cần Thơ, ngày 15 tháng 6 năm 2019

TRƯỞNG BỘ MÔN



Đỗ Thanh Nghị

TRƯỞNG KHOA



Nguyễn Hữu Hòa