

ĐẠI HỌC QUỐC GIA THÀNH PHỐ HỒ CHÍ MINH
TRƯỜNG ĐẠI HỌC BÁCH KHOA
KHOA ĐIỆN – ĐIỆN TỬ



BÁO CÁO THÍ NGHIỆM
THIẾT KẾ VI MẠCH TƯƠNG TỰ - EE3207
LỚP L01 --- NHÓM 15 --- HK 252

Giảng viên hướng dẫn: Th.S Phan Võ Kim Anh
Nguyễn Thanh Trung

Danh sách sinh viên

Họ và tên	MSSV	Đánh giá
Huỳnh Trung Kiên	2311729	100%
Nguyễn Đăng Mạnh	2312031	100%
Đoàn Ngọc Hải	2310867	100%
Nguyễn Đình Trọng Khôi	2311682	100%
Quách Tuấn Dương	2310607	100%

Thành phố Hồ Chí Minh, ngày 12 tháng 05 năm 2026

MỤC LỤC

DANH MỤC HÌNH ẢNH.....	1
LABORATORY 3: HIGH-SPEED LATCH AND FLIP-FLOP DESIGN	8
EXPERIMENT 1	9
1.1. Mục tiêu.....	9
1.2. Thiết lập Schematic và Testbench để mô phỏng	9
1.3. Kết quả chạy mô phỏng Transient	10
1.4. Giải thích hoạt động của mạch	12
EXPERIMENT 2	14
2.1. Mục tiêu thí nghiệm	14
2.2. Thiết lập mô phỏng (Testcase Setup)	14
2.3 Sơ đồ mạch và Testbench (Schematic và Testbench)	15
2.4. Waveform và thống kê kết quả.....	17
2.5. Nhận xét	31
EXPERIMENT 3	32
3.1. Cấu trúc DFF sử dụng	32
3.2. Thiết lập mô phỏng	33
3.2.1. Đo setup time	34
3.2.2. Đo hold time.....	39
EXPERIMENT 4.....	45
4.1. Mục tiêu.....	45
4.2. Analyze and report.....	45
EXPERIMENT 5.....	67
5.1. Mục tiêu và yêu cầu thiết kế.....	67

5.2. Analyze and report.....	67
5.2.1. State diagram analysis & state table:	67
5.2.2. Logic Equations & Reset Mechanism	67
5.2.3. Schematic and testbench	68
5.2.4. Observe from waveform.....	71
5.2.5. Kết quả mô phỏng và đo đặc thông số tại các góc PVT (Corners).....	72
5.3. Calculate timing margin	74
LABORATORY 4: COMMON SOURCE SINGLE STAGE AMPLIFIER.....	77
EXPERIMENT 1.....	78
EXPERIMENT 2.....	84
2.1. Mục tiêu thí nghiệm	84
2.2. Quá trình thiết kế và chỉnh sửa	84
2.2.1. Lý thuyết về điều kiện bão hòa (Saturation)	84
2.2.2. Thiết lập và mô phỏng lần 1	84
2.2.3. Tìm thông số linh kiện phù hợp cho mạch Resistive Load	86
2.2.4. Tìm các thông số cho mạch Diode-connected.....	89
2.2.5. Tìm các thông số cho mạch Current Source Load.....	92
2.3. Tính toán Gain , Input max-swing và Output max-swing	96
2.3.1. Tính toán độ lợi (Gain)	97
2.3.2. Tính toán Output max-swing và Input max-swing.....	99
EXPERIMENT 3.....	103
3.1. Mục tiêu thí nghiệm	103
3.2. Giới thiệu.....	103
3.3. Phân tích	104
3.3.1. Phân tích DC.....	108

3.3.2. Phân tích AC.....	117
3.3.3. Phân tích Transient.....	119
LABORATORY 5: CURRENT MIRROR AND DIFFERENTIAL OPAMP	122
EXPERIMENT 1.....	122
EXPERIMENT 2 :	126
2.1. Yêu cầu thiết kế	126
2.2. Mạch Schematic	127
2.3. Phân tích	128
2.3.1 Phân tích DC.....	128
2.3.2. Phân tích AC.....	130
2.3.3. Phân tích Tran.....	131
EXPERIMENT 3.....	134
3.1. Mục tiêu thí nghiệm và thông số, yêu cầu thiết kế.....	134
3.2. Sơ đồ nguyên lý và testbench	135
3.3. Phân tích mô phỏng	136
3.3.1. Phân tích điểm làm việc tĩnh (DC Operating Point).....	136
3.3.2. Phân tích đáp ứng tần số và độ ổn định (STB Analysis)	142
3.3.3. Phân tích đáp ứng quá độ (Transient Analysis).....	146

DANH MỤC HÌNH ẢNH

Hình 1: Schematic của D – FF theo cấu trúc master – slave latch.....	9
Hình 2 : Mạch Testbench để chạy mô phỏng.....	9
Hình 3: Waveform của các node sau khi chạy mô phỏng.....	10
Hình 4 : Cấu trúc của D - FF theo kiểu master - slave latch.....	12
Hình 5: Schematic D-FF	15
Hình 6: Schematic Testbench DFF.	15
Hình 7: Setup các giá trị trong Design Variables.....	16
Hình 8:Setup các corners TTNN/FFHH/SSLL.....	17
Hình 9:Choosing Analyses với Stop Time = 10n	17
Hình 10:Output transient result of DFF	17
Hình 11:Kết quả đo các giá trị yêu cầu bằng Caculator Tools	18
Hình 12: Đo Setup time Data 1 (SSLL)	18
Hình 13: Đo Hold time Data 1 (SSLL)	19
Hình 14: Đo Setup time Data 0 (SSLL)	19
Hình 15: Đo Hold time Data 0 (SSLL)	20
Hình 16: Kiểm tra giá trị CK-to-Q rise delay (SSLL)	20
Hình 17: Kiểm tra giá trị CK-to-Q fall delay (SSLL).....	21
Hình 18: Kiểm tra giá trị Rise time của ngõ ra Q (SSLL)	21
Hình 19: Kiểm tra giá trị Fall time của ngõ ra Q (SSLL)	22
Hình 20: Đo Setup time Data 1 (FFHH)	22
Hình 21: Đo Hold time Data 1 (FFHH)	23
Hình 22: Đo Setup time Data 0 (FFHH)	23
Hình 23: Đo Hold time Data 0 (FFHH)	24

Hình 24: Kiểm tra giá trị CK-to-Q rise delay (FFHH)	24
Hình 25: Kiểm tra giá trị CK-to-Q fall delay (FFHH).....	25
Hình 26: Kiểm tra giá trị Fall time của ngõ ra Q (FFHH)	25
Hình 27: Kiểm tra giá trị Rise time của ngõ ra Q (FFHH)	26
Hình 28: Đo Setup time Data 1 (TTNN).....	26
Hình 29: Đo Hold time Data 1 (TTNN).....	27
Hình 30: Đo Setup time Data 0 (TTNN).....	27
Hình 31: Đo Hold time Data 0 (TTNN).....	28
Hình 32: Kiểm tra giá trị CK-to-Q rise delay (TTNN)	28
Hình 33: Kiểm tra giá trị CK-to-Q fall delay (TTNN)	29
Hình 34: Kiểm tra giá trị Rise time của ngõ ra Q (TTNN).....	29
Hình 35: Kiểm tra giá trị Fall time của ngõ ra Q (TTNN).....	30
<i>Hình 36: Hình ảnh cấu trúc của khối D-FF.</i>	<i>32</i>
<i>Hình 37: Hình ảnh Schematic của D-FF.</i>	<i>33</i>
<i>Hình 38: Testbench để đo Tset_{up} của D-FF</i>	<i>34</i>
<i>Hình 39: Setup nguồn data.</i>	<i>35</i>
<i>Hình 40: Setup các biến của nguồn data và nguồn clk.....</i>	<i>35</i>
<i>Hình 41: Hình ảnh kết quả đo T_{setup} khi ngõ ra thay đổi từ 1 xuống 0.</i>	<i>36</i>
<i>Hình 42: Hình ảnh kết quả đo T_{setup} khi ngõ ra thay đổi từ 0 lên 1</i>	<i>37</i>
<i>Hình 43: Hình ảnh kết quả đo T_{setup} khi ngõ ra thay đổi từ 1 xuống 0</i>	<i>37</i>
<i>Hình 44: Hình ảnh kết quả đo T_{setup} khi ngõ ra thay đổi từ 0 lên 1</i>	<i>38</i>
<i>Hình 45: Hình ảnh các node đo setup ở corner FFHH</i>	<i>39</i>
Hình 46: Setup nguồn V _{pwl}	40
<i>Hình 47: Hình ảnh kết quả đo được T_{hold} khi ngõ ra thay đổi từ 1 xuống 0.....</i>	<i>41</i>
<i>Hình 48: Hình ảnh kết quả đo được T_{hold} khi ngõ ra thay đổi từ 0 lên 1</i>	<i>41</i>

Hình 49 : Hình ảnh kết quả đo được T_{hold} khi ngõ ra thay đổi từ 0 lên 1	42
Hình 50: Hình ảnh kết quả đo được T_{hold} khi ngõ ra thay đổi từ 1 xuống 0.....	43
Hình 51: Hình ảnh của các node khi đo hold ở corner Scầu.....	44
Hình 52: Spec cần đạt được của thiết kế D Flip-Flop.....	45
Hình 53: Cấu trúc master-slave latch được sử dụng cho D-FF.....	45
Hình 54: Schematic của mạch master - slave TSPC DFF được sử dụng.....	46
Hình 55: Testbench được sử dụng để xác minh và kiểm soát các thông số	47
Hình 56: Testcase được sử dụng.	47
Hình 57: Kết quả dạng sóng transient.....	48
Hình 58: Bảng chân trị của D- Flip Flop	48
Hình 59: Dạng sóng được cài đặt để kiểm soát T_{setup} và T_{hold} tại data = 0	49
Hình 60: Dạng sóng ngõ vào tại cạnh lên xung clock có 2 điểm 50% cách đều điểm 50% xung clock một khoảng 40ps.....	49
Hình 61: Kết quả dạng sóng sau khi sizing tại điều kiện thường	50
Hình 62: Dạng sóng tại các corner.....	51
Hình 63: Quét W_p của trans-gate a, chọn $W_p = 280nm$	52
Hình 64: Quét W_p của inverter1, chọn $W_p = 440nm$	52
Hình 65: Vị trí các cổng cần sizing.....	53
Hình 66: Hoàn thành T_{setup} , T_{hold} tại data 0.....	53
Hình 67: Kiểm tra T_{setup} , T_{hold} tại data 1	54
Hình 68: Hoàn thành T_{setup} T_{hold} tại data 1	55
Hình 69: Schematic cổng logic AND.	68
Hình 70: Schematic cổng logic NOT.	68
Hình 71: Schematic cổng logic NOR.....	68
Hình 72: Schematic của D-FF dùng cho mạch đếm Counter.	69

Hình 73: Schematic tổng thể của mạch đếm (Counter) kết hợp D-FF và logic gates.	69
Hình 74: Testbench của mạch Counter	70
Hình 75: Cài đặt thông số cho 2 nguồn CK và RST	70
Hình 76: Đồ thị mô phỏng Transient Response thể hiện hoạt động của mạch đếm 2-bit dùng D-Flip Flop tại các góc PVT khác nhau.	71
Hình 77: Kết quả đo đặc chi tiết các thông số thời gian (Setup, Hold, CK-to-Q delay và Trise/Tfall) của Flip-Flop S0 và S1 tại góc SSLL.....	72
Hình 78: Kết quả đo đặc chi tiết các thông số thời gian (Setup, Hold, CK-to-Q delay và Trise/Tfall) của Flip-Flop S0 và S1 tại góc FFHH.....	72
Hình 79: Kết quả đo đặc chi tiết các thông số thời gian (Setup, Hold, CK-to-Q delay và Trise/Tfall) của Flip-Flop S0 và S1 tại góc TTNN.	73
Hình 80: Hình ảnh kết quả đo đặc công suất (Power) của mạch đếm tại 3 corner.	73
Hình 81: Mô hình và các công thức toán học dùng để tính toán Timing Margin cho thời gian Setup và thời gian Hold của D-Flip Flop.	75
Hình 82: Thiết lập mạch lần 1 với các giá trị mặc định.....	85
Hình 83: Kết quả mô phỏng lần 1 với các giá trị mặc định	85
Hình 84: Thiết lập mạch để tìm m của mạch Resitive Load.....	87
Hình 85: Kết quả mô phỏng tìm giá trị m của mạch Resitive Load	87
Hình 86: Mạch Resitive Load sau khi tính toán giá trị R	88
Hình 87: Kết quả mô phỏng mạch Resitive Load sau khi chỉnh m và R.....	88
Hình 88: Giá trị điện áp ngõ ra của mạch Resitive Load sau khi điều chỉnh	89
Hình 89 : Thiết lập mạch để tìm các giá trị m của mạch Diode - connecte.....	90
Hình 90: Kết quả chạy mô phỏng tìm giá trị m của Nmos mạch Diode - connected	90
Hình 91: Kết quả chạy mô phỏng tìm m Pmos mạch Diode - connected.....	91
Hình 92 : Kết quả mô phỏng mạch Diode - connected sau khi chỉnh m	91
Hình 93 : Giá trị điện áp ngõ ra mạch Diode-connected sau chỉnh sửa.....	92

Hình 94: Kết quả mô phỏng tìm m Pmos của mạch Current Source Load.....	93
Hình 95 : Kết quả mô phỏng tìm m Nmos mạch Current Source Load.....	93
Hình 96: Kết quả mô phỏng mạch Current Source Load sau khi chỉnh m	94
Hình 97: Giá trị điện áp ngõ ra mạch Current Source Load sau chỉnh sửa	94
Hình 98: Đường đặc tuyến vào ra của 3 loại mạch CS	97
Hình 99 : Tính toán độ lợi của mạch Current Source	98
Hình 100 : Tính toán độ lợi của mạch Diode - connected	98
Hình 101: Tính toán độ lợi của mạch Resistive Load	99
Hình 102: Tính toán I/O max-swing của mạch Current Source Load	100
Hình 103 : Tính toán I/O max-swing của mạch Resistive Load	100
Hình 104: Tính toán I/O max-swing của mạch Diode - connected	101
Hình 106: Sơ đồ nguyên lý 3 cấu trúc mạch khuếch đại Common Source.	103
Hình 107: Mạch thử nghiệm (Testbench) với tải nguồn dòng lý tưởng 70uA.	105
Hình 108: Kết quả mô phỏng điện áp ngưỡng (V_{TH}) của NMOS.	105
Hình 109: Thông số điểm làm việc tĩnh (DC Operating Point) của NMOS mạch tải điện trở...106	
Hình 110: Kết quả mô phỏng điện áp ngưỡng (V_{TH}) của NMOS.	106
Hình 111: Thông số điểm làm việc tĩnh của PMOS mạch tải Diode.....	107
Hình 112: Thông số điểm làm việc tĩnh của PMOS mạch tải Nguồn dòng.	108
Hình 113: Sơ đồ mạch khuếch đại hoàn chỉnh với thông số kích thước (Sizing) cuối cùng.....	109
Hình 114: Bảng thông số tĩnh (DC Operating Point) của toàn hệ thống trước tinh chỉnh.	109
Hình 115: Bảng thông số tĩnh của hệ thống sau khi tinh chỉnh kích thước mạch tải Diode.	110
Hình 116: Đặc tuyến truyền đạt điện áp ngõ vào - ngõ ra (VTC) của 3 cấu trúc mạch.	112
Hình 117: Phương pháp lý thuyết để xác định độ lợi (Gain) từ đồ thị VTC.	113
Hình 118: Đo lường độ lợi tín hiệu nhỏ của mạch Resistive Load.....	113
Hình 119: Đo lường độ lợi tín hiệu nhỏ của mạch Diode-connected Load.....	114

Hình 120: Đo lường độ lợi tín hiệu nhỏ của mạch Current Source Load.	114
Hình 121: Phương pháp lý thuyết để xác định dải dao động tín hiệu (Input/Output Max Swing).	115
Hình 122: Xác định dải dao động của mạch Resistive Load.	115
Hình 123: Xác định dải dao động của mạch Diode-connected Load.	116
Hình 124: Xác định dải dao động của mạch Current Source Load.	116
Hình 125: Thiết lập thông số biên độ (AC Magnitude) cho mô phỏng tín hiệu nhỏ.	117
Hình 126: Đồ thị Bode biểu diễn đáp ứng tần số của 3 cấu trúc khuếch đại.	118
Hình 127: Bảng kết quả mô phỏng thông số AC (AC Gain và 3-dB Bandwidth).	118
Hình 128: Bảng tổng hợp thông số hệ thống tự động xuất từ công cụ Calculator.	119
Hình 129: Đáp ứng miền thời gian (Transient) và độ lợi thực tế của mạch Resistive Load.	119
Hình 130: Đáp ứng miền thời gian (Transient) và độ lợi thực tế của mạch Diode-connected Load.	120
Hình 131: Đáp ứng miền thời gian (Transient) và độ lợi thực tế của mạch Current Source Load.	120
Hình 132: Schematic mô tả mạch	127
Hình 133: Setup nguồn cho mạch	128
Hình 134: Hình ảnh setup các biến	128
Hình 135: Kết quả mô phỏng DC	128
Hình 136 : Kết quả mô phỏng DC	129
Hình 137: Setup Analyses	130
Hình 138: Hình công thức xem đồ thị AC	130
Hình 139: Kết quả thu được khi chạy AC	130
Hình 140: Phân tích setup nguồn	131
Hình 141: Phân tích Analyses	132

Hình 142: Kết quả thu được khi chạy tran ở 10mV	132
Hình 143: Kết quả thu được khi chạy tran ở 100mV	133
Hình 144: Các thông số thiết kế và yêu cầu kỹ thuật (Design Specifications) cho mạch Op-amp.	134
Hình 145: Sơ đồ nguyên lý chi tiết của Two-stage Miller Op-amp.....	135
Hình 146: Sơ đồ Testbench cấu hình Unity Gain Buffer phục vụ mô phỏng DC, STB.....	136
Hình 147: Kết quả mô phỏng DC lần chạy 1 (Initial Sizing).	138
Hình 148: Kết quả mô phỏng DC lần chạy 2.....	139
Hình 149: Kết quả mô phỏng DC lần chạy 3.....	140
Hình 150: Kết quả mô phỏng DC lần chạy 4.....	140
Hình 151: Kết quả mô phỏng STB lần chạy 1.	142
Hình 152: Kết quả mô phỏng STB lần chạy 2.	143
Hình 153: Kết quả mô phỏng STB lần chạy 3.	144
Hình 154: Đồ thị đáp ứng tần số (Bode Plot) của vòng hồi tiếp (Loop Gain).....	145
Hình 155: Sơ đồ Testbench cho phân tích Transient và bảng thiết lập thông số cho nguồn xung ngõ vào <i>VINP</i>	146
Hình 156: Dạng sóng ngõ vào <i>VINP</i> (vàng), ngõ ra <i>VOUT</i> (đỏ) và tín hiệu hồi tiếp <i>VFB</i> (xanh dương). Các Marker M1-M4 dùng để xác định độ sụt giảm biên độ đỉnh - đỉnh.....	147

LABORATORY 3: HIGH-SPEED LATCH AND FLIP-FLOP DESIGN

No.	Objectives	Requirements
1	Analyze the operation of DFF	• Explain the behavior and function at each internal node in the DFF
2	Measure the timing performance of DFF	• Understanding the concept of setup time and hold time • Measure slew, CK to Q, setup time and hold time of an DFF
3	Optimize the setup and hold time intrinsic of DFF	• Verify sizes of DFF to meet the intrinsic setup time and hold time requirements.
4	Design a counter and calculate the timing margin	• Design a counter with given state machine. • Optimizing and calculating the timing margin of this counter.

EXPERIMENT 1


1.1. Mục tiêu

Khảo sát hoạt động của D Flip-flop .

1.2. Thiết lập Schematic và Testbench để mô phỏng


Ta thiết lập schematic của D – FF theo cấu trúc master – slave latch.

Schematic:



Hình 1: Schematic của D – FF theo cấu trúc master – slave latch


Testbench : Ta tiến hành thiết lập mạch Testbench để chạy mô phỏng



Hình 2 : Mạch Testbench để chạy mô phỏng

1.3. Kết quả chạy mô phỏng Transient

Kết quả sau khi mô phỏng :



Hình 3: Waveform của các node sau khi chạy mô phỏng

Nhận xét : Các gợn hay các gai nhọn (glitches/spikes) xuất hiện tại các điểm chuyển mạch có thể do các nguyên nhân

- Do tín hiệu CK đi qua cổng Inv để tạo ra tín hiệu CKN nên CKN bị trễ so với CK nên sẽ dẫn đến trường hợp có thể cả Tgate đầu vào và InvZ phản hồi đều cùng dẫn hoặc cùng ngắt , sự xung đột tạm thời giữa 2 đường tín hiệu này tạo ra các gợn sóng trước khi các nút nội bộ như MFBN hay SFB ổn định ở trạng thái mới .
- Các transistors trong Tgate và InvZ có các tụ ký sinh đặc biệt là tụ C_{GD} : khi tín hiệu CK hoặc CKN thay đổi điện áp , một phần điện tích sẽ phóng qua các tụ ký sinh này trực tiếp vào các nút nội bộ như MFBN hay SFB .
- Khi một transistor đang dẫn chuyển sang ngắt , lượng điện tích trong kênh dẫn không biến mất ngay mà bị đẩy ra 2 đầu cực D và S , khi Tgate và InvZ đóng lại để chốt dữ liệu lượng điện tích này bị bơm vào các nút lưu trữ , làm điện áp tại đó bị lệch đi một chút so với 0V và 1V.

Dựa trên dạng sóng thu được từ transient analysis ta xác định logic tại các nút nội bộ ứng với các trạng thái của xung clock (CK) và dữ liệu đầu vào D.

State	CK	D	DN	Tgate - a	MFBN	Invz- 3	MFB	Tgate- c	SFB	SFBN	Q
Initial	-	-	-	-	0	-	1	-	1	0	1
(1)	0	0	1	on	1	off	0	off	1	0	1
(2)	0->1	1	1	on -> off	1	off -> on	0	off -> on	1	0	1
(3)	1	0	0	off	1	on	0	on	0	1	0
(4)	1	1	0	off	0	on	1	on	1	0	1
(5)	1->0	1	0	off -> on	0	on -> off	1	on -> off	1	0	1
(6)	0	0	1	on	1	off	0	off	1	0	1
(7)	0	1	0	on	0	off	1	off	0	1	0
(8)	0->1	1	0	on->off	0	off -> on	1	off -> on	1	1	0



Table 1: Logic tại các node ứng với các trạng thái clock và input

Từ đây ta rút ra bảng chân trị của D – FF :

D	CK	Q
0	0	Q*
1	0	Q*
0	1	Q*
1	1	Q*
0	1->0	Q*
1	1->0	Q*
0	0->1	0
1	0->1	1

Table 2: Bảng chân trị của D - FF

1.4. Giải thích hoạt động của mạch



Cấu trúc D-FF bao gồm 2 latch hoạt động nghịch pha dựa trên tín hiệu CK và CKN :

1) **Khi CK = 0 => CKN = 1** : giai đoạn chuẩn bị dữ liệu

Tại Master latch :

- Cổng Tgate - a ở trạng thái ON
- Cổng InvZ - 3 ở trạng thái OFF
- Dữ liệu từ D qua Inv số 1 , qua Tgate a tới nút MFBN , qua Inv số 2 đảo giá trị vào nút MFB và bị chặn trước InvZ số 3 , khi D thay đổi thì MFB thay đổi theo.

Tại Slave latch :

- Cổng Tgate c ở trạng thái OFF
- Cổng InvZ 5 ở trạng thái ON

- Slave latch bị cô lập với Master Latch , tự giữ giá trị cũ trong vòng lặp từ SFBN về SFB, D có thay đổi hay không thì Q cũng không thay đổi
- 2) **Khi CK = 1 => CKN = 0** : giai đoạn xuất dữ liệu ra ngoài

Tại Master latch :

- Cổng Tgate a chuyển sang trạng thái OFF
- Cổng InvZ 3 chuyển sang trạng thái ON
- Dữ liệu từ D bị chặn lại . Master latch lúc này chốt dữ liệu cuối tại thời điểm ngay trước khi nhận giá trị CK lên 1 và lưu giá trị này trong vòng lặp từ MFB về MFBN .

Tại Slave latch :

- Cổng Tgate c chuyển sang trạng thái ON
- Cổng InvZ 5 chuyển sang trạng thái OFF
- Slave latch thông với Master Latch , giá trị đang được chốt ở vòng lặp MFB về MFBN chạy sang Slave Latch đi qua Inv số 4 và ra thẳng Inv số 6 tới đầu ra Q .

EXPERIMENT 2

2.1. Mục tiêu thí nghiệm

Đo đạc và phân tích các đặc tính thời gian (Timing performance) của D-Flip Flop (DFF).


Đánh giá ảnh hưởng của các điều kiện môi trường (Corners: **SSLL**, **TTNN**, **FFHH**) đến hiệu năng của mạch.

2.2. Thiết lập mô phỏng (Testcase Setup)


- Công nghệ: gpdk 45nm (NMOS nmos1v_lvt, PMOS pmos1v_lvt).
- Kích thước thiết bị: Theo Table 1 trong tài liệu hướng dẫn .
- Thông số nguồn và tải: $V_{dd} = 1.0 \text{ V}$, $C_{load} = 1 \text{ f F}$.
- Xung tín hiệu: $f_{data} = 2 \text{ GHz}$, $f_{CK} = 4 \text{ GHz}$, Skew giữa Data và CK là $0.5 \times T_{CK}$.

Parameter	Value
<i>Device</i>	nmos1v_lvt & pmos1v_lvt
<i>Process</i>	TT, SS, FF
<i>Temp</i>	-40°C, 25°C, 125°C
V_{DD}	0.9V, 1 V, 1.1V
<i>Data frequency</i>	2G
<i>Data slew</i>	$0.08 \times T_{data}$
<i>CK frequency</i>	4G
<i>CK slew</i>	$0.08 \times T_{CK}$
<i>Skew between Data and CK</i>	$0.5 \times T_{CK}$
<i>Observe</i>	<i>Output and internal nodes of DFF</i> <i>Measure output slew, CK to Q, Setup and Hold time sim, Power</i>

2.3 Sơ đồ mạch và Testbench (Schematic và Testbench)



Hình 5: Schematic D-FF



Hình 6: Schematic Testbench DFF.

Ta setup mạch Testbench cho DFF như trên:

- + $C_{load} = 1fF$.
- + IN được cấp bằng nguồn $V_{pulse} = V_{DATA}$.
- + CK được cấp bằng nguồn $V_{pulse} = V_{CLK}$.

The image shows two side-by-side screenshots of the 'Edit Object Properties' dialog box for components VDATA and VCLK. Both windows have the title 'Edit Object Properties (on white.doelab.site)'. The 'Apply To' section is set to 'only current' and 'instance'. The 'Show' section has 'system' unchecked, 'user' checked, and 'CDF' checked. The 'Property' section includes 'Library Name' (analogLib), 'Cell Name' (vpulse), 'View Name' (symbol), and 'Instance Name' (VDATA for the left window and VCLK for the right window). The 'User Property' section has 'Add', 'Delete', and 'Modify' buttons, with 'Master Value' set to 'TRUE' and 'Local Value' set to 'off'. The 'CDF Parameter' section lists various parameters with their values and display status. For VDATA, the values are: Frequency name for 1/period (empty), Noise file name (empty), Number of noise/freq pairs (0), DC voltage (empty), AC magnitude (empty), AC phase (empty), XF magnitude (empty), PAC magnitude (empty), PAC phase (empty), Voltage 1 (0 V), Voltage 2 (vdd V), Period (1/f s), Delay time (td s), Rise time (trf s), Fall time (trf s), Pulse width (0.5/f - trf s), Temperature coefficient 1 (empty), Temperature coefficient 2 (empty), Nominal temperature (empty), and Type of rising & falling edge (empty). For VCLK, the values are: Frequency name for 1/period (empty), Noise file name (empty), Number of noise/freq pairs (0), DC voltage (empty), AC magnitude (empty), AC phase (empty), XF magnitude (empty), PAC magnitude (empty), PAC phase (empty), Voltage 1 (0 V), Voltage 2 (vdd V), Period (1/f_ck s), Delay time (td_ck s), Rise time (trf_ck s), Fall time (trf_ck s), Pulse width (0.5/f_ck - trf_ck s), Temperature coefficient 1 (empty), Temperature coefficient 2 (empty), Nominal temperature (empty), and Type of rising & falling edge (empty). The 'OK' button is highlighted in red in both windows.

Transient Analyses

The image shows a 'Design Variables' dialog box with a list of variables and their values. The variables are: f (2G), f_ck (2*f), td (td_ck+0.5/f_ck), td_ck (10p), trf (0.08/f), trf_ck (0.08/f_ck), and vdd (1). The 'Click to add variable' button is at the bottom.

Hình 7: Setup các giá trị trong Design Variables.

Corners	☐ Nominal	☒ TTNN	☒ FFHH	☒ SSLL
Temperature		25	125	-40
Design Variables				
vdd		1	1.1	900m
Click to add				
Parameters				
Click to add				
Model Files				
gpd045.scs		☒ tt	☒ ff	☒ ss
Click to add				
Model Group(s)		<modelgroup>	<modelgroup>	<modelgroup>
Click to add				
Tags				
Number of Corners	1	1	1	1

Hình 8: Setup các corners TTNN/FFHH/SSLL.

Choosing Analyses -- ADE Explorer (on ^ x)

Analysis ☒ tran ☐ dc ☐ ac ☐ noise

☐ xf ☐ sens ☐ dcmatch ☐ acmatch

☐ stb ☐ pz ☐ lf ☐ sp

☐ envlp ☐ pss ☐ pac ☐ pstb

☐ pnoise ☐ pxf ☐ psp ☐ qpss

☐ qpac ☐ qpnoise ☐ qpfx ☐ qpss

☐ hb ☐ hbac ☐ hbstb ☐ hbnoise

☐ hbsp ☐ hbxf ☐ ofa

Transient Analysis

Stop Time

Accuracy Defaults (errpreset)

☐ conservative ☐ moderate ☐ liberal

☐ Transient Noise

Dynamic Parameter ☐

Enabled ☒


Options...

OK Cancel Defaults Apply Help

Hình 9: Choosing Analyses với Stop Time = 10n

2.4. Waveform và thông kê kết quả

Waveform:



Hình 10: Output transient result of DFF

Ta tiến hành đo các giá trị được yêu cầu. Kết hợp tiến hành giữa sử dụng tính toán từ hàm Caculator và Đo trực tiếp trong Waveform => Để kiểm chứng kết quả.


	Parameter						TTNN	FFHH	SSLL
	gpd045.scs						tt	ff	ss
	temperature						25	125	-40
	vdd						1	1.1	900m
8/10 rows									
Test	Output	Spec	Weight	Pass/Fail	Min	Max	TTNN	FFHH	SSLL
Filter	Filter	Filter	Filter	Filter	Filter	Filter	Filter	Filter	Filter
LAB3_EX2_D_FF_TB_1	/IN								
LAB3_EX2_D_FF_TB_1	/CK								
LAB3_EX2_D_FF_TB_1	/Q								
LAB3_EX2_D_FF_TB_1	t_rise				19.22p	23.2p	19.22p	19.54p	23.2p
LAB3_EX2_D_FF_TB_1	t_fall				13.96p	16.46p	13.96p	15.15p	16.46p
LAB3_EX2_D_FF_TB_1	tr_c2q				42.64p	66.58p	47.21p	42.64p	66.58p
LAB3_EX2_D_FF_TB_1	tf_c2q				35.75p	51.78p	38.35p	35.75p	51.78p
LAB3_EX2_D_FF_TB_1	P_consumption				10.02u	17.63u	13.36u	17.63u	10.02u

Hình 11:Kết quả đo các giá trị yêu cầu bằng Caculator Tools


Corners	Setup time sim Data 0	Hold time sim Data 0	Setup time sim Data 1	Hold time sim Data 1	CK- to-Q rise delay	CK- to-Q fall delay	Trise- Q 10%- 90%	Tfall- Q 10%- 90%	Power
SSLL	...	...	...	...	66.58p	51.78p	23.2p	16.46p	10.02u
FFHH	...	...	...	...	42.64p	35.75p	19.54p	15.15p	17.63u
TTNN	...	...	...	...	47.21p	38.35p	19.22p	13.96p	13.36u

Table 3: Kết quả tính toán được bằng Caculator Tools

Đo các Setup/Hold time của Data0 / Data1




Hình 12: Đo Setup time Data 1 (SSLL)




Hình 13: Đo Hold time Data 1 (SSLL)




Hình 14: Đo Setup time Data 0 (SSLL)




Hình 15: Đo Hold time Data 0 (SSLL)




Hình 16: Kiểm tra giá trị CK-to-Q rise delay (SSLL)



Hình 17: Kiểm tra giá trị CK-to-Q fall delay (SSLL)




Hình 18: Kiểm tra giá trị Rise time của ngõ ra Q (SSLL)




Hình 19: Kiểm tra giá trị Fall time của ngõ ra Q (SSL)




Hình 20: Đo Setup time Data 1 (FFHH)




Hình 21: Đo Hold time Data 1 (FFHH)




Hình 22: Đo Setup time Data 0 (FFHH)




Hình 23: Đo Hold time Data 0 (FFHH)




Hình 24: Kiểm tra giá trị CK-to-Q rise delay (FFHH)




Hình 25: Kiểm tra giá trị CK-to-Q fall delay (FFHH)




Hình 26: Kiểm tra giá trị Fall time của ngõ ra Q (FFHH)




Hình 27: Kiểm tra giá trị Rise time của ngõ ra Q (FFHH)




Hình 28: Đo Setup time Data 1 (TTNN)




Hình 29: Do Hold time Data 1 (TTNN)




Hình 30: Do Setup time Data 0 (TTNN)




Hình 31: Đo Hold time Data 0 (TTNN)




Hình 32: Kiểm tra giá trị CK-to-Q rise delay (TTNN)



Hình 33: Kiểm tra giá trị CK-to-Q fall delay (TTNN)



Hình 34: Kiểm tra giá trị Rise time của ngõ ra Q (TTNN)



Hình 35: Kiểm tra giá trị Fall time của ngõ ra Q (TTNN)

=> Từ đó ta có được bảng giá trị đo đặc được bằng giá trị điểm trong Waveform:

Corners	Setup time sim Data 0	Hold time sim Data 0	Setup time sim Data 1	Hold time sim Data 1	CK-to- Q rise delay	CK-to- Q fall delay	Trise-Q 10%- 90%	Tfall-Q 90%- 10%	Power
SSLL	115ps	135ps	115ps	135ps	66.5ps	55.8ps	23.3ps	16.45p	...
FFHH	115ps	135ps	115ps	135ps	42.6ps	35.75ps	19.6ps	15ps	...
TTNN	115ps	135ps	115ps	135ps	47.2ps	38.35ps	19.2ps	14ps	...

Corners	Setup time sim Data 0	Hold time sim Data 0	Setup time sim Data 1	Hold time sim Data 1	CK-to- Q rise delay	CK-to- Q fall delay	Trise-Q 10%- 90%	Tfall-Q 10%- 90%	Power
SSLL	...	...	...	...	66.58p	51.78p	23.2p	16.46p	10.02u
FFHH	...	...	...	...	42.64p	35.75p	19.54p	15.15p	17.63u
TTNN	...	...	...	...	47.21p	38.35p	19.22p	13.96p	13.36u

2.5. Nhận xét

- Từ bảng số liệu thu được bằng cả hai phương pháp (đo tay qua Waveform và tự động qua Calculator), ta thấy rõ sự tác động của điều kiện môi trường và công nghệ lên hiệu năng của DFF:

+ Góc FFHH (Fast-Fast, 1.1V, 125°C): Đây là điều kiện hoạt động nhanh nhất của mạch. Với dòng dẫn lớn từ process Fast và điện áp nguồn cấp cao nhất ($V_{DD} = 1.1V$), thời gian trễ lan truyền (CK-to-Q delay) và thời gian chuyển mức (T_{rise} , T_{fall}) đạt giá trị nhỏ nhất (mạch đóng cắt nhanh nhất). Tuy nhiên, cái giá phải trả là công suất tiêu thụ trung bình (Power) lớn nhất, lên tới 17.63 uW.

+ Góc SSLL (Slow-Slow, 0.9V, -40°C): Đây là điều kiện hoạt động tệ nhất. Process Slow kết hợp với điện áp nguồn thấp nhất ($V_{DD} = 0.9V$) làm suy giảm khả năng dẫn dòng của MOSFET. Kết quả là mạch phản hồi chậm nhất, thể hiện qua độ trễ CK-to-Q lớn nhất (lên tới xấp xỉ 66.5ps). Bù lại, việc giảm điện áp nguồn giúp mạch tiết kiệm điện nhất, công suất tiêu thụ giảm chỉ còn 10.02 uW.

+ Góc TTNN (Typical-Typical, 1.0V, 25°C): Mạch hoạt động ở điều kiện ổn định nhất, các thông số về thời gian trễ và công suất đều nằm ở mức trung bình, phản ánh đúng đặc tính thiết kế tiêu chuẩn của công nghệ 45nm.

- Đánh giá thời gian Setup và Hold (Simulated):

+ Kết quả đo đạc từ Waveform cho thấy Setup time và Hold time xoay quanh mức **115ps** và **135ps** cho mọi góc PVT.

+ Các giá trị này hoàn toàn khớp với thiết lập của Testbench. Do độ trễ (Skew) giữa tín hiệu DATA và CLK được ép cứng ở mức $0.5 \times T_{CK}$ (tương đương 125ps với xung clock 4GHz), tín hiệu DATA luôn được thiết lập và giữ trạng thái quanh khoảng thời gian này. Sự chênh lệch 10ps (từ 125ps thành 115ps và 135ps) là do độ dốc sườn tín hiệu (Slew rate) của DATA và CLK khác nhau, dẫn đến điểm cắt 50% bị dịch chuyển nhẹ.

- Số liệu trích xuất tự động từ Calculator và số liệu đo thủ công bằng Marker trên Waveform cho kết quả gần như tương đương nhau với sai số vô cùng nhỏ (chỉ vài femto-giây). Điều này kiểm chứng độ chính xác của các biểu thức toán học đã thiết lập trong ADE Explorer và quá trình mô phỏng Transient.

EXPERIMENT 3

Mục tiêu : Khảo sát intrinsic setup time và intrinsic hold time của D Flip-Flop

Các giá trị cần đo :


Đại lượng	Ý nghĩa
Intrinsic setup time data 0	Setup time khi D-FF cần bắt logic 0
Intrinsic setup time data 1	Setup time khi D-FF cần bắt logic 1
Intrinsic hold time data 0	Hold time khi D-FF cần giữ/bắt logic 0
Intrinsic hold time data 1	Hold time khi D-FF cần giữ/bắt logic 1

Chú thích :

Setup time : là khoảng thời gian tối thiểu mà dữ liệu vào phải ổn định trước cạnh clock .


Hold time : là khoảng thời gian tối thiểu mà dữ liệu đầu vào phải tiếp tục giữ ổn định sau cạnh clock tác động.

3.1. Cấu trúc DFF sử dụng



Hình 36: Hình ảnh cấu trúc của khối D-FF.

Hình ảnh schematic của D-FF :



Hình 37: Hình ảnh Schematic của D-FF.

3.2. Thiết lập mô phỏng


Bảng size của các PMOS và NMOS có trong mạch :

Device name	Device type	Length	Width PMOS	Width NMOS
0, 1	Inverter	45nm	P0: 120nm	N0: 120nm
a, c	T-Gate	45nm	P0: 120nm	N0: 120nm
2, 4, 6	Inverter	45nm	P0: 240nm	N0: 240nm
3, 5	Inverter-Z	45nm	P0: 240nm P1: 120nm	N0: 240nm N1: 120nm

Testcase của của yêu cầu đề bài :

Parameter	Value
<i>Device</i>	nmos1v_lvt & pmos1v_lvt
<i>Process</i>	SS, FF
<i>Temp</i>	-40°C, 125°C
V_{DD}	0.9V, 1.1V
<i>Data frequency</i>	2G
<i>Data slew</i>	0.08*T_data
<i>CK frequency</i>	4G
<i>CK slew</i>	0.08*T_CK
<i>Observe</i>	<i>Characterize intrinsic setup time and hold time of DFF</i>


Testbench của DFF (dùng để đo setup) :



Hình 38: Testbench để đo T_{set_up} của D-FF

3.2.1. Đo setup time

Để có thể đo được T_{setup} thì ta cần phải chọn nguồn pulse và setup như sau :




Hình 39: Setup nguồn data.

Để có thể chỉnh data đi theo ý muốn của mình thì có thể làm như sau :

Để data đi từ 0 -> 1 thì chọn Voltage 1 =0 và Voltage 2 = Vdd. Nếu muốn data đi từ 1 -> 0 thì ta lại đi cài tham số lại ngược lại.

Setup các biến của nguồn data và nguồn clk :



Hình 40: Setup các biến của nguồn data và nguồn clk

Trong bài Lab này để đo được setup time thì chúng em dùng tín hiệu DATA dịch dần về phía cạnh clock tác động. Nếu DATA đến đủ sớm để bắt đúng dữ liệu thì được xem là pass. Nếu data đến quá sát cạnh clock , DFF bắt sai dữ liệu thì được coi là fail . Setup time được xác định tại điểm chính giữa của điểm pass cuối cùng và điểm fail đầu tiên. Nó được thể hiện qua công

Kết quả đo thu được :

$$T_{setup} = \frac{T_{pass_{last}} + T_{fail_first}}{2}$$


Kết quả đo thu được :

Ö corner FFHH :



Hình ảnh mô tả ngõ ra thay đổi từ 1 xuống 0 : với đường tại ngõ vào với $T_{set_up} = 39p$ là đường cuối cùng mà dữ liệu ngõ ra vẫn còn đúng và $T_{setup} = 38p$ là đường đầu tiên dữ liệu ngõ ra bị sai . Ta có thể tính được T_{setup} của trường hợp này:

$$T_{\text{setup}} = (38p+39p)/2 = 38.5p.$$




Hình 42: Hình ảnh kết quả đo T setup khi ngõ ra thay đổi từ 0 lên 1

Hình ảnh mô tả ngõ ra thay đổi từ 0 lên 1 : với đường tại ngõ vào với Tset_up = 31p là đường cuối cùng mà dữ liệu ngõ ra vẫn còn đúng và T_setup = 30p là đường đầu tiên dữ liệu ngõ ra bị sai .

Ta có thể tính được T_{setup} của trường hợp này

$$T_{\text{setup}} = (31p + 30p)/2 = 30.5p.$$


Ö corner SSL:



Hình 43: Hình ảnh kết quả đo T setup khi ngõ ra thay đổi từ 1 xuống 0

Hình ảnh mô tả ngõ ra thay đổi từ 1 xuống 0 : với đường tại ngõ vào với $T_{set_up} = 63p$ là đường cuối cùng mà dữ liệu ngõ ra vẫn còn đúng và $T_{setup} = 62p$ là đường đầu tiên dữ liệu ngõ ra bị sai . Ta có thể tính được T_{setup} của trường hợp này:

$$T_{setup} = (62p + 63p) / 2 = 62.5p.$$




Hình 44: Hình ảnh kết quả đo T_{setup} khi ngõ ra thay đổi từ 0 lên 1

Hình ảnh mô tả ngõ ra thay đổi từ 0 lên 1 : với đường tại ngõ vào với $T_{set_up} = 52p$ là đường cuối cùng mà dữ liệu ngõ ra vẫn còn đúng và $T_{setup} = 51p$ là đường đầu tiên dữ liệu ngõ ra bị sai . Ta có thể tính được T_{setup} của trường hợp này:

$$T_{setup} = (57p + 56p) / 2 = 51.5p.$$

Bảng tổng kết :

Corner	Intrinsic setup data 0	Intrinsic setup data 1
FFHH	38.5p	30.5p
SSLL	62.5p	51.5p



Hình 45: Hình ảnh các node đo setup ở corner FFHH

Yêu cầu intrinsic setup time xuất phát từ độ trễ truyền hữu hạn của đường dữ liệu bên trong master latch của D flip-flop. Trong cấu trúc master-slave, dữ liệu đầu vào trước hết phải đi qua inverter đầu vào để tạo node DN, sau đó truyền qua T gate của master đến node MFBN, và cuối cùng làm node MFB ổn định trước khi master latch bị đóng bởi cạnh clock. Như waveform các node nội bộ cho thấy, khi cạnh DATA được dịch gần hơn về phía cạnh clock, các chuyển tiếp tại DN, MFBN và MFB cũng dịch gần hơn đến thời điểm master latch đóng. Nếu dữ liệu đến đủ sớm, các node bên trong master latch sẽ ổn định về mức logic hợp lệ trước cạnh clock, và slave latch sẽ bắt đúng giá trị. Tuy nhiên, nếu dữ liệu thay đổi quá sát cạnh clock, MFBN và MFB không kịp ổn định hoàn toàn trước khi transmission gate của master tắt. Khi đó master latch có thể lưu giá trị cũ hoặc một mức điện áp trung gian, dẫn đến slave latch nhận sai dữ liệu và Q bị sai.

Vì vậy, DFF cần intrinsic setup time để đảm bảo dữ liệu đầu vào được lưu đúng trong master latch trước khi clock truyền giá trị đã lưu sang slave latch.

3.2.2. Đo hold time

Để có thể setup để đo được T_{hold} thì ta cần phải tìm đổi thành nguồn V_{pwl} , với setup như sau

CDF Parameter	value	Display
Frequency name for 1/period		off
Number of pairs of points	6	off
Time 1	0 s	off
Voltage 1	v1_set V	off
Time 2	100p s	off
Voltage 2	v1_set V	off
Time 3	100p + trf s	off
Voltage 3	v2_set V	off
Time 4	100pp+trf+td s	off
Voltage 4	v2_set V	off
Time 5	100p+2*trf +td s	off
Voltage 5	v1_set V	off
Time 6	200p+2*trf+td s	off
Voltage 6	v1_set V	off
Noise file name		off
Number of noise/freq pairs	0	off

Hình 46: Setup nguồn Vpwl

Design Variables

f	2G
f_ck	2*f
td	td_ck+td_shift
td_ck	10p
trf	0.08/f
trf_ck	0.08/f_ck
vdd	1.1
td_shift	78p,79p,80p,81p
v1_set	0
v2_set	vdd

Click to add variable

Parameters

Click to add analysis

Design Variables

f	2G
f_ck	2*f
td	td_ck+td_shift
td_ck	10p
trf	0.08/f
trf_ck	0.08/f_ck
vdd	1.1
td_shift	78p,79p,80p,81p
v1_set	vdd
v2_set	0


Click to add variable

Parameters

Corners

Setup các biến để tiến hành mô phỏng. Với hình bên trái là mô phỏng để dữ liệu ngõ ra từ 0 lên 1, còn hình bên phải thì ngược lại.


Xét ở corner FFHH:



Hình 47: Hình ảnh kết quả đo được T_{hold} khi ngõ ra thay đổi từ 1 xuống 0

Hình ảnh mô tả ngõ ra thay đổi từ 1 xuống 0 : với đường tại ngõ vào với $T_{hold} = -23.48p$ là đường cuối cùng mà dữ liệu ngõ ra vẫn còn đúng và $T_{hold} = -24.28p$ là đường đầu tiên dữ liệu ngõ ra bị sai . Ta có thể tính được T_{hold} của trường hợp này :

$$T_{hold} = (-23.48p + (-)24.28p)/2 = -23.88p.$$




Hình 48: Hình ảnh kết quả đo được T_{hold} khi ngõ ra thay đổi từ 0 lên 1

Hình ảnh mô tả ngõ ra thay đổi từ 0 lên 1 : với đường tại ngõ vào với $T_{\text{hold}} = -30.28\text{p}$ là đường cuối cùng mà dữ liệu ngõ ra vẫn còn đúng và $T_{\text{hold}} = -31.28\text{p}$ là đường đầu tiên dữ liệu ngõ ra bị sai . Ta có thể tính được T_{hold} của trường hợp này :

$$T_{\text{hold}} = (-31.28\text{p} + (-)30.28\text{p})/2 = -30.78\text{p}.$$


Xét ở Corner SSLL :



Hình 49 : Hình ảnh kết quả đo được T_{hold} khi ngõ ra thay đổi từ 0 lên 1

Hình ảnh mô tả ngõ ra thay đổi từ 0 lên 1 : với đường tại ngõ vào với $T_{\text{hold}} = -53\text{p}$ là đường cuối cùng mà dữ liệu ngõ ra vẫn còn đúng và $T_{\text{hold}} = -54\text{p}$ là đường đầu tiên dữ liệu ngõ ra bị sai . Ta có thể tính được T_{hold} của trường hợp này:

$$T_{\text{hold}} = (-53 + (-)54\text{p})/2 = -53.5\text{p}.$$




Hình 50: Hình ảnh kết quả đo được T_{hold} khi ngõ ra thay đổi từ 1 xuống 0

Hình ảnh mô tả ngõ ra thay đổi từ 1 xuống 0 : với đường tại ngõ vào với $T_{hold} = -39p$ là đường cuối cùng mà dữ liệu ngõ ra vẫn còn đúng và $T_{hold} = -40p$ là đường đầu tiên dữ liệu ngõ ra bị sai . Ta có thể tính được T_{hold} của trường hợp này:

$$T_{hold} = (-39 + (-40p)) / 2 = -39.5p.$$

Bảng tổng kết :

Corner	Intrinsic hold data 1	Intrinsic data 0
FFHH	-23.88p	-30.78p
SSLL	-39.5p	-53.5p



Hình 51: Hình ảnh của các node khi đo hold ở corner Scầu.

Yêu cầu intrinsic hold time xuất phát từ thời gian đóng của master latch sau cạnh clock tác động. Trong DFF master–slave, master latch đang đầu đóng khi clock đổi trạng thái. Đồng thời, slave latch bắt đầu mở. Vì vậy dữ liệu đầu vào phải tiếp tục giữ ổn định trong một khoảng thời gian ngắn quanh cạnh clock để ngăn dữ liệu mới lọt vào master latch. Trong quá trình đo hold time, nếu dữ liệu đầu vào thay đổi quá sớm, dữ liệu mới có thể truyền qua inverter đầu vào và transmission gate master khi nó chưa tắt hoàn toàn, đi đến các node MFBN và MFB. Nếu các node này bị tác động trước khi master latch khóa an toàn, slave latch có thể bắt nhầm dữ liệu mới thay vì giá trị cũ cần được lưu, gây ra hold violation.

Intrinsic hold time đo được có thể âm vì đường clock nội bộ và thời điểm master latch thực sự đóng bị lệch so với mốc tham chiếu 50% của clock bên ngoài. Master latch có thể ngừng lấy mẫu dữ liệu trước khi clock ngoài đạt đến mốc tham chiếu. Do đó dữ liệu đầu vào có thể đổi hơi sớm trước cạnh clock bên ngoài mà DFF vẫn bắt đúng giá trị.

EXPERIMENT 4


4.1. Mục tiêu

Thiết kế một D Flip-Flop (Dff) theo mô hình master - slave thoả mãn các mục tiêu cho trước về setup time, hold time và slew.


4.2. Analyze and report

Item	Spec	Unit	Note
Intrinsic setup Time (data 0, 1)	<40	ps	Worst case of 3 PVT FFHH SSLL TTNN
Intrinsic hold time (data 0, 1)	<40	ps	
clk-to-Q rise delay	<90	ps	
clk-to-Q fall delay	<90	ps	
Trise-Q 10%-90%	<50	ps	
Tfall-Q 10%-90%	<50	ps	
Power TT	As low as possible	uA	

Hình 52: Spec cần đạt được của thiết kế D Flip-Flop




Hình 53: Cấu trúc master-slave latch được sử dụng cho D-FF



Hình 54: Schematic của mạch master - slave TSPC DFF được sử dụng.

Hình trên bao gồm các linh kiện được sizing như sau (all length = 45nm):

	PMOS	NMOS
T_gate_bu, T_gate	P0 = 120nm	N0 = 120nm
INV_240	P0 = 240nm	N0 = 240nm
INV	P0 = 120nm	N0 = 120nm
INV_Z_bu, INV_Z	P0 = 120nm P1 = 120nm	N0 = 120nm N1 = 120nm




Hình 55: Testbench được sử dụng để xác minh và kiểm soát các thông số

Parameter	Value
Device	nmos1v_lvt & pmos1v_lvt
Process	SS, TT, FF
Temp	-40°C, 25°C, 125°C
V_{DD}	0.9V, 1.0V, 1.1V
Data frequency	2G
Data slew	$0.08 \cdot T_{data}$
CK frequency	4G
CK slew	$0.08 \cdot T_{CK}$
Observe	Measure intrinsic setup time and hold time of DFF Output transient response

Hình 56: Testcase được sử dụng.

Sau khi cài đặt testbench và testcase, ta tiến hành chạy transient và thu được dạng sóng ngõ ra như sau:




Hình 57: Kết quả dạng sóng transient

Ta thấy cổng DFF ta xây dựng đã hoạt động đúng với bảng chân trị của cổng DFF được phát biểu dưới đây:

Q	D	Q(t+1)
0	0	0
0	1	1
1	0	0
1	1	1


Hình 58: Bảng chân trị của D- Flip Flop

Ta tiến hành sửa lại testcase để kiểm soát các ràng buộc (spect):




Hình 59: Dạng sóng được cài đặt để kiểm soát T_{setup} và T_{hold} tại $\text{data} = 0$

Ở dạng sóng trên pulse width và t_{delay} của xung D đã được sửa lại sao cho 2 điểm 50% của cạnh lên và cạnh xuống đều cách điểm 50% của cạnh lên xung clock một khoảng 40ps, điều này giúp ta dễ dàng quan sát hơn nếu t_{setup} hoặc t_{hold} vi phạm specs.




Hình 60: Dạng sóng ngõ vào tại cạnh lên xung clock có 2 điểm 50% cách đều điểm 50% xung clock một khoảng 40ps

Nhận thấy rằng T_setup_data0 tại điều kiện thường đang không thoả spect, DFF không bắt được mức 0 dẫn đến ngõ ra luôn treo tại 1. Xét trên nguyên lý hoạt động của master slave ta xác định được rằng lỗi có thể đến từ vấn đề truyền dẫn tín hiệu mức 0 từ ngõ vào đến sau INV2. Kiểm tra lại mạch ta nhận thấy rằng trên đường truyền dẫn tín hiệu của master latch có một điểm nghẽn là cổng inverter 1 tại ngõ vào khi cổng này chỉ được sizing ($W_p = W_n = 120n$), vậy ta tiến hành tăng W_p và W_n của cổng này lên $= 240nm$.



Hình 61: Kết quả dạng sóng sau khi sizing tại điều kiện thường

Có thể thấy, thiết kế đã thoả mãn yêu cầu tại điều kiện thường sau khi sizing, ta tiến hành kiểm tra thiết kế xem có hoạt động đúng tại các corners khác không:




Hình 62: Dạng sóng tại các corner.

Ta thấy, tại SSLL DFF vẫn vi phạm $t_{\text{setup_data0}}$, kiểm tra lại schematic ta phát hiện 2 cell INV_Z và INV_Z_bu đang bị sizing sai (lỗi từ experiment 3), vậy ta tiến hành sizing lại cho các cổng trên với ($Wp0 = Wn0 = 240\text{nm}$; $Wp1 = Wn1 = 120\text{nm}$) để đưa thiết kế về mặc định giúp ta dễ dàng kiểm soát hơn.


Tuy nhiên 2 lỗi trên không phải nguyên nhân chính dẫn đến vi phạm $T_{\text{Setup_data0}}$ vì chúng chỉ là 2 vòng hồi tiếp để lưu trữ dữ liệu, không gây ảnh hưởng nhiều đến các vấn đề timing. Theo nguyên lý master slave DFF, ta xác định rằng vấn đề có thể đến từ khả năng truyền mức 1 của transmission gate a, cũng như khả năng kéo các node MFBN, MFB của 2 inverter 1 và 2. Xét thấy cổng inverter 1 mặc dù đã sizing lại nhưng vẫn chưa đủ để kéo các tụ kí sinh từ 4 mosfet của cổng inverter-z 3, cổng transmission gate a và cả ngõ vào cổng inverter 2, thêm vào đó cổng transmission gate a cũng đang quá bé ($Wn = Wp = 120\text{nm}$) dẫn đến R_{on} lớn gây suy hao tín hiệu.

Để giải quyết các vấn đề trên, đầu tiên ta tiến hành giảm size cho cổng inverter-z 3 để giảm tải cho cổng inverter 1 và inverter 2, vì cổng inverter-z này không đóng vai trò chính trong truyền dẫn tín hiệu mà chỉ dùng để giữ mức điện áp tại MFBN không bị suy hao. Tiếp đến ta quét thông số cho Wp của trans-gate a và inv1 để tìm điểm truyền dẫn mức 1 tốt nhất, riêng cổng inv2 không cần sizing lại vì tại thời điểm đầu xung clock cổng trên không mang tải quá nặng (trans-


gate c đóng).



Hình 63: Quét W_p của trans-gate a, chọn $W_p = 280nm$




Hình 64: Quét W_p của inverter1, chọn $W_p = 440nm$




Hình 65: Vị trí các cổng cần sizing

Sau khi quét và chọn các thông số trên, mạch của ta đã thỏa mãn $t_{\text{setup_data0}}$ tại tất cả các corners.




Hình 66: Hoàn thành T_{setup} , T_{hold} tại data 0

Tiếp đến, ta tiến hành kiểm tra T_{setup} và T_{hold} tại data = 1




Hình 67: Kiểm tra T_{setup} , T_{hold} tại data 1

Như ta thấy, T_{setup} tại data 1 không đạt yêu cầu. Tuy thế, do ta đã có các khung thông số có được từ việc thỏa mãn $T_{\text{setup_data0}}$, ta chỉ cần sizing các NMOS theo thông số PMOS đã có trước đó để cải thiện đường truyền mức 0. Như đã biết, NMOS có độ linh động bằng xấp xỉ 2 lần PMOS, vì thế khi sizing ta luôn nhắm đến tỉ lệ này, nhận thấy cổng inv1 có $W_n = 120\text{nm}$ chưa đạt tỉ lệ 1/2 so với $W_p = 440\text{nm}$, ta cài đặt lại $W_n = 220\text{nm}$ cho cổng trên. Sau khi cài đặt ta thu được dạng sóng đã thỏa yêu cầu như sau:



Hình 68: Hoàn thành T_{setup} T_{hold} tại data 1


Schematic và thông số sau khi sizing:





Device name	Device type	Length	Width PMOS	Width NMOS
1	Inverter	45nm	P0: 440nm	N0: 220nm


2, 4, 6	Inverter	45nm	P0: 240nm	N0: 240nm
3	Inverter-Z	45nm	P0: 120nm P1: 120nm	N0: 120nm N1: 120nm
5	Inverter-Z	45nm	P0: 240nm P1: 120nm	N0: 240nm N1: 120nm
a	T-Gate	45nm	P0: 240nm	N0: 120nm
c	T-Gate	45nm	P0: 120nm	N0: 120nm
0	Inverter	45nm	P0: 120nm	N0: 120nm

Đo lại thông số tại các corners chính xác hơn bằng marker và so sánh với spec:
 Tại SSLL:




Hình: Đo t_setup_data1 tại SSLL






Hình: Đo $t_{\text{hold_data0}}$ tại SSLL




Hình: Đo t_{pcqr} và t_{pcqf} tại SSLL




Hình: Đo t_{rise} t_{fall} tại SSLL


Tại FFHH:




Hình: Đo t_{setup_data1} tại FFHH




Hình: Đo $t_{\text{setup_data0}}$ tại FFHH




Hình: Đo $t_{\text{hold_data1}}$ tại FFHH



Hình: Đo $t_{\text{hold_data0}}$ tại FFHH




Hình: Đo t_{pcqr} và t_{pcqf} tại FFHH




Hình: Đo t_{rise} t_{fall} tại FFHH


Tại TTNN:




Hình: Đo t_{setup_data1} tại TTNN




Hình: Đo $t_{\text{setup_data0}}$ tại TTNN




Hình: Đo $t_{\text{hold_data1}}$ tại TTNN



Hình: Đo $t_{\text{hold_data0}}$ tại TTNN



Hình: Đo t_{pcqr} và t_{pcqf} tại TTNN



Hình: Đo t_{rise} t_{fall} tại TTNN

Đo power tại các corners:

Parameter	TTNN	FFHH	SSLL
gpd045.scs	tt	ff	ss
temperature	25	125	-40
vdd	1	1.1	900m
1/3 rows			
Output	TTNN	FFHH	SSLL
Filter	☐	☐	☐
P_consumption	20.43u	34.23u	12.04u

Tổng hợp các kết quả đo:

Corners	Intrinsic Setup time Data 0	Intrinsic Hold time Data 0	Intrinsic Setup time Data 1	Intrinsic Hold time Data 1	CK-to-Q rise delay	CK-to-Q fall delay	Trise-Q 10% - 90%	Tfall-Q 90% - 10%	Power
SSLL	[25ps; 40ps]	[-30ps; -20ps]	[25ps; 35ps]	[-40ps; -30ps]	81,17ps	48,62ps	24,56ps	16,41ps	12.04u
FFHH	[15ps; 25ps]	[-20ps; -10ps]	[15ps; 25ps]	[-30ps; -20ps]	68,55ps	26,97ps	32,38ps	14,9ps	34.23u
TTNN	[25ps; 35ps]	[-30ps; -20ps]	[15ps; 25ps]	[-30ps; -20ps]	55,93ps	33,79ps	20,64ps	13,9ps	20.43u

Device name	Device type	Length	Width PMOS	Width NMOS
1	Inverter	45nm	P0: 440nm	N0: 220nm
2, 4, 6	Inverter	45nm	P0: 240nm	N0: 240nm
3	Inverter-Z	45nm	P0: 120nm P1: 120nm	N0: 120nm N1: 120nm
5	Inverter-Z	45nm	P0: 240nm P1: 120nm	N0: 240nm N1: 120nm
a	T-Gate	45nm	P0: 240nm	N0: 120nm
c	T-Gate	45nm	P0: 120nm	N0: 120nm
0	Inverter	45nm	P0: 120nm	N0: 120nm


EXPERIMENT 5

5.1. Mục tiêu và yêu cầu thiết kế

Mục tiêu của bài thí nghiệm là thiết kế mạch đếm sử dụng các D-Flip flop đã được tối ưu từ Experiment 4. Mạch được yêu cầu hoạt động ở tần số 4GHz với điện áp nguồn $V_{DD} = 1.0V$ và tải tụ điện $C_{load} = 1fF$. Quá trình kiểm tra được thực hiện thông qua mô phỏng Transient trong môi trường ADE-Explorer để tính toán và đánh giá biên thời gian (timing margin), đảm bảo mạch hoạt động ổn định trong các điều kiện biến đổi khác nhau.

5.2. Analyze and report

5.2.1. State diagram analysis & state table:



Dựa vào giản đồ trạng thái (00 – 01 – 11 – 10 – 00 - ...), ta có bảng chuyển trạng thái (State Table) như sau:


S1	S0	S1+(Next State)	S0+(Next State)
0	0	0	1
0	1	1	1
1	0	0	0
1	1	1	0

5.2.2. Logic Equations & Reset Mechanism


Để đưa mạch về trạng thái khởi tạo $S1S0 = 00$ khi có tín hiệu Reset ($RST = 1$), phương trình logic cho ngõ vào của 2 D-FF được thiết kế như sau:

- $S0_{in} = \overline{RST} + S1$ (Thực hiện bằng 1 cổng NOR 2 ngõ vào)
- $S1_{in} = \overline{RST} \cdot S0$ (Thực hiện bằng 1 cổng NOT và 1 cổng AND 2 ngõ vào)


5.2.3. Schematic and testbench




Hình 69: Schematic cổng logic AND.




Hình 70: Schematic cổng logic NOT.




Hình 71: Schematic cổng logic NOR.




Hình 72: Schematic của D-FF dùng cho mạch đếm Counter.



Hình 73: Schematic tổng thể của mạch đếm (Counter) kết hợp D-FF và logic gates.




Hình 74: Testbench của mạch Counter



Hình 75: Cài đặt thông số cho 2 nguồn CK và RST

5.2.4. Observe from waveform



Hình 76: Đồ thị mô phỏng Transient Response thể hiện hoạt động của mạch đếm 2-bit dùng D-Flip Flop tại các góc PVT khác nhau.


Dựa vào đồ thị mô phỏng, ta có thể rút ra các đánh giá sau về hoạt động của mạch đếm:

1. **Hoạt động của chân Reset (Khởi tạo trạng thái):** Ở giai đoạn đầu, khi tín hiệu /RST ở mức logic (1), mạch lập tức bị ép về trạng thái khởi tạo với ngõ ra S1S0 = 00. Khi tín hiệu /RST tụt xuống mức logic thấp (0), mạch bắt đầu được giải phóng và thực hiện quá trình đếm. Điều này chứng minh cơ chế Reset tích cực mức cao hoạt động hoàn toàn chính xác.
2. **Chu trình đếm (State Sequence):** Các đường gạch dọc màu đỏ và các con số chú thích trên đồ thị cho thấy ngõ ra của mạch tuân thủ tuyệt đối theo đúng giản đồ trạng thái đã thiết kế ban đầu. Mạch đếm vòng theo chu kỳ: 00 – 01 – 11 – 10 – 00.
3. **Tính đồng bộ (Synchronous):** Mọi sự thay đổi trạng thái của S1 và S0 đều xảy ra ngay sau sườn LÊN của xung nhịp đồng hồ /CK. Điều này khẳng định mạch đếm đồng bộ hoạt động đúng dựa trên đặc tính kích hoạt sườn lên của các D-Flip Flop (được thiết kế từ Ex4).

Kết luận: Mạch đếm bằng D-FF đã được thiết kế đúng chức năng logic .


5.2.5. Kết quả mô phỏng và đo đặc thông số tại các góc PVT (Corners)

a) Đo tại corner SSLL:




Hình 77: Kết quả đo đặc chi tiết các thông số thời gian (Setup, Hold, CK-to-Q delay và Trise/Tfall) của Flip-Flop S0 và S1 tại góc SSLL.

b) Đo tại corner FFHH:



Hình 78: Kết quả đo đặc chi tiết các thông số thời gian (Setup, Hold, CK-to-Q delay và Trise/Tfall) của Flip-Flop S0 và S1 tại góc FFHH.


c) Đo tại corner TTNN:



Hình 79: Kết quả đo đặc chi tiết các thông số thời gian (Setup, Hold, CK-to-Q delay và Trise/Tfall) của Flip-Flop S0 và S1 tại góc TTNN.

d) Đo công suất (power):

Ta dùng hàm: “ $average((IT("VDD/MINUS") * VAR("vdd")))$ ” để đo công suất. Kết quả thu được như sau:



Hình 80: Hình ảnh kết quả đo đặc công suất (Power) của mạch đếm tại 3 corner.

Bảng tổng hợp kết quả các thông số đo được:

Flip flop for S0:

Time Corners	Setup time Sim Data 0 (ps)	Hold time Sim Data 0 (ps)	Setup time Sim Data 1 (ps)	Hold time Sim Data 1 (ps)	CK-to-S0 rise delay (ps)	CK-to-S0 fall delay (ps)	Trise-S0 10%-90% (ps)	Tfall-S0 90%-10% (ps)	Power (μ W)
SSLL	145.0846	335.8037	45.25005	354.9154	114.9984	60.8879	28.20042	27.38184	11.84
FFHH	185.164	307.8893	52.18848	314.836	51.52352	41.90755	24.73909	22.68336	20.64
TTNN	178.931	311.121	50.60701	321.069	56.13282	44.03572	23.60065	20.78116	15.78


Flip flop for S1:

Time Corners	Setup time Sim Data 0 (ps)	Hold time Sim Data 0 (ps)	Setup time Sim Data 1 (ps)	Hold time Sim Data 1 (ps)	CK-to- S1 rise delay (ps)	CK-to- S1 fall delay (ps)	Trise-S1 10%- 90% (ps)	Tfall-S1 90%- 10% (ps)	Power (μ W)
SSLL	145.3313	371.5771	96.31414	354.6687	83.33484	60.47683	28.30212	27.29965	11.84
FFHH	181.8338	325.3888	174.7939	318.1662	51.7851	41.66496	24.87621	22.43452	20.64
TTNN	176.928	332.7803	167.4134	323.072	56.46577	43.71213	23.64515	20.60088	15.78

Giải thích: Kết quả mô phỏng cho thấy mạch đếm bị ảnh hưởng rõ rệt bởi các góc PVT. Tại góc SSLL (chậm nhất), thời gian trễ truyền (CK-to-Q) là lớn nhất. Tại góc FFHH (nhanh nhất), mạch có tốc độ đáp ứng cao nhưng bù lại công suất tiêu thụ (Power) đạt mức cực đại (20.64 μ W). Tất cả các thông số đều đo được thành công, chứng tỏ Flip-Flop thiết kế ở Ex4 hoạt động tốt trong hệ thống mạch đếm.

5.3. Calculate timing margin

Để đảm bảo Flip-Flop hoạt động tin cậy dưới các biến thiên của môi trường, ta tiến hành tính khoảng thời gian dự trữ (Timing Margin) dựa theo phương pháp đề xuất tại hình dưới.



Hình 81: Mô hình và các công thức toán học dùng để tính toán Timing Margin cho thời gian Setup và thời gian Hold của D-Flip Flop.

Trong đó:

$$T_{clock_{unc}} = 4\% * T_{cycle_{ideal}} = 4\% * 250ps = 10ps$$

$$T_{setup_{margin}} = T_{setup_{sim}} - (10 + T_{setup_{int}})$$

$$T_{hold_{margin}} = T_{hold_{sim}} - (10 + T_{hold_{int}})$$

Corner TTNN

Path	T_{setup_int}	T_{setup_unc}	T_{setup_sim}	T_{setup_margin}	T_{hold_int}	T_{hold_unc}	T_{hold_sim}	T_{hold_margin}
S0_data0	35	10	178.93	133.93	-20	10	311.12	321.12
S0_data1	25	10	50.60	15.60	-20	10	321.06	331.06
S1_data0	35	10	176.92	131.92	-20	10	332.78	342.78
S1_data1	25	10	167.41	132.41	-20	10	323.07	333.07

Corner SSL

Path	T_{setup_int}	T_{setup_unc}	T_{setup_sim}	T_{setup_margin}	T_{hold_int}	T_{hold_unc}	T_{hold_sim}	T_{hold_margin}
S0_data0	40	10	145.08	95.08	-20	10	335.80	345.80

S0_data1	35	10	45.25	0.25	-30	10	354.91	374.91
S1_data0	40	10	145.33	95.33	-20	10	371.57	381.57
S1_data1	35	10	96.31	51.31	-30	10	354.66	374.66

Corner FFHH

Path	T _{setup_int}	T _{setup_unc}	T _{setup_sim}	T _{setup_margin}	T _{hold_int}	T _{hold_unc}	T _{hold_sim}	T _{hold_margin}
S0_data0	25	10	185.16	150.16	-10	10	307.88	307.88
S0_data1	25	10	52.18	17.18	-20	10	314.83	324.83
S1_data0	25	10	181.83	146.83	-10	10	325.38	325.38
S1_data1	25	10	174.79	139.79	-20	10	318.16	328.16


Nhận xét: Qua các bảng tính toán, tất cả các giá trị Setup Margin và Hold Margin ở cả 3 góc PVT đều lớn hơn 0 (Margin > 0). Do đó, mạch đếm đáp ứng tốt yêu cầu về timing và hoạt động hoàn toàn ổn định.

LABORATORY 4: COMMON SOURCE SINGLE STAGE AMPLIFIER

No.	Objectives	Requirements
1	Understand the operation of the common-source (CS) amplifier and the effect of biasing on gain and swing	• Set device sizes to achieve proper biasing and verify gain, output swing, and input swing
2	Analyze the relationship between gain, output swing, and DC operating point.	• Verify the amplifiers with specific bias condition
3	Learn the design flow of an amplifier	• Design amplifiers to meet given specifications. • Verify gain and bandwidth (BW), and simulate the sine-wave response


EXPERIMENT 1

Mục tiêu: Get knowledge about how the bias conditions affect to an amplifier.



IN-OUT response of an amplifier with CS topology

Ta thấy, VOUT1 tương ứng với đặc tính truyền đạt của mô hình CS phân cực bằng điện trở có độ lợi áp trung bình, VOUT2 tương ứng với mô hình phân cực bằng PMOS mắc diode connected có độ lợi áp bé nhất trong cả ba vì trở kháng tương đương của tải rất nhỏ ($\sim 1/g_m$). VOUT3 cho độ lợi áp lớn nhất vì trở kháng nguồn dòng rất lớn.




DC operating points

Vth_nm3	OP("/NM3" "vth")	506.1m
Vth_nm1	OP("/NM1" "vth")	503.1m
Vth_nm2	OP("/NM2" "vth")	498.3m


Threshold voltages

(VS("/VOUT1") - (VS("/VIN") - OP("/NM1" "vth"))))
(VS("/VOUT2") - (VS("/VIN") - OP("/NM2" "vth"))))
(VS("/VOUT3") - (VS("/VIN") - OP("/NM3" "vth"))))


Viết hàm để vẽ đồ thị giá trị biểu thức $V_{out} - (V_{in} - V_{th})$ phục vụ việc xác định các điểm ranh giới cutoff/saturation/triode



Determine the operating regions of transistor NM1 in topology 1




Determine the operating region of transistor NM2 in topology 2




Determine the operating region of transistor NM3 in topology 3


Curve	Topology	Region	From... to ...	Region of M1
Red	Resistive	Region A	0V - 503.1mV	Cut off
		Region B	503.1mV - 783.34mV	Saturation
		Region C	783.34mV - 1V	Linear
Green	Diode connected	Region A	0V - 498.3mV	Cut off
		Region B	498.3mV - 811.81mV	Saturation
		Region C	811.81mV - 1V	Linear
Blue	Current source	Region A	0V - 506.1mV	Cut off
		Region B	506.1mV - 738.38mV	Saturation
		Region C	738.38mV - 1V	Linear



Đo Q, input max swing và output max swing cho mô hình phân cực bằng tải điện trở



Đo Q, input max swing và output max swing cho mô hình phân cực bằng tải mắc diode connected



Đo Q, input max swing và output max swing cho mô hình phân cực bằng current source

Topology	Optimize Q	Gain (dB) at Q with $\Delta V_{in} = 20mV$	Input max swing	Output max swing
Resistive	$V_{in} =$ $V_{out} =$	8.2dB	280.24mV	687.13mV
Diode connected	$V_{in} =$ $V_{out} =$	-3.02dB	313.51mV	219.35mV
Current source	$V_{in} =$ $V_{out} =$	14.04dB	232.28mV	746.08mV

So sánh ưu và nhược điểm của từng mô hình:

Mạch khuếch đại CS dùng tải điện trở có ưu điểm là đơn giản, dễ phân tích và tuyến tính khá tốt, nhưng muốn gain cao thì phải dùng điện trở lớn nên tốn diện tích và làm giảm headroom. Với tải MOS mắc diode-connected, mạch gọn và dễ tạo bias trong IC, tuy nhiên điện trở tải nhỏ-signal thấp nên gain thường thấp và phi tuyến hơn. Trong khi đó, tải nguồn dòng cho gain lớn nhất vì có điện trở ra rất cao, rất phù hợp cho các mạch analog tích hợp. Nhược điểm của tải nguồn dòng là thiết kế bias phức tạp hơn và cần đủ điện áp phân cực để transistor luôn làm việc ở vùng bão hòa. Vì vậy, tùy mục tiêu thiết kế mà chọn kiểu tải phù hợp: đơn giản, dễ làm hay gain cao.

EXPERIMENT 2

2.1. Mục tiêu thí nghiệm

- Tìm hiểu và mô phỏng 3 cấu trúc khuếch đại Common Source : Tải điện trở (Resistive) , Diode-connected và tải nguồn dòng (current source)
- Xác định điểm làm việc tĩnh Q, độ lợi DC (Gain) và dải biên thiên tín hiệu cực đại (max swing)
- Với $V_{in} = 0.7V$, dòng I_D phải đạt được $50 \pm 5\% \mu A$ và tất cả Nmos, Pmos trong mạch phải ở trạng thái bão hòa

2.2. Quá trình thiết kế và chỉnh sửa

2.2.1. Lý thuyết về điều kiện bão hòa (Saturation)

Đối với Nmos để hoạt động như một bộ khuếch đại tín hiệu và có độ lợi (Gain) cao , nó phải được phân cực để hoạt động trong vùng bão hòa . Điều kiện :

- Điều kiện dẫn : $V_{GS} > V_{THN}$
- Điều kiện bão hòa : $V_{DS} \geq V_{GS} - V_{TH} = V_{OV}$ (V_{OV} là điện áp quá trình – Overdrive Voltage)


Đối với PMOS để nó hoạt động như một nguồn dòng hoặc tải tích cực (active load) cần thỏa mãn :

- Điều kiện dẫn : $V_{SG} > V_{THP}$
- Điều kiện bão hòa : $V_{SD} \geq V_{SG} - V_{THP} = V_{OV}$

2.2.2. Thiết lập và mô phỏng lần 1

Lúc đầu , khi sử dụng các giá trị mặc định cho các biến số $m=1$ và $V_{in} = 0.7V$, $V_{bias} = 0.6V$, mạch hoạt động không như kì vọng

- Thiết lập mạch lần 1 :



Hình 82: Thiết lập mạch lần 1 với các giá trị mặc định

- Kết quả mô phỏng lần 1

Name	Type	Details	Value	Plot	Plot Target	Save	Spec
Idc	expr	OP("NM0" "vd")	21.08u	✓			
Vd	expr	OP("NM0" "vd")	962m	✓			
Vgs	expr	OP("NM0" "vg")	700m	✓			
Vds	expr	OP("NM0" "vd")	487.3m	✓			
vd	expr	OP("NM0" "vg") - OP("NM0" "vd")	212.7m	✓			
Id	expr	OP("NM1" "id")	14.22u	✓			
Vd	expr	OP("NM1" "vd")	298.4m	✓			
Vgs	expr	OP("NM1" "vg")	700m	✓			
Vds	expr	OP("NM1" "vd")	495.9m	✓			
vd	expr	(OP("NM1" "vg") - OP("NM1" "vd"))	204.1m	✓			
Id	expr	OP("NM2" "id")	5.034u	✓			
Vd	expr	OP("NM2" "vd")	700m	✓			
Vgs	expr	OP("NM2" "vg")	511.3m	✓			
vd	expr	(OP("NM2" "vg") - OP("NM2" "vd"))	188.7m	✓			
Id	expr	OP("PM0" "id")	569.2n	✓			
Vd	expr	OP("PM0" "vd")	-995m	✓			
Vgs	expr	OP("PM0" "vg")	-400m	✓			
Vds	expr	OP("PM0" "vd")	-481.1m	✓			
vd	expr	(OP("PM0" "vg") - OP("PM0" "vd"))	-81.13m	✓			
Id	expr	OP("PM1" "id")	-14.22u	✓			
Vd	expr	OP("PM1" "vd")	-701.6m	✓			
Vgs	expr	OP("PM1" "vg")	-701.6m	✓			
Vds	expr	OP("PM1" "vd")	-482.2m	✓			
vd	expr	(OP("PM1" "vg") - OP("PM1" "vd"))	219.4m	✓			

Hình 83: Kết quả mô phỏng lần 1 với các giá trị mặc định

- Nhận xét :

- Về dòng điện

1. Mạch Resitive : I_D chỉ đạt $21.08 \mu A$
2. Mạch Diode-connected : I_D chỉ đạt $14.22 \mu A$

3. Mạch Current Source : I_D chỉ đạt 569.2 nA (gần như bị khóa hoàn toàn)

=> cả 3 mạch đều không đạt $I_D = 50 \mu A$ như kỳ vọng

- Về điện áp

1. Mạch Resistive (Nmos Nm0) :

i. $V_{GS} = 0.7V > V_{THN} = 0.4873V$

ii. $V_{DS} = 0.962V > V_{GS} - V_{TH} = V_{OD} = 0.2127V$

=> Nmos đạt điều kiện bão hòa

2. Mạch Diode-connected

Nmos Nm1

i. $V_{GS} = 0.7V > V_{THN} = 0.4959V$

ii. $V_{DS} = 0.2984V > V_{GS} - V_{TH} = V_{OD} = 0.2041V$

=> Nmos đạt điều kiện bão hòa

Pmos Pm1 : Ta có $V_G = V_D$ nên Pmos này đảm bảo ở vùng bão hòa

3. Mạch Current Source

Nmos Nm2

i. $V_{GS} = 0.7V > V_{THN} = 0.5113V$

ii. $V_{DS} = 0.005V < V_{GS} - V_{TH} = V_{OD} = 0.1887V$

=> Nmos không đạt điều kiện bão hòa và đang rơi vào vùng tuyến tính

Pmos Pm0 :

i. $V_{SG} = 0.4V < V_{THP} = 0.4811V$

=> Pmos Pm0 đang bị cut-off

2.2.3. Tìm thông số linh kiện phù hợp cho mạch Resistive Load


Ta xác định khoảng V_{out} cho mạch này :

- Giới hạn trên : $V_{DD} = 1V$
- Giới hạn dưới : phải lớn hơn V_{OV} để Nmos bão hòa

Theo số liệu chạy mô phỏng : $V_{OV} = 212.7mV$


- Tính toán điểm V_{out} tối ưu : $V_{out} = \frac{V_{DD} + V_{OV}}{2} = \frac{1000 + 212.7}{2} = 606.35 mV$

Ta đặt 1 nguồn dòng DC = 606mV vào cực D của Nmos và đặt biến m của Nmos là m_val chạy mô phỏng DC m_val từ 1 đến 10 .




Hình 84: Thiết lập mạch để tìm m của mạch Resistive Load

Kết quả chạy mô phỏng tìm giá trị m của Nmos để dòng $I_D = 50$:




Hình 85: Kết quả mô phỏng tìm giá trị m của mạch Resistive Load

$$\text{Ta có : R} = \frac{V_{DD} - V_{OUT}}{50.10^{-6}} = \frac{1 - 0.606}{50.10^{-6}} = 7.88 \text{ k}\Omega$$


Kết quả mô phỏng sau khi chỉnh m của Nmos và segment của R





Hình 88: Giá trị điện áp ngõ ra của mạch Resistive Load sau khi điều chỉnh

Lúc này dòng $I_D = 48.72\mu A$ và $V_{out} = 559.8mV$

Các điều kiện bão hòa của Nmos vẫn được đảm bảo

2.2.4. Tìm các thông số cho mạch Diode-connected

Ta xác định khoảng V_{out} cho mạch này


- Giới hạn dưới : tương tự mạch Resistive , để Nmos không bị rơi vào vùng tuyến tính , điện áp ngõ ra không được nhỏ hơn $V_{OV} = 204.1 mV$
- Giới hạn trên : tải Pm1 dẫn điện khi $V_{SG load} > V_{THP}$ nên $V_{DD} - V_{OUT} > V_{THP}$ hay

$$V_{OUT} < V_{DD} - V_{THP} = 1000 - 482.2 \approx 518mV$$

Ta thấy dải swing của mạch này rất hẹp .


- Điểm V_{out} tối ưu là : $V_{OUT} = \frac{518+204}{2} = 361 mV$

Ta chia mạch ra làm 2 Nmos và Pmos riêng biệt , đặt 2 nguồn dòng DC = 361 mV vào cực D của Nmos, Pmos, đặt biến m của Nmos là m_nm1 và Pmos là m_pm1 chạy mô phỏng DC m_val từ 1 đến 15




Hình 89 : Thiết lập mạch để tìm các giá trị m của mạch Diode - connecte

Kết quả chạy mô phỏng tìm giá trị m của Nmos để $I_D = 50\mu A$



Hình 90: Kết quả chạy mô phỏng tìm giá trị m của Nmos mạch Diode - connected

Kết quả chạy mô phỏng tìm giá trị m của Pmos để $I_D = 50\mu A$



Hình 91: Kết quả chạy mô phỏng tìm m Pmos mạch Diode - connected


Vậy với m của Nmos = 3.3 và m của Pmos = 5.4 thì I_D của từng transistor sẽ là $50\mu A$

Ta tiến hành ghép 2 mạch lại như cũ và chỉnh lại các thông số m

The screenshot shows the Virtuoso ADE Explorer interface. The main window displays a table of simulation results for the 'NDM CSLAB4 maestro' project. The table has columns for Name, Type, Details, Value, Plot, Plot Target, Save, and Spec. The table lists various parameters and their values, including vds, vgs, vth, and vov for both NMOS and PMOS transistors. The values are in units of uA, mV, or nA. The table also includes a section for 'Design Variables' on the left, which lists parameters like vbias, vdd, vin, m_val, m_nm1, and m_pm1 with their respective values. The 'Explorer Run Summary' panel on the left shows the simulation results for the '1 Corner' and 'Nominal Corner'.

Name	Type	Details	Value	Plot	Plot Target	Save	Spec
ids_NM0	expr	OP("NM0" "ids")	48.72u				
vds_NM0	expr	OP("NM0" "vds")	559.8m				
vgs_NM0	expr	OP("NM0" "vgs")	700m				
vth_NM0	expr	OP("NM0" "vth")	490.3m				
vov_NM0	expr	(OP("NM0" "vgs") - OP("NM0" "vth"))	209.7m				
ids_NM1	expr	OP("NM1" "ids")	50.07u				
vds_NM1	expr	OP("NM1" "vds")	360.9m				
vgs_NM1	expr	OP("NM1" "vgs")	700m				
vth_NM1	expr	OP("NM1" "vth")	494m				
vov_NM1	expr	(OP("NM1" "vgs") - OP("NM1" "vth"))	206m				
ids_NM2	expr	OP("NM2" "ids")	569.2n				
vds_NM2	expr	OP("NM2" "vds")	5.034m				
vgs_NM2	expr	OP("NM2" "vgs")	700m				
vth_NM2	expr	OP("NM2" "vth")	511.3m				
vov_NM2	expr	(OP("NM2" "vgs") - OP("NM2" "vth"))	188.7m				
ids_PM0	expr	OP("PM0" "ids")	-569.2n				
vds_PM0	expr	OP("PM0" "vds")	-995m				
vgs_PM0	expr	OP("PM0" "vgs")	-400m				
vth_PM0	expr	OP("PM0" "vth")	-481.1m				
vov_PM0	expr	((- OP("PM0" "vgs")) + OP("PM0" "vth"))	-81.13m				
ids_PM1	expr	OP("PM1" "ids")	-50.07u				
vds_PM1	expr	OP("PM1" "vds")	-639.1m				
vgs_PM1	expr	OP("PM1" "vgs")	-639.1m				
vth_PM1	expr	OP("PM1" "vth")	-482.4m				
vov_PM1	expr	((- OP("PM1" "vgs")) + OP("PM1" "vth"))	156.7m				
signal (I)		/NM1/D					
signal (I)		/PM1/D					

Hình 92 : Kết quả mô phỏng mạch Diode - connected sau khi chỉnh m



Hình 93 : Giá trị điện áp ngõ ra mạch Diode-connected sau chỉnh sửa

Lúc này dòng $I_D = 50.07 \mu A$ các điều kiện bão hòa vẫn được đảm bảo


2.2.5. Tìm các thông số cho mạch Current Source Load

Ta xác định khoảng V_{out} cho mạch này


- Giới hạn dưới : để Nmos không bị rơi vào vùng tuyến tính , điện áp ngõ ra không được nhỏ hơn $V_{OV} = 208.6 \text{ mV}$
- Giới hạn trên : tải P_{m0} phải bão hòa để duy trì tính chất của một nguồn dòng (trở kháng ra lớn) , như đã tính toán ở trên khi chọn $V_{bias}=0.6V$ thì Pmos P_{m0} bị cut-off , lúc này ta hạ V_{bias} xuống $0.4V$, ta có V_{SG} lúc này là $0.6V > V_{THP} = 0.482V$ và $V_{SD} = 0.5135V > V_{OV} = 0.1172V$ để Pmos bão hòa . Vậy giới hạn trên là $1 - 0.117 = 883mV$
- Điểm V_{out} tối ưu là : $V_{OUT} = \frac{883+208}{2} = 545.5 \text{ mV}$

Để dễ tính toán và cân bằng công suất ta làm tròn $V_{out} = V_{DD}/2 = 500mV$

Ta chia mạch ra làm 2 Nmos và Pmos riêng biệt , đặt 2 nguồn dòng $DC = 500 \text{ mV}$ vào cực D của Nmos, Pmos, đặt biến m của Nmos là m_{nm2} và Pmos là m_{pm0} chạy mô phỏng DC 2 biến này từ 1 đến 10



Hình 94: Kết quả mô phỏng tìm m Pmos của mạch Current Source Load




Hình 95 : Kết quả mô phỏng tìm m Nmos mạch Current Source Load

Vậy với m của Nmos = 3 và m của Pmos = 8 ta sẽ có được dòng $I_D = 50\mu A$. Ta tiến hành ghép 2 mạch lại như cũ và chỉnh các thông số m .

Name	Type	Details	Value	Plot	Plot Target	Save	Spec
ids_NM0	expr	OP("/NM0" "ids")	48.72u	✓			
ids_NM0	expr	OP("/NM0" "ids")	559.8m	✓			
vgs_NM0	expr	OP("/NM0" "vgs")	700m	✓			
vth_NM0	expr	OP("/NM0" "vth")	490.3m	✓			
vod_NM0	expr	(OP("/NM0" "vgs") - OP("/NM0" "vth"))	209.7m	✓			
ids_NM1	expr	OP("/NM1" "ids")	50.07u	✓			
ids_NM1	expr	OP("/NM1" "ids")	360.9m	✓			
vgs_NM1	expr	OP("/NM1" "vgs")	700m	✓			
vth_NM1	expr	OP("/NM1" "vth")	494m	✓			
vod_NM1	expr	(OP("/NM1" "vgs") - OP("/NM1" "vth"))	206m	✓			
ids_NM2	expr	OP("/NM2" "ids")	50.47u	✓			
ids_NM2	expr	OP("/NM2" "ids")	486.5m	✓			
vgs_NM2	expr	OP("/NM2" "vgs")	700m	✓			
vth_NM2	expr	OP("/NM2" "vth")	491.4m	✓			
vod_NM2	expr	(OP("/NM2" "vgs") - OP("/NM2" "vth"))	208.6m	✓			
ids_PM0	expr	OP("/PM0" "ids")	-50.47u	✓			
ids_PM0	expr	OP("/PM0" "ids")	-513.5m	✓			
vgs_PM0	expr	OP("/PM0" "vgs")	-600m	✓			
vth_PM0	expr	OP("/PM0" "vth")	-482.8m	✓			
vod_PM0	expr	((-OP("/PM0" "vgs")) + OP("/PM0" "vth"))	117.2m	✓			
ids_PM1	expr	OP("/PM1" "ids")	-50.07u	✓			
ids_PM1	expr	OP("/PM1" "ids")	-639.1m	✓			
vgs_PM1	expr	OP("/PM1" "vgs")	-639.1m	✓			
vth_PM1	expr	OP("/PM1" "vth")	-482.4m	✓			
vod_PM1	expr	((-OP("/PM1" "vgs")) + OP("/PM1" "vth"))	156.7m	✓			
VOUT1	signal	/VOUT1		✓		✓	
VOUT2	signal	/VOUT2		✓		✓	
VOUT3	signal	/VOUT3		✓		✓	


Hình 96: Kết quả mô phỏng mạch Current Source Load sau khi chỉnh m



Hình 97: Giá trị điện áp ngõ ra mạch Current Source Load sau chỉnh sửa

Lúc này dòng I_D đã tăng lên $50.47\mu A$ và $V_{OUT} = 486.5mV$

Ta có bảng khảo sát các thông số :




Device Name	Size	Voltage Check
NM1 (M1)	$L_n = 45nm, W_n = 120nm,$ Fingers = 1 , multipliers = 2.76	$V_{TH} = 490.3 \text{ mV}$ $V_{GS} = 700 \text{ mV}$ $V_{DS} = 559.8 \text{ mV}$ $V_{OV} = 209.7 \text{ mV}$ $I_D = 48.72\mu A$ M1 in Saturation Region
PR1 (RD)	Segment Width = 1u , Segment Length = 8u Segment =5 , Segment Connection = Series	
NM2 (M1)	$L_n = 45nm, W_n = 120nm,$ Fingers = 1 , multipliers = 3.3	$V_{TH} = 490.3 \text{ mV}$ $V_{GS} = 700 \text{ mV}$ $V_{DS} = 360.9 \text{ mV}$ $V_{OV} = 206 \text{ mV}$ $I_D = 50.07\mu A$

		M1 in Saturation Region
PM2 (M2)	$L_n = 45\text{nm}, W_n = 120\text{nm},$ Fingers = 1 , multipliers = 5.4	$V_{TH} = 490.3 \text{ mV}$ $V_{GS} = 639.1 \text{ mV}$ $V_{DS} = 639.1 \text{ mV}$ $V_{OV} = 156.7 \text{ mV}$ $I_D = 50.07\mu\text{A}$ M2 in Saturation Region
NM3 (M1)	$L_n = 45\text{nm}, W_n = 120\text{nm},$ Fingers = 1 , multipliers = 3	$V_{TH} = 491.4 \text{ mV}$ $V_{GS} = 700 \text{ mV}$ $V_{DS} = 559.8 \text{ mV}$ $V_{OV} = 208.6 \text{ mV}$ $I_D = 50.47 \mu\text{A}$ M1 in Saturation Region
PM3 (M2)	$L_n = 45\text{nm}, W_n = 120\text{nm},$ Fingers = 1 , multipliers = 8	$V_{TH} = 482.8 \text{ mV}$ $V_{GS} = 600 \text{ mV}$ $V_{DS} = 513.5 \text{ mV}$ $V_{OV} = 117.2 \text{ mV}$ $I_D = 50.47\mu\text{A}$ M2 in Saturation Region

Bảng giá trị thông số của các thiết bị và các giá trị điện áp, dòng điện.

2.3. Tính toán Gain , Input max-swing và Output max-swing

Sau khi chạy mô phỏng DC , quét biến VIN từ 0 đến VDD với bước 0.01V ta có được 3 đường đặc tuyến vào ra của 3 mạch



Hình 98: Đường đặc tuyến vào ra của 3 loại mạch CS

- Vout1 : đây là đặc tuyến vào ra của mạch Resistive Load, có $AV \approx -gmR_D$ và vì R_D là điện trở cố định và nhỏ hơn rất nhiều so với r_o nên độ dốc không quá lớn
- Vout2 : đây là đặc tuyến vào ra của mạch Diode – connected , có

$$AV \approx -\sqrt{\frac{\mu_n(\frac{W}{L})_n}{\mu_p(\frac{W}{L})_p}} \text{ vì } AV \text{ tỉ lệ với căn bậc 2 của kích thước chứ không phải trở kháng ngõ}$$


ra nên mạch có độ dốc rất thấp

- Vout3 : đây là đặc tuyến vào ra của mạch Current Source Load , có $AV \approx -gm.ro$ và vì r_o có giá trị rất lớn , từ vài chục k Ω đến vài trăm k Ω nên độ dốc là lớn nhất so với 2 mạch còn lại

2.3.1. Tính toán độ lợi (Gain)

Với yêu cầu $\Delta V_{IN} = 20\text{mV}$ ta lần lượt đo giá trị V_{OUT} tại $V_{IN} = 690\text{mV}$ và 710mV cho cả 3 đường đặc tuyến

- Mạch Current Source




Hình 99 : Tính toán độ lợi của mạch Current Source

$$\text{Gain} = \frac{\Delta V_{OUT}}{\Delta V_{IN}} = \frac{437.76 - 537.58}{710 - 690} = -4.991 \text{ V/V}$$

$$\text{Đổi sang dB : Gain (dB)} = 20 \cdot \log_{10}^{4.991} = 13.96 \text{ dB}$$

- Mạch Diode – connected




Hình 100 : Tính toán độ lợi của mạch Diode - connected

$$\text{Gain} = \frac{\Delta V_{OUT}}{\Delta V_{IN}} = \frac{353.64 - 368.23}{710 - 690} = -0.73 \text{ V/V}$$

$$\text{Đổi sang dB : Gain (dB)} = 20 \cdot \log_{10}^{0.73} = -2.74 \text{ dB}$$

- Mạch Resistive Load




Hình 101: Tính toán độ lợi của mạch Resistive Load

$$\text{Gain} = \frac{\Delta V_{OUT}}{\Delta V_{IN}} = \frac{537.83 - 581.97}{710 - 690} = -2.207 \text{ V/V}$$


$$\text{Đổi sang dB : Gain (dB)} = 20 \cdot \log_{10}^{2.207} = 6.88 \text{ dB}$$

2.3.2. Tính toán Output max-swing và Input max-swing



Ta sẽ lấy điểm A cố định ở giá trị $V_{in} = V_{TH}$ và sau đó trượt marker dọc xuống đường đặc tuyến tới giá trị mà tại $V_{in} = V_{in1}$ thì $V_{out} = V_{in1} - V_{TH}$

- Mạch Current Source Load




Hình 102: Tính toán I/O max-swing của mạch Current Source Load

Input max-swing : $\Delta V_{IN} = V_{IN_A} - V_{IN_B} = 755 - 491 = 264$ mV

Output max-swing : $\Delta V_{OUT} = V_{OUT_A} - V_{OUT_B} = 979 - 262 = 717$ mV

- Mạch Resitive Load




Hình 103 : Tính toán I/O max-swing của mạch Resitive Load

Input max-swing : $\Delta V_{IN} = V_{IN_A} - V_{IN_B} = 818 - 490 = 328$ mV

Output max-swing : $\Delta V_{OUT} = V_{OUT_A} - V_{OUT_B} = 932 - 327 = 605$ mV

- Mạch Diode – connected



Hình 104: Tính toán I/O max-swing của mạch Diode - connected

Input max-swing : $\Delta V_{IN} = V_{IN_A} - V_{IN_B} = 791 - 494 = 297 \text{ mV}$

Output max-swing : $\Delta V_{OUT} = V_{OUT_A} - V_{OUT_B} = 524 - 298 = 226 \text{ mV}$

Bảng tổng kết giá trị độ lợi và I/O max-swing của các mạch:

Topology	Optimize Q	Gain (dB) at Q with $\Delta V_{IN} = 20\text{mV}$	Input max-swing	Output max-swing
Resistive Load	$V_{IN} = 0.7\text{V}$ $V_{OUT} = 559.8\text{mV}$	6.88	328mV	605mV
Diode - connected	$V_{IN} = 0.7\text{V}$ $V_{OUT} = 360.9\text{mV}$	-2.74	297mV	226mV
Current Source Load	$V_{IN} = 0.7\text{V}$ $V_{OUT} = 486.5\text{mV}$	13.96	264mV	717mV

Câu hỏi : Liệu các điều kiện phân cực trong Thí nghiệm 2 có phải là điểm vận hành tối ưu Q cho độ khuếch đại và biên độ dao động hay không ?

1. Đối với mạch Resistive Load (Tải điện trở)

- **Về Swing:** Điểm Mid-swing lý tưởng theo tính toán Headroom là 605mV. Giá trị thực tế đạt được là 559.8mV
- **Đánh giá:** Điểm Q này hơi thấp hơn điểm giữa một chút, làm dải Swing phía dưới bị hẹp lại sớm hơn phía trên. Tuy nhiên, mức 560mV vẫn đảm bảo Nmos nằm sâu trong vùng bão hòa $560\text{mV} > 210\text{mV}$
- **Kết luận:** Khá tối ưu cho cả Gain và Swing.

2. Đối với mạch Diode-connected Load

- **Về Swing:** Điểm Mid-swing lý tưởng là 362mV. Giá trị thực tế đạt được là 360.9mV.
- **Đánh giá:** Đây là mạch đạt độ tối ưu về Swing cao nhất trong 3 mạch. Điểm Q nằm gần như chính xác tại trung tâm dải hoạt động hẹp của nó.
- **Về Gain:** Do đặc thù cấu trúc, Gain của mạch này rất thấp -2.74dB và ít thay đổi theo điểm Q miễn là cả hai con Transistor đều bão hòa.
- **Kết luận:** Tối ưu tuyệt đối cho dải Swing của cấu trúc này.

3. Đối với mạch Current Source Load (Tải nguồn dòng)

- **Về Swing:** Điểm Mid-swing lý tưởng là 546mV. Giá trị thực tế là 486.5mV
- **Về Gain:** Mạch này có đường đặc tuyến VTC dốc đứng nhất quanh vùng $V_{DD}/2$. Việc đặt V_{OUT} tại 486.5mV giúp mạch rơi vào đúng đoạn có độ dốc cực đại, mang lại Gain cao nhất 13.96dB
- **Đánh giá:** Dù lệch khoảng 60mV so với điểm giữa của Swing lý thuyết, nhưng giá trị $V_{DD}/2$ này mang lại sự cân bằng hoàn hảo giữa độ lớn tín hiệu và độ lợi khuếch đại.
- **Kết luận:** Tối ưu nhất cho Gain và đạt mức tốt cho Swing.

EXPERIMENT 3

3.1. Mục tiêu thí nghiệm


- Hiểu rõ nguyên lý hoạt động và cách thiết kế của mạch khuếch đại Common Source (Cực nguồn chung) trên công nghệ 45nm CMOS.
- Khảo sát và so sánh đặc tính (Gain, Bandwidth, Output Swing) của 3 cấu trúc tải khác nhau: Tải điện trở (Resistive load), Tải mắc Diode (Diode-connected load) và Tải nguồn dòng (Current source load).
- Nắm vững quy trình mô phỏng tín hiệu nhỏ (AC Analysis) và phân tích miền thời gian (Transient Analysis) trên phần mềm Cadence Virtuoso.

3.2. Giới thiệu

Mạch khuếch đại Common Source (CS) là cấu trúc cơ bản và được sử dụng rộng rãi nhất trong thiết kế vi mạch tương tự do khả năng cung cấp độ lợi điện áp cao. Tuy nhiên, đặc tính của mạch phụ thuộc rất lớn vào linh kiện được sử dụng làm tải ở cực Drain.

Trong bài thí nghiệm này, ta sẽ khảo sát 3 loại tải phổ biến:

- + Tải điện trở: Cấu trúc đơn giản, tuyến tính tốt, nhưng tốn diện tích layout và có sự đánh đổi lớn giữa Gain và điện áp Headroom.
- + Tải mắc Diode: Sử dụng PMOS nối cực Gate và Drain. Cung cấp băng thông (Bandwidth) rất lớn nhưng độ lợi (Gain) lại rất thấp do trở kháng ngõ ra nhỏ.
- + Tải nguồn dòng: Cung cấp trở kháng ngõ ra cực kỳ lớn (r_o), giúp mạch đạt được độ lợi tối đa, nhưng làm thu hẹp đáng kể dải dao động tín hiệu ngõ ra (Output Swing).



Hình 105: Sơ đồ nguyên lý 3 cấu trúc mạch khuếch đại Common Source.

3.3. Phân tích

Topology	Resistive load	Diode-connected load	Current source load
PVT	TT – 1.0V – 25°C	TT – 1.0V – 25°C	TT – 1.0V – 25°C
Device	PMOS: <i>pmos1v_lvt</i> NMOS: <i>nmos1v_lvt</i>	PMOS : <i>pmos1v_lvt</i> NMOS : <i>nmos1v_lvt</i>	PMOS : <i>pmos1v_lvt</i> NMOS : <i>nmos1v_lvt</i>
I_D	70uA ±10%	70uA ±10%	70uA ±10%
C_{load}	10fF	10fF	10fF
Input common mode	0.65V	0.65V	0.65V
Output common mode	...	...	...
Gain at DC	> 6dB	> 0dB	> 10dB
Output max swing (Headroom)	As much as possible	As much as possible	As much as possible
3-dB bandwidth	> 1GHz	> 1GHz	> 1GHz

- Điều kiện bão hòa

Đối với NMOS để nó hoạt động như một bộ khuếch đại tín hiệu và có độ lợi (Gain) cao , nó phải được phân cực để hoạt động trong vùng bão hòa . Điều kiện :

+ Điều kiện dẫn : $V_{GS} > V_{THN}$.

+ Điều kiện bão hòa : $V_{DS} \geq V_{GS} - V_{THN} = V_{OV_N}$ (Overdrive Voltage).

Đối với PMOS để nó hoạt động như một nguồn dòng hoặc tải tích cực (active load) cần thỏa mãn:


+ Điều kiện dẫn : $V_{SG} > V_{THP}$

+ Điều kiện bão hòa : $V_{SD} \geq V_{SG} - V_{THP} = V_{OV_P}$

- Tính toán và xác định điện áp ngõ ra (Output Common Mode - V_{out}) lý tưởng

Để mạch khuếch đại tốt và có khoảng dao động tín hiệu (Swing) lớn nhất, ta phải tính toán trước mức điện áp DC tại ngõ ra V_{out} sao cho các transistor không bị rơi vào vùng Triode.

Đề bài yêu cầu tín hiệu ngõ vào DC là $V_{in} = 0.65V$.



Hình 106: Mạch thử nghiệm (Testbench) với tải nguồn dòng lý tưởng 70uA.

Mạch 1: Resistive Load – Tải Điện Trở:

- Với NMOS (M1): Điện áp ngưỡng $V_{THN} = 0.4916V$. (Đo bằng Caculator).

Name	Type	Details	Value	Plot	Plot 1
	signal	/VIN			
	signal	/VOUT4			
	signal	/VOUT5			
	signal	/VOUT6			
	expr	OP("/NM0" "vth")	491.6m		

Hình 107: Kết quả mô phỏng điện áp ngưỡng (V_{TH}) của NMOS.



- Điện áp vượt ngưỡng của M1: $V_{OV_N} = V_{GS} - V_{THN} = V_{in} - V_{THN} = 0.65 - 0.4916 = 0.1584V$.

=> Để NMOS (M0) nằm ở vùng bão hòa, điều kiện bắt buộc là $V_{DS} \geq V_{OV_N}$. Tức: $V_{OUT} \geq 0.1584V$.

- Giới hạn dưới: $V_{OUT1} > 0.1584V$.

- Giới hạn trên: $V_{DD} = 1.0V$.

=> Chọn điểm lý tưởng là $V_{OUT1} = \frac{0.1548+1.0}{2} = 0.5774 \Rightarrow 0.5V \rightarrow 0.6V$ để tối đa hóa độ rộng swing cả 2 chiều lên và xuống.



Hình 108: Thông số điểm làm việc tĩnh (DC Operating Point) của NMOS mạch tải điện trở.

+ Cấp nguồn $V_{IN} = 0.65V$ vào cực Gate NMOS. Thiết lập $idc = 70\mu A$.

+ Thay đổi multipliers của NMOS từ 5 $\rightarrow$ 12.

=> Đo điện áp tại cực Drain. Ta thấy được tại giá trị multipliers = 6 thì $V_{OUT} = 0.472V$ là con số gần nhất với V_{OUT1} ta tính toán trước đó. Các khoảng còn lại con số cách khá xa. Đồng thời cũng nằm trong vùng 2: Saturation.

Mạch 2: Diode-Connected Load – Tải Diode:

Tải lúc này là PMOS (PM0) nối cực Gate với cực Drain. Mạch nối Diode luôn nằm ở vùng bão hòa, nhưng nó cần tiêu tốn một khoản điện áp lớn để dẫn dòng $70\mu A$.

- Với PMOS (M0): Điện áp ngưỡng $|V_{THP}| = 0.482V$. (Đo bằng Caculator).

signal	/VIN			
signal	/VOUT4			
signal	/VOUT5			
signal	/VOUT6			
expr	OP("/NM0" "vth")	491.6m		
expr	OP("/PM0" "vth")	-483m		
expr	OP("/PM1" "vth")	-482.4m		


Hình 109: Kết quả mô phỏng điện áp ngưỡng (V_{TH}) của NMOS.

- Điều kiện PM2 dẫn: $|V_{SG}| > |V_{THP}| = 0.482V$. Mà $|V_{SG}| = V_{DD} - V_{OUT} = 1.0 - V_{OUT}$.

$$\Rightarrow 1.0 - V_{OUT} > 0.482 \Rightarrow V_{OUT} < 0.518V$$

$$\Rightarrow \text{Kết hợp với điều kiện } V_{OUT1} > 0.1584V \text{ của NM0} \Rightarrow V_{OUT2} = \frac{0.518 + 0.1548}{2} = 0.3364 \approx$$

$0.3V \rightarrow 0.35V$. Khoảng Swing của mạch này sẽ rất bé.



Hình 110: Thông số điểm làm việc tĩnh của PMOS mạch tải Diode.


$\Rightarrow$ Đo điện áp tại cực Gate. Ta thấy được tại giá trị multipliers = 8 thì $V_{OUT} = 0.351V$ là con số phù hợp nhất với V_{OUT2} ta tính toán trước đó. Các khoảng còn lại con số cách khá xa. Đồng thời cũng nằm trong vùng 2: Saturation.

Mạch 3: Current Source Load – Tải nguồn dòng:

Tải PMOS (PM1) cung cấp dòng không đổi. PM1 cần bão hòa, tức $V_{SD} \geq |V_{OV_P}|$.

- Để swing rộng nhất, ta sẽ thiết kế sao cho PM1 có $|V_{OV_P}|$ rất nhỏ (khoảng 0.1V). Nghĩa là PM1 cần $V_{SD} \geq 0.1V \Rightarrow V_{DD} - V_{OUT} \geq 0.1 \Rightarrow V_{OUT} \leq 0.9V$.

=> Phạm vi hợp lệ là từ 0.15V đến 0.9V => $V_{OUT3} \approx 0.5V$.




Hình 111: Thông số điểm làm việc tĩnh của PMOS mạch tải Nguồn dòng.

=> Đo điện áp tại cực Drain. Ta thấy được tại giá trị multipliers = 19 thì $V_{OUT} = 0.5237V$ là con số phù hợp nhất với V_{OUT3} ta tính toán trước đó. Các khoảng còn lại con số cách khá xa. Đồng thời cũng nằm trong vùng 2: Saturation.

3.3.1. Phân tích DC

Sau khi đã setup các thông số từ mạch thử nghiệm sử dụng nguồn lí tưởng 70uA, tiến hành schematic mạch chính gồm đầy đủ các tải PR1, NM2, NM3.



Hình 112: Sơ đồ mạch khuếch đại hoàn chỉnh với thông số kích thước (Sizing) cuối cùng.

Ta tiến hành chạy ADE để kiểm tra lại các giá trị V_{OUT} có còn phù hợp không vì đã xuất hiện thêm các NM2, NM3, PR1.

Ta có thông số PR1 cần setup từ V_{OUT1} đã tính trước đó: $R_D = \frac{V_{DD} - V_{OUT1}}{70.10^{-6}} = \frac{1 - 0.472}{70.10^{-6}} = 7.55 \text{ k}\Omega$.

Đồng thời các multipliers của NM2, NM3 sẽ tương tự NM1 = 6.

vds_NM1	expr	OP("/NM1" "vds")	424.5m	✓
vod_NM1	expr	(OP("/NM1" "vgs") - OP("/NM1" "vth"))	157.5m	✓
vth_NM1	expr	OP("/NM1" "vth")	492.5m	✓
vgs_NM1	expr	OP("/NM1" "vgs")	650m	✓
ids_NM1	expr	OP("/NM1" "ids")	67.4u	✓
vds_NM2	expr	OP("/NM2" "vds")	363.2m	✓
vod_NM2	expr	(OP("/NM2" "vgs") - OP("/NM2" "vth"))	156m	✓
vth_NM2	expr	OP("/NM2" "vth")	494m	✓
vgs_NM2	expr	OP("/NM2" "vgs")	650m	✓
vds_PM2	expr	OP("/PM2" "vds")	-636.8m	✓
vod_PM2	expr	((- OP("/PM2" "vgs")) + OP("/PM2" "vth"))	154.4m	✓
vth_PM2	expr	OP("/PM2" "vth")	-482.4m	✓
vgs_PM2	expr	OP("/PM2" "vgs")	-636.8m	✓
ids_PM2	expr	OP("/PM2" "ids")	-63.73u	✓
vds_NM3	expr	OP("/NM3" "vds")	495.8m	✓
vod_NM3	expr	(OP("/NM3" "vgs") - OP("/NM3" "vth"))	158.8m	✓
vth_NM3	expr	OP("/NM3" "vth")	491.2m	✓
vgs_NM3	expr	OP("/NM3" "vgs")	650m	✓
vds_PM3	expr	OP("/PM3" "vds")	-504.2m	✓
vod_PM3	expr	((- OP("/PM3" "vgs")) + OP("/PM3" "vth"))	67.15m	✓
vth_PM3	expr	OP("/PM3" "vth")	-482.9m	✓
vgs_PM3	expr	OP("/PM3" "vgs")	-550m	✓
ids_PM3	expr	OP("/PM3" "ids")	-71.27u	✓

Hình 113: Bảng thông số tĩnh (DC Operating Point) của toàn hệ thống trước tinh chỉnh.

=> Ta thấy được rằng hầu hết các thông số đều đã thỏa yêu cầu ban đầu của đề bài. Các I_D đều nằm trong khoảng $70\mu A \pm 10\%$. Nhưng thông số ở PM2 / Mạch Diode-connected = 63.73μ nằm ở biên độ giới hạn, ta xem xét chỉnh sửa để có chỉ số I_D đẹp hơn.

vds_NM1	expr	OP("/NM1" "vds")	424.5m	✓
vod_NM1	expr	(OP("/NM1" "vgs") - OP("/NM1" "vth"))	157.5m	✓
vth_NM1	expr	OP("/NM1" "vth")	492.5m	✓
vgs_NM1	expr	OP("/NM1" "vgs")	650m	✓
ids_NM1	expr	OP("/NM1" "ids")	67.4u	✓
vds_NM2	expr	OP("/NM2" "vds")	326.3m	✓
vod_NM2	expr	(OP("/NM2" "vgs") - OP("/NM2" "vth"))	155m	✓
vth_NM2	expr	OP("/NM2" "vth")	495m	✓
vgs_NM2	expr	OP("/NM2" "vgs")	650m	✓
vds_PM2	expr	OP("/PM2" "vds")	-673.7m	✓
vod_PM2	expr	((- OP("/PM2" "vgs")) + OP("/PM2" "vth"))	191.5m	✓
vth_PM2	expr	OP("/PM2" "vth")	-482.3m	✓
vgs_PM2	expr	OP("/PM2" "vgs")	-673.7m	✓
ids_PM2	expr	OP("/PM2" "ids")	-71.58u	✓
vds_NM3	expr	OP("/NM3" "vds")	495.8m	✓
vod_NM3	expr	(OP("/NM3" "vgs") - OP("/NM3" "vth"))	158.8m	✓
vth_NM3	expr	OP("/NM3" "vth")	491.2m	✓
vgs_NM3	expr	OP("/NM3" "vgs")	650m	✓
vds_PM3	expr	OP("/PM3" "vds")	-504.2m	✓
vod_PM3	expr	((- OP("/PM3" "vgs")) + OP("/PM3" "vth"))	67.15m	✓
vth_PM3	expr	OP("/PM3" "vth")	-482.9m	✓
vgs_PM3	expr	OP("/PM3" "vgs")	-550m	✓
ids_PM3	expr	OP("/PM3" "ids")	-71.27u	✓

Hình 114: Bảng thông số tĩnh của hệ thống sau khi tinh chỉnh kích thước mạch tải Diode.


=> Ta thấy được rằng ở ids PM2 đã được tăng lên 71.58uA, tốt hơn rất nhiều so với 63.73u trước kia.

Device name	Size	Voltage check
NM1 (M1)	$L_n = 45nm, W_n = 120nm,$ $fingers = 1, multipliers = 6$	$V_{TH} = 492.5mV,$ $V_{GS} = 650mV,$ $V_{DS} = 424.5mV,$ $V_{OV} = 157.5mV,$ $I_D = 67.4uA$ $\rightarrow NM1 \text{ in } 2 \text{ region}$
PR1 (RD)	Segment Width = 1u, Segment Length = 7.55u, Segment = 5, Segment Connection = Series	
NM2 (M1)	$L_n = 45nm, W_n = 120nm,$	$V_{TH} = 494.5mV,$

	$fingers = 1, multipliers = 7$	$V_{GS} = 650mV,$ $V_{DS} = 326.25mV,$ $V_{OV} = 155mV,$ $I_D = 71.58\mu A$ $\rightarrow NM2 \text{ in } 2 \text{ region}$
PM2 (M2)	$L_n = 45nm, W_n = 120nm,$ $fingers = 1, multipliers = 6$	$V_{TH} = -482.3mV,$ $V_{GS} = -673.7mV,$ $V_{DS} = -673.3mV,$ $V_{OV} = -191.4mV,$ $I_D = -71.58\mu A$ $\rightarrow PM2 \text{ in } 2 \text{ region}$
NM3 (M1)	$L_n = 45nm, W_n = 120nm,$ $fingers = 1, multipliers = 6$	$V_{TH} = 491.2mV,$ $V_{GS} = 650mV,$ $V_{DS} = 495.8mV,$ $V_{OV} = 158.8mV,$ $I_D = 71.27\mu A$ $\rightarrow NM3 \text{ in } 2 \text{ region}$
PM3 (M2)	$L_n = 45nm, W_n = 120nm,$ $fingers = 1, multipliers = 19$	$V_{TH} = -482.8mV,$ $V_{GS} = -550mV,$ $V_{DS} = -504.17mV,$ $V_{OV} = -67.2mV,$ $I_D = -71.27\mu A,$ $V_{bias} = 0.45V$ $\rightarrow PM3 \text{ in } 2 \text{ region}$

- Tính toán Gain, Input Max-Swing, Output Max-swing

Sau khi chạy mô phỏng DC , quét biến VIN từ 0 đến VDD với bước 0.01V ta có được 3 đường đặc tuyến vào ra của 3 mạch



Hình 115: Đặc tuyến truyền đạt điện áp ngõ vào - ngõ ra (VTC) của 3 cấu trúc mạch.


+ Vout1 : đây là đặc tuyến vào ra của mạch Resistive Load, có $AV \approx -gmR_D$ và vì R_D là điện trở cố định và nhỏ hơn rất nhiều so với r_o nên độ dốc không quá lớn.

+ Vout2 : đây là đặc tuyến vào ra của mạch Diode – connected , có $AV \approx -\sqrt{\frac{\mu_n(\frac{W}{L})_n}{\mu_p(\frac{W}{L})_p}}$ vì AV tỉ lệ với căn bậc 2 của kích thước chứ không phải trở kháng ngõ ra nên mạch có độ dốc rất thấp .

+ Vout3 : đây là đặc tuyến vào ra của mạch Current Source Load , có $AV \approx -gm \cdot r_o$ và vì r_o có giá trị rất lớn , từ vài chục k Ω đến vài trăm k Ω nên độ dốc là lớn nhất so với 2 mạch còn lại


- Độ lợi (GAIN):

Với yêu cầu $\Delta V_{IN} = 20mV$ ta lần lượt đo giá trị V_{OUT} tại $V_{IN} = 640mV$ và $660mV$ cho cả 3 đường đặc tuyến .



Hình 116: Phương pháp lý thuyết để xác định độ lợi (Gain) từ đồ thị VTC.

Mạch Resistive Load:




Hình 117: Đo lường độ lợi tín hiệu nhỏ của mạch Resistive Load.

$$\text{Gain} = \frac{\Delta V_{OUT}}{\Delta V_{IN}} = \frac{-61.1515}{20} = -3.05758 \text{ V/V}$$

Đổi sang dB : $\text{Gain (dB)} = 20 \cdot \log_{10}^{3.05758} = 9.7 \text{ dB} > 6\text{dB}$ (thỏa yêu cầu).

Mạch Diode-connected Load:




Hình 118: Đo lường độ lợi tín hiệu nhỏ của mạch Diode-connected Load.

$$\text{Gain} = \frac{\Delta V_{OUT}}{\Delta V_{IN}} = \frac{-20.521}{20} = -1.026 \text{ V/V}$$

Đổi sang dB : Gain (dB) = $20 \cdot \log_{10}^{1.026} = 0.223 \text{ dB} > 0\text{dB}$ (thỏa yêu cầu).

Mạch Current Source:




Hình 119: Đo lường độ lợi tín hiệu nhỏ của mạch Current Source Load.

$$\text{Gain} = \frac{\Delta V_{OUT}}{\Delta V_{IN}} = \frac{-115.907}{20} = -5.7953 \text{ V/V}$$

Đổi sang dB : Gain (dB) = $20 \cdot \log_{10}^{5.7953} = 15.26 \text{ dB} > 10\text{dB}$ (thỏa yêu cầu).


- Input/Output Max-Swing

Ta sẽ lấy điểm A cố định ở giá trị $V_{in} = V_{THN}$ và sau đó trượt marker dọc xuống đường đặc tuyến tới giá trị mà tại $V_{in} = V_{in1}$ thì $V_{out} = V_{in1} - V_{THN}$



Hình 120: Phương pháp lý thuyết để xác định dải dao động tín hiệu (Input/Output Max Swing).

Mạch Resistive Load:



Hình 121: Xác định dải dao động của mạch Resistive Load.

Input max-swing : $\Delta V_{IN} = V_{IN_A} - V_{IN_B} = 230 \text{ mV}$

Output max-swing : $\Delta V_{OUT} = V_{OUT_A} - V_{OUT_B} = 628.5mV$

Mạch Diode-connected:




Hình 122: Xác định dải dao động của mạch Diode-connected Load.

Input max-swing : $\Delta V_{IN} = V_{IN_A} - V_{IN_B} = 241.4 \text{ mV}$

Output max-swing : $\Delta V_{OUT} = V_{OUT_A} - V_{OUT_B} = 239.7 \text{ mV}$

Mạch Current Source:



Hình 123: Xác định dải dao động của mạch Current Source Load.

Input max-swing : $\Delta V_{IN} = V_{IN_A} - V_{IN_B} = 219.9 \text{ mV}$

Output max-swing : $\Delta V_{OUT} = V_{OUT_A} - V_{OUT_B} = 752.5 \text{ mV}$

Bảng tổng kết:


Topology	Optimize Q	Gain (dB) at Q with $\Delta V_{IN} = 20mV$	Max swing input	Max swing output
Resistive	$V_{IN} = 0.65V$, $V_{OUT} = 424.86mV$	9.7dB	230.9mV	628.476mV
Diode connected	$V_{IN} = 0.65V$, $V_{OUT} = 326.268mV$	0.222dB	241.4mV	239.729mV
Current source	$V_{IN} = 0.65V$, $V_{OUT} = 497.095mV$	15.26dB	219.9mV	752.493mV

3.3.2. Phân tích AC

Mục đích của AC Analysis là khảo sát đáp ứng tần số của 3 mạch khuếch đại tín hiệu nhỏ quanh điểm tĩnh Q ($V_{IN} = 0.65V$).

CDF Parameter	Value	Display
Noise file name		off
Number of noise/freq pairs	0	off
DC voltage	vin V	off
AC magnitude	1 V	off
AC phase	0	off
XF magnitude		off
PAC magnitude		off
PAC phase		off
Temperature coefficient 1		off
Temperature coefficient 2		off
Nominal temperature		off

Hình 124: Thiết lập thông số biên độ (AC Magnitude) cho mô phỏng tín hiệu nhỏ.



Hình 125: Đồ thị Bode biểu diễn đáp ứng tần số của 3 cấu trúc khuếch đại.

VOUT1_GAIN	expr	value(dB20(VF("/VOUT1")) 1)	9.716	✓
VOUT2_GAIN	expr	value(dB20(VF("/VOUT2")) 1)	226m	✓
VOUT3_GAIN	expr	value(dB20(VF("/VOUT3")) 1)	15.29	✓
VOUT1_BW_3db	expr	bandwidth(VF("/VOUT1") 3 "low")	2.138G	✓
VOUT2_BW_3db	expr	bandwidth(VF("/VOUT2") 3 "low")	7.83G	✓
VOUT3_BW_3db	expr	bandwidth(VF("/VOUT3") 3 "low")	1.287G	✓
VOUT1_AC	expr	dB20(VF("/VOUT1"))		✓
VOUT2_AC	expr	dB20(VF("/VOUT2"))		✓
VOUT3_AC	expr	dB20(VF("/VOUT3"))		✓
	signal	/VIN		□
	signal	/VOUT1		□
	signal	/VOUT2		□
	signal	/VOUT3		□

Hình 126: Bảng kết quả mô phỏng thông số AC (AC Gain và 3-dB Bandwidth).

Từ đồ thị Bode và bảng số liệu xuất ra, ta có các đánh giá sau:

+ Mạch Resistive Load (Đường màu đỏ): Độ lợi DC đạt 9.716 dB và Băng thông 3-dB (3-dB BW) đạt 2.138 GHz. Kết quả này thỏa mãn hoàn toàn chỉ tiêu đề ra (Gain > 6 dB, BW > 1 GHz).

+ Mạch Diode-connected Load (Đường màu vàng): Mạch có độ lợi thấp nhất, chỉ đạt 0.226 dB (thỏa mãn > 0 dB). Tuy nhiên, đổi lại, băng thông của mạch này lại rộng nhất trong cả 3 mạch, lên đến 7.83 GHz. Điều này phản ánh đúng lý thuyết: trở kháng tải $\approx 1/g_m$ rất nhỏ làm giảm Gain nhưng đẩy cực (pole) của hệ thống ra xa tần số cao.


+ Mạch Current Source Load (Đường màu xanh lá): Nhờ trở kháng tải lớn (r_o của PMOS), mạch đạt được độ lợi cao nhất là 15.29 dB (vượt chỉ tiêu > 10 dB). Tuy nhiên, hiệu ứng Miller và trở kháng ngõ ra lớn khiến băng thông của mạch bị thu hẹp lại, chỉ còn 1.287 GHz (nhưng vẫn thỏa điều kiện > 1 GHz).

Name	Type	Details	Value
Filter	Filter	Filter	Filter
Vin1	expr	cross(((VS("/VOUT1") - VS("/VIN")) + 0.4925) 0 1 "falling")	723.4m
Vin2	expr	cross(((VS("/VOUT2") - VS("/VIN")) + 0.495) 0 1 "falling")	736.4m
Vin3	expr	cross(((VS("/VOUT3") - VS("/VIN")) + 0.4912) 0 1 "falling")	711.1m
vds_NM1	expr	OP("/NM1" "vds")	424.5m
vod_NM1	expr	(OP("/NM1" "vgs") - OP("/NM1" "vth"))	157.5m
ids_NM1	expr	OP("/NM1" "ids")	67.4u
vds_NM2	expr	OP("/NM2" "vds")	326.3m
vod_NM2	expr	(OP("/NM2" "vgs") - OP("/NM2" "vth"))	155m
vds_PM2	expr	OP("/PM2" "vds")	-673.7m
vod_PM2	expr	((- OP("/PM2" "vgs")) + OP("/PM2" "vth"))	191.5m
ids_PM2	expr	OP("/PM2" "ids")	-71.58u
vds_NM3	expr	OP("/NM3" "vds")	495.8m
vod_NM3	expr	(OP("/NM3" "vgs") - OP("/NM3" "vth"))	158.8m
vds_PM3	expr	OP("/PM3" "vds")	-504.2m
vod_PM3	expr	((- OP("/PM3" "vgs")) + OP("/PM3" "vth"))	67.14m
ids_PM3	expr	OP("/PM3" "ids")	-71.27u
VOUT1_GAIN	expr	value(dB20(VF("/VOUT1")) 1)	9.716
VOUT2_GAIN	expr	value(dB20(VF("/VOUT2")) 1)	226m
VOUT3_GAIN	expr	value(dB20(VF("/VOUT3")) 1)	15.29
VOUT1_BW_3db	expr	bandwidth(VF("/VOUT1") 3 "low")	2.138G
VOUT2_BW_3db	expr	bandwidth(VF("/VOUT2") 3 "low")	7.83G
VOUT3_BW_3db	expr	bandwidth(VF("/VOUT3") 3 "low")	1.287G


Hình 127: Bảng tổng hợp thông số hệ thống tự động xuất từ công cụ Calculator.

3.3.3. Phân tích Transient


Phân tích miền thời gian giúp kiểm chứng hoạt động của mạch khi cấp một tín hiệu hình sin thực tế ($V_{p-p} = 20mV$, tần số 1Ghz) cộng chồng lên điện áp phân cực DC (0.65V).



Hình 128: Đáp ứng miền thời gian (Transient) và độ lợi thực tế của mạch Resistive Load.



Hình 129: Đáp ứng miền thời gian (Transient) và độ lợi thực tế của mạch Diode-connected Load.



Hình 130: Đáp ứng miền thời gian (Transient) và độ lợi thực tế của mạch Current Source Load.

- Về pha tín hiệu: Cả 3 tín hiệu ngõ ra (VOUT1, VOUT2, VOUT3) đều dao động ngược pha 180 độ so với tín hiệu ngõ vào (VIN). Đây là đặc trưng kinh điển của cấu trúc khuếch đại Common Source (Gain âm).

- Về độ lợi miền thời gian (Transient Gain): Bằng cách lấy biên độ đỉnh-đỉnh ngõ ra chia cho biên độ đỉnh-đỉnh ngõ vào (20mV), ta tính được độ lợi thực tế của mạch khi chạy với tín hiệu lớn:

+ Mạch Resistive Load: Gain ≈ 8.81 dB.

+ Mạch Diode-connected Load: Gain ≈ 0.112 dB.

+ Mạch Current Source Load: Gain ≈ 12.98 dB.



=> Đánh giá sự sai số: Các giá trị Gain đo được trong miền thời gian bám khá sát với Gain mô phỏng AC, nhưng có sự sụt giảm nhẹ (khoảng $1 \rightarrow 2$ dB). Nguyên nhân của sự chênh lệch này là do AC Analysis dựa trên mô hình tuyến tính hóa toán học lý tưởng, trong khi Transient Analysis mô phỏng hành vi phi tuyến vật lý thực tế của MOSFET khi tín hiệu dao động quét qua các điểm làm việc khác nhau trên đường đặc tuyến.

LABORATORY 5: CURRENT MIRROR AND DIFFERENTIAL OPAMP


EXPERIMENT 1

Objective: Build a testbench to consider the working of the current mirror topology.


Testbench:




Dạng sóng tại trường hợp fingers = k



Dạng sóng tại trường hợp multiples = k




Dạng sóng tại trường hợp $W = k \cdot 120\text{nm}$



VX waveform

Ta thấy VX xác lập tại khoảng từ 0.5 trở đi, ta chọn điểm $V_{BIAS} = 850\text{mV}$ để đo VX:



VX measuring

Copied ratio (k)	1	2	3	4	5
Target copied current (uA)	50	100	150	200	250
VX (mV)	903.55499	903.55497	903.55494	903.55492	903.55490
VBIAS (mV) when fingers = k	903,59	786,06	725,35	692,16	667,71
BIAS (mV) when multiples = k	903,6	903,6	903,6	903,59	903,59
VBIAS (mV) when W = $k \cdot W_{unit}$	903,614	1058	1202	1266	1305

Nhận xét: trong các phương pháp tăng W cho MOSFET, phương pháp tăng finger tạo ra thay đổi lớn nhất lên hệ số nhân dòng nên sẽ được chọn để thay đổi tỉ số copy cho các experiment sau. Trong khi đó phương pháp tăng multiples cho tỉ số copy tăng đúng bằng k sẽ được áp dụng trong các mạch có nhiều gương dòng và chỉ có 1 điện áp tham chiếu VBIAS. Phương pháp $W = k \cdot W_{unit}$ cho ảnh hưởng thấp nhất khi VBIAS phải tăng bù thêm rất nhiều để đạt được dòng mong muốn sau khi đã tăng k.


EXPERIMENT 2 :

Thí nghiệm này nhằm thiết kế và kiểm chứng mạch khuếch đại vi sai sử dụng tải nguồn dòng. Mạch được xây dựng từ NMOS current mirror tạo dòng đuôi, cặp NMOS vi sai ở ngõ vào và PMOS current-source load ở ngõ ra. Các yêu cầu chính gồm $IMIR = 100 \mu A \pm 3\%$, điện áp common-mode ngõ ra $0.6 V \pm 3\%$, tất cả MOS hoạt động trong vùng saturation, gain DC lớn hơn 15 dB và khảo sát đáp ứng transient với tín hiệu sin vi sai.


2.1. Yêu cầu thiết kế

Parameter	Value
Device	nmos1v_lvt & pmos1v_lvt
Process	TT
Temp	25°C
VDD	1 V
Reference current (IREF)	50 μA
Copied bias current (IMIR)	100 $\mu A \pm 3\%$
Capacitor load	20 fF
Input common mode voltage	0.8 V
Output common mode voltage	0.6 V $\pm 3\%$
Bias voltage	0.48 V
DC Gain	> 15 dB
BW_-3dB	As much as possible

2.2. Mạch Schematic




Hình 131: Schematic mô tả mạch



Hình 132: Setup nguồn cho mạch

2.3. Phân tích

2.3.1 Phân tích DC



Hình 133: Hình ảnh setup các biến

Name	Type	Details	Value	Plot	Plot Target	Save	Spec
Filter	Filter	Filter			Filter		Filter
vsat_M3B_PLOADN	expr	(VR("VOUTP") - VR("VOUTN")) / (VR("VINP") - VR("VINN"))	214.5m				> 0
vod_M3B_PLOADN	expr	(abs(OP("PM4" "vds")) - abs(OP("PM4" "vdsat")))	195.6m				> -50m
vsat_M3B_PLOADP	expr	(abs(OP("PM5" "vds")) - abs(OP("PM5" "vdsat")))	214.5m				> 0
vod_M3B_PLOADP	expr	(abs(OP("PM5" "vds")) - abs(OP("PM5" "vdsat")))	195.6m				> -50m
vsat_M2B_NDIFFN	expr	(OP("NM18" "vds") - OP("NM18" "vdsat"))	241.3m				> 0
vod_M2B_NDIFFN	expr	(OP("NM18" "vds") - OP("NM18" "vdsat"))	49.66m				> -50m
vsat_M2B_NDIFFP	expr	(OP("NM19" "vds") - OP("NM19" "vdsat"))	241.3m				> -0
vod_M2B_NDIFFP	expr	(OP("NM19" "vds") - OP("NM19" "vdsat"))	49.66m				> -50m
vsat_M1A_NDIO	expr	(OP("NM29" "vds") - OP("NM29" "vdsat"))	411.5m				> 0
vod_M1A_NDIO	expr	(OP("NM29" "vds") - OP("NM29" "vdsat"))	-38.2m				> -50m
vsat_M1B_NMIR	expr	(OP("NM30" "vds") - OP("NM30" "vdsat"))	127.1m				> 0
vod_M1B_NMIR	expr	(OP("NM30" "vds") - OP("NM30" "vdsat"))	-22.95m				> -50m

Hình 134: Kết quả mô phỏng DC

	expr	OP("NM19"~vbh")	499.2m				
M1A_NDIO	expr	OP("NM29"~ids")	50u				
	expr	OP("NM29"~region")	3				
	expr	OP("NM29"~vds")	485.6m				
	expr	OP("NM29"~vdsat")	74.06m				
	expr	OP("NM29"~vgs")	485.6m				
	expr	OP("NM29"~vbh")	523.8m				
M1B_NMIR	expr	OP("NM30"~ids")	98.81u				range 97u 103u
	expr	OP("NM30"~region")	3				
	expr	OP("NM40"~vds")	-400.2m				
	expr	OP("NM40"~vdsat")	-185.8m				
	expr	OP("NM40"~vgs")					
	expr	OP("NM40"~vbh")					
	expr	phase((V("VOUTP") - V("VOUTN")) / (V("VINP") - V("VINN")))					
	expr	VDC("vbh")	451.6m				
VOUTN	expr	VDC("VOUTN")	599.8m				range 0.59 0.61
VOUTP	expr	VDC("VOUTP")	599.8m				range 0.59 0.61
	expr	VDC("vdsat")	261.1m				

Hình 135 : Kết quả mô phỏng DC

Nhận xét : Kết quả DCOP cho thấy mạch đã được phân cực đúng. Dòng mirror IMIR đạt gần 100 μA , nằm trong khoảng yêu cầu 97 μA – 103 μA . Hai điện áp ngõ ra VOUTP và VOUTN nằm gần mức common-mode 0.6 V, phù hợp với khoảng yêu cầu 0.582 V – 0.618 V. Ngoài ra, các transistor chính được kiểm tra thông qua thông số VOD và VDS - VDSAT. Khi $VDS - VDSAT > 0$, transistor hoạt động trong vùng saturation, giúp current mirror copy dòng chính xác hơn và làm điện trở ngõ ra lớn, từ đó cải thiện gain của mạch.

Bảng tổng kết size của linh kiện :

Device name	Size
M1A_NDIO	(L _n = 90nm, W _n = 4800nm) Stack = 2 (45*2 =90 nm)
M1B_NMIR	(L _n = 90nm, W _n = 9600nm) Stack = 2 (45*2 = 90nm), finger = 2 (4800*2 = 9600 nm)
M2A_NDIFFN	(L _n = 45nm, W _n = 1560nm) Finger = 13 (13*120 = 1560 nm)
M2B_NDIFFP	(L _n = 45nm, W _n = 1560nm) Finger = 13 (13*120 = 1560 nm)
M3A_PLOADN	(L _p = 225nm, W _p = 1920nm) Finger = 16 (16*120 = 1920 nm)
M3B_PLOADP	(L _p = 225nm, W _p = 1920nm) Finger = 16 (16*120 =1920 nm)

2.3.2. Phân tích AC




Hình 136: Setup Analyses

expr	$\text{dB20}(((V(\text{"VOUTP"}) - V(\text{"VOUTN"})) / (V(\text{"VINP"}) - V(\text{"VINN"}))))$		
expr	$\text{phase}(((V(\text{"VOUTP"}) - V(\text{"VOUTN"})) / (V(\text{"VINP"}) - V(\text{"VINN"}))))$		
avnr	$(V(\text{"VOUTP"}) - V(\text{"VOUTN"})) / (V(\text{"VINP"}) - V(\text{"VINN"}))$		

Hình 137: Hình công thức xem đồ thị AC

Kết quả thu được :




Hình 138: Kết quả thu được khi chạy AC


Nhận xét : Kết quả AC cho thấy gain thấp tần của mạch đạt 17.697 dB, lớn hơn yêu cầu 15 dB, vì vậy mạch đạt yêu cầu về độ lợi. Băng thông BW_{-3dB} được xác định tại tần số mà gain giảm 3 dB so với gain thấp tần, tức tại mức 14.697 dB. Gain của mạch phụ thuộc chủ yếu vào gm của cặp NMOS vi sai và điện trở ngõ ra của NMOS/PMOS. Việc tăng chiều dài kênh hoặc dùng stacked device giúp tăng điện trở ngõ ra, từ đó làm gain tăng, tuy nhiên có thể làm giảm băng thông do điện dung ký sinh tăng.

Parameter	Value
Gain (db)	17.697 db
BW _{-3db} (Hz)	14.697 db

2.3.3. Phân tích Tran




Hình 139: Phân tích setup nguồn




Hình 140: Phân tích Analyses

Kết quả thu được :



Hình 141: Kết quả thu được khi chạy tran ở 10mV



Hình 142: Kết quả thu được khi chạy tran ở 100mV

Nhận xét : Khi tăng biên độ tín hiệu vào lên 100 mV tại tần số 1 MHz, hai tín hiệu VINP và VINN vẫn dao động quanh mức common-mode 0.8 V và lệch pha nhau 180°. Do đó tín hiệu vào vì sai có biên độ lớn hơn nhiều so với trường hợp tín hiệu nhỏ. Kết quả transient cho thấy hai tín hiệu ngõ ra VOUTP và VOUTN được khuếch đại và ngược pha nhau, tuy nhiên dạng sóng ngõ ra không còn là hình sin lý tưởng mà xuất hiện méo rõ rệt. Do là khi tín hiệu vào lớn, cặp NMOS vì sai không còn làm việc trong vùng small-signal. Dòng đuôi bị chuyển mạnh sang một nhánh trong từng nửa chu kỳ, làm một transistor dẫn nhiều hơn còn transistor còn lại dẫn ít hơn. Đồng thời, do nguồn cung cấp chỉ 1 V, biên độ ngõ ra bị giới hạn bởi headroom của NMOS input pair và PMOS current-source load. Vì vậy waveform ngõ ra bị nén/clipping ở gần mức cao và mức thấp.

EXPERIMENT 3

3.1. Mục tiêu thí nghiệm và thông số, yêu cầu thiết kế

Mục tiêu thí nghiệm:

- Thiết kế và xác định kích thước transistor (Sizing) cho cấu trúc Op-amp hai tầng (Two-stage Miller Op-amp).
- Kiểm chứng hoạt động của mạch trong cấu hình đệm điện áp (Unity Gain Buffer).
- Thực hiện và phân tích các phép mô phỏng: DC, STB (Stability/AC) và Transient (TRAN).

Thông số kỹ thuật và yêu cầu thiết kế:


Parameter	Value
Device	nmos1v_lvt & pmos1v_lvt
Process	TT
Temp	25°C
V _{DD}	1 V
Reference current (I _{bias})	50uA
Copied bias current 1stg (I _{tail})	100uA±3%
Copied bias current 2stg (I _{tail} *2)	> 200uA−3% or >194uA
Capacitor load	20fF
Input common mode voltage	0.8V
V _{od} (DCOP analysis)	> −50mV
V _{sat,margin} (DCOP analysis)	> 0mV
DC STB Gain (STB analysis)	> 30dB
f _{UGB} (STB analysis)	> 500MHz
Phase margin (STB analysis)	> 60deg

Hình 143: Các thông số thiết kế và yêu cầu kỹ thuật (Design Specifications) cho mạch Op-amp.

3.2. Sơ đồ nguyên lý và testbench


Mạch khuếch đại thuật toán (Op-amp) được thiết kế theo cấu trúc hai tầng (Two-stage) với kỹ thuật bù Miller để đảm bảo độ ổn định. Sơ đồ chi tiết được trình bày trong Hình 121.

- **Tầng thứ nhất (First Stage):** Sử dụng cặp vi sai NMOS (M2B_NdiffN/P) kết hợp với tải gương dòng điện PMOS chủ động (M3B_PloadN/P). Cấu trúc này giúp đạt được độ lợi điện áp cao và khả năng khử nhiễu chế độ chung (CMRR) tốt.
- **Tầng thứ hai (Second Stage):** Là tầng khuếch đại cực nguồn chung (Common Source) sử dụng transistor PMOS (M2C_Pamp) để tăng biên độ điện áp ngõ ra và dòng điện cung cấp cho tải.
- **Hệ thống phân cực (Biasing) và bù Miller (Compensation):** Hệ thống phân cực sử dụng gương dòng điện NMOS (M1A, M1B, M1C) để sao chép dòng điện tham chiếu I_{bias} cấp cho các tầng khuếch đại. Bù Miller (Compensation) sử dụng tụ điện C_C (mimcapCC) được mắc giữa ngõ ra tầng 1 và ngõ ra tầng 2 nhằm tách cực (Pole Splitting), giúp tăng độ dự trữ pha (Phase Margin) cho hệ thống.



Hình 144: Sơ đồ nguyên lý chi tiết của Two-stage Miller Op-amp

Để đánh giá hiệu năng của Op-amp trong thực tế, mạch được kết nối theo cấu hình đệm điện áp (Unity Gain Buffer). Sơ đồ thiết lập môi trường mô phỏng (Testbench) được trình bày trong Hình 122.



Hình 145: Sơ đồ Testbench cấu hình Unity Gain Buffer phục vụ mô phỏng DC, STB.

Trong đó, VLSTB - đầu dò (Probe) được chèn vào đường hồi tiếp để thực hiện phân tích độ ổn định (STB Analysis), giúp xác định Gain Margin và Phase Margin mà không làm hở vòng kín DC.

3.3. Phân tích mô phỏng

3.3.1. Phân tích điểm làm việc tĩnh (DC Operating Point)

a) Tính toán và định kích thước sơ bộ ban đầu (Initial Sizing)

Trước khi tiến hành mô phỏng, các thông số kích thước của transistor được lựa chọn sơ bộ dựa trên yêu cầu của đề bài và nguyên lý hoạt động của gương dòng điện (Current Mirror).

Thiết lập tỷ lệ dòng điện DC (DC Biasing). Dòng tham chiếu được cho trước là $I_{bias} = 50$ mA. Theo yêu cầu (Spec), nhánh đuôi tầng 1 cần dòng $I_{tail1} = 100$ mA. Do đó, để sao chép dòng điện từ nhánh tham chiếu sang nhánh đuôi, tỷ lệ kích thước giữa transistor gương (M1B) và

transistor gốc (M1A) được chọn tỷ lệ thuận với tỷ lệ dòng điện:

$$\frac{W_{M1B}}{W_{M1A}} = \frac{I_{tail1}}{I_{bias}} = \frac{100 \mu A}{50 \mu A} = 2$$

→ Chọn Multiplier: $mul_M1A = 1, mul_M1B = 2.$

Tương tự, tầng 2 cần dòng tối thiểu $I_{tail2} > 194mA$ (chọn mức 200mA). Tỷ lệ kích thước giữa M1C và M1A được chọn là:


$$\frac{W_{M1C}}{W_{M1A}} = \frac{I_{tail2}}{I_{bias}} = \frac{200 \mu A}{50 \mu A} = 4$$

Định kích thước cặp vi sai và tải (Differential Pair & Load):

- Cặp vi sai NMOS (M2B_Ndiff) và tải gương PMOS (M3B_Pload) ban đầu được thiết lập với kích thước nhỏ gọn ($mul = 2$) để đảm bảo tính đối xứng.
- Transistor khuếch đại tầng 2 (M2C_Pamp) phải gánh dòng lớn (200mA) nên được cấp kích thước ban đầu lớn hơn tầng 1 ($mul = 4$).

Tên biến	Giá trị	Mô tả / Lý do lựa chọn sơ bộ
mul_M1A	1	Chọn làm nhánh tham chiếu gốc ($I_{bias} = 50m\ A$).
mul_M1B	2	Thiết lập tỷ lệ 2:1 để sao chép dòng 100 mA cho tầng 1.
mul_M1C	4	Thiết lập tỷ lệ 4:1 để sao chép dòng 200mA cho tầng 2.
mul_M2B	2	Kích thước cặp vi sai NMOS (nhỏ để tối ưu diện tích).
mul_M3B	2	Tải gương PMOS, chọn đối xứng với cặp vi sai tầng 1.
mul_M2C	4	Transistor tầng 2, chọn kích thước lớn hơn để gánh dòng lớn.
mul_mimcap	500	Giá trị tụ bù Miller sơ bộ để đảm bảo ổn định ($C_c=1pF$).
fingers_...	1	Thiết lập mặc định cho tất cả các linh kiện.

b) Mô phỏng, hiệu chỉnh và tối ưu hóa kích thước



Name	Type	Details	Value
id_M1A_Ndiodee	expr	OS("/I0/M1A_Ndiode" "id")	50u
id_M1C_NMIR	expr	OS("/I0/M1C_NMIR" "id")	157.9u
id_M1B_Nmirror	expr	OS("/I0/M1B_Nmirror" "id")	265n
VOUT	expr	VDC("/OUT")	263.3m
VINP	expr	VDC("/VinP")	800m
VINN	expr	VDC("/I0/VinN")	263.3m
vod_M1A_NDIO	expr	(OS("/I0/M1A_Ndiode" "vgs") - OS("/I0/M1A_Ndiode" "vth"))	369.8m
vod_M1B_NMIR	expr	(OS("/I0/M1B_Nmirror" "vgs") - OS("/I0/M1B_Nmirror" "vth"))	351.4m
vod_M1C_NMIR	expr	(OS("/I0/M1C_NMIR" "vgs") - OS("/I0/M1C_NMIR" "vth"))	363.4m
vod_M2B_NDIFFN	expr	(OS("/I0/M2B_NdiffN" "vgs") - OS("/I0/M2B_NdiffN" "vth"))	-226m
vod_M2B_NDIFFP	expr	(OS("/I0/M2B_NdiffP" "vgs") - OS("/I0/M2B_NdiffP" "vth"))	287.8m
vod_M3B_PLOADN	expr	(abs(OS("/I0/M3B_PloadN" "vgs")) - abs(OS("/I0/M3B_PloadN" "vth")))	-193.6m
vod_M3B_PLOADP	expr	(abs(OS("/I0/M3B_PloadP" "vgs")) - abs(OS("/I0/M3B_PloadP" "vth")))	-191.1m
vod_M2C_PAMP	expr	(abs(OS("/I0/M2C_Pamp" "vgs")) - abs(OS("/I0/M2C_Pamp" "vth")))	516.8m
vsat_M1A_NDIO	expr	(abs(OS("/I0/M1A_Ndiode" "vds")) - abs(OS("/I0/M1A_Ndiode" "vth")))	387.7m
vsat_M1B_NMIR	expr	(abs(OS("/I0/M1B_Nmirror" "vds")) - abs(OS("/I0/M1B_Nmirror" "vth")))	-324.9m
vsat_M2B_NDIFFP	expr	(abs(OS("/I0/M2B_NdiffP" "vds")) - abs(OS("/I0/M2B_NdiffP" "vth")))	-236.7m
vsat_M1C_NMIR	expr	(abs(OS("/I0/M1C_NMIR" "vds")) - abs(OS("/I0/M1C_NMIR" "vth")))	-71.4m
vsat_M2B_NDIFFN	expr	(abs(OS("/I0/M2B_NdiffN" "vds")) - abs(OS("/I0/M2B_NdiffN" "vth")))	659.7m
vsat_M3B_PLOADN	expr	(abs(OS("/I0/M3B_PloadN" "vds")) - abs(OS("/I0/M3B_PloadN" "vth")))	241.5m
vsat_M3B_PLOADP	expr	(abs(OS("/I0/M3B_PloadP" "vds")) - abs(OS("/I0/M3B_PloadP" "vth")))	950.3m
vsat_M2C_PAMP	expr	(abs(OS("/I0/M2C_Pamp" "vds")) - abs(OS("/I0/M2C_Pamp" "vth")))	404.2m

Hình 146: Kết quả mô phỏng DC lần chạy 1 (Initial Sizing).

Phân tích lỗi sau lần chạy 1: Từ kết quả mô phỏng ban đầu, dễ dàng nhận thấy dòng điện đuôi (I_{tail1}) bị sụt giảm nghiêm trọng xuống chỉ còn mức nano-Ampere (265nA). Nguyên nhân cốt lõi là do kích thước của transistor tham chiếu M1A ($mul = 1$) quá nhỏ để dẫn dòng 50mA, dẫn đến điện áp vượt ngưỡng V_{od} (Overdrive Voltage) bị đẩy lên rất cao (370mV). Kéo theo đó, transistor gương M1B đòi hỏi một khoảng dự trữ điện áp (V_{ds}) rất lớn để hoạt động trong vùng bão hòa. Vì nút vi sai không đáp ứng đủ mức điện áp này, M1B rơi sâu vào vùng tuyến tính (Deep Triode), làm ngắt dòng điện của toàn bộ tầng 1.

Giải pháp đề xuất: Tiến hành tăng kích thước chiều rộng kênh dẫn của toàn bộ hệ thống gương NMOS phía dưới để giảm V_{od} (theo công thức $V_{od} \sim \frac{1}{\sqrt{W}}$).

- $M1A_{mul} = 1 \rightarrow 4$
- $M1B_{mul} = 2 \rightarrow 8$
- $M1C_{mul} = 4 \rightarrow 16$

Name	Type	Details	Value	Spec
Filter	Filter	Filter	Filter	Filter
id_M1A_Ndiodee	expr	OS("/I0/M1A_Ndiode" "id")	50u	
id_M1C_NMIR	expr	OS("/I0/M1C_NMIR" "id")	161.3u	> 194u
id_M1B_Nmirror	expr	OS("/I0/M1B_Nmirror" "id")	49.36n	range 97u 103u
VOUT	expr	VDC("/OUT")	188m	
VINP	expr	VDC("/VinP")	800m	
VINN	expr	VDC("/I0/VinN")	188m	
vod_M1A_NDIO	expr	(OS("/I0/M1A_Ndiode" "vgs") - OS("/I0/M1A_Ndiode" "vth"))	164.3m	> -50m
vod_M1B_NMIR	expr	(OS("/I0/M1B_Nmirror" "vgs") - OS("/I0/M1B_Nmirror" "vth"))	147.3m	> -50m
vod_M1C_NMIR	expr	(OS("/I0/M1C_NMIR" "vgs") - OS("/I0/M1C_NMIR" "vth"))	156.8m	> -50m
vod_M2B_NDIFFN	expr	(OS("/I0/M2B_NdiffN" "vgs") - OS("/I0/M2B_NdiffN" "vth"))	-300.2m	> -50m
vod_M2B_NDIFFP	expr	(OS("/I0/M2B_NdiffP" "vgs") - OS("/I0/M2B_NdiffP" "vth"))	288.3m	> -50m
vod_M3B_PLOADN	expr	(abs(OS("/I0/M3B_PloadN" "vgs")) - abs(OS("/I0/M3B_PloadN" "vth")))	-269.9m	> -50m
vod_M3B_PLOADP	expr	(abs(OS("/I0/M3B_PloadP" "vgs")) - abs(OS("/I0/M3B_PloadP" "vth")))	-267.2m	> -50m
vod_M2C_PAMP	expr	(abs(OS("/I0/M2C_Pamp" "vgs")) - abs(OS("/I0/M2C_Pamp" "vth")))	518m	> -50m
vsat_M1A_NDIO	expr	(abs(OS("/I0/M1A_Ndiode" "vds")) - abs(OS("/I0/M1A_Ndiode" "vdsat")))	338.9m	> 0
vsat_M1B_NMIR	expr	(abs(OS("/I0/M1B_Nmirror" "vds")) - abs(OS("/I0/M1B_Nmirror" "vdsat")))	-171.2m	> 0
vsat_M2B_NDIFFP	expr	(abs(OS("/I0/M2B_NdiffP" "vds")) - abs(OS("/I0/M2B_NdiffP" "vdsat")))	-237.4m	> 0
vsat_M1C_NMIR	expr	(abs(OS("/I0/M1C_NMIR" "vds")) - abs(OS("/I0/M1C_NMIR" "vdsat")))	9.448m	> 0
vsat_M2B_NDIFFN	expr	(abs(OS("/I0/M2B_NdiffN" "vds")) - abs(OS("/I0/M2B_NdiffN" "vdsat")))	737.4m	> 0
vsat_M3B_PLOADN	expr	(abs(OS("/I0/M3B_PloadN" "vds")) - abs(OS("/I0/M3B_PloadN" "vdsat")))	166.6m	> 0
vsat_M3B_PLOADP	expr	(abs(OS("/I0/M3B_PloadP" "vds")) - abs(OS("/I0/M3B_PloadP" "vdsat")))	952.5m	> 0
vsat_M2C_PAMP	expr	(abs(OS("/I0/M2C_Pamp" "vds")) - abs(OS("/I0/M2C_Pamp" "vdsat")))	478.9m	> 0

Hình 147: Kết quả mô phỏng DC lần chạy 2.

Phân tích lỗi sau lần chạy 2: Mặc dù điện áp V_{od} của hệ thống gương dòng điện đã được tối ưu, transistor dòng đuôi M1B vẫn nằm trong vùng Triode sâu. Nguyên nhân xuất phát từ cặp vi sai (M2B_Ndiff). Do kích thước ban đầu quá nhỏ, M2B yêu cầu điện áp V_{gs} rất lớn, làm sụt giảm nghiêm trọng điện áp tại nút vi sai V_{TAIL} , không chừa đủ khoảng trống điện áp V_{ds} cho M1B hoạt động. Bên cạnh đó, điện áp ngõ ra DC (VOUT) sụt giảm mạnh chỉ còn 188 mV, cho thấy transistor khuếch đại tầng 2 (M2C_Pamp) không đủ khả năng cung cấp dòng điện định mức.

Giải pháp đề xuất:

1. Tăng mạnh kích thước cặp vi sai M2B (và tải M3B tương ứng) nhằm giảm V_{gs} của vi sai, qua đó nâng điện áp nút V_{TAIL} lên mức an toàn cho M1B.
2. Tăng đáng kể kích thước transistor tầng 2 (M2C) để đảm bảo khả năng cung cấp dòng và kéo điện áp ngõ ra về trạng thái cân bằng.

- $M2B_{mul} = 2 \rightarrow 12$
- $M3B_{mul} = 2 \rightarrow 12$
- $M2C_{mul} = 4 \rightarrow 40$

Name	Type	Details	Value	Spec
Filter	Filter	Filter	Filter	Filter
id_M1A_Ndiodee	expr	OS("/IO/M1A_Ndiode" "id")	50u	
id_M1C_NMIR	expr	OS("/IO/M1C_NMIR" "id")	217.7u	> 194u
id_M1B_Nmirror	expr	OS("/IO/M1B_Nmirror" "id")	83.13u	range 97u 103u
VOUT	expr	VDC("/OUT")	786.4m	
VINP	expr	VDC("/VinP")	800m	
VINN	expr	VDC("/IO/VinN")	786.4m	
vod_M1A_NDIO	expr	(OS("/IO/M1A_Ndiode" "vgs") - OS("/IO/M1A_Ndiode" "vth"))	164.3m	> -50m
vod_M1B_NMIR	expr	(OS("/IO/M1B_Nmirror" "vgs") - OS("/IO/M1B_Nmirror" "vth"))	157.7m	> -50m
vod_M1C_NMIR	expr	(OS("/IO/M1C_NMIR" "vgs") - OS("/IO/M1C_NMIR" "vth"))	166m	> -50m
vod_M2B_NDIFFN	expr	(OS("/IO/M2B_NdiffN" "vgs") - OS("/IO/M2B_NdiffN" "vth"))	52.39m	> -50m
vod_M2B_NDIFFP	expr	(OS("/IO/M2B_NdiffP" "vgs") - OS("/IO/M2B_NdiffP" "vth"))	62.95m	> -50m
vod_M3B_PLOADN	expr	(abs(OS("/IO/M3B_PloadN" "vgs")) - abs(OS("/IO/M3B_PloadN" "vth")))	56.84m	> -50m
vod_M3B_PLOADP	expr	(abs(OS("/IO/M3B_PloadP" "vgs")) - abs(OS("/IO/M3B_PloadP" "vth")))	57.1m	> -50m
vod_M2C_PAMP	expr	(abs(OS("/IO/M2C_Pamp" "vgs")) - abs(OS("/IO/M2C_Pamp" "vth")))	129.5m	> -50m
vsat_M1A_NDIO	expr	(abs(OS("/IO/M1A_Ndiode" "vds")) - abs(OS("/IO/M1A_Ndiode" "vdsat")))	338.9m	> 0
vsat_M1B_NMIR	expr	(abs(OS("/IO/M1B_Nmirror" "vds")) - abs(OS("/IO/M1B_Nmirror" "vdsat")))	33.38m	> 0
vsat_M2B_NDIFFP	expr	(abs(OS("/IO/M2B_NdiffP" "vds")) - abs(OS("/IO/M2B_NdiffP" "vdsat")))	60.27m	> 0
vsat_M1C_NMIR	expr	(abs(OS("/IO/M1C_NMIR" "vds")) - abs(OS("/IO/M1C_NMIR" "vdsat")))	600.7m	> 0
vsat_M2B_NDIFFN	expr	(abs(OS("/IO/M2B_NdiffN" "vds")) - abs(OS("/IO/M2B_NdiffN" "vdsat")))	139.1m	> 0
vsat_M3B_PLOADN	expr	(abs(OS("/IO/M3B_PloadN" "vds")) - abs(OS("/IO/M3B_PloadN" "vdsat")))	443.6m	> 0
vsat_M3B_PLOADP	expr	(abs(OS("/IO/M3B_PloadP" "vds")) - abs(OS("/IO/M3B_PloadP" "vdsat")))	517.3m	> 0
vsat_M2C_PAMP	expr	(abs(OS("/IO/M2C_Pamp" "vds")) - abs(OS("/IO/M2C_Pamp" "vdsat")))	82.08m	> 0

Hình 148: Kết quả mô phỏng DC lần chạy 3.

Phân tích lỗi sau lần chạy 3: Tất cả các transistor trong hệ thống đã được thiết lập thành công vào vùng bão hòa (Saturation) với $V_{sat,margin} > 0$. Tuy nhiên, dòng điện phân cực cho cặp vi sai I_{tail1} chỉ đạt xấp xỉ 83.13mA, không đạt yêu cầu 100 mA. Sự sai số này xuất phát từ hiệu ứng điều biến chiều dài kênh (CLM). Mặc dù tỷ lệ hình học giữa M1B và M1A là 2:1 ($mul = 8/4$), nhưng điện áp V_{ds} của hai transistor này không bằng nhau $V_{ds,M1B} < V_{ds,M1A}$, dẫn đến dòng điện sao chép bị sụt giảm so với tính toán lý tưởng.

Giải pháp đề xuất: Tiến hành tinh chỉnh tăng nhẹ kích thước của transistor M1B để bù đắp phần dòng điện bị hao hụt, đưa I_{tail1} về đúng Spec yêu cầu: $M1B_{mul} = 8 \rightarrow 10$.

Name	Type	Details	Value	Spec
Filter	Filter	Filter	Filter	Filter
id_M1A_Ndiodee	expr	OS("/IO/M1A_Ndiode" "id")	50u	
id_M1C_NMIR	expr	OS("/IO/M1C_NMIR" "id")	217.9u	> 194u
id_M1B_Nmirror	expr	OS("/IO/M1B_Nmirror" "id")	102.2u	range 97u 103u
VOUT	expr	VDC("/OUT")	789.3m	
VINP	expr	VDC("/VinP")	800m	
VINN	expr	VDC("/IO/VinN")	789.3m	
vod_M1A_NDIO	expr	(OS("/IO/M1A_Ndiode" "vgs") - OS("/IO/M1A_Ndiode" "vth"))	164.3m	> -50m
vod_M1B_NMIR	expr	(OS("/IO/M1B_Nmirror" "vgs") - OS("/IO/M1B_Nmirror" "vth"))	157.2m	> -50m
vod_M1C_NMIR	expr	(OS("/IO/M1C_NMIR" "vgs") - OS("/IO/M1C_NMIR" "vth"))	166.1m	> -50m
vod_M2B_NDIFFN	expr	(OS("/IO/M2B_NdiffN" "vgs") - OS("/IO/M2B_NdiffN" "vth"))	70.79m	> -50m
vod_M2B_NDIFFP	expr	(OS("/IO/M2B_NdiffP" "vgs") - OS("/IO/M2B_NdiffP" "vth"))	79.26m	> -50m
vod_M3B_PLOADN	expr	(abs(OS("/IO/M3B_PloadN" "vgs")) - abs(OS("/IO/M3B_PloadN" "vth")))	74.47m	> -50m
vod_M3B_PLOADP	expr	(abs(OS("/IO/M3B_PloadP" "vgs")) - abs(OS("/IO/M3B_PloadP" "vth")))	74.67m	> -50m
vod_M2C_PAMP	expr	(abs(OS("/IO/M2C_Pamp" "vgs")) - abs(OS("/IO/M2C_Pamp" "vth")))	130.1m	> -50m
vsat_M1A_NDIO	expr	(abs(OS("/IO/M1A_Ndiode" "vds")) - abs(OS("/IO/M1A_Ndiode" "vdsat")))	338.9m	> 0
vsat_M1B_NMIR	expr	(abs(OS("/IO/M1B_Nmirror" "vds")) - abs(OS("/IO/M1B_Nmirror" "vdsat")))	19.55m	> 0
vsat_M2B_NDIFFP	expr	(abs(OS("/IO/M2B_NdiffP" "vds")) - abs(OS("/IO/M2B_NdiffP" "vdsat")))	65.6m	> 0
vsat_M1C_NMIR	expr	(abs(OS("/IO/M1C_NMIR" "vds")) - abs(OS("/IO/M1C_NMIR" "vdsat")))	603.5m	> 0
vsat_M2B_NDIFFN	expr	(abs(OS("/IO/M2B_NdiffN" "vds")) - abs(OS("/IO/M2B_NdiffN" "vdsat")))	126.7m	> 0
vsat_M3B_PLOADN	expr	(abs(OS("/IO/M3B_PloadN" "vds")) - abs(OS("/IO/M3B_PloadN" "vdsat")))	453.2m	> 0
vsat_M3B_PLOADP	expr	(abs(OS("/IO/M3B_PloadP" "vds")) - abs(OS("/IO/M3B_PloadP" "vdsat")))	510m	> 0
vsat_M2C_PAMP	expr	(abs(OS("/IO/M2C_Pamp" "vds")) - abs(OS("/IO/M2C_Pamp" "vdsat")))	78.95m	> 0

Hình 149: Kết quả mô phỏng DC lần chạy 4.

c) *Kết quả điểm làm việc DC (Final DC Operating Point)*

Sau quá trình tối ưu hóa kích thước (Sizing Optimization), kết quả mô phỏng DCOP lần chạy 4 cho thấy toàn bộ thông số của mạch Op-amp đã thỏa mãn yêu cầu. Bảng kích thước cuối cùng được chốt lại như sau:

Bảng: Thông số kích thước các transistor sau tối ưu hóa

Device name	Size
M1A_NDIO	$L_n = 200\text{nm}$, $W_n = 500\text{nm}$, fingers = 1, multipliers = 4, stack = 1
M1B_NMIR	$L_n = 200\text{nm}$, $W_n = 500\text{nm}$, fingers = 1, multipliers = 10, stack = 1
M2B_NDIFFN	$L_n = 45\text{nm}$, $W_n = 120\text{nm}$, fingers = 1, multipliers = 12
M2B_NDIFFP	$L_n = 45\text{nm}$, $W_n = 120\text{nm}$, fingers = 1, multipliers = 12
M3B_PLOADN	$L_p = 45\text{nm}$, $W_p = 120\text{nm}$, fingers = 1, multipliers = 12
M3B_PLOADP	$L_p = 45\text{nm}$, $W_p = 120\text{nm}$, fingers = 1, multipliers = 12
M1C_NMIR	$L_n = 200\text{nm}$, $W_p = 500\text{nm}$, fingers = 1, multipliers = 16, stack = 1

Device name	Size
M2C_PAMP	$L_p = 45\text{nm}$, $W_p = 120\text{nm}$, fingers = 1, multipliers = 40
Miller cap Cc (mimcap)	$W = 1\text{ }\mu\text{m}$, $L = 1\text{ }\mu\text{m}$ multipliers = 500 (Giá trị tụ = 1.995 fF)

3.3.2. Phân tích đáp ứng tần số và độ ổn định (STB Analysis)

Sau khi thiết lập thành công điểm làm việc tĩnh (DC Operating Point) ổn định, bước tiếp theo là đánh giá đặc tính tín hiệu nhỏ trong miền tần số và độ ổn định của vòng hồi tiếp thông qua phân tích STB (Stability Analysis).

Ở lượt mô phỏng đáp ứng tần số (STB) lần đầu tiên, các thông số chạy được thiết lập hoàn toàn dựa trên bộ thông số tĩnh đã đạt chuẩn. Kết quả đánh giá trạng thái ban đầu của mạch được ghi nhận như sau:

Name

Filter

Design Variables

vdd

1

vin

0.8

mul_mimcap

500

mul_M1A

4

mul_M1B

10

mul_M1C

16

mul_M2B

12

mul_M3B

12

mul_M2C

40

Outputs Setup

Run Preview

Name	Type	Details	Value	Spec
BW_UGB	expr	cross(Loop_Gain_dB20 "0" 1 "falling" nil nil n...	64.48M	> 500M
Phase_Margin	expr	getData("phaseMargin" ?result "stb_margin")	71.01	> 60
Gain_DC	expr	value(Loop_Gain_dB20 1000)	27.01	> 30
Gain_Margin	expr	getData("gainMargin" ?result "stb_margin")	13.43	
Loop_Gain_Phase	expr	phaseDegUnwrapped(getData("loopGain" ?...		
Loop_Gain_dB20	expr	db(mag(getData("loopGain" ?result "stb")))		

Hình 150: Kết quả mô phỏng STB lần chạy 1.

Phân tích kết quả mô phỏng STB ban đầu (Lần 1):

Dựa trên kết quả mô phỏng STB đầu tiên, mạch Op-amp cho thấy các đặc tính tần số chưa đạt yêu cầu thiết kế.

- **Băng thông (BW_UGB):** Chỉ đạt **64.48 MHz**, thấp hơn rất nhiều so với yêu cầu (> 500 MHz).

- **Độ lợi DC (Gain_DC):** Đạt **27.01 dB**, chưa chạm mốc tối thiểu 30 dB.
- **Độ dự trữ pha (Phase_Margin):** Đạt **71.01°**, ở mức quá bù (over-compensated), cho thấy mạch đang hoạt động rất chậm để đổi lấy sự ổn định dư thừa.


Nguyên nhân: Giá trị tụ bù Miller thiết lập ban đầu quá lớn ($\text{mul_mimcap} = 500$) đã tạo ra một cực trội (dominant pole) ở tần số rất thấp, làm thu hẹp đáng kể băng thông của hệ thống. Đồng thời, hệ số truyền dẫn (g_m) của cặp vi sai ngõ vào chưa đủ mạnh để đẩy cao độ lợi tầng 1.

Giải pháp điều chỉnh: Để cải thiện đồng thời cả UGB và Gain, ta tiến hành thay đổi các thông số kích thước như sau:

- **Giảm mạnh tụ bù Miller (mul_mimcap từ 500 xuống 100):** Việc giảm giá trị tụ điện giúp đẩy cực trội ra tần số cao hơn, trực tiếp làm tăng băng thông UGB theo công thức :

$$f_{\text{UGB}} \approx \frac{g_{m1}}{2\pi C_c}$$

- **Tăng kích thước cặp vi sai và tải gương (mul_M2B/M3B từ 12 lên 24):** Việc nhân đôi kích thước giúp tăng hệ số truyền dẫn g_{m1} . Khi g_{m1} tăng, cả độ lợi toàn mạch và tần số cắt UGB đều được cải thiện rõ rệt.



Name	Type	Details	Value	Spec
BW_UGB	expr	cross(Loop_Gain_dB20 "0" 1 "falling" nil nil nil)	401.1M	> 500M
Phase_Margin	expr	getData("phaseMargin" ?result "stb_margin")	63.42	> 60
Gain_DC	expr	value(Loop_Gain_dB20 1000)	27.59	> 30
Gain_Margin	expr	getData("gainMargin" ?result "stb_margin")	11.34	
Loop_Gain_Phase	expr	phaseDegUnwrapped(getData("loopGain" ?result "stb_gain"))		
Loop_Gain_dB20	expr	db(mag(getData("loopGain" ?result "stb_gain")))		

Hình 151: Kết quả mô phỏng STB lần chạy 2.

Phân tích kết quả mô phỏng STB lần 2:

Sau khi giảm tụ bù Miller xuống mức 100 và tăng kích thước cặp vi sai lên 24, các thông số của mạch đã có sự cải thiện rõ rệt:


- **Băng thông (BW_UGB):** Tăng mạnh từ 64.48 MHz lên **401.1 MHz**. Tuy nhiên, vẫn chưa đạt ngưỡng yêu cầu 500 MHz.

- **Độ lợi DC (Gain_DC):** Tăng nhẹ lên **27.59 dB**, vẫn cần thêm khoảng 2.5 dB để đạt mức 30 dB.
- **Độ dự trữ pha (Phase_Margin):** Duy trì ở mức **63.42°** ($> 60^\circ$), cho thấy mạch vẫn rất ổn định và có dư địa để tiếp tục tăng tốc độ.

Giải pháp :

Nhận thấy mạch đang ở rất gần ngưỡng Spec, ta quyết định thực hiện bước tối ưu hóa cuối cùng bằng cách tập trung vào việc tăng tối đa hệ số truyền dẫn (g_m) và tinh chỉnh tụ bù:

- **Tăng mạnh diện tích cặp vi sai và tăng khuếch đại thứ hai: ***
 - Nâng mul_M2B/M3B lên **40** để đẩy g_{m1} lên mức cao nhất, giúp kéo cả Gain và UGB vượt mốc.
 - Nâng mul_M2C từ **40** lên **80** để tăng độ lợi tầng 2 và đẩy các cực không chính (non-dominant poles) ra xa, bảo vệ độ dự trữ pha khi băng thông mở rộng.
- **Tinh chỉnh tụ bù Miller (mul_mimcap từ 100 xuống 80):** Tận dụng độ dự trữ pha đang dư dả (63.42°), nhóm quyết định giảm bớt giá trị C_c xuống mức 80 để tạo cú hích cuối cùng, đưa băng thông UGB vượt ngưỡng 500 MHz.




Name	Type	Details	Value	Spec
BW_UGB	expr	cross(Loop_Gain_dB20 "0" 1 "falling" nil nil nil)	587M	> 500M
Phase_Margin	expr	getData("phaseMargin" ?result "stb_margin")	63.39	> 60
Gain_DC	expr	value(Loop_Gain_dB20 1000)	31.59	> 30
Gain_Margin	expr	getData("gainMargin" ?result "stb_margin")	12.09	
Loop_Gain_Phase	expr	phaseDegUnwrapped(getData("loopGain" ?result "stb_gain"))		
Loop_Gain_dB20	expr	db(mag(getData("loopGain" ?result "stb")))		

Hình 152: Kết quả mô phỏng STB lần chạy 3.

Phân tích kết quả thực nghiệm: Sau ba giai đoạn hiệu chỉnh kích thước (Sizing), mạch Op-amp đã đạt được trạng thái hoạt động lý tưởng. Với bộ thông số cuối cùng ($mul_mimcap = 80$, $mul_M2B/M3B = 40$, $mul_M2C = 80$), tất cả các tiêu chí kỹ thuật đề ra trong Spec đều đã được thỏa mãn:

- **Độ lợi DC (Gain_DC):** Đạt **31.59 dB** (Vượt ngưỡng 30 dB). Việc tăng kích thước các tầng khuếch đại đã cung cấp đủ độ lợi cần thiết cho hệ thống.

- **Băng thông (BW_UGB):** Đạt **587 MHz** (Vượt ngưỡng 500 MHz). Việc giảm tụ Miller xuống mức 80 đã giúp mạch đạt được tốc độ xử lý tín hiệu rất nhanh.
- **Độ dự trữ pha (Phase_Margin):** Duy trì ở mức **63.39 °** (Vượt ngưỡng 60 °). Đây là con số tốt trong thiết kế Op-amp, đảm bảo mạch phản hồi ổn định, không bị dao động (oscillation) mà vẫn giữ được tốc độ đáp ứng tốt.



Hình 153: Đồ thị đáp ứng tần số (Bode Plot) của vòng hồi tiếp (Loop Gain).


Thông số (Parameter)	Yêu cầu (Spec)	Kết quả đạt được	Đánh giá
DC Gain	> 30 dB	31.58 dB	PASS
Phase Margin	> 60 °	63.38 °	PASS
Gain Margin	-	12.09 dB	-
UGB (f_{UGB})	> 500 MHz	587.01 MHz	PASS

3.3.3. Phân tích đáp ứng quá độ (Transient Analysis)

a) Thiết lập mô phỏng

Để đánh giá khả năng bám đuổi tín hiệu của mạch Op-amp trong cấu hình đệm (Unity Gain Buffer), một nguồn xung (Pulse) được đặt tại ngõ vào V_{INP} . Các thông số của nguồn xung được thiết lập để quan sát phản ứng của mạch với tín hiệu lớn trong miền thời gian:


- **Mức điện áp:** 750 mV đến 850 mV (tương ứng biên độ 100 mV trên nền offset 800 mV).
- **Tần số:** 100 kHz (Chu kỳ 10 μ s) và thời gian cạnh lên/xuống (t_r/t_f) là 500ns.



Hình 154: Sơ đồ Testbench cho phân tích Transient và bảng thiết lập thông số cho nguồn xung ngõ vào V_{INP} .

b) Kết quả thực nghiệm

Sau khi tiến hành mô phỏng TRAN trong khoảng thời gian 50 μ s, dạng sóng ngõ ra V_{OUT} bám sát tín hiệu ngõ vào V_{INP} . Sử dụng các công cụ đánh dấu (Markers), các giá trị biên độ đỉnh - đỉnh được xác định như sau:



Hình 155: Dạng sóng ngõ vào V_{INP} (vàng), ngõ ra V_{OUT} (đỏ) và tín hiệu hồi tiếp V_{FB} (xanh dương). Các Marker M1-M4 dùng để xác định độ sụt giảm biên độ đỉnh - đỉnh.

Thông số (Parameter)	Giá trị ngõ vào (V_{INP})	Giá trị ngõ ra (V_{OUT})
Điện áp mức cao (V_{high})	850.0 mV	835.44 mV
Điện áp mức thấp (V_{low})	750.0 mV	739.72 mV
Biên độ đỉnh - đỉnh (V_{PP})	100 mV	95.72mV
Độ sụt giảm điện áp	-	4.28 mV

c) Nhận xét và đánh giá

- Khả năng bám đuổi:** Ngõ ra V_{OUT} bám theo tín hiệu ngõ vào với độ chính xác cao. Sai số biên độ khoảng 4.28 mV, điều này hoàn toàn hợp lý vì hệ số khuếch đại vòng hở của mạch là hữu hạn (đã đo ở phần STB là 31.5 dB).

2. **Độ ổn định:** Quan sát các góc xung cạnh lên và cạnh xuống, tín hiệu ngõ ra cực kỳ mượt mà, không xuất hiện hiện tượng vọt lố (Overshoot) hay dao động (Ringing). Kết quả này hoàn toàn nhất quán với độ dự trữ pha (Phase Margin) $> 60^\circ$ đã đạt được trước đó, khẳng định mạch hoạt động ổn định trong mọi điều kiện chuyển mạch.
3. **Tốc độ đáp ứng:** Với thời gian cạnh lên/xuống 500 ns, mạch đáp ứng kịp thời mà không gây ra hiện tượng méo dạng tín hiệu nghiêm trọng, cho thấy băng thông của mạch đủ đáp ứng cho các ứng dụng ở tần số 100 kHz.